KR100242839B1 - 디스플레이 모니터의 상조정 회로 - Google Patents

디스플레이 모니터의 상조정 회로 Download PDF

Info

Publication number
KR100242839B1
KR100242839B1 KR1019970013558A KR19970013558A KR100242839B1 KR 100242839 B1 KR100242839 B1 KR 100242839B1 KR 1019970013558 A KR1019970013558 A KR 1019970013558A KR 19970013558 A KR19970013558 A KR 19970013558A KR 100242839 B1 KR100242839 B1 KR 100242839B1
Authority
KR
South Korea
Prior art keywords
pulse
output
phase adjustment
circuit
horizontal
Prior art date
Application number
KR1019970013558A
Other languages
English (en)
Other versions
KR19980076723A (ko
Inventor
조상수
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970013558A priority Critical patent/KR100242839B1/ko
Priority to US09/059,185 priority patent/US6297861B1/en
Publication of KR19980076723A publication Critical patent/KR19980076723A/ko
Application granted granted Critical
Publication of KR100242839B1 publication Critical patent/KR100242839B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
    • H04N3/233—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements
    • H04N3/2335—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements with calculating means

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Details Of Television Scanning (AREA)

Abstract

본 발명은 디스플레이 모니터의 상조정 회로에 관한 것으로, 상조정 데이터를 저장하고 저장된 상조정 데이터를 DC 레벨로 변환하여 PWM 펄스를 출력하는 마이콤과, 상기 마이콤으로부터 출력되는 상조정 데이터에 따른 PWM 펄스를 인가 받아 수직 리트레이스(Retrace) 펄스의 주기에 따라 적분하여 상조정 펄스를 수평 사이즈 조절단으로 인가하여 디스플레이 모니터의 상왜곡 현상을 보정하는 적분회로를 구성하여, 마이콤의 PWM 펄스를 하나의 적분 회로를 이용하여 적분하여 파형을 발생함으로써, 디스플레이 모니티에서 발생되는 핀/배럴(Pin/Barrel)과 트레페조이드(Trapezoid) 왜곡 현상을 보정하고 또한, PWM 펄스를 조절함으로써 간단하게 상조정을 수행하는 효과가 있다.

Description

디스플레이 모니터의 상조정 회로
본 발명은 디스플레이 모니터의 상조정 회로에 관한 것으로, 특히 디스플레이 모니터의 마이콤에서 출력되는 PWM 출력을 적분하여 출력된 파형을 수평 사이즈 조정 회로에 인가하여 핀(Pin)과 배럴(Barrel) 및 트레페조이드(Trapezoid)의 왜곡 현상을 보정하는 디스플레이 모니터의 상조정 회로에 관한 것이다.
일반적으로 디스플레이 모니터는, 영상신호를 발생하는 컴퓨터에서 발생된 영상신호에 따라 캐소드(Cathode)에서 발생된 전자빔을 새도우 마스크(Shadow mask)를 통과하여 형광체에 충돌 및 발광시킴으로써 상을 표시하게 된다.
이러한 전자빔의 편향 동작에 따라 상을 표시하는 종래의 디스플레이 모니터를 첨부된 도면을 이용하여 설명하면 다음과 같다.
제1도는 종래의 디스플레이 모니터의 내부 회로를 도시한 블록도이다. 도시된 바와 같이, PC(100)는 키보드 신호를 인가 받아 처리하고 처리된 결과에 따라 데이터를 발생하는 CPU(110)와, 상기 CPU(110)로부터 출력되는 데이터를 인가 받아 영상 신호(R, G, B)로 처리하여 출력하고 출력되는 영상 신호(R, G, B)를 동기시키기 위한 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 출력하는 비디오 카드(120)로 구성되어 있다.
상기 PC(100) 내에 있는 비디오 카드(120)로부터 출력되는 영상 신호(R, G, B), 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 인가 받은 디스플레이 모니터(200)는 수평 동기 신호(H-SYNC) 및 수직동기 신호(V-SYNC)를 인가 받아 해상도를 판별하는 마이콤(210)과, 디스플레이 모니터 화면을 제어하기 위한 상조정신호를 발생하고 발생된 모니터 화면 상조정 신호를 출력하는 제어 버튼(Button)부(220)와, 상기 마이콤(210)으로부터 출력되는 모니터 화면 상조정 신호와 기준 발진 신호를 인가 받아 라스터(Raster)를 동기시키는 수평 및 수직 출력 회로부(230)와, 상기 비디오 카드(120)로부터 출력되는 영상 신호(R, G, B)를 인가받아 증폭하여 표시하는 비디오 회로부(240)와, 상기 마이콤(210)과 상기 수평 및 수직 출력회로부(230)와 상기 비디오 회로부(240)로 구동 전압을 공급하는 전원회로부(250)로 되어 있다.
이와 같은 구성을 가진 디스플레이 모니터(200) 내부의 각 블록을 더욱 상세히 살펴보면 다음과 같다.
PC(100)의 비디오 카드(120)로부터 출력되는 수평 등기 신호(H-SYNC)와 수직 동기 신호(V-SYNC)를 각종 화면 데이터(상조정 데이터)를 저장하고 있는 마이콤(210)에서 인가 받는다. 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 인가 받은 마이콤(210)은 제어 버튼부(220)에서 인가되는 화면 제어 신호에 따라 화면에 표시되는 상을 조정하는 상 조정 신호와 기준 발진 신호를 출력하게 된다.
마이콤(210)으로부터 출력되는 상 조정 신호와 기준 발진 신호를 인가 받은 수평 및 수직 발진 신호 처리기(230-1)는 비디오 카드(120)로부터 인가받은 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)에 따라 톱니파 발생 회로의 온/오프 동작의 스위칭 속도를 제어하기 위한 수직 펄스를 수직 드라이브 회로(230-2)로 인가하게 된다.
수직 펄스를 인가 받은 수직 드라이브 회로(230-2)는 일반적으로 1단의 수직 증폭형이 많이 사용되며, 트랜지스터의 베이스 단자에 입력을 가하고 에미터 단자에서 출력 전압을 꺼내는 에미터 팔로우(Emitter Follwer)형을 많이 사용된다. 따라서, 이득보다는 직선성 개선의 동작을 한다.
이러한 수직 드라이브 회로(230-2)로부터 출력되는 전류 신호를 인가 받은 수직 출력 신호(230-2)는 V-DY(230-4)을 통해 흐르는 수직 동기 펄스에 부합된 톱니파 전류를 만들게 되고, 그에 따라 수직 주사 주기가 결정된다.
또한, 수평 및 수직 발진 신호 처리기(230-1)로부터 출력되는 수평 발진 신호를 수평 드라이브 회로(230-5)에서 인가 받는다. 수평 발진 신호를 인가 받은 수평 드라이브 회로(230-5)는 수평 출력 회로(230-6)를 온/오프 시키기 위한 충분한 전류를 공급하게 된다. 이러한 수평 드라이브 회로(230-6)는 드라이브단이 온일 때 출력단도 온이 되는 동위상(동극상) 방식과, 현재 많이 사용되는 드라이브단이 온일 때 출력단은 오프 되는 역위상(역극성) 방식이 있다.
이러한 특성을 갖는 수평 드라이브 회로(230-5)로부터 출력되는 전류를 인가받은 수평 출력 회로(230-6)는 H-DY(230-7)에 톱니파 전류를 발생하게 된다. 이러한 톱니파 전류에 의해 수평 주사 주기가 결정된다.
또한, 안정된 직류(DC) 전압을 음극선관(Cathode Ray Tube; 이하 CRT라 칭함)(240-4)의 애노드(Anode)에 공급하기 위해 플라이백 트랜스포머(Flyback Transformer; 이하 FBT라 칭함)(230-9)를 통해 귀선 콜렉터를 이용하고 누설 인덕턴스와 고압 회로(230-8)의 분포 용량에 의한 고조파를 이용하여, 콜렉터 펄스가 작아도 큰 고압을 발생하여 CRT(240-4)의 애노드 단자(240-4-1)에 인가하게 된다.
고압을 인가 받은 애노드 단자(240-4-1)는 인가된 고압에 의해 애노드면에 고압을 형성하여 비디오 회로부(240)에서 증폭되어 출력되는 영상신호(R. G, B)의 휘도를 조정하게 된다. 이때, 비디오 회로부(240)는 마이콤(210)에서 화면 제어에 따른 OSD 이 데이터를 OSD부(240-1)에서 인가 받아 OSD 이득 신호를 출력하게 된다.
이러한 OSD(240-1)로부터 출력되는 OSD 이득 신호와 비디오 카드(120)로부터 인가되는 영상신호(R. G, B)는 비디오 프리 앰프(240-2)에서 인가 받는다. OSD 이득 신호와 영상신호(R. G, B)를 인가 받은, 비디오 프리 앰프(240-2)는 저전압 증폭기로 낮은 영상신호(R. G, B)를 증폭시켜 일정한 전압 수준을 유지하게 된다.
가령 예를 들어, 1Vpp미만의 신호를 4-6Vpp의 신호로 증폭시킨다. 이와 같이 4-6Vpp의 신호로 증폭된 것을 비디오 메인 앰프(240-3)는 40-60Vpp의 신호로 증폭하여 각 화소에 에너지를 공급하게 된다. 이와 같이 비디오 메인 앰프(240-3)에서 증폭된 영상 신호는 CRT(240-4)는 캐소드(Cathode)에 인가되어 화면을 통해 영상 신호가 표시된다.
또한, OSD가 선택되는 경우에는 비디오 프리 앰프(240-2)에서 OSD가 선택되어 일정 레벨로 증폭된 후 비디오 메인 앰프(240-3)에서 최종 증폭되어 CRT(240-4)의 화면에 OSD 데이터를 표시하게 된다. CRT(240-4)에 표시되는 OSD 데이터를 사용함으로써, 디스플레이 모니터(200)의 사용자에게 디스플레이 모니터(200)의 기능 또는 정보를 제공하게 된다.
이러한 디스플레이 모니터 화면을 통해 영상신호(R. G, B)를 표시하기 위한 구동 전압을 공급하는 전원 회로부(250), 상용 교류를 입력받는 교류(Alternative Current; 이하 AC라 칭함) 입력단(250-1)을 통해 교류를 입력받는다.
AC입력단(250-1)을 통해 출력되는 교류를 입력받은 디가우징 코일(250-2)은 화면의 색 순도가 지자계 또는 외부 조건에 의해 발생되는 색상의 번짐 상태를 원래의 색상으로 회복시키는 동작을 한다.
이 동작은 디가우징 코일(250-2)에 순간적으로 2-8초 동안 교류를 가하면, 디스플레이 모니터(200) 내에 있는 새도우 마스크(Shadow Mask)에 형성된 자계를 흩트려 색상의 번짐 상태를 회복시키게 된다.
또한, 정류기(250-3)를 통해 정류되어 출력되는 직류는 스위칭 트랜스(250-4)로 인가된다. 직류를 인가 받은 스위칭 트랜스(250-4)는 스위칭 동작을 하여 전압 출력단(250-5)을 통해 모니터(200) 내에 필요로 하는 각종 구동 전압을 공급하게 된다. 이때, 만일 비디오 카드(120)로부터 수직 동기 신호(V-SYNC)가 인가되지 않으면 마이콤(210)은 서스팬드 모드 신호를 전압 레귤레이터(250-6)로 인가하여 편향 전압을 차단하게 된다.
펄스 폭 변조(Pulse Width Modulation; 이하 PWM)부(250-7)의 구형파 펄스는 스위칭 장치의 온/오프 드라이브 동작을 시키며, 펄스 폭의 변화는 도전 시간(Conduction Time)을 증가 감소시켜 출력 전압의 안정화를 시키게 된다. 그리고, 마이콤(210)은 디스플레이 모니터(200)내에서 소비되는 소비전력을 절감하기 위해 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)의 감지 여부에 따라 파워 오프(Power off) 모드 및 서스팬드(Suspend)모드 등을 실행하여 디스플레이 모니터(200) 내부에서 소비되는 전력을 절감하게 된다.
이러한 종래의 디스플레이 모니터(200)는 CRT(240-4)는 구조상 발생되는 상의 왜곡현상을 보정하게 된다. 즉, 영상신호(R. G, B)를 인가받은 CRT(240-4)는 인가된 영상신호를 캐소드(도시않음)를 통해서 열전자로 방출하여 수평 및 수직 동기신호(H/V-SYNC)에 따라 편향 동작되어 화면에 표시하게 된다.
이때, 캐소드는 CRT(240-4)는 사각 화면의 중심에 위치하여 열전자를 방출함으로 인해서 CRT(240-4)의 외곽으로의 편향동작시 열전자가 정확하게 위치하지 않게 된다.
따라서, 이러한 상의 왜곡 현상을 보정하기 위한 종래의 상조정 회로의 실시예를 첨부한 도면을 이용하여 설명하면 다음과 같다.
제2도는 제1도에 도시된 디스플레 모니터 상조정 회로의 실시예를 나타낸 회로도이다. 도시된 바와 같이, 일반적으로 마이콤(210; 제1도에 도시됨)은 상조정 데이터를 자체 또는 외부에 있는 EEPROM(도시않음)를 통해서 저장하고 있다. 저장된 상조정 데이터 중에 디스플레이 모니터(200)의 화면에서 발생되는 트레페조이드(Trapezoid) 형상의 왜곡현상과 핀(Pin) 형상의 왜곡 및 배럴(Barrel) 형태의 왜곡 등을 보정하기 위한 상조정 데이터를 저장하게 된다.
마이콤(210)에서 저장된 상조정 데이터는 D/A 변환기(도시않음)를 통해서 아나로그(Analog) 신호로 변환시켜 적분회로로 출력하게 된다. D/A 변환기를 통해서 아나로그(Analog) 신호로 변환되어 출력되는 상조정 신호 중에 핀/배럴 신호(Pin/Barrel)는 제1 OP앰프(OP1)와 캐패시터(C2) 및 제1스위치(SW1)로 구성된 제1적분회로(1)로 인가된다.
이때, 핀/배럴 신호(Pin/Barrel)는 캐패시터(C1) 및 저항(R1)을 통해서 정합되어 제1스위치(SW1)와 캐패시터(C2)를 통해서 제1 OP앰프(OP1)의 네가티브(Nagative)단(-)으로 인가된다. 또한, 제1 OP앰프(OP1)의 포지티브(Positive)단(+)은 직류전압(Vcc)을 저항(R2, R3)을 통해서 분배된 기준전압을 인가 받는다.
핀/배럴 신호(Pin/Barrel) 및 기준전압을 인가받은 제1적분회로(1)는 수직 편향의 귀선시간인 수직 리트레이스(Retrace) 펄스(Vret)의 로우(Low) 기간에 제1스위치(SW1)는 오픈(Open) 상태가 된다. 제1스위치(SW1)가 오픈(Open) 상태가 되면, 핀/배럴 신호(Pin/Barrel)는 캐패시터(C2)의 충, 방전되어 제1 OP앰프(OP1)의 네가티브(Nagative)단(-)으로 인가된다.
캐패시터(C2)를 통해서 인가된 핀/배럴 신호(Pin/Barrel)는 저항(R2, R3)을 통해 분압되어 인가된 기준전압에 따라 핀(Pin)/배럴(Barrel) 보정 파형을 출력하게 된다. 출력되는 핀(Pin)/배럴(Barrel) 보정 파형은 캐패시터(C3) 및 저항(R4)을 통해서 디커플링(Decoupling)하여 제2적분회로(2)를 구성하는 제2 OP앰프(OP2)의 네가티브(Nagative)단(-)으로 인가하게 된다.
또한, 제2OP앰프(OP2)는 포지티브(Positive)단(+)으로 상기 저항(R2, R3)을 통해서 인가되는 기준전압을 인가 받게 된다.
제1 적분회로(1)로부터 출력되는 핀(Pin)/배럴(Barrel) 보정 파형과 기준전압을 인가 받은 제2 적분회로(2)는 수직 리트레이스(Retrace) 파형(Vret)의 로우(Low) 레벨 주기 동안에 제2스위치(SW2)는 오픈(Open) 신호(Trap)는 마이콤(210)으로부터 출력되어 D/A 변환기(미도시)를 통해서 아날로그(Analog) 레벨로 변환되어 제2적분회로(2)로 공급된다.
트레페조이드(Trapezoid) 신호(Trap)를 인가받은 제2적분회로(2)는 인가되는 수직 리트레이스(Retrace) 파형의 로우(Low) 주기 동안에 제2스위치(SW2)로 인가되어 오픈(Open)시키게 된다. 제2스위치(SW2)의 오픈(Open)이 되면 트레페조이드(Trapezoid) 신호(Trap)는 캐패시터(C4) 및 저항(R5)을 통해서 정합되고 캐패시터(C5)의 충, 방전에 따라 제2 OP앰프(OP2)의 네가티브(Nagative)단(-)으로 공급하게 된다.
이때, 제1적분회로(1)로부터 공급되는 핀(Pin)/배럴(Barrel) 보정 파형과 캐패시터(C6)를 통해서 공급되는 트레페조이드(Trapezoid) 신호(Trap)는 중첩되어 제2 OP앰프(OP2)로 인가된다. 이와같이, 중첩된 파형과 기준전압을 인가받은 제2 OP앰프(OP2)는 인가된 파형을 캐패시터(C5)의 충방전에 따라 적분하여 상조정에 따른 상조정 보정파를 저항(C6) 및 캐패시터(C6)을 통해서 출력하게 된다.
이때, 출력되는 상조정 보정파는 수평 사이즈 조절 회로(도시않음)로 인가되어 처리되어 수평 출력 회로(230-6; 제1도에 도시됨)를 통해서 수평 편향동작을 제어하게 된다. 이러한 수평 편향 동작 제어로 인해서 디스플레이 모니터(200)에서 발생되는 핀/배럴(Pin)/(Barrel) 왜곡 현상과, 트레페조이드(Trapezoid) 왜곡 현상을 보정하게 된다.
이러한 종래의 상조정 회로에서 출력되는 파형을 첨부된 제3도, 제4도, 제5도를 이용하여 설명하면 다음과 같다.
제3도는 제2도에 도시된 디스플레이 모니터 상조정 회로의 각 출력단의 파형도이고, 제4도 및 제5도는 디스플레이 모니터에서 발생된 핀/배럴 및 트레페조이드 왜곡 현상을 나타낸 상태도이다.
도시된 바와 같이, 파형 (a)는 수직 편향 동작시 수직 리트레이스(Retrace) 펄스를 도시한 것으로, 이 수직 리트레이스(Retrace) 펄스의 로우(Low) 레벨 주기 동안에 파형(b)의 배럴 펄스, 파형(c)의 핀 펄스 및 파형 (d)(e)의 트레페로이드 신호펄스를 제2도의 적분회로를 통해 수평 사이즈 조절회로(도시않음)로 인가하여, 후술하는 왜곡현상을 보정하게 된다.
즉, 제4도에 도시된 디스플레이 모니터에서 발생된 핀(Pin) 형태의 상 왜곡현상은 실선(③, ③′)으로 구성된 정상적인 상에서 좌, 우로 오목하게 들어간 점선(②, ②′)으로 구성된 핀(Pin) 왜곡현상이 발생하게 된다. 발생된 왜곡 현상은 제1적분회로(1; 제2도에 도시됨)로부터 발생되어 출력되는 파형(c)는, 수평 사이즈 조절 회로를 통해서 처리되어 수평 출력 출력회로(230-6; 제1도에 도시됨) 및 수평 편향 요크(H-DY; 제1도에 도시됨)를 통해서 핀(Pin) 왜곡 현상이 보정된 상의 수평 편향 동작을 하게 된다.
또한, 제4도에 도시된 바와 같이, 정상적인 상에서 좌, 우로 볼록하게 나온 실선(①, ①′)으로 구성된 배럴(Barrel) 형태의 왜곡 현상은, 파형(b)은 수평 출력 회로(230-6) 및 수평 편향 요크(H-DY)를 통해서 보정되어 상의 수평 편향을 시킴으로써 실선(③, ③′)으로 구성된 정상적인 상을 표시하게 된다.
한편, 사다리꼴 형태로 발생되는 트레페조이드(Trapezoid) 왜곡 현상은 제5도에 도시된 바와 같이 실선(③, ③′)으로 구성된 정상적인 상에서 안쪽으로 기울어진 점선(④, ④′) 또는 외곽으로 기울어진 점선(⑤, ⑤′)으로 구성된다. 이 왜곡 현상을 보정하기 위해 마이콤(210; 제1도에 도시됨)으로부터 출력되는 트레페조이드(Trapezoid) 신호를 인가 받은 제2적분회로(2; 제2도에 도시됨)를 통해서 핀/배럴(Pin/(Barrel) 파형 출력시 중첩되어 파형(d)를 출력하게 된다.
출력된 파형(d)은 제5도에 도시된 디스플레이 모니터의 트레페조이드(Trapezoid) 왜곡현상을 실선(③, ③′)으로 구성된 정상적인 상으로 보정하게 된다. 또한, 파형(e)는 디스플레이 모니터에서 발생된 트레페조이드(Trapezoid) 왜곡 현상만을 보정하기 위한 파형으로 수평출력회로(230-6) 및 수평평향요크(H-DY)를 통해서 보정된 수평편향동작을 시켜 왜곡된 상을 보정하게 된다.
이러한 종래의 핀(Pin)/배럴(Barrel)과 트레페조이드(Trapezoid) 조정 회로는 별도의 입력단자와 적분 회로를 사용하고, 마이콤에 저장된 상조정 데이터를 아나로그 DC 레벨로 변환하기 위한 D/A 변환기가 필요함으로써 회로 구성이 복잡하면, DC 레벨의 변화만을 적분함으로써 출력파형의 정형에 한계가 있어 핀/배럴(Pin/(Barrel) 그리고, 트레페조이드(Trapezoid)의 상조정 보정 효율이 저하되는 문제점이 있다.
따라서 본 발명은 전술한 문제점을 해결하기 위해 DC 레벨을 PWM 신호로 변환시키고 변환된 PWM 펄스를 적분하는 하나의 적분회로를 이용하여 핀(Pin)/배럴(Barrel)과 트레페조이드(Trapezoid)의 왜곡현상을 보정하기 위한 상조정 회로를 제공함을 그 목적으로 한다.
이러한 목적을 갖는 본 발명은, 상조정 데이터를 저장하고 저장된 상조정 데이터를 DC 레벨로 변환하여 PWM 펄스를 출력하는 마이콤과, 상기 마이콤으로부터 출력되는 상조정 데이터에 따른 PWM 펄스를 인가 받아 수직 리트레이스(Retrace) 펄스의 주기에 따라 적분하여 상조정 펄스를 수평 사이즈 조절단으로 인가하여 디스플레이 모니터의 상왜곡 현상을 보정하는 적분회로로 구성됨을 특징으로 한다.
제1도는 종래의 디스플레이 모니터 내부 회로의 블록도.
제2도는 제1도에 도시된 디스플레이 모니터 상조정 회로의 실시예를 나타낸 회로도.
제3도는 제2도에 도시된 디스플레이 모니터 상조정 회로의 각 출력단의 파형도.
제4도는 디스플레이 모니터에서 발생된 핀/배럴 왜곡현상을 나타낸 상태도.
제5도는 디스플레이 모니터에서 발생된 트레페조이드 왜곡 현상을 나타낸 상태도.
제6도는 본 발명에 따른 디스플레이 모니터의 상조정 회로의 블록도.
제7도는 제6도에 도시된 적분기의 실시 예에 따른 회로도.
제8도는 제6도에 도시된 상조정 회로에서 발생된 파형을 나타낸 파형도이다.
이러한 특징을 갖는 본 발명을 첨부된 도면을 이용하여 설명하면 다음과 같다.
제6도는 본 발명에 따른 디스플레이 모니터의 상조정 회로의 블럭도이다. 도시된 바와 같이, 호스트(Host) 컴퓨터(도시않음)로부터 발생된 영상 신호의 해상도를 판별하고 각종 상조정 데이터를 저장하고 저장된 상조정 데이터를 DC 레벨로 변환하여 PWM펄스(Hslope)를 출력하는 마이콤(10)과, 상기 마이콤(10)으로부터 출력되는 상조정 데이터에 따른 PWM 펄스(Hslope)를 인가 받아 수직 리트레이스 펄스(Vret)의 주기에 따라 적분하여 상조정 펄스를 출력하는 적분회로(20)와, 상기 마이콤(10)으로부터 출력되는 수평 사이즈 신호(H-SIZE)를 인가받고 상기 적분회로(20)로부터 출력되는 상조정 펄스에 따른 수평 사이즈 조절 신호를 출력하는 수평 사이즈(Size) 조절단(30)과, 상기 마이콤(10)으로부터 출력되는 기준 발진 신호와 미도시된 수평동기신호(H-SYNC)를 입력받아 톱니파 발생회로와, 온, 오프 동작의 스위칭속도를 제어하기 위한 수평 발진 신호를 출력하는 수평 발진 신호 처리기(40)와, 상기 수평 발진 신호 처리기(40)로부터 출력되는 수평 발진 신호를 인가받고 인가된 수평 발진 신호에 따라 수평 출력 회로(60)를 온/오프시키기 위한 충분한 전류를 공급하는 수평 드라이브 회로(50)와, 상기 수평 드라이브 회로(50)에 의해 온/오프되어 충분한 전류를 발생하고, 동시에 상기 수평 사이즈 조절단(30)으로부터 출력되는 상조정이 보정된 수평 사이즈 조절 신호를 인가받아 상보정 신호에 따른 편향요크(H-DY) 출력을 수행하는 수평 출력 회로(60)와, 상기 수평출력신호(60)에 의해 동작되는 수평 편향요크(H-DY)로 구성되어 있다.
이와 같은 구성에 따른 동작을 설명하면 다음과 같다.
미도시된 호스트(Host) 컴퓨터에서는 이미지 데이터가 발생하고, 이때 발생된 이미지 데이터를 영상 신호로 처리하여 출력하게 된다. 또한 출력되는 영상 신호를 동기시키기 위한 수평 및 수직 동기 신호를 출력하게 된다. 출력되는 영상신호는 비디오 회로(도시 않음)를 통해 충분하게 증폭된 CRT(도시않음)에 상을 표시하게 된다.
이때, CRT에 표시되는 상을 동기시키기 위한 수평 및 수직 동기 신호는 마이콤(10)에 입력되고, 상기 마이콤(10)은 인가된 영상 신호에 따른 해상도를 판별하여 CRT에 표시되는 상을 조절하기 위한 상조정 신호를 발생하여 출력하게 된다. 또한, 마이콤(10)은 CRT에 표시되는 상의 왜곡 현상 중에 핀(Pin) 또는 배럴(Barrel) 형태의 왜곡 현상과 사다리꼴로 상이 왜곡되는 트레페조이드(Trapezoid) 왜곡 현상을 보정하기 위한 각종 PWM 펄스(Hslope)를 발생하여 출력하게 된다. 이때, PWM 펄스(Hslope)는 마이콤(10)의 내부 혹은 외부에 있는 EEPROM(도시 않음)에 저장된 상조정 데이터를 DC 레벨로 변환하여 출력되는 파형이다.
즉, 핀(Pin) 형태의 왜곡 현상을 보정하기 위한 PWM 펄스(Hslope)의 펄스 폭을 조정하여 출력하게 된다. 또한, 배럴(Barrel) 형태의 상 왜곡 현상 및 트레페조이드(Trapezoid) 왜곡 현상 등을 보정하기 위해 PWM 펄스(Hslope)를 왜곡 현상에 따라 펄스 폭을 조절하여 출력하게 된다. 출력되는 PWM 펄스(Hslope)는 적분회로(20)에서 인가받는다.
상조정 신호에 따른 펄스 폭이 조절된 PWM 펄스(Hslope)를 인가받은 적분회로(20)는 수직 리트레이스(Retrace) 펄스(Vret)를 인가 받게 된다. 상조정 신호에 따른 펄스 폭이 조절된 PWM 펄스(Hslope) 및 수직 리트레이스(Retrace) 펄스(Vret)를 인가받은 적분회로(20)는 수직 리트레이스 펄스(Vret)의 로우(Low level) 주기 동안에 인가된 상조정 신호에 따른 펄스 폭이 조절된 PWM 펄스(Hslope)를 적분하여 상조정 펄스를 출력하게 된다.
적분회로(20)로부터 출력되는 상조정 펄스는 수평 사이즈 조절단(30)에서 인가 받고 또한, 마이콤(10)으로부터 출력되는 수평 사이즈 신호(H-SIZE)를 인가 받는다. 마이콤(10)으로부터 출력되는 수평 사이즈 신호(H-SIZE)를 인가 받는 수평 사이즈 조절단(30)은 적분회로(20)로부터 인가되는 상조절 펄스를 인가 받아 처리하여 수평 사이즈 조절 신호를 수평출력회로(60)로 출력하게 된다.
예를 들어, 마이콤(10)으로부터 출력되는 PWM 펄스(Hslope) 중에 핀(Pin) 형태를 보정하기 위한 펄스 폭을 가진 PWM 펄스(Hslope)가 출력되는 적분회로(20)는 이를 인가 받아 수직 리트레이스 펄스(Vret)의 로우(Low) 레벨 주기 동안에 적분하여 그에 따른 상조정 펄스를 출력하게 된다.
출력되는 핀(Pin) 형태의 왜곡을 보정하기 위한 상조정 펄스는 수평 사이즈 조절단(30)에서 인가 받는다. 핀(Pin) 형태의 왜곡을 보정하기 위한 상조정 펄스를 인가 받은 수평 사이즈 조절단(30)은 마이콤(10)으로부터 출력되는 수평 사이즈 신호(H-SIZE)를 인가 받아 중첩하여 수평 사이즈 조절 신호를 발생하여 출력하게 된다. 수평 사이즈 조절단(30)으로부터 출력되는 수평 사이즈 조절 신호는 수평 출력회로(60)에서 인가 받는다.
한편, 수평신호발진처리기(40)는 상기 마이콤(10)으로부터 기준발진신호를 입력받고, 미도시된 수평동기신호(H-SYNC)에 따라 수평드라이브회로(50)를 구동할 수 있는 수평발진신호를 출력한다. 상기 수평드라이브회로(50)는 상기 수평출력회로(60)를 온, 오프시키기 위한 충분한 전류를 발생하여 상기 수평출력회로(60)로 출력한다. 그리고 상기 수평출력회로(60)는 상기 수평드라이브회로(50)의 출력에 의해 온, 오프되고, 이때 상기 수평사이즈조절단(30)으로부터 입력되는 수평사이즈 조절신호에 따라 수평편향요크(H-DY)에 보정된 상조정 신호에 따른 수평 톱니파 전류를 발생하게 된다.
상기 수평 편향요크(H-DY)에서 발생된 수평 톱니파 전류는 호스트 컴퓨터에서 발생된 영상 신호를 표시하는 CRT에서 발생된 핀(Pin) 형태의 왜곡 현상을 보정하게 된다. 또한, 배럴(Barrel) 형태의 왜곡 현상 및 트레페조이드(Trapezoid) 왜곡 현상도 핀(Pin) 형태의 왜곡 현상의 보정과 같은 동작을 통해서 CRT에 표시되는 왜곡 현상을 보정하게 된다.
이러한 상조정 회로를 보다 구체적으로 설명하기 위해 본 발명의 실시예에 따른 상조정 회로를 첨부된 도면을 이용하여 설명하면 다음과 같다.
제7도는 제6도에 도시된 적분기의 실시예에 따른 회로도이다. 도시된 바와 같이, 적분회로(20; 제6도에 도시됨)는, 직류전압(Vcc)을 인가 받고 인가된 직류전압(Vcc)을 저항(R10, R11)을 통해 분압하여 기준전압을 발생하는 기준 전압부(21)와, 상기 기준 전압부(21)로부터 공급되는 기준전압과, 마이콤(10; 제6도에 도시됨)으로부터 출력되는 상조정 신호에 따른 PWM 펄스(Hslope)와 수직 리트레이스(Retrace) 펄스(Vret)를 인가 받고 인가된 수직 리트레이스(Retrace) 펄스(Vret)의 주기에 따라 상조정 신호에 따른 PWM 펄스(Hslope)를 적분하여 상조절 펄스를 출력하는 적분기(22)로 구성되어 있다.
이와 같은 구성 중에 상기 적분기(22)는, 수직 리트레이스 펄스(Vret)를 인가 받아 온/오프되는 제3스위치(SW3)와, 마이콤(10)으로부터 출력되는 상조정 신호에 따른 PWM 펄스(Hslope)를 네가티브(Nagative)단(-)으로 인가받고 상기 기준전압부(21)로부터 공급되는 기준 전압을 포지티브(Positive)단(+)으로 인가 받는 제3 OP 앰프(OP3)와, 다수의 저항(R8, R9) 및 캐패시터(C7)로 구성되어 있다.
이와 같은 구성에 따른 동작을 첨부된 제8도를 이용하여 설명하면 다음과 같다.
상조정 회로(20)는 CRT는 전자빔을 수평 방향으로 한 라인(Line)을 주사하고 그 라인의 주사가 완료되면 다음 수평 라인으로 이동하여 수평 방향으로 전자빔을 주사하게 된다. 이때, 수평 방향으로 주사되는 빔을 다음 수평 라인으로 이동하는 수직 편향 동작을 동기시키는 펄스를 수직 리트레이스(Retrace) 펄스(Vret)라 하고, 제8도에 도시된 파형(a)에 도시되어 있다. 이 수직 리트레이스 펄스(Vret)를 적분기(22)의 아나로그(Analoge) 스위치인 제3스위치(SW3)에서 인가받는다.
또한, 적분기(22)의 제3 OP앰프(OP3)의 포지티브(Positive)단(+)으로는 기준 전압부(21)로부터 공급되는 기준 전압을 인가 받는다. 수직 리트레이스 펄스(Vret)와 기준 전압을 인가 받은 적분기(20)는 마이콤(10)으로부터 인가되는 PWM 펄스(Hslope)에 따라 적분하여 상조정 펄스를 수평 사이즈 조절단(30; 제6도에 도시됨)으로 출력하게 된다.
이와 같은 상조정 회로(20)에서 출력되는 상조정 펄스의 예를 들어 구체적으로 설명하면 다음과 같다. 먼저, 제8도에 도시된 파형(b)는 핀(Pin) 형태의 상 왜곡을 보정하기 위한 PWM 펄스(Hslope)로 저항(R7)에 유기되어 제3 OP 앰프(OP3)의 네가티브(Nagative)단(-)으로 인가된다.
핀(Pin) 형태의 상 왜곡을 보정하기 위한 PWM 펄스(Hslope)인 파형(b)를 인가 받은 적분기(22)는 수직 리트레이스 펄스(Vret)를 제3스위치(SW3)로 인가받는다. 수직 리트레이스 펄스(Vret)를 인가 받은 제3스위치(SW3)는 인가된 수직 리트레이스 펄스(Vret)의 로우(Low) 레벨 주기 동안에 오픈(Open) 상태가 된다. 이때, 수직 리트레이스 펄스(Vret)인 파형(a)의 하이(High) 레벨 주기 동안에는 수직 귀선 편향 동작을 실행하게 된다.
따라서, 수직 리트레이스 펄스(Vret)인 파형(a)의 하이(High) 레벨 주기에서는 제3 스위치(SW3)가 쇼트(Short) 상태가 되어 상조정 신호에 따른 PWM 펄스(Hslope)는 저항(R9)을 통해서 접지로 흘러 상보정에 따른 수평 편향 동작이 정지하게 된다.
수직 리트레이스 펄스(Vret)인 파형(a)의 로우(Low) 레벨 주기에서 제3스위치(SW3)가 오픈(Open)되면 마이콤(10)으로부터 출력되는 핀(Pin) 형태의 상 왜곡을 보정하기 위한 PWM 펄스(Hslope)인 파형(b)는, 캐패시터(C7) 및 저항(R8)의 시정수에 따른 충, 방전되어 제3 OP 앰프(OP3)의 네가티브(Negative)단(-)으로 인가 받는다.
핀(Pin) 형태의 상 왜곡을 보정하기 위한 PWM 펄스(Hslope)인 파형(b)를 인가 받은 제 OP 앰프(OP3)는 인가된 핀(Pin) 형태의 상 왜곡을 보정하기 위한 PWM 펄스(Hslope)인 파형(b)을 적분하여 상조정 펄스인 파형(c)를 출력하여 수평 사이즈 조절단(30)으로 인가하게 된다.
또한, CRT 화면에 표시된 배럴(Barrel) 형태의 왜곡 현상을 보정하기 위한 파형은 제8도에 도시된 파형(d)이다. 배럴(Barrel) 형태의 상 왜곡을 보정하기 위한 PWM 펄스(Hslope)인 파형(d)는 적분기(22)의 제3 OP(OP3)의 네가티브(Nagative)단(-)으로 인가된다.
제3 OP 앰프(OP3)의 네가티브(Negative)단(-)으로 인가된 배럴(Barrel) 형태의 상 왜곡을 보정하기 위한 PWM 펄스(Hslope 2)인 파형(d)은, 수직 리트레이스 펄스(Vret)의 로우(Low) 레벨 주기 동안에 캐패시터(C7) 및 저항(R8)의 시정수에 따라 충방전되어 적분기(22)를 통해 적분되어 제8도에 도시된 파형(e)와 같은 상조정 펄스를 출력하여 수평 사이즈 조절단(30)으로 인가하게 된다.
그리고, CRT 화면에 표시된 사다리꼴 형태인 트레페조이드(Trapezoid)의 왜곡 현상을 보정하기 위한 파형은 제8도에 도시된 파형(f)이다. 트레페조이드(Trapezoid) 형태의 상 왜곡을 보정하기 위한 PWM 펄스(Hslope3)인 파형(f)는 적분기(22)의 제3 OP앰프(OP3)의 네가티브(Negative)단(-)으로 인가된다.
제3 OP앰프(OP3)의 네가티브(Negative)단(-)으로 인가된 트레페조이드(Trapezoid) 형태의 상 왜곡을 보정하기 위한 PWM 펄스(Hslope3)인 파형(f)는, 수직 리트레이스 펄스(Vret)의 로우(Low) 레벨 주기 동안에 캐패시터(C7) 및 저항(R8)의 시정수에 따라 충방전되어 적분기(22)를 통해 적분되어 제8도에 도시된 파형(g)와 같은 상조정 펄스를 출력하여 수평 사이즈 조절단(30)으로 인가하게 된다.
한편, CRT에 표시되는 상의 밸런스(Balance)를 조절하기 위한 PWM펄스(Hslope 4)인 파형(h)는 적분기(22)의 제3 OP앰프(OP3)의 네가티브(Negative)단(-)으로 인가된다.
제3 OP앰프(OP3)의 네가티브(Negative)단(-)으로 인가된 밸런스 형태의 상 왜곡을 보정하기 위한 PWM 펄스(Hslope 4)인 파형(h)는, 수직 리트레이스 펄스(Vret)의 로우(Low) 레벨 주기 동안에 캐패시터(C7) 및 저항(R8)의 시정수에 따라 충방전되어 적분기(22)를 통해 적분되어 제8도에 도시된 파형(i)와 같은 상조정 펄스를 출력하여 수평 사이즈 조절단(30)으로 인가하게 된다.
이와같이, 상조정 적분회로(20)의 적분기(22)로부터 출력되는 상조정 펄스에 따른 파형들(c), (e), (g), (i)는 수평 사이즈 조절단(30)으로 인가되어 처리되어 수평 발진 신호 처리기(40)로 인가된다. 상조정 펄스에 따른 파형들(c), (e), (g), (i)를 인가 받은 수평출력회로(60)는 상사이즈 조절 신호에 따른 수평편향요크(H-DY)의 구동 출력을 하게 된다.
따라서, 하나의 적분회로를 이용하여 발생된 수평 톱니파 전류에 따라 CRT에서 표시되는 상을 왜곡 현상을 보정하여 표시하게 된다.
이상에서 설명한 바와 같이 본 발명은, 마이콤의 PWM 펄스를 하나의 적분 회로를 이용하여 적분하여 파형을 발생함으로써, 디스플레이 모니터에서 발생되는 핀/배럴(Pin/(Barrel)과 트레페조이드(Trapezoid) 왜곡 현상을 보정하고 또한, PWM 펄스를 조절함으로써 간단하게 상조정을 수행하는 효과가 있다.

Claims (4)

  1. 상조정 데이터를 저장하고 저장된 상조정 데이터를 DC레벨로 변환하여 PWM 펄스를 출력하는 마이콤과, 상기 마이콤으로부터 출력되는 상조정 데이터에 따른 PWM 펄스를 인가 받아 수직 리트레이스(Retrace)펄스의 주기에 따라 적분하여 상조정 펄스를 수평 사이즈 조절단으로 인가하여 디스플레이 모니터의 상왜곡 현상을 보정하는 적분회로를 포함하는 디스플레이 모니터의 상조정 회로.
  2. 제1항에 있어서, 상기 적분회로는, 직류전압(Vcc)을 인가 받아 기준전압을 발생하는 기준 전압부와, 상기 기준 전압부로부터 공급되는 기준전압과 상기 마이콤으로부터 출력되는 PWM 펄스와 수직 리트레이스(Retrace) 펄스를 인가 받고 인가된 수직 리트레이스(Retrace) 펄스(Vret)의 주기에 따라 상조정 신호에 따른 PWM 펄스를 적분하여 상조절 펄스를 출력하는 적분기로 구성됨을 특징으로 하는 디스플레이 모니터의 상조정 회로.
  3. 제2항에 있어서, 상기 적분기는 수직 리트레이스 펄스(Vret)를 인가 받아 온/오프되는 제3스위치와, 상기 마이콤으로부터 출력되는 PWM 펄스를 충방전하는 캐패시터(C7)를 통해 네가티브(Nagative)단(-)으로 인가 받고 상기 기준 전압부로부터 공급되는 기준 전압을 포지티브(Positive)단(+)으로 인가 받는 3 OP 앰프로 구성됨을 특징으로 하는 디스플레이 모니터의 상조정 회로.
  4. 제3항에 있어서, 상기 제3스위치는, 아나로그(Analog) 스위치로 구성됨을 특징으로 하는 디스플레이 모니터의 상조정 회로.
KR1019970013558A 1997-04-14 1997-04-14 디스플레이 모니터의 상조정 회로 KR100242839B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970013558A KR100242839B1 (ko) 1997-04-14 1997-04-14 디스플레이 모니터의 상조정 회로
US09/059,185 US6297861B1 (en) 1997-04-14 1998-04-14 Images adjusting circuit of display monitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970013558A KR100242839B1 (ko) 1997-04-14 1997-04-14 디스플레이 모니터의 상조정 회로

Publications (2)

Publication Number Publication Date
KR19980076723A KR19980076723A (ko) 1998-11-16
KR100242839B1 true KR100242839B1 (ko) 2000-02-01

Family

ID=19502657

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970013558A KR100242839B1 (ko) 1997-04-14 1997-04-14 디스플레이 모니터의 상조정 회로

Country Status (2)

Country Link
US (1) US6297861B1 (ko)
KR (1) KR100242839B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100381423B1 (ko) * 2001-07-23 2003-04-26 삼성전자주식회사 휴대용 컴퓨터와 그 제어방법
KR100416002B1 (ko) * 2001-08-31 2004-01-24 삼성전자주식회사 디스플레이장치의 다이나믹포커스 조정회로
KR100480594B1 (ko) * 2002-02-23 2005-04-06 삼성전자주식회사 모니터의 수평 사이즈를 조정하기 위한 프로세서 및 시스템
WO2004054236A1 (en) * 2002-12-06 2004-06-24 Koninklijke Philips Electronics N.V. Drive apparatus for frame deflection and method
KR100580174B1 (ko) * 2003-08-21 2006-05-16 삼성전자주식회사 회전 가능한 디스플레이 장치 및 화면 조정 방법
CN100505825C (zh) * 2005-12-02 2009-06-24 逐点半导体（上海）有限公司 一种显像管扫描失真校正处理装置及处理方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5504521A (en) * 1994-06-13 1996-04-02 Display Laboratories, Inc. Method and apparatus for making corrections in a video monitor during horizontal scan
US5896170A (en) * 1996-07-02 1999-04-20 Display Laboratories, Inc. Dynamic alignment of cathode ray tube rasters
US5856729A (en) * 1996-11-14 1999-01-05 Mitac International Corp. Apparatus and method for compensating the distortion on a screen display

Also Published As

Publication number Publication date
US6297861B1 (en) 2001-10-02
KR19980076723A (ko) 1998-11-16

Similar Documents

Publication Publication Date Title
KR100265164B1 (ko) 거리 측정 센서를 이용한 자동 휘도 조정 회로 및 방법
KR100242839B1 (ko) 디스플레이 모니터의 상조정 회로
KR100288580B1 (ko) Osd를이용한디스플레이모드표시방법
US6275221B1 (en) Low consumption power circuit using an electronic switch in a display monitor
KR100247391B1 (ko) 영상신호의 패스 스로우(pass through) 기능이 장착된 디스플레이 장치
US6011593A (en) Cathode ray tube with apparatus for reducing variation of deflection size due to brightness changes
KR100242842B1 (ko) 복수의 fet를 이용한 수평편향 드라이브 회로
KR100242841B1 (ko) 디스플레이 장치의 상하 왜곡 보정 회로
KR100263090B1 (ko) OSD를이용한상조정패턴(Pattern)을표시하는회로및방법
KR100209505B1 (ko) 듀티(duty) 변경 회로
KR200160532Y1 (ko) 파워 1차측의 전원공급 장치
KR100218007B1 (ko) 다중 동기 방식 모니터의 상 사이즈 자동 조정 방법
KR100217994B1 (ko) 모드별 상.하 왜곡 보정회로
KR100190534B1 (ko) 수평 편향 출력 회로(horizontal deflection output circuit)
KR100217992B1 (ko) 모드별 상.하 왜곡 보정회로
KR0173269B1 (ko) 동기신호 발생장치
KR100217993B1 (ko) 모드별 상.하 왜곡 보정회로
US6686929B2 (en) Broadband switching drive compensating circuit for a video display device
KR100217991B1 (ko) 모드별 상.하 왜곡 보정회로
KR100242837B1 (ko) 수직 편향 제어 회로
KR100238578B1 (ko) 모아레 클리어 회로
KR19980034763A (ko) 휘도변화에 따른 색좌표 보정 장치 및 그 제어방법
KR200200453Y1 (ko) 디스플레이장치의편향요크커넥터이탈감지회로
KR19990024875A (ko) 디스플레이장치의 수평 포지션 조절회로
KR20010026198A (ko) 디스플레이 장치의 위상 제어 및 동기 제어 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071030

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee