KR100217992B1 - 모드별 상.하 왜곡 보정회로 - Google Patents

모드별 상.하 왜곡 보정회로 Download PDF

Info

Publication number
KR100217992B1
KR100217992B1 KR1019960061622A KR19960061622A KR100217992B1 KR 100217992 B1 KR100217992 B1 KR 100217992B1 KR 1019960061622 A KR1019960061622 A KR 1019960061622A KR 19960061622 A KR19960061622 A KR 19960061622A KR 100217992 B1 KR100217992 B1 KR 100217992B1
Authority
KR
South Korea
Prior art keywords
output
signal
pulse
vertical
horizontal
Prior art date
Application number
KR1019960061622A
Other languages
English (en)
Other versions
KR19980043669A (ko
Inventor
승 택 이
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960061622A priority Critical patent/KR100217992B1/ko
Priority to US08/985,180 priority patent/US6011364A/en
Publication of KR19980043669A publication Critical patent/KR19980043669A/ko
Application granted granted Critical
Publication of KR100217992B1 publication Critical patent/KR100217992B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
    • H04N3/233—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements
    • H04N3/2335—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements with calculating means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/04—Deflection circuits ; Constructional details not otherwise provided for
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/02—Graphics controller able to handle multiple formats, e.g. input or output formats

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Details Of Television Scanning (AREA)

Abstract

본 발명은 모드별 상하 왜곡 보정 회로에 관한 것으로, 파라볼라 파(Parabolic Wave)를 발생하는 파라볼라 제너레이터와, 수평 펄스를 시프트(Shift)시키고 진폭을 조절하는 제 1 멀티 바이브레이터 및 제 2 멀티 바이브레이터와, 상기 제 2 멀티 바이브레이터로부터 출력되는 조정 펄스와 상기 파라볼라 제너레이터로부터 출력되는 파라볼라 파(Parabolic Wave)를 인가 받아 합성하여 보정 전류를 출력하는 멀티 서플라이부와, 상기 멀티 서플라이부로부터 출력되는 보정 전류를 인가 받고 인가된 보정 전류의 이득을 증폭하는 증폭부와, 상기 증폭부로부터 출력되는 보정 전류와 수직 펄스를 인가 받고 인가된 보정 전류와 수직 펄스를 중첩하여 발생되는 합성 보정파를 출력하는 모듈레이션부를 구성하여, 디스플레이 모니터 화면에서 발생되는 상·하 왜곡을 멀티 서플라이를 이용하여 파라볼라 파와 수평 펄스를 합성하여 보정 전류를 만들어 비디오 모드별로 발생되는 디스플레이 모니터 화면의 상·하 왜곡 현상을 보정할 수 있는 효과가 있다.

Description

모드별 상·하 왜곡 보정 회로
본 발명은 모드별 상하 왜곡 보정 회로에 관한 것으로, 특히 디스플레이 모니터에서 발생하는 화상 모드별로 발생하는 상하 왜곡을 보정하기 위한 모드별 상하 왜곡 보정 회로에 관한 것이다.
일반적으로, 디스플레이 모니터는 정보를 다루는 시스템 장치에서 주장치 즉, 퍼스널 컴퓨터(Personal Computer; 이하 PC라 약칭함) 본체에서 발생된 정보를 처리하는 각종 주변장치 중 정보를 표시 화면에 화상으로 표시하는 장치를 말한다. 이러한 디스플레이 모니터는 PC 본체에서 발생된 정보를 가장 손쉽고 빠르게 표시해 줄 수 있는 편리한 장치로서 정보 시스템 장치중 항상 주장치와 연결되어 있는 가장 보편적인 주변기기이다. 이러한 일반적인 디스플레이 모니터를 첨부된 도면을 이용하여 설명하면 다음과 같다.
도 1 은 일반적으로 사용되는 모니터의 내부 회로를 도시한 블럭도이다. 도시된 바와 같이, PC(100)는 사용자가 사용한 키보드 신호를 인가 받아 처리하고 처리된 결과에 따라 데이터를 발생하는 CPU(110)와, 상기 CPU(110)로부터 출력되는 데이터를 인가 받아 영상 신호(R,G,B)로 처리하고 처리된 영상 신호(R,G,B)와 상기 영상 신호(R,G,B)를 동기화시키기 위한 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 출력하는 비디오 카드(120)로 구성되어 있다.
상기 PC(100) 내에 있는 비디오 카드(120)로부터 출력되는 영상 신호(R,G,B) 및 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 인가 받는 모니터(200)는 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 인가 받는 마이콤(210)과, 모니터 화면을 제어하기 위한 화면 제어 신호를 발생하고 발생된 모니터 화면 제어 신호를 출력하는 제어 버튼(Button)부(220)와, 상기 마이콤(210)으로부터 출력되는 모니터 화면 제어 신호와 기준 발진 신호를 인가 받아 라스터(Raster)를 동기화 시키는 수평 및 수직 출력 회로부(230)와, 상기 비디오 카드(120)로부터 출력되는 영상 신호를 인가 받아 표시하는 비디오 회로부(240)와, 상기 마이콤(210)과 상기 수평 및 수직 출력 회로부(230)와 상기 영상 신호 처리부(240)로 구동 전압을 공급하는 전원 회로부(250)로 되어 있다.
이와 같은 구성을 가진 모니터(200) 내부의 각 블럭을 더욱 상세히 살펴보면 다음과 같다.
비디오 카드(120)로부터 출력되는 수평 동기 신호(H-SYNC)와 수직 동기 신호(V-SYNC)를 마이콤(210)에서 인가 받는다. 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 인가 받은 마이콤(210)은 각종 모니터 화면 제어 데이터를 내장하고 있다. 이와 같은 마이콤(210)으로 제어 버튼(Button)부(220)에서 모니터 화면 제어 신호를 인가하면 인가된 화면 제어 신호에 따라 마이콤(210)에서는 모니터 화면에 표시되는 상을 조정하는 상 조정 신호를 출력하게 된다.
이와 같은 제어 버튼(Button)부(220)는 수평 및 수직 위치 제어 신호와, 수평 및 수직 사이즈 조정 신호등을 출력하게 된다. 이러한 모니터 화면 제어 신호를 인가 받은 마이콤(210)은 인가된 모니터 화면 제어 신호에 따른 상 조정 신호와 기준 발진 신호를 출력하게 된다. 마이콤(210)으로부터 출력되는 상 조정 신호와 기준 발진 신호를 인가 받은 수평 및 수직 발진 신호 처리기(230-1)는 비디오 카드(120)로부터 인가되는 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)에 따라 톱니파 발생 회로의 온/오프 동작의 스위칭 속도를 제어하게 된다. 이와 같은 수평 및 수직 발진 신호 처리기(230-1)로부터 출력되는 수직 펄스는 수직 드라이브 회로(230-2)에서 인가 받는다.
수직 발진 신호를 인가 받은 수직 드라이브 회로(230-2)는 일반적으로 1단 의 수직 증폭형이 많이 사용되며 트랜지스터의 베이스 단자에 입력을 가하고 에미터 단자에서 출력 전압을 꺼내는 에미터 팔로우(Emitter Folower)형을 많이 사용된다. 따라서, 이득보다는 직선성 개선의 동작을 한다. 이러한 수직 드라이브 회로(230-2)로부터 출력되는 전류 신호를 인가 받은 수직 출력 회로(230-3)는 V-DY(230-4)을 통해 흐르는 수직 동기 펄스에 부합된 톱니파 전류를 만들게 되고, 그에 따라 수직 주사 주기가 결정된다.
또한, 수평 및 수직 발진 신호 처리기(230-1)로부터 출력되는 수평 발진 신호를 수평 드라이브 회로(230-5)에서 인가 받는다. 수평 발진 신호를 수평 드라이브 회로(230-5)는 수평 출력 회로(230-6)를 온/오프 시키기 위한 충분한 전류를 공급하게 된다.
이러한 수평 드라이브 회로(230-6)는 드라이브단이 온 일때 출력단도 온이 되는 동위상(동극성) 방식과, 현재 많이 사용되는 드라이브단이 온 일때 출력단도 오프 되는 역위상(역극성) 방식이 있다. 이와 같이 수평 드라이브 회로(230-5)로부터 출력되는 전류를 인가 받은 수평 출력 회로(230-6)는 H-DY(230-7)에 톱니파 전류를 발생하게 된다. 이러한 톱니파 전류에 의해 수평 주사 주기가 결정된다.
그리고, 안정된 직류(DC) 전압을 음극선관(Cathode Ray Tube; 이하 CRT라 칭함)(240-3)의 애노드(Anode)에 공급하기 위해 플라이백 트랜스포머(Flyback Transfomer; 이하 FBT라 칭함)(230-9)를 통해 귀선 콜렉터를 이용하고 누설 인덕턴스와 고압 회로(230-8)의 분포 용량에 의한 고조파를 이용하여, 콜렉터 펄스가 작아도 큰 고압이 발생하여 CRT(240-4)의 애노드(Anode) 단자(240-4-1)에 고압을 인가하게 되다.
이와 같이 애노드(Anode) 단자(240-4-1)를 통해 고압을 인가 받은 영상 신호 처리부(240) 내에 있는 CRT(240-4)에 영상 신호를 표시하는 과정을 살펴보면 다음과 같다. 마이콤(210)을 통해서 화면 제어에 따라 발생된 OSD 이득 신호를 인가 받은 OSD부(240-1)는 OSD 이득 신호를 발생하여 출력하게 된다.
이러한 OSD부(240-1)로부터 출력되는 OSD 이득 신호와 비디오 카드(120)로부터 인가되는 영상 신호(R,G,B)를 인가 받은 비디오 프리 앰프(240-2)는 저전압 증폭기로 낮은 영상 신호(R,G,B)를 증폭시켜 일정한 전압 수준을 유지하게 된다. 가령 예를 들어 1VPP미만의 신호를 4 ∼ 6VPP의 신호로 증폭시킨다.
이와 같이 4 ∼ 6VPP의 신호로 증폭 된 것을 비디오 메인 앰프(240-3)는 40 ∼ 60VPP의 신호로 증폭하여 각 화소에 에너지를 공급하게 된다. 이와 같이 비디오 메인 앰프(240-3)에서 증폭된 영상 신호는 CRT(240-4)의 캐소드(Cathode)에 인가되어 모니터 화면을 통해 영상 신호(R,G,B)가 표시된다.
이와 같이 모니터 화면을 통해 영상 신호(R,G,B)가 표시되기 위한 구동 전압을 공급하는 전원 회로부(250)는 상용 교류를 입력받는 교류(Alternative Current; 이하 AC라 칭함) 입력단(250-1)을 통해 교류를 입력받는다. AC 입력단(250-1)을 통해 출력되는 교류를 입력받은 디가우징 코일(250-2)은 모니터 화면의 색 순도가 지자계 또는 외부 조건에 의해 발생되는 색상의 번짐 상태를 원래의 색상으로 회복시키는 동작을 한다.
이러한 동작을 하기 위해 디가우징 코일(250-2)에 순간적으로 2-8초 동안 교류를 가하면, 모니터 내에 있는 새도우 마스크(Shadow Mask)에 형성된 자계를 흩트려 색상의 번짐 상태를 회복시키게 된다.
또한, 정류기(250-3)를 통해 정류되어 출력되는 직류는 스위칭 트랜스(250-4)로 인가된다. 직류를 인가 받는 스위칭 트랜스(250-4)는 스위칭 동작을 하여 전압 출력단(250-5)을 통해 모니터(200) 내에 필요로 하는 각종 구동 전압을 공급하게 된다. 이때, 만일 비디오 카드(120)로부터 수직 동기 신호(V-SYNC)가 인가되지 않으면 마이콤(210)은 서스팬드 모드 신호를 전압 레귤레이터(250-6)로 인가하여 편향 전압을 차단하게 된다.
이때, 펄스 폭 변조(Pulse Width Modulation; 이하 PWM)부(250-7)는 구형파 펄스는 스위칭 장치의 온/오프 드라이브 동작을 시키며, 펄스의 변화는 도전 시간(Conduction Time)을 증가 감소시켜 출력 전압의 안정화를 시키게 된다. 이와 같은PWM(250-7) 또한, 마이콤(210)에서 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 감지하지 못하면, 마이콤(21)은 파워 오프 모드 신호를 인가하게 된다. 파워 오프 모드 신호를 인가 받은 PWM부(250-7)는 내부가 로우 레벨 상태로 되어 모니터(200) 내로 공급되는 전압을 차단하게 된다. 따라서, 모니터(200) 내에서 소비되는 전력을 절약하게 된다.
이러한 일반적인 디스플레이 모니터는 화면에 주사되는 전자빔을 발산하는 전자총을 구비하고 있으며, 발산되는 전자빔은 스크린에 횡으로 편향 주사되고, 주사되는 전자빔의 농도에 따라 화상이 형성된다. 전자빔은 편향 코일(Deflection Yoke)에 의하여 형성되는 전자장에 의하여 편향되기 때문에 외란으로 인하여 전자장이 영향을 받을 경우 전자빔의 편향각은 변형될 수 있다.
이러한 일반적인 디스플레이 모니터에 표시되는 화상은 내부적 혹은 외부적 요인에 의해 변형된 화상을 나타내기도 한다. 이러한 화면 왜곡 현상을 첨부된 도면을 이용하여 설명하면 다음과 같다.
도 2는 디스플레이 모니터에서 발생되는 화면 왜곡 현상을 나타낸 상태도이다. 도시된 바와 같이 도 2A는 사이드 핀 쿠션(Side Pin Cushion) 왜곡 현상을 나타낸 상태도로, 디스플레이 모니터에서 표시되는 화상이 길이 a와 b 만큼 오목하게 표시되고 있다. 또한, 도 2B는 상·하 왜곡 현상을 나타낸 상태도로, 디스플레이 모니터의 화면에서 상·하 방향으로 길이 c와 d 만큼 오목하게 표시되고 있다. 이다. 이러한 왜곡 현상은 외부 자기장에 의한 화상 회전 현상 이외에 수상관 자체의 저항 값에 의하여 전자빔의 주사가 비정상적으로 수행되어 화상이 수평 또는 수직 방향으로 비대 칭되도록 형성되거나, 편향 코일(Deflection Yoke)에 인가되는 전류가 과도하게 공급되는 경우에 화상이 장방형으로 디스플레이 되지 않고 상·하 , 좌·우 비평형성을 가짐으로써 비장방형으로 디스플레이 되는 문제점이 발생한다.
이러한 왜곡 현상을 방지하기 위한 종래의 왜곡 현상 보정 회로를 첨부된 도면을 이용하여 설명하면 다음과 같다.
도 3은 도 1에 도시된 수직 회로를 상세히 나타낸 회로도이다. 도시된 바와 같이 도 3A는 화상 왜곡 현상 보정 회로를 도시한 회로도로, 수평 펄스는 저항(R1)을 통해서 트랜스포머(T1)로 인가된다. 저항(R1)을 통해서 인가된 수평 펄스에 따라 트랜스포머(T1)를 통해서 유기 된다. 이와 같이 트랜스포머(T1)를 통해서 유기된 수평 펄스와 수직 출력 회로(230-3)로부터 인가된 수직 펄스는 저항(R2) 및 캐패시터(C1)로 구성된 적분기의 RC 시정수의 주기에 따른 중첩된 파형을 발생하게 된다.
이와 같이 저항(R2) 및 캐패시터(C1)의 RC 시정수에 따라 발생된 중첩된 파형은 수직 편향 요크(V-DY; 230-4)로 인가되어 디스플레이 모니터 화면에서 발생된 상·하 왜곡 현상을 보정하게 된다. 즉, 전자총에서 발생된 빔의 수직 편향 각을 조정하여 발생된 상·하 왜곡 현을 보정하게 된다.
이러한 종래의 왜곡 현상 보정 회로의 각 출력점에 출력되는 파형은 도 3B에 도시되고 있다. 도시된 바와 같이 도 3B는 화상 왜곡 현상 보정 회로의 각 출력점의 파형도로, 파형 (A)는 수평 출력단에서 발생되어 출력되는 수평 펄스를 나타내고 있다. 그리고, 파형 (B)는 수직 출력 회로(230-3)로부터 출력되는 파형으로 도시하고 있고, 이러한 파형 (B)와 파형 (A)가 중첩된 파형을 파형 (C)에 나타내고 있다. 특히, 파형 (C)에서 빗금친 영역은 보정된 양을 표시하고 있다.
이러한 종래의 디스플레이 모니터의 화면 왜곡 현상 보정 회로는 디스플레이 모니터의 화면에 발생되는 화상의 상·하 왜곡 현상에 대한 보정이 비선형성을 가짐으로써 이를 보정하기 위해서는 비선형 즉, 2 차 함수적인 전류를 제공해야 하는 어려움이 따르며, 또한, 단일 모드 즉, 단일 주파수에만 사용되고 보정량이 고정된 문제점이 있다.
따라서, 본 발명은 전술한 문제점을 해결하기 위해 수평 출력 신호의 적분량을 가변시켜 보정 위치를 조절하고, 위치 보정된 신호의 전압을 가변 증폭시켜 보정 크기를 조절한 다음, 그 보정된 수평 출력 신호를 모듈레이션(Modulation)부를 이용하여 인가되는 주파수의 크기에 따라 수직 주기가 가변된 수직 출력 신호와 중첩하여 수직 편향 코일에 인가하여 상·하 왜곡된 화상을 보정하기 위한 보정 회로를 제공함을 목적으로 한다.
이러한 목적을 갖는 본 발명은, 파라볼라 파(Parabolic Wave)를 발생하는 파라볼라 제너레이터와, 수평 펄스를 시프트(Shift)시키고 진폭을 조절하는 제 1 멀티 바이브레이터 및 제 2 멀티 바이브레이터와, 상기 제 2 멀티 바이브레이터로부터 출력되는 조정 펄스와 상기 파라볼라 제너레이터로부터 출력되는 파라볼라 파(Parabolic Wave)를 인가 받아 합성하여 보정 전류를 출력하는 멀티 서플라이부와, 상기 멀티 서플라이부로부터 출력되는 보정 전류를 인가 받고 인가된 보정 전류의 이득을 증폭하는 증폭부와, 상기 증폭부로부터 출력되는 보정 전류와 수직 펄스를 인가 받고 인가된 보정 전류와 수직 펄스를 중첩하여 발생되는 합성 보정파를 출력하는 모듈레이션부로 구성된 것을 특징으로 한다.
도 1은 종래 일반적으로 사용되는 모니터의 내부 회로의 블럭도,
도 2는 디스플레이 모니터에서 발생되는 화면 왜곡 현상을 나타낸 상태도로,도 2A는 사이드 핀 쿠션(Side Pin Cushion) 왜곡 현상을 나타낸 상태도이고,도 2B는 상·하 왜곡 현상을 나타낸 상태도,
도 3은 도 1에 도시된 수직 회로를 상세히 나타낸 회로도로,
도 3A는 화상 왜곡 현상 보정 회로를 도시한 회로도이고,
도 3B는 화상 왜곡 현상 보정 회로의 각 출력점의 파형도,
도 4는 본 발명에 따른 모드별 상·하 왜곡 보정 회로를 나타낸 블럭도,
도 5는 도 4에서 각 출력점의 파형을 도시한 파형도,
도 6은 모듈레이션부에서 발생된 파형의 상태를 나타낸 그래프도,
도 7은 도 4에 도시된 파라볼라 제너레이터의 상세 회로도,
도 8은 도 4에 도시된 제 1 멀티 바이브레이터 및 제 2 멀티 바이브레이터를
상세히 나타낸 회로도,
도 9는 도 4에 도시된 멀티 서플라이부를 상세히 나타낸 회로도,
도 10은 도 4에 도시된 버퍼부 및 증폭부를 상세히 나타낸 회로도,
도 11은 도 4에 도시된 모듈레이션부 및 수직 편향 요크를 상세히 나타낸
회로도,
도 12는 상·하 왜곡 현상을 나타낸 디스플레이 모니터 화면의 상태도로,
도 12A는 디스플레이 모니터 화면의 모서리 부분에서 발생된 상·하 왜곡된
화상을 보정하는 상태도이고,
도 12B는 화면 증폭부의 증폭율의 변화에 따른 변화에 따라 발생된 상·하
왜곡된 화상을 보정하는 상태도이다.
이러한 특징을 갖는 본 발명을 첨부된 도면을 이용하여 살펴보면 다음과 같다.
도 4는 본 발명에 따른 모드별 상·하 왜곡 보정 회로를 나타낸 블럭도이다. 도시된 바와 같이 PC(도시 않음)로부터 인가되는 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 인가 받고 인가된 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)에 따라 비디오 모드를 판별하고 인가된 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)에 따른 모드별 화상 제어 및 조정 신호와 기준 발진 신호와 수평 동기 신호를 출력하는 마이콤(10)과, 상기 마이콤(10)으로부터 출력되는 기준 발진 신호를 인가 받고 인가된 기준 발진 신호에 따라 수직 발진파를 출력하는 수평 및 수직 발진 신호 처리기(15)와, 상기 수평 및 수직 발진 신호 처리기(15)로부터 출력되는 수직 발진파를 인가 받고 인가된 수직 발진파에 따른 수직 펄스를 발생하는 수직 출력 회로(20)와, 수직 펄스를 인가 받고 인가된 수직 펄스에 따라 파라볼라 파(Parabolic Wave)를 발생하는 파라볼라 제너레이터(25)와, 상기 마이콤(10)으로부터 출력되는 비디오 모드에 따른 화상 제어 및 조정 신호를 인가 받고 인가된 화면 제어 및 조정 신호인 디지탈 신호를아날로그 신호로 변환하는 디지탈 대 아날로그 변환기(Digital to Analog Converter ; 이하 DAC라 약칭함)(30)와, 상기 마이콤(10)으로부터 출력되는 수평 동기 신호(H-SYNC)에 따른 수평 펄스를 인가 받고 상기 DAC(30)로부터 출력되는 수평 위치 신호(H-POSITION)에 따라 트리거링(Triggering)시켜 수평 펄스를 위상 시프트(Shift)시켜 출력하는 제 1 멀티 바이브레이터(35)와, 상기 제 1 멀티 바이브레이터(35)로부터 출력되는 수평 펄스를 인가 받고 상기 DAC(30)로부터 출력되는 모드에 따른 수평 밸런스 신호(H-BALANCE)에 따라 트리거링(Triggering)시켜 수평 펄스의 듀티 폭을 조정하여 조정 펄스를 출력하는 제 2 멀티 바이브레이터(40)와, 상기 제 2 멀티 바이브레이터(40)로부터 출력되는 조정 펄스와 상기 파라볼라 제너레이터(25)로부터 출력되는 파라볼라 파(Parabolic Wave)를 인가 받아 합성하여 보정 전류를 출력하는 멀티 서플라이부(45)와, 상기 멀티 서플라이부(45)로부터 출력되는 보정 전류를 안정되게 출력하여 이득을 안정화시키는 버퍼부(50)와, 상기 버퍼부(50)로부터 출력되는 보정 전류를 인가 받고 인가된 보정 전류의 이득을 증폭하는 증폭부(55)와, 상기 증폭부(55)로부터 출력되는 보정 전류와 상기 수직 출력 회로(20)로부터 인가되는 수직 펄스를 인가 받고 인가된 보정 전류와 수직 펄스를 중첩하여 발생되는 합성 보정파를 출력하는 모듈레이션부(60)와, 상기 모듈레이션부(60)로부터 출력되는 합성 보정파를 인가 받고 전자빔의 수직 편향 각을 보정하여 상·하 왜곡을 보정하는 수직 편향 요크(Deflection Yoke)(65)로 구성되어 있다.
이와 같은 구성 중에 모듈레이션부(60)는 상기 증폭부(55)로부터 출력되는 보정 전류와 상기 수직 출력 회로(20)로부터 인가되는 수직 펄스를 각각 인가 받아 중첩하는 제 1 트랜스포머(60-1)와, 제 2 트랜스포머(60-2)로 구성되어 있다.
이와 같은 구성에 따른 동작을 살펴보면 다음과 같다.
PC에서 디스플레이 모니터의 화면에 표시되는 화상을 동기화 시키기 위해 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 출력하게 된다. 출력된 수평 동기 신호(H-SYNC) 및 수직 동기 신호(H-SYNC)는 디스플레이 모니터 내에 있는 마이콤(10)에서 인가 받는다. 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 인가 받은 마이콤(10)은 인가된 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 감지하여 비디오 모드를 판별하게 된다.
즉, PC로부터 출력되는 영상 신호의 모드를 판별하게 된다. 이와 같이 영상 신호의 모드가 판별되면 판별된 결과에 따른 제어 신호 및 화면 조정 신호와 PC에서 인가된 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 출력하게 된다.
마이콤(10)에서는 발진 신호의 기준으로 사용되는 기준 발진 신호를 발생하게 된다. 발생된 기준 발진 신호는 수평 및 수직 발진 신호 처리기(15)에서 인가 받는다. 기준 발진 신호를 인가 받은 수평 및 수직 발진 신호 처리기(15)는 인가된 기준 발진 신호에 따른 수직 발진파를 출력하게 된다. 수직 발진파는 수직 출력 회로(20)에서 인가 받고 인가된 수직 발진파에 따른 수직 펄스를 출력한다.
그리고, 파라볼라 제너레이터(25)는 수직 플라이백(Flyback) 신호(H-FLB)에 따른 수직 펄스를 인가 받는다. 인가된 수직 펄스에 따라 파라볼라 제너레이터(25)는 수직 주기에 따른 파라볼라 파(Parabolic Wave)를 발생하게 된다. 또한, 마이콤(10)으로부터 출력되는 비디오 모드에 따른 모니터 화면의 조정 신호를 DAC(30)에서 인가 받는다. 모니터 화면의 조정 신호를 인가 받은 DAC(30)은 인가된 디지탈 신호를 아날로그 조정 신호로 변환하게 된다.
이러한, 마이콤(10)으로부터 출력되는 수평 동기 신호(H-SYNC)에 따른 수평 펄스는 제 1 멀티 바이브레이터(35)에서 인가 받는다. 수평 펄스를 인가 받은 제 1 멀티 바이브레이터(35)는 DAC(30)를 통해서 인가되는 수평 위치 신호(H-POSITION)를 클럭 신호로 인가 받아 수평 위치 신호(H-POSITION)의 주기에 따라 수평 펄스를 위상 시프트(Shift)시키게 된다. 이때, 제 1 멀티 바이브레이터(35) 내에 있는 저항 및 캐패시터로 구성된 적분기(도시 않음)의 RC 시정수에 따라 트리거링(Triggering)시키게 된다.
이와 같이 제 1 멀티 바이브레이터(35)를 통해서 위상 시프트(Shift)된 수평 펄스를 인가 받은 제 2 멀티 바이브레이터(40)는 DAC(30)로부터 인가되는 비디오 모드에 따른 수평 밸런스(Balance) 신호(H-BALANCE)에 따라 트리거링(Triggering)시켜 수평 펄스의 듀티 폭을 조정하게 된다.
즉, DAC(30)로부터 출력되는 수평 밸런스(Balance) 신호(H-BALANCE)는 비디오 모드에 따른 신호이므로 제 2 멀티 바이브레이터(40)는 인가된 수평 밸런스(Balance) 신호(H-BALANCE)에 따라 수평 펄스 듀티 폭을 조정하여 조정 펄스를 출력하게 된다. 이때, 제 2 멀티 바이브레이터(40) 내에 있는 저항 및 캐패시터로 구성된 적분기(도시 않음)의 RC 시정수에 따라 트리거링(Triggering) 시키게 된다.
이러한, 제 2 멀티 바이브레이터(40)로부터 출력된 조정 펄스와 파라볼라 제너레이터(25)로부터 출력된 파라볼라 파(Parabolic Wave)는 멀티 서플라이부(45)에서 인가 받는다. 멀티 서플라이부(45)는 인가된 파라볼라 파(Parabolic Wave)와 조정 펄스를 합성하게 된다. 이와 같이 멀티 서플라이(50)에서 합성을 통해서 디스플레이 모니터의 화면에서 발생되는 상·하 왜곡 현상을 보정하는 보정 전류를 출력하게 된다.
이러한 멀티 서플라이(50)를 통해서 출력되는 보정 전류를 안정되게 출력하기 위해 버퍼부(50)를 사용하게 된다. 버퍼부(50)는 멀티 서플라이부(45)를 통해서 파라볼라 파(Parabolic Wave)와 진폭 보정된 조정 펄스를 합성한 보정 전류의 이득이 변동없이 안정되게 출력될 수 있도록 한다. 이와 같은 버퍼부(60)를 통해서 출력된 보정 전류는 증폭부(55)를 통해서 일정한 레벨로 증폭된다. 증폭부(55)를 통해서 증폭된 보정 전류는 모듈레이션부(60)로 인가된다.
보정 전류를 인가 받은 모듈레이션부(60)는 EI 코어로 되어 있는 제 1 트랜스포머(60-1)와 제 2 트랜스포머(65-2)로 각각 인가된다. 보정 전류를 인가 받은 제 1 트랜스포머(60-1) 및 제 2 트랜스포머(60-2)는 수직 출력 회로(20)에서 인가된 수직 펄스와 합성하게 된다. 즉, 모듈레이션부(60) 내에 있는 제 1 트랜스포머(60-1) 및 제 2 트랜스포머(60-2)는 수직 펄스와 보정 전류를 합성하여 합성 보정파를 수직 편향 요크(Deflection Yoke)(65)로 인가하게 된다.
이러한 합성 보정파를 인가 받은 수직 편항 요크(Deflection Yoke)(65)는 인가된 합성 보정파에 따라 전자총(도시 않음)을 통해서 발생되는 전자빔의 수직 편향 각을 조정하여 디스플레이 모니터의 화면에 표시되는 화상의 상·하 왜곡 현상을 보정하게 된다. 즉, 디스플레이 모니터 화면에 표시되는 화상의 상·하 왜곡 현상을 보정하기 위해 전자빔이 좌단에서 중앙쪽으로 옮김에 따라서 수직 편향 각이 증가하도록, 또 중앙을 지나서 우단쪽으로 옮길수록 수직 편향 각이 감소하도록 한다.
또한, 수직 주사의 전반에서는 -방향에, 후반에서는 +방향으로 증가하는 극성으로 중첩하고 그 진폭은 주사의 처음과 끝이 최대이고 중앙에서는 최소가 되도록 하여 디스플레이 모니터 화면에서 발생되는 화상의 상·하 왜곡을 보정하게 된다. 따라서, 비디오 모드에 따라 합성 보정파를 발생함으로써, 다양한 비디오 모드에 따른 주파수에서 발생되는 화상의 상·하 왜곡 현상을 보정하게 된다.
이러한 화상 왜곡 현상 보정 회로의 각 출력점의 파형을 도 5를 이용하여 살펴보면 다음과 같다.
도 5는 도 4에서 각 출력점의 파형을 도시한 파형도이다. 첨부된 도 4를 이용해서 설명하면 다음과 같다. 도 5에 도시된 바와 같이 파형 (W1)은 수직 펄스를 나타내고 있으며, 파형 (W2)는 파라볼라 제너레이터(25)를 통해서 수직 펄스의 주기에 따라 발생된 파라볼라 파(Parabolic Wave)를 나타내고 있다.
그리고, 파형 (W3)은 수평 펄스를 도시하고 있으며, 파형 (W4)는 제 1 멀티 바이브레이터(35)를 통해서 수평 펄스를 시프트(Shift)시켜 발생된 펄스를 나타내고 있다. 또한, 파형 (W5)는 제 2 멀티 바이브레이터(40)를 통해서 파형 (W4)의 진폭을 모드별로 수평 펄스의 진폭을 조정하여 발생된 조정 펄스에 따른 펄스이다.
나머지, 파형 (W6)은 파형 (W2)와 파형 (W5)를 멀티 서플라이(50)를 통해서 발생된 보정 전류를 나타내고 있다. 즉, 파라볼라 파(Parabolic Wave)인 파형 (W2)와 모드에 따라 진폭 변조된 조정 펄스를 멀티 서플라이(50)를 통해서 합성하여 발생된 보정 전류에 따른 파형을 나타내고 있다.
또한, 빗금친 부분이 곡면이 위로 향하고 있는 경우는 디스플레이 모니터 화면의 상방향의 보정량을 나타내는 것이다. 그리고, 빗금친 부분이 곡면이 아래로 향하고 있는 경우는 디스플레이 모니터 화면의 하방향의 보정량을 나타내고 있다.
이와 같이 파형 (W6)에서 도시된 보정 전류에 따른 파형은 모듈레이션부(60)를 통해서 수직 펄스에 중첩된다. 이러한 모듈레이션부(60)를 첨부된 도면을 이용하여 살펴보면 다음과 같다.
도 6은 모듈레이션부에서 발생된 파형의 상태를 나타낸 그래프도이다. 도시된 바와 같이 그래프의 가로 방향은 수직 주기를 도시하고 있다. 또한, 빗금친 각 곡면의 폭은 수평 주기를 나타낸다. 즉, 주기(T1)는 수직 주기를 도시하고 있으며, 그리고, 빗금친 곡면의 폭은 수평 주기(T2)를 도시하고 있다.
그래프에 도시된 기울기(1)는 디스플레이 모니터 화면에서 화상이 상·하 왜곡이 발생하지 않는 최적의 동작 점을 나타내고 있다. 기울기(1)의 중심을 나타내고 있는 중심선(2)은 디스플레이 모니터 화면의 중심을 나타내고 있다. 또한, 디스플레이 모니터 화면의 중심을 나타내는 중심선(2)을 기준으로 화면의 상방향의 보정량(3)을 나타내고 있으며 이는 상바향 끝이 보정량이 최대가 되는 것을 나타내고 있다. 그리고, 화면의 하방향의 보정량(4)은 하방향의 끝의 보정량이 최대가 되는 것을 나타내고 있다.
이와 같이 모드별 상·하 왜곡을 보정하기 위해 발생된 파형을 출력하는 각 블럭을 상세히 살펴보면 다음과 같다. 먼저, 파라볼라 파(Parabolic Wave)를 발생하는 파라볼라 제너레이터(25)를 첨부된 도면을 이용하여 살펴보면 다음과 같다.
도 7은 도 4에 도시된 파라볼라 제너레이터(25)의 상세 회로도이다. 도시된 바와 같이 수평 펄스 신호를 인가 받고 인가된 수평 펄스 신호에 따라 스위칭 동작을 하는 트랜지스터(Q1)와, 상기 트랜지스터(Q1)의 스위칭 동작에 따른 출력 신호를 인가 받고 인가된 출력 신호를 비교하여 출력하는 연산 증폭기(OP1)와, 저항(R3, R4) 및 캐패시터(C2, C3)로 구성되어 있다.
이와 같은 구성에 따른 동작을 살펴보면 다음과 같다.
수직 플라이백(Flyback) 신호에 따른 수직 펄스는 저항(R3) 및 캐패시터(C2)를 통해서 트랜지스터(Q1)의 베이스단으로 인가된다. 수직 펄스를 인가 받은 트랜지스터(Q1)는 인가된 수직 펄스에 따라 스위칭하여 펄스를 출력하게 된다. 이와 같은 크랜지스터(Q1)를 통해서 출력된 펄스는 캐패시터(C3)를 충방전 된다. 캐패시터(C3)의 충방전에 따른 파형은 연산 증폭기(OP1)의 반전 단자로 인가 받고 접지 전압은 반전 단자를 통해서 인가 받는다.
캐패시터(C3)의 충방전에 따른 파형을 인가 받은 연산 증폭기(OP1)는 접지 전압과 비교하여 파라볼라 파(Parabolic Wave)를 출력하게 된다. 이때, 정극성 주기일 때는 Vcc 전압(+12V)에 따라 구동되고, 부극성 주기 일 때는 VEE전압(-12V)에 구동된다. 그리고, 저항(R4)을 통해서는 사이즈(Size) 조절 신호를 출력하게 된다.
한편, 수평 펄스를 인가 받아 위상을 시프트(Shift) 시키고 진폭을 변조하는 제 1 멀티 바이브레이터(35) 및 제 2 멀티 바이브레이터(40)를 첨부된 도면을 이용하여 설명하면 다음과 같다.
도 8은 도 4에 도시된 제 1 멀티 바이브레이터 및 제 2 멀티 바이브레이터를 상세히 나타낸 회로도이다. 도시된 바와 같이 수평 펄스를 인가 받고 수평 위치 신호(H-POSITION)에 따른 트리거링(Triggering) 신호를 인가 받아 위상 시프트(Shift)된 펄스를 발생하여 출력하는 제 1 멀티 바이브레이터(35) 내에 있는 제 1 멀티 바이브레이터 IC(35-1)와, 상기 제 1 멀티 바이브레이터 IC(35-1)로부터 출력되는 펄스를 인가 받고 수평 밸런스(Balance) 신호(H-BALANCE)에 따른 트리거링(Triggering) 신호에 따라 펄스의 듀티의 폭을 조절하여 조정 펄스를 출력하는 제 2 멀티 바이브레이터(40) 내에 있는 제 2 멀티 바이브레이터 IC(40-1)와, 상기 제 2 멀티 바이브레이터 IC(40-1)로부터 출력되는 진폭 조절된 조정 펄스를 인가 받고 스위칭 동작을 하는 트랜지스터(Q2)와, 다수의 저항(R11 ∼ R14) 및 다수의 캐패시터(C5 ∼ C7)로 구성되어 있다.
이와 같은 구성에 따른 동작을 살펴보면 다음과 같다.
제 1 멀티 바이브레이터(35)는 마이콤(10; 도 4에 도시됨)으로부터 출력되는 수평 동기 신호(H-SYNC)에 따른 수평 펄스를 저항(R11)을 통해 제 1 멀티 바이브레이터 IC(35-1)의 입력 단자 B로 인가 받는다. 그리고, 입력 단자 A로는 구동 전압(+5V)을 인가 받고, DAC(30; 도 4에 도시됨)으로부터 출력되는 수평 위치 신호(H-POSITION)를 단자 C로 인가 받는다.
이때, 수평 위치 신호(H-POSITION)는 저항(R12) 및 캐패시터(C5)를 통해서 적분된 톱니파를 단자 C로 인가한다. 이와 같이 단자 C를 통해서 인가되는 수평 위치 신호(H-POSITION)는 저항(R12) 및 캐패시터(C5)를 통해서 시정수 RC에 따른 톱니파로 변환되어 제 1 멀티 바이브레이터(35) 내에 있는 제 1 멀티 바이브레이터 IC(35-1)를 트리거링(Triggering)시키게 된다.
이러한 트리거링(Triggering)에 따라 제 1 멀티 바이브레이터 IC(35-1)는 인가된 수평 펄스를 단자 Q를 통해서 위상 시프트(Shift)된 펄스를 발생하게 된다. 이와 같이 단자 C를 통해서 트리거 펄스가 가해질 때마다 출력 단자 Q를 통해서는 하나의 위상 시프트(Shift)된 펄스가 출력하게 된다.
출력된 위상 시프트(Shift)된 펄스는 제 2 멀티 바이브레이터(40) 내에 있는 제 2 멀티 바이브레이터(40-1)의 입력 단자 B로 인가된다. 또한, 입력 단자 A는 구동 전압(5V)을 인가 받는다.
이와 같이 구동 전압(5V)과 위상 시프트(Shift)된 펄스를 인가 받은 제 2 멀티 바이브레이터 IC(40-1)를 단자 C를 통해서 수평 밸런스(Balance) 신호(H-BALANCE)를 저항(R13) 및 캐패시터(C7)를 통해서 인가 받는다. 이와 같이 저항(R13) 및 캐패시터(C7)를 통해서 인가되는 수평 밸런스(Balance) 신호(H-BALANCE)는 저항(R13) 및 캐패시터(C7)를 통해서 톱니파로 변환되어 제 2 멀티 바이브레이터 IC(40-1)를 트리거링(Triggering)시킨다.
다시 말하면, 비디오 모드에 따른 수평 밸런스(Balance) 신호(H-BALANCE)에 따라 트리거링(Triggering)되는 타이밍이 결정되어 제 2 멀티 바이브레이터 IC(40-1)로 인가되는 위상 시프트(Shift)된 펄스의 진폭을 결정된다. 이와 같이 비디오 모드별로 트리거링(Triggering) 타이밍(Timing)이 결정되면, 제 2 멀티 바이브레이터 IC(40-1)의 출력 단자 Q를 통해서 모드별로 진폭이 조정된 조정 펄스를 출력하게 된다.
출력되는 조정 펄스는 저항(R14)을 통해서 트랜지스터(Q2)의 베이스단으로 인가된다. 조정 펄스를 인가 받은 트랜지스터는 인가된 조정 펄스에 따라 스위칭하여 조정된 펄스를 출력하게 된다. 그리고, 캐패시터(C6)는 평활용으로 사용된다.
이와 같이 출력된 조정 펄스를 인가 받는 멀티 서플라이부(45)를 첨부된 도면을 이용하여 설명하면 다음과 같다.
도 9는 도 4에 도시된 멀티 서플라이부를 상세히 나타낸 회로도이다. 도시된 바와 같이 제 2 멀티 멀티 바이브레이터(40; 도 4에 도시됨)로부터 인가되는 조정 펄스와 파라볼라 제너레이터(25; 도 4에 도시됨)로부터 인가되는 파라볼라 파(Parabolic Wave)를 인가 받아 중첩하는 멀티 서플라이 IC(45-1)와, 다수의 저항(R15 ∼ R27)과, 캐패시터(C9, C10) 및 코일(L2)로 구성되어 있다.
이와 같은 구성에 따른 동작을 설명하면 다음과 같다.
먼저, 제 2 멀티 바이브레이터(40)에서 진폭이 변조되어 출력되는 조정 펄스를 코일(L2)을 통해서 잡음을 제거한 후 저항(R15)에 유기 시켜 9번 핀을 통해서 인가 받는다. 또한, 파라볼라 제너레이터(25)로부터 인가되는 파라볼라 파(Parabolic Wave)를 저항(R16) 및 캐패시터(C8)를 통해서 정합 시켜 저항(R17)에 유기 시켜 8번 핀으로 인가 받는다.
이와 같이 8번 핀 및 9번 핀을 통해서 파라볼라 파(Parabolic Wave)와 조정 펄스를 인가 받은 멀티 서플라이 IC(50-1)는 인가된 파라볼라 파(Parabolic Wave)와 조정 펄스를 합성하여 2번 핀을 통해서 보정 전류를 출력하게 된다. 즉, 멀티 서플라이 IC(45-1)는 저항(R18, R19)을 통해서 인가되는 전압(+12V, -12V)에 따른 전위 차를 각각 인가 받아 저항(R20, R21)을 통해서 인가되는 전압을 분배하게 된다. 분배된 전압은 4번 핀을 통해서 인가 받는다.
또한, 저항(R22) 및 캐패시터(C9)를 통해서 인가되는 전압(+12V)은 저항(R24)을 통해서 14번 핀으로 인가 받는다. 접지 전위는 저항(R26)을 통해서 3번 핀 및 13번 핀을 통해서 인가 받고, 전압(+12V)은 1번 핀을 통해서 인가 받는다. 그리고, 저항(R25) 및 저항(R27)은 각각 5번 핀 및 6번 핀과 10번 핀 및 11번 핀에 연결하였고, 저항(R28)을 통해서는 12번 핀은 접지와 연결하였다. 캐패시터(C10)는 평활용으로 사용된다.
이와 같이 저항(R18, R19)을 통해서 인가되는 전압(+12V, -12V)의 전위에 따라 파라볼라 파(Parabolic Wave) 및 조정 펄스는 합성되어 디스플레이 모니터 화면의 가운데를 기준으로 상·하 보정하기 위한 보정 전류가 출력된다. 이러한 보정 전류는 멀티 서플라이 IC(45-1)의 2번 핀을 통해서 출력된다.
멀티 서플라이 IC(45-1)의 2번 핀을 통해서 출력되는 보정 전류를 안정되게 꺼내기 위한 버퍼부(50)를 첨부된 도면을 이용하여 살펴보면 다음과 같다.
도 10은 도 4에 도시된 버퍼부 및 증폭부를 상세히 나타낸 회로도이다. 도시된 바와 같이 멀티 서플라이부(50; 도 4에 도시됨)로부터 인가되는 보정 전류의 이득을 안정화시키는 버퍼부(50)는 보정 전류를 인가 받아 스위칭 동작을 하는 트랜지스터(Q4, Q5)와, 다수의 저항(R29 ∼ R35) 및 캐패시터(C11)로 구성되어 있다.
또한, 상기 버퍼부(50)로부터 출력되는 보정 전류를 인가 받고 인가된 보정 전류를 증폭하는 증폭부(55)는 보정 전류를 인가 받아 증폭하는 트랜지스터(Q5)와, 상기 트랜지스터(Q5)로부터 출력되는 출력 신호를 인가 받아 이득을 궤한시키기 위한 트랜지스터(Q6, Q7)와, 다수의 저항(R36 ∼ R43) 및 다수의 캐패시터(C12 ∼ C14), 다수의 다이오드(D1 ∼ D4)로 구성되어 있다.
이와 같은 구성에 따른 동작을 설명하면 다음과 같다.
멀티 서플라이부(45)에서 인가되는 보정 전류를 인가 받는 버퍼부(50)는 인가된 보정 전류를 캐패시터(C11)를 통해서 트랜지스터(Q3)의 베이스단으로 인가 받는다. 이때, 인가되는 보정 전류의 전위 레벨에 따라 저항(R29, R30)을 통해서 전압(+12V, -12V)과 합성되어 저항(R31)을 통해서 인가된다. 또한, 저항(R34)을 통해서는 접지 전위가 트랜지스터(Q4)의 베이스단에 인가되고, 저항(R35)을 통해서는 전압(-12V)이 연결되어 있다.
이러한 보정 전류를 인가 받은 트랜지스터(Q3) 및 트랜지스터(Q4)는 차동 증폭기를 구성하고 있어 보정 전류를 안정되게 출력하게 된다. 차동 증폭기를 구성하고 있는 트랜지스터(Q3) 및 트랜지스터(Q4)를 통해서 출력되는 보정 전류는 증폭부(55) 내에 있는 트랜지스터(Q5)의 베이스단으로 인가된다.
보정 전류를 인가 받은 트랜지스터(Q5)는 인가된 보정 전류를 일정 레벨로 증폭하게 된다. 증폭된 보정 전류는 트랜지스터(Q6)의 베이스 단으로 인가되어 재 증폭되어 출력하게 된다.
이러한 트랜지스터(Q5) 및 트랜지스터(Q6)를 구동시키기 위한 구동 전압(+150V)은 저항(R43)을 통해서 유기 되어 트랜지스터(Q7)를 구동한다. 이때, 트랜지스터(Q6)에 서 증폭되어 출력되는 보정 전류는 다이오드(D1, D2)와 저항(R40)을 통해서 피드백(Feedback)되어 피킹(Peaking) 코일(L3)을 통해서 일정한 대역의 주파수만을 선택하여 트랜지스터(Q7)의 베이스단으로 인가한다. 피킹(Peaking) 코일(L3)을 통해서 인가되는 보정 전류에 따라 트랜지스터(Q7)는 동작하여 트랜지스터(Q6)에 구동 전압을 인가하게 된다.
한편, 피킹(Peaking) 코일(L3)을 통해서 다이오드(D3)로 인가된 구동 전압은 저항(R41) 및 다이오드(D4)를 통해서 트랜지스터(Q5)의 구동 전압을 인가하게 된다. 이러한 트랜지스터(Q5, Q6)를 통해서 출력되는 증폭된 보정 전류는 저항(R38, R39) 및 캐패시터(C12)는 잡음을 제거되어 저항(R42) 및 캐패시터(C14)를 통해 출력하게 된다. 그리고, 저항(R36)은 에미터 저항으로 사용되고 저항(R37)은 컬렉터 저항으로 사용된다.
출력된 보정 전류를 인가 받는 모듈레이션부(60; 도 4에 도시됨) 및 수직 편향 요크(H-DY; 65)를 첨부된 도면을 이용하여 설명하면 다음과 같다.
도 11은 도 4에 도시된 모듈레이션부 및 수직 편향 요크를 상세히 나타낸 회로도이다. 도시된 바와 같이 증폭부(55)로부터 출력되는 보정 전류와 수직 캄먼(Common)먼 신호(V-COMMON)를 인가 받아 합성하여 편향 요크 아웃(Out) 신호(H-OUT)를 출력하는 제 1 트랜스포머(60-1)와, 상기 증폭부(55)로부터 출력되는 보정 전류와 수직 출력 신호를 인가 받아 합성하여 편향 요크 인(In) 신호(DY-IN)를 출력하는 제 2 트랜스포머(60-2)와, 상기 제 1 트랜스포머(60-1)와 제 2 트랜스포머(60-2)로부터 각각 출력되는 편향 요크 아웃(Out) 신호(DY-OUT) 및 편향 요크 인(In) 신호(DY-IN)를 인가 받아 전자빔의 편향 각을 조절하여 디스플레이 모니터 화면에 표시되는 화상의 상·하 왜곡 현상을 방지하는 수직 편향 요크(H-DY; 65)로 구성되어 있다.
이와 같은 구성에 따른 동작을 설명하면 다음과 같다.
먼저, 증폭부(55)로부터 출력되는 보정 전류를 모듈레이션부(60) 내에 있는 제 1 트랜스포머(60-1)의 1번 핀으로 인가 받는다. 8번 핀을 통해서는 수직 캄먼(Common) 신호(V-COMMON)를 인가 받고, 4번 핀을 통해서는 접지와 연결되어 있다. 이러한 제 1 트랜스포머(60-1)는 EI 코어를 사용한다.
이와 같이 보정 전류 및 수직 캄먼(Common) 신호(V-COMMON)를 인가 받은 제 1 트랜스포머(60-1)는 인가된 보정 전류 및 수직 캄먼(Common) 신호(V-COMMON)를 합성하여 합성 보정파에 따른 편향 요크 아웃(Out) 신호(DY-OUT)를 출력하게 된다.
그리고 모듈레이션부(60) 내에 있는 제 2 트랜스포머(60-2)는 증폭부(55)로부터 출력되는 보정 전류를 1번 핀으로 인가 받는다. 5번 핀을 통해서는 수직 출력 신호를 인가 받고, 4번 핀을 통해서는 접지와 연결되어 있다. 이러한 제 2 트랜스포머(60-2)는 EI 코어를 사용한다. 이와 같이 보정 전류 및 수직 출력 신호를 인가 받은 제 2 트랜스포머(60-2)는 인가된 보정 전류 및 수직 출력 신호를 합성하여 합성 보정파에 따른 편향 요크 인(In) 신호(DY-IN)를 출력하게 된다.
이와 같이 제 1 트랜스포머(60-1) 및 제 2 트랜스포머(60-2)로부터 출력되는 편향 요크 아웃(Out) 신호(H-OUT) 및 편향 요크 인(In) 신호(DY-IN)를 각각 인가 받은 수직 편향 요크(H-DY; 65)는 편향 요크 아웃(Out) 신호(DY-OUT)에 따라서는 전자빔의 편향 각을 조정하여 디스플레이 모니터 화면의 좌·우 가장 자리 즉, 모서리 부분에서 발생되는 상·하 왜곡을 보정하게 된다.
또한, 편향 요크 인(In) 신호(DY-IN)에 따라서는 전자빔의 편향 각을 조정하여 디스플레이 모니터 화면의 의 상·하 방향에서 중앙 부분에 발생된 왜곡 현상을 보정하게 된다.
이와 같이 편향 요크 아웃(Out) 신호(H-OUT) 및 편향 요크 인(In) 신호(DY-IN)에 따라 보정 되는 디스플레이 모니터 화면을 첨부된 도면을 이용하여 설명하면 다음과 같다.
도 12A는 상·하 왜곡 현상을 나타낸 디스플레이 모니터 화면의 상태도이다. 도시된 바와 같이 도 12A는 수평의 주기를 이동시켜 수직 출력 신호와 중첩되어 발생된 디스플레이 모니터 화면의 모서리 부분에서 상·하 왜곡된 화상(f, f') 및 (g, g')을 도시하고 있다. 이와 같은 발생된 상·하 왜곡 현상은 제 1 멀티 바이브레이터(40; 도 4에 도시됨)를 통해서 수직 주기를 조절함으로써 정상적인 화상(e, e')으로 변환된다.
또한, 도 12B는 증폭부(60; 도 4에 도시됨)의 증폭율의 변화에 따른 변화에 따라 발생된 상·하 왜곡 현상에 따라 표시되는 왜곡 화상(h, h')을 도시하고 있다. 이와 같이 발생된 상·하 왜곡 화상(h, h')은 증폭부(60)를 통해서 모드별로 증폭율을 가변시킴으로써 정상적인 화상(e, e')으로 변환된다.
이상에서 설명한 바와 같이 본 발명은 디스플레이 모니터 화면에서 발생되는 상·하 왜곡을 멀티 서플라이를 이용하여 파라볼라 파와 수평 펄스를 합성하여 보정 전류를 만들어 비디오 모드별로 발생되는 디스플레이 모니터 화면의 상·하 왜곡 현상을 보정할 수 있는 효과가 있다.

Claims (6)

  1. 수직 펄스를 인가 받고 인가된 수직 펄스에 따라 파라볼라 파(Parabolic Wave)를 발생하는 파라볼라 제너레이터와,마이콤으로부터 출력되는 비디오 모드에 따른 화상 제어 및 조정 신호를 인가 받고 인가된 화면 제어 및 조정 신호인 디지탈 신호를 아날로그 신호로 변환하는 DAC와,마이콤으로부터 출력되는 수평 동기 신호(H-SYNC)에 따른 수평 펄스를 인가 받고 상기 DAC로부터 출력되는 수평 위치 신호(H-POSITION)에 따라 트리거링(Triggering)시켜 수평 펄스를 위상 시프트(Shift)시켜 출력하는 제 1 멀티 바이브레이터와,상기 제 1 멀티 바이브레이터로부터 출력되는 수평 펄스를 인가 받고 상기 DAC로부터 출력되는 모드에 따른 수평 밸런스 신호(H-BALANCE)에 따라 트리거링(Triggering)시켜 수평 펄스의 듀티 폭을 조정하여 조정 펄스를 출력하는 제 2 멀티 바이브레이터와,상기 제 2 멀티 바이브레이터로부터 출력되는 조정 펄스와 상기 파라볼라 제너레이터로부터 출력되는 파라볼라 파(Parabolic Wave)를 인가 받아 합성하여 보정 전류를 출력하는 멀티 서플라이부와,상기 멀티 서플라이부로부터 출력되는 보정 전류를 안정되게 출력하여 이득을 안정화시키는 버퍼부와,상기 버퍼부로부터 출력되는 보정 전류를 인가 받고 인가된 보정 전류의 이득을 증폭하는 증폭부와,상기 증폭부로부터 출력되는 보정 전류와 수직 펄스를 인가 받고 인가된 보정 전류와 수직 펄스를 중첩하여 발생되는 합성 보정파를 출력하는 모듈레이션부와,상기 모듈레이션부로부터 출력되는 합성 보정파를 인가 받고 전자빔의 수직 편향 각을 보정하여 상·하 왜곡을 보정하는 수직 편향 요크(Deflection Yoke)를 포함하는 모드별 상·하 왜곡 보정 회로.
  2. 제 1 항에 있어서,
    상기 파라볼라 제너레이터는 수평 펄스 신호를 인가 받고 인가된 수평 펄스 신호에 따라 스위칭 동작을 하는 트랜지스터(Q1)와,상기 트랜지스터(Q1)의 스위칭 동작에 따른 출력 신호를 인가 받고 인가된 출력 신호를 비교하여 출력하는 연산 증폭기(OP1)로 되어 있는 것을 특징으로 하는 모드별 상·하 왜곡 보정 회로.
  3. 제 1 항에 있어서,
    제 1 멀티 바이브레이터는 수평 펄스를 인가 받고 수평 위치 신호(H-POSITION)에 따른 트리거링(Triggering) 신호를 인가 받아 위상 시프트(Shift)된 펄스를 발생하여 출력하는 제 1 멀티 바이브레이터 IC로 되어 있는 것을 특징으로 하는 모드별 상·하 왜곡 보정 회로.
  4. 제 1 항에 있어서,
    상기 제 2 멀티 바이브레이터는 상기 제 1 멀티 바이브레이터 로부터 출력되는 펄스를 인가 받고 수평 밸런스(Balance) 신호(H-BALANCE)에 따른 트리거링(Triggering) 신호에 따라 펄스의 듀티의 폭을 조절하여 조정 펄스를 출력하는 제 2 멀티 바이브레이터 IC와,상기 제 2 멀티 바이브레이터 IC로부터 출력되는 진폭 조절된 조정 펄스를 인가 받고 스위칭 동작을 하는 트랜지스터(Q2)로 되어 있는 것을 특징으로 하는 모드별 상·하 왜곡 보정 회로.
  5. 제 1 항에 있어서,
    상기 멀티 서플라이부는 상기 제 2 멀티 바이브레이터로부터 인가되는 조정 펄스와 상기 파라볼라 제너레이터로부터 인가되는 파라볼라 파(Parabolic Wave)를 인가 받고 인가된 조정 펄스와 파라볼라 파(Parabolic Wave)를 중첩하는 멀티 서플라이 IC로 되어 있는 것을 특징으로 하는 모드별 상·하 왜곡 보정 회로.
  6. 제 1 항에 있어서,
    상기 모듈레이션부는 상기 증폭부로부터 출력되는 보정 전류와 수직 캄먼(Common)먼 신호(V-COMMON)를 인가 받아 합성하여 편향 요크 아웃(Out) 신호(H-OUT)를 출력하는 제 1 트랜스포머와,상기 증폭부로부터 출력되는 보정 전류와 수직 출력 신호를 인가 받아 합성하여 편향 요크 인(In) 신호(DY-IN)를 출력하는 제 2 트랜스포머로 되어 있는 것을 특징으로 하는 모드별 상·하 왜곡 보정 회로.
KR1019960061622A 1996-12-04 1996-12-04 모드별 상.하 왜곡 보정회로 KR100217992B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960061622A KR100217992B1 (ko) 1996-12-04 1996-12-04 모드별 상.하 왜곡 보정회로
US08/985,180 US6011364A (en) 1996-12-04 1997-12-04 Upper and lower distortion correcting circuit by modes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960061622A KR100217992B1 (ko) 1996-12-04 1996-12-04 모드별 상.하 왜곡 보정회로

Publications (2)

Publication Number Publication Date
KR19980043669A KR19980043669A (ko) 1998-09-05
KR100217992B1 true KR100217992B1 (ko) 1999-09-01

Family

ID=19485679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960061622A KR100217992B1 (ko) 1996-12-04 1996-12-04 모드별 상.하 왜곡 보정회로

Country Status (1)

Country Link
KR (1) KR100217992B1 (ko)

Also Published As

Publication number Publication date
KR19980043669A (ko) 1998-09-05

Similar Documents

Publication Publication Date Title
US6002380A (en) Circuit for compensating for vertical distortion of image by modes in display
KR100288580B1 (ko) Osd를이용한디스플레이모드표시방법
KR100217994B1 (ko) 모드별 상.하 왜곡 보정회로
KR100217992B1 (ko) 모드별 상.하 왜곡 보정회로
KR100242839B1 (ko) 디스플레이 모니터의 상조정 회로
KR19980066384U (ko) 디스플레이 모니터의 전자 스위치를 이용한 저소비 전력 회로
KR100217991B1 (ko) 모드별 상.하 왜곡 보정회로
KR100217993B1 (ko) 모드별 상.하 왜곡 보정회로
US6011593A (en) Cathode ray tube with apparatus for reducing variation of deflection size due to brightness changes
KR100242841B1 (ko) 디스플레이 장치의 상하 왜곡 보정 회로
US6081079A (en) Horizontal deflection drive circuit using a plurality of FETs
US6307596B1 (en) Circuit and method for indicating image adjustment pattern using OSD
GB2278985A (en) Deflection apparatus for raster scanned CRT displays
KR100218007B1 (ko) 다중 동기 방식 모니터의 상 사이즈 자동 조정 방법
KR100209505B1 (ko) 듀티(duty) 변경 회로
KR100206068B1 (ko) 모드별 상하왜곡 화상보정회로
KR100190534B1 (ko) 수평 편향 출력 회로(horizontal deflection output circuit)
KR100242837B1 (ko) 수직 편향 제어 회로
KR100260826B1 (ko) 디스플레이 장치의 수평 포지션 조절회로
KR19980014559A (ko) 상하왜곡화상보정회로를 구비하는 디스플레이 장치
US6011364A (en) Upper and lower distortion correcting circuit by modes
KR100238578B1 (ko) 모아레 클리어 회로
JPH07283959A (ja) 水平振幅補正回路
KR19980034763A (ko) 휘도변화에 따른 색좌표 보정 장치 및 그 제어방법
JPH0644269U (ja) Ｃｒｔディスプレイ装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070530

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee