JPH1154664A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1154664A JPH1154664A JP9205687A JP20568797A JPH1154664A JP H1154664 A JPH1154664 A JP H1154664A JP 9205687 A JP9205687 A JP 9205687A JP 20568797 A JP20568797 A JP 20568797A JP H1154664 A JPH1154664 A JP H1154664A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- groove
- sealing member
- wiring conductor
- resin sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】ＩＣチップの搭載領域の専有率を小さくでき、
しかも、他の電子部品の実装に悪影響を与えることがな
く、しかも、樹脂封止部材でＩＣチップ及び接続部を安
定的に被覆でき、耐湿信頼性に優れた半導体装置を提供
することにある。 【解決手段】層間に内部配線導体２が配置され、且つ複
数の絶縁層１ａ〜１ｄを積層してなる積層体１の表面
に、表面配線導体６、該表面配線導体６と接続するＩＣ
チップ７、該ＩＣチップ７を被覆する樹脂封止部材９を
夫々形成して成る半導体装置において、前記積層体１の
表面に、ＩＣチップ７及び接続パット５を囲繞する溝部
８または突条部８１が周設されているとともに、該溝部
８または突条部８１に囲まれた領域に樹脂封止部材９が
配置されている。
しかも、他の電子部品の実装に悪影響を与えることがな
く、しかも、樹脂封止部材でＩＣチップ及び接続部を安
定的に被覆でき、耐湿信頼性に優れた半導体装置を提供
することにある。 【解決手段】層間に内部配線導体２が配置され、且つ複
数の絶縁層１ａ〜１ｄを積層してなる積層体１の表面
に、表面配線導体６、該表面配線導体６と接続するＩＣ
チップ７、該ＩＣチップ７を被覆する樹脂封止部材９を
夫々形成して成る半導体装置において、前記積層体１の
表面に、ＩＣチップ７及び接続パット５を囲繞する溝部
８または突条部８１が周設されているとともに、該溝部
８または突条部８１に囲まれた領域に樹脂封止部材９が
配置されている。
Description
【０００１】
【発明の属する技術分野】本発明は、表面にＩＣチップ
を直接配置した構造を有する半導体装置に関するもので
ある。
を直接配置した構造を有する半導体装置に関するもので
ある。
【０００２】
【従来の技術】一般に、ＩＣチップはセラミックや樹脂
などからなる気密封止可能なパッケージに収容し、その
半導体パッケージを所定回路基板上に搭載していた。し
かし、製造工程の簡略化、低コスト化を考慮して、直
接、ＩＣチップを回路基板の表面に搭載し、搭載したＩ
Ｃチップを樹脂封止部材で被覆することが行われてい
た。
などからなる気密封止可能なパッケージに収容し、その
半導体パッケージを所定回路基板上に搭載していた。し
かし、製造工程の簡略化、低コスト化を考慮して、直
接、ＩＣチップを回路基板の表面に搭載し、搭載したＩ
Ｃチップを樹脂封止部材で被覆することが行われてい
た。
【０００３】具体的には、回路基板の表面にＩＣチップ
が配置される下地導体膜及びＩＣチップと接続する接続
パッドを形成しておき、ＩＣチップを下地導体膜上に接
合し、ＩＣチップの出力部と接続パッドとをボンディン
グワイヤなどの接続手段で電気的に接続する。そして、
ＩＣチップ、ボンディングワイヤ、接続パッドを覆うよ
うに樹脂ペーストを塗布・供給し、硬化して樹脂封止部
材を形成していた。
が配置される下地導体膜及びＩＣチップと接続する接続
パッドを形成しておき、ＩＣチップを下地導体膜上に接
合し、ＩＣチップの出力部と接続パッドとをボンディン
グワイヤなどの接続手段で電気的に接続する。そして、
ＩＣチップ、ボンディングワイヤ、接続パッドを覆うよ
うに樹脂ペーストを塗布・供給し、硬化して樹脂封止部
材を形成していた。
【０００４】上述の樹脂封止部材は、ＩＣチップ、ボン
ディングワイヤを湿気から防止し、且つ外部の衝撃から
保護するために用いられていた。
ディングワイヤを湿気から防止し、且つ外部の衝撃から
保護するために用いられていた。
【０００５】しかし、回路基板の表面上に樹脂封止部材
を形成しただけでは、回路基板と樹脂封止部材との界面
から徐々に湿気が浸入してしまい、その結果、ＩＣチッ
プ、ＩＣチップとの接続パッド、ワイヤ細線などが腐食
してしまうという問題があった。また、樹脂封止部材を
形成すべく樹脂ペーストを塗布・供給すると、樹脂ペー
ストの広ってしまうという問題点があった。
を形成しただけでは、回路基板と樹脂封止部材との界面
から徐々に湿気が浸入してしまい、その結果、ＩＣチッ
プ、ＩＣチップとの接続パッド、ワイヤ細線などが腐食
してしまうという問題があった。また、樹脂封止部材を
形成すべく樹脂ペーストを塗布・供給すると、樹脂ペー
ストの広ってしまうという問題点があった。
【０００６】上述の回路基板と樹脂封止部材との界面か
ら湿気が浸入を防止する構造としては、ＩＣチップの周
囲に枠状の溝部を形成し、水分の浸入経路を拡張するこ
とが提案されている（実開平５−４８３３８号参照）。
具体的には、回路基板上にＩＣチップを囲むように枠状
の溝部を設け、この溝部に囲まれるように前記ＩＣチッ
プを回路基板上に搭載し、該ＩＣチップと接続する接続
パッドとを電気的に接続し、該ＩＣチップと接続電極と
ＩＣチップを樹脂封止部材で被覆していた。
ら湿気が浸入を防止する構造としては、ＩＣチップの周
囲に枠状の溝部を形成し、水分の浸入経路を拡張するこ
とが提案されている（実開平５−４８３３８号参照）。
具体的には、回路基板上にＩＣチップを囲むように枠状
の溝部を設け、この溝部に囲まれるように前記ＩＣチッ
プを回路基板上に搭載し、該ＩＣチップと接続する接続
パッドとを電気的に接続し、該ＩＣチップと接続電極と
ＩＣチップを樹脂封止部材で被覆していた。
【０００７】
【発明が解決しようとする課題】しかし、上述の半導体
装置では、回路基板と樹脂封止部材との界面から湿気が
浸入を防止できたとしても、樹脂封止部材を形成すべく
樹脂ペーストを塗布・供給すると、樹脂ペーストの広っ
てしまうという問題点は解決していないものであった。
装置では、回路基板と樹脂封止部材との界面から湿気が
浸入を防止できたとしても、樹脂封止部材を形成すべく
樹脂ペーストを塗布・供給すると、樹脂ペーストの広っ
てしまうという問題点は解決していないものであった。
【０００８】即ち、上述の半導体装置では、溝部はＩＣ
チップのみを囲繞しており、ＩＣチップと接続する接続
パッドがこの溝部の外方に配置されていた。従って、Ｉ
Ｃチップと接続パッドとの接続手段では、溝部を飛び越
すようにボンディングワイヤを使用しなくてはならず、
同時にこのボンデイィグワイヤを包覆するように樹脂封
止部材を形成すると、実質的に樹脂ペーストが回路基板
の表面に塗布配置したことと同じになり、塗布した樹脂
ペーストが溝部の周囲、即ち回路基板の表面に広がって
しまうという問題点があった。このように、樹脂が基板
の表面に広がってしまうと、回路基板上に搭載する他の
電子部品が搭載できなかったり、また、他の電子部品が
搭載可能な領域を狭めたりすることになり、電子部品の
実装効率の向上に制約を与えてしまう。
チップのみを囲繞しており、ＩＣチップと接続する接続
パッドがこの溝部の外方に配置されていた。従って、Ｉ
Ｃチップと接続パッドとの接続手段では、溝部を飛び越
すようにボンディングワイヤを使用しなくてはならず、
同時にこのボンデイィグワイヤを包覆するように樹脂封
止部材を形成すると、実質的に樹脂ペーストが回路基板
の表面に塗布配置したことと同じになり、塗布した樹脂
ペーストが溝部の周囲、即ち回路基板の表面に広がって
しまうという問題点があった。このように、樹脂が基板
の表面に広がってしまうと、回路基板上に搭載する他の
電子部品が搭載できなかったり、また、他の電子部品が
搭載可能な領域を狭めたりすることになり、電子部品の
実装効率の向上に制約を与えてしまう。
【０００９】また、樹脂ペーストが溝部の外方に広がる
ことにより、溝部内に存在する樹脂封止部材の量が減少
し、これにより、ボンディングワイヤやＩＣチップが露
出してしまったり、耐衝撃性が大きく低下するという問
題があった。
ことにより、溝部内に存在する樹脂封止部材の量が減少
し、これにより、ボンディングワイヤやＩＣチップが露
出してしまったり、耐衝撃性が大きく低下するという問
題があった。
【００１０】本発明は、上述の問題点に鑑みて案出され
たものであり、その目的は、ＩＣチップの搭載領域の専
有率を小さくでき、しかも、他の電子部品の実装に悪影
響を与えることがなく、しかも、樹脂封止部材でＩＣチ
ップ及び接続部を安定的に被覆でき、耐湿信頼性に優れ
た半導体装置を提供することにある。
たものであり、その目的は、ＩＣチップの搭載領域の専
有率を小さくでき、しかも、他の電子部品の実装に悪影
響を与えることがなく、しかも、樹脂封止部材でＩＣチ
ップ及び接続部を安定的に被覆でき、耐湿信頼性に優れ
た半導体装置を提供することにある。
【００１１】
【課題を解決するための手段】第１の発明は、複数の絶
縁層を積層して成り、該絶縁層間に内部配線導体が配置
されている積層体の表面に、表面配線導体、該表面配線
導体と接続するＩＣチップ、該ＩＣチップを被覆する樹
脂封止部材を夫々形成して成る半導体装置において、前
記積層体の表面に、ＩＣチップ及び該ＩＣチップと接続
する接続パッド部を囲繞する溝部を周設するとともに、
該溝部内及び溝部に囲まれた領域が前記樹脂封止部材で
包覆されている半導体装置である。
縁層を積層して成り、該絶縁層間に内部配線導体が配置
されている積層体の表面に、表面配線導体、該表面配線
導体と接続するＩＣチップ、該ＩＣチップを被覆する樹
脂封止部材を夫々形成して成る半導体装置において、前
記積層体の表面に、ＩＣチップ及び該ＩＣチップと接続
する接続パッド部を囲繞する溝部を周設するとともに、
該溝部内及び溝部に囲まれた領域が前記樹脂封止部材で
包覆されている半導体装置である。
【００１２】また、第２の発明は、前記積層体の表面
に、ＩＣチップ及び該ＩＣチップと接続する接続パッド
部を囲繞する突条部を周設するとともに、該突条部に囲
まれた領域が前記樹脂封止部材で包覆されている半導体
装置である。
に、ＩＣチップ及び該ＩＣチップと接続する接続パッド
部を囲繞する突条部を周設するとともに、該突条部に囲
まれた領域が前記樹脂封止部材で包覆されている半導体
装置である。
【００１３】
【作用】本発明によれば、積層体の表面にＩＣチップに
直接に搭載することができるため、構造が簡略化し、低
コストが図れる。特に、ＩＣチップを積層体表面に実装
する他の電子部品と同様に取り扱うことができる。
直接に搭載することができるため、構造が簡略化し、低
コストが図れる。特に、ＩＣチップを積層体表面に実装
する他の電子部品と同様に取り扱うことができる。
【００１４】また、第１の発明は、積層体の表面に、Ｉ
Ｃチップ及びＩＣチップと接続する接続パッドを囲繞す
るように溝部が周設され、該溝部内及び溝部に囲まれた
領域に樹脂封止部材が配置されている。第２の発明は、
積層体の表面に、ＩＣチップ及びＩＣチップと接続する
接続パッドを囲繞するように突条部が周設され、該突条
部に囲まれた領域に樹脂封止部材が配置されている。
Ｃチップ及びＩＣチップと接続する接続パッドを囲繞す
るように溝部が周設され、該溝部内及び溝部に囲まれた
領域に樹脂封止部材が配置されている。第２の発明は、
積層体の表面に、ＩＣチップ及びＩＣチップと接続する
接続パッドを囲繞するように突条部が周設され、該突条
部に囲まれた領域に樹脂封止部材が配置されている。
【００１５】従って、この溝部又は突条部を越えて樹脂
が広がることが有効防止できる。これによって、積層体
の表面に広がる樹脂を有効に抑えることができるため、
該溝部の外方に他の電子部品を安定して搭載することが
でき、その結果、デットスペースが減少し、積層体の小
型化が図れることになる。
が広がることが有効防止できる。これによって、積層体
の表面に広がる樹脂を有効に抑えることができるため、
該溝部の外方に他の電子部品を安定して搭載することが
でき、その結果、デットスペースが減少し、積層体の小
型化が図れることになる。
【００１６】また、溝部に囲まれる領域または突条部に
囲まれる領域は、ＩＣチップ及びＩＣチップと接続する
接続パッドを配置されており、これが、樹脂封止部材で
被覆されており、上述したように、回路基板上での樹脂
の広がりを有効に防止できるため、樹脂封止部材でもっ
て、ＩＣチップ、接続パッド、ＩＣチップと接続パッド
との接続手段をも確実に被覆することができる。
囲まれる領域は、ＩＣチップ及びＩＣチップと接続する
接続パッドを配置されており、これが、樹脂封止部材で
被覆されており、上述したように、回路基板上での樹脂
の広がりを有効に防止できるため、樹脂封止部材でもっ
て、ＩＣチップ、接続パッド、ＩＣチップと接続パッド
との接続手段をも確実に被覆することができる。
【００１７】このように溝部に囲まれる領域または突条
部に囲まれる領域にＩＣチップと接続する接続パッドを
形成することができるのは、基体が積層構造であり、し
かも、絶縁層間に内部配線導体を有する積層構造であ
り、接続パッドがその下部に引き回された内部配線導体
に接続されているためである。
部に囲まれる領域にＩＣチップと接続する接続パッドを
形成することができるのは、基体が積層構造であり、し
かも、絶縁層間に内部配線導体を有する積層構造であ
り、接続パッドがその下部に引き回された内部配線導体
に接続されているためである。
【００１８】
【発明の実施の形態】以下、本発明の半導体装置を図面
に基づいて詳説する。
に基づいて詳説する。
【００１９】図１は、第１の発明に係る半導体装置の断
面図であり、図２は、樹脂封止部材及び表面配線導体を
省略した状態の斜視図である。
面図であり、図２は、樹脂封止部材及び表面配線導体を
省略した状態の斜視図である。
【００２０】半導体装置は、複数の絶縁層１ａ〜１ｄ、
内部配線導体２を積層し、且つ表面に表面配線導体４、
５、６、枠状の溝部８が形成された積層体１と、ＩＣチ
ップ７と、樹脂封止部材９とから構成されている。
内部配線導体２を積層し、且つ表面に表面配線導体４、
５、６、枠状の溝部８が形成された積層体１と、ＩＣチ
ップ７と、樹脂封止部材９とから構成されている。
【００２１】尚、積層体１の表面配線導体は、ＩＣチッ
プ７を搭載する下地導体膜４、ＩＣチップ７の出力部に
接続する接続パッド５、溝部８の外方に形成された配線
パターンや端子電極などの表面配線導体６からなり、以
下、それらを区別して説明する。
プ７を搭載する下地導体膜４、ＩＣチップ７の出力部に
接続する接続パッド５、溝部８の外方に形成された配線
パターンや端子電極などの表面配線導体６からなり、以
下、それらを区別して説明する。
【００２２】積層体１は、セラミック、ガラス−セラミ
ックなどからなる絶縁層１ａ〜１ｄと、各層１ａ〜１ｄ
間に、Ａｇ系材料、Ｃｕ系材料などから成る内部配線２
とが積層されて構成され、さらに積層体１の各層１ａ〜
１ｄの厚み方向には、各内部配線導体２どうしを接続
し、また、内部配線導体２と接続パッド５と接続し、さ
らに、内部配線導体２と表面配線導体６と接続するビア
ホール導体３が形成されている。また、積層体１の表面
には、ＩＣチップ搭載用下地導体膜４、接続パッド５を
取り囲むように形成された平面形状が矩形状の溝部８が
形成されている。
ックなどからなる絶縁層１ａ〜１ｄと、各層１ａ〜１ｄ
間に、Ａｇ系材料、Ｃｕ系材料などから成る内部配線２
とが積層されて構成され、さらに積層体１の各層１ａ〜
１ｄの厚み方向には、各内部配線導体２どうしを接続
し、また、内部配線導体２と接続パッド５と接続し、さ
らに、内部配線導体２と表面配線導体６と接続するビア
ホール導体３が形成されている。また、積層体１の表面
には、ＩＣチップ搭載用下地導体膜４、接続パッド５を
取り囲むように形成された平面形状が矩形状の溝部８が
形成されている。
【００２３】この溝部８の深さは、積層体１の表層であ
る絶縁層１ａの厚みに相当する深さとなっている。
る絶縁層１ａの厚みに相当する深さとなっている。
【００２４】また、積層体１の表面で溝部８に囲まれた
領域には、Ａｇ系材料、Ｃｕ系材料を主成分とするＩＣ
チップ搭載用下地導体膜４、接続パッド５が形成されて
いる。また、積層体１の表面で溝部８に囲まれた領域以
外には、Ａｇ系材料、Ｃｕ系材料を主成分とする表面配
線導体６が形成されている。この表面配線導体６は、所
定回路を形成するための配線パターン、また、他の電子
部品１０を搭載するための搭載パッド、外部の回路と接
続する端子電極を含むものである。
領域には、Ａｇ系材料、Ｃｕ系材料を主成分とするＩＣ
チップ搭載用下地導体膜４、接続パッド５が形成されて
いる。また、積層体１の表面で溝部８に囲まれた領域以
外には、Ａｇ系材料、Ｃｕ系材料を主成分とする表面配
線導体６が形成されている。この表面配線導体６は、所
定回路を形成するための配線パターン、また、他の電子
部品１０を搭載するための搭載パッド、外部の回路と接
続する端子電極を含むものである。
【００２５】上述のＩＣチップ搭載用下地導体膜４上に
ＩＣチップ７が接合されている。尚、ＩＣチップ７がフ
ェースボンデング型であれば、溝部８に囲まれた領域か
らＩＣチップ搭載用下地導体膜４を省略できる。そし
て、ＩＣチップ７の出力部と接続パッド５とをボンディ
ングワイヤＷなどで電気的な接続が施されている。この
ようにしてＩＣチップ７と接続パッド５とが電気的に接
続された状態で、溝部８に囲まれた領域にＩＣチップ
７、接続パッド５、接続手段であるボンディングワイヤ
Ｗを被覆するように樹脂封止部材９を配置する。
ＩＣチップ７が接合されている。尚、ＩＣチップ７がフ
ェースボンデング型であれば、溝部８に囲まれた領域か
らＩＣチップ搭載用下地導体膜４を省略できる。そし
て、ＩＣチップ７の出力部と接続パッド５とをボンディ
ングワイヤＷなどで電気的な接続が施されている。この
ようにしてＩＣチップ７と接続パッド５とが電気的に接
続された状態で、溝部８に囲まれた領域にＩＣチップ
７、接続パッド５、接続手段であるボンディングワイヤ
Ｗを被覆するように樹脂封止部材９を配置する。
【００２６】樹脂封止部材９は、シリコーン系、フェノ
ール系、エポキシ系などの樹脂ペーストを、ディスペン
サなどの供給・塗布し、硬化することによって形成され
る。
ール系、エポキシ系などの樹脂ペーストを、ディスペン
サなどの供給・塗布し、硬化することによって形成され
る。
【００２７】尚、樹脂ペーストは、樹脂ペーストを供給
・塗布した時に、その広がりが溝部８内に留まる程度の
粘度に調整しておく。
・塗布した時に、その広がりが溝部８内に留まる程度の
粘度に調整しておく。
【００２８】上述の構造の半導体装置においては、ＩＣ
チップ７は積層体１の表面に直接実装しているため、Ｉ
Ｃチップ７の実装処理、ＩＣチップ７と接続パッド５と
の接続処理が非常に簡単に行え、また、積層体の表面
に、ＩＣチップを埋設する大きなキャビティー部を形成
する必要もないため、構造的にも簡略化し、その結果、
低コスト化が図れることになる。
チップ７は積層体１の表面に直接実装しているため、Ｉ
Ｃチップ７の実装処理、ＩＣチップ７と接続パッド５と
の接続処理が非常に簡単に行え、また、積層体の表面
に、ＩＣチップを埋設する大きなキャビティー部を形成
する必要もないため、構造的にも簡略化し、その結果、
低コスト化が図れることになる。
【００２９】また、この溝部８に囲まれた領域に配置さ
れた樹脂封止部材９は、溝部８を越えて、溝部８の外方
に広がることが抑制されるため、溝部８の外方の表面に
形成した表面配線導体６上に、抵抗、コンデンサ、トラ
ンジスタなどの他の電子部品１０を実装するにあたり、
その実装を妨げることがない。即ち、他の電子部品１０
の実装位置を溝部８の近傍させることができ、積層体１
の部品実装効率が向上し、また、高密度化、即ち小型化
が可能となる。
れた樹脂封止部材９は、溝部８を越えて、溝部８の外方
に広がることが抑制されるため、溝部８の外方の表面に
形成した表面配線導体６上に、抵抗、コンデンサ、トラ
ンジスタなどの他の電子部品１０を実装するにあたり、
その実装を妨げることがない。即ち、他の電子部品１０
の実装位置を溝部８の近傍させることができ、積層体１
の部品実装効率が向上し、また、高密度化、即ち小型化
が可能となる。
【００３０】また、樹脂封止部材９となる樹脂ペースト
の広がりが溝部８で規制され、溝部８の外方に広がらな
いため、溝部８に囲まれた領域内で樹脂封止部材９を充
分な厚みでもって形成することができる。これにより、
ＩＣチップ７を外部からの衝撃から保護することができ
ることは勿論のこと、接続パッド５及び接続手段である
ボンディングワイヤＷを同時に衝撃から保護することが
できる。
の広がりが溝部８で規制され、溝部８の外方に広がらな
いため、溝部８に囲まれた領域内で樹脂封止部材９を充
分な厚みでもって形成することができる。これにより、
ＩＣチップ７を外部からの衝撃から保護することができ
ることは勿論のこと、接続パッド５及び接続手段である
ボンディングワイヤＷを同時に衝撃から保護することが
できる。
【００３１】また、樹脂封止部材９が溝部８内にも入り
込むように形成されることから、樹脂封止部材９と積層
体１との接合界面距離が実質的に延び、これにより、こ
の界面から浸入する湿気に対する保護の作用も向上す
る。
込むように形成されることから、樹脂封止部材９と積層
体１との接合界面距離が実質的に延び、これにより、こ
の界面から浸入する湿気に対する保護の作用も向上す
る。
【００３２】ここで、ＩＣチップ７と接続する接続パッ
ド５と所定配線との接続について説明する。本発明の構
造では、接続パッド５が溝部８に囲まれた領域内に形成
されている。従って、積層体１の表面に形成した表面配
線導体６と接続パット５を接続することは、途中に溝部
８が存在しているため、実質的に不可能である。
ド５と所定配線との接続について説明する。本発明の構
造では、接続パッド５が溝部８に囲まれた領域内に形成
されている。従って、積層体１の表面に形成した表面配
線導体６と接続パット５を接続することは、途中に溝部
８が存在しているため、実質的に不可能である。
【００３３】この点、本発明の半導体装置において、溝
部８に囲まれた領域内に形成された接続パッド５は、積
層体１の厚み方向に形成されたビアホール導体３を介し
て絶縁層１ａ〜絶縁層１ｄとの層間に形成された内部配
線導体２に接続され、所定回路と接続されている。尚、
溝部８内に完全に樹脂封止部材９が入り込む場合には、
絶縁層１ａと絶縁層１ｂとの層間に形成された内部配線
導体２、即ち、溝部８の底面に形成される導体によって
所定回路との接続をおこなうこともできる。
部８に囲まれた領域内に形成された接続パッド５は、積
層体１の厚み方向に形成されたビアホール導体３を介し
て絶縁層１ａ〜絶縁層１ｄとの層間に形成された内部配
線導体２に接続され、所定回路と接続されている。尚、
溝部８内に完全に樹脂封止部材９が入り込む場合には、
絶縁層１ａと絶縁層１ｂとの層間に形成された内部配線
導体２、即ち、溝部８の底面に形成される導体によって
所定回路との接続をおこなうこともできる。
【００３４】尚、従来の回路基板（実開平５−４８３３
８号）においては、単板状の回路基板を用いており、内
部配線導体を有しない構造であり、表面配線導体と接続
パッドとを電気的に接続するには、溝部による表面配線
導体の分断を避けるため接続パッドが溝部の外周に配置
されている。これでは、樹脂封止部材が回路基板の表面
に制限なく外方に広がってしまうことになる。
８号）においては、単板状の回路基板を用いており、内
部配線導体を有しない構造であり、表面配線導体と接続
パッドとを電気的に接続するには、溝部による表面配線
導体の分断を避けるため接続パッドが溝部の外周に配置
されている。これでは、樹脂封止部材が回路基板の表面
に制限なく外方に広がってしまうことになる。
【００３５】次に、本発明の半導体装置の製造方法を簡
単に説明する。
単に説明する。
【００３６】まず、絶縁層１ｂ〜１ｃとなり、内部配線
導体導体２となる導体膜が形成さられたグリーンシート
を積層する。
導体導体２となる導体膜が形成さられたグリーンシート
を積層する。
【００３７】次に、セラミックペーストを用いて絶縁層
１ａとなる絶縁膜を未焼成状態の積層体上に印刷形成す
る。この時、ビアホール導体３となる部分には、貫通孔
が形成されるように、また、溝部８が形成されるよう
に、選択的な印刷より形成することができる。
１ａとなる絶縁膜を未焼成状態の積層体上に印刷形成す
る。この時、ビアホール導体３となる部分には、貫通孔
が形成されるように、また、溝部８が形成されるよう
に、選択的な印刷より形成することができる。
【００３８】次に、Ａｇ系材料を主成分とする導電性ペ
ーストを用いて、溝部８となる部位に囲まれた領域の絶
縁膜上に、ＩＣチップ下地用導体膜４となる導体膜、接
続パッド５となる導体膜を、溝部８となる部位の外方領
域の絶縁膜上に、表面配線導体６となる導体膜を印刷に
より形成する。尚、接続パッド５となる導体膜及び表面
配線導体６となる導体膜は、上述のビアホール導体３と
なる貫通孔を被覆するように形成する。これにより、貫
通孔内には導電性材料が充填し、接続パッド５となる導
体膜及び表面配線導体６となる導体膜と内部配線導体２
となる導体膜とが電気的に接続することになる。
ーストを用いて、溝部８となる部位に囲まれた領域の絶
縁膜上に、ＩＣチップ下地用導体膜４となる導体膜、接
続パッド５となる導体膜を、溝部８となる部位の外方領
域の絶縁膜上に、表面配線導体６となる導体膜を印刷に
より形成する。尚、接続パッド５となる導体膜及び表面
配線導体６となる導体膜は、上述のビアホール導体３と
なる貫通孔を被覆するように形成する。これにより、貫
通孔内には導電性材料が充填し、接続パッド５となる導
体膜及び表面配線導体６となる導体膜と内部配線導体２
となる導体膜とが電気的に接続することになる。
【００３９】次に、絶縁膜、接続パッド、ＩＣチップ搭
載用下地導体膜、表面配線導体となる導体膜が形成され
た積層体を所定雰囲気で焼成処理する。
載用下地導体膜、表面配線導体となる導体膜が形成され
た積層体を所定雰囲気で焼成処理する。
【００４０】これにより、各グリーンシート及び絶縁膜
は絶縁層１ａ〜１ｄとなり、各導体膜は内部配線導体
２、接続パッド５、ＩＣチップ搭載用下地導体膜４、表
面配線導体６となり、積層体１が達成される。
は絶縁層１ａ〜１ｄとなり、各導体膜は内部配線導体
２、接続パッド５、ＩＣチップ搭載用下地導体膜４、表
面配線導体６となり、積層体１が達成される。
【００４１】その後、ＩＣチップ７をＩＣチップ搭載用
下地導体膜４に接合し、ワイヤボンディング装置などに
よって、ＩＣチップ７の出力パッド部と接続パッド５と
の間をボンディングワイヤＷによって電気的な接続を行
う。
下地導体膜４に接合し、ワイヤボンディング装置などに
よって、ＩＣチップ７の出力パッド部と接続パッド５と
の間をボンディングワイヤＷによって電気的な接続を行
う。
【００４２】その後、ＩＣチップ７を中心に、溝部８で
囲まれた領域に、シリコーン樹脂、フェノール樹脂、エ
ポキシ樹脂などの樹脂封止部材９はとなる樹脂ペースト
を、ディスペンサなどで供給塗布して樹脂塗膜を形成
し、紫外線の照射や加熱処理により、硬化処理して樹脂
封止部材９を形成する。
囲まれた領域に、シリコーン樹脂、フェノール樹脂、エ
ポキシ樹脂などの樹脂封止部材９はとなる樹脂ペースト
を、ディスペンサなどで供給塗布して樹脂塗膜を形成
し、紫外線の照射や加熱処理により、硬化処理して樹脂
封止部材９を形成する。
【００４３】最後に、表面配線導体６上に、他の電子部
品１０を実装する。
品１０を実装する。
【００４４】尚、上述の製造方法では、絶縁層１ａを印
刷多層技術により形成したが、例えば、絶縁層１ａとな
る絶縁ペーストに光硬化性モノマーを含有させておき、
絶縁層１ｂ〜１ｄとなる未焼成積層体の上面の全面に、
この光硬化性モノマーを含有したセラミックペーストを
ドクターブレード法などにより絶縁膜を形成して、溝部
８及びビアホール導体３の形状に応じて、選択的な露光
・現像処理して、該溝部８及びビアホール導体３の貫通
孔を形成し、その後、表面配線導体６、ＩＣチップ搭載
用下地導体膜４、接続パッド５、ビアホール導体３とな
る導体膜を導電性ペーストで印刷処理して、未焼成積層
体を形成しても構わない。また、積層体を構成する絶縁
層１ｂ〜１ｄについても、光硬化性モノマーを含有した
セラミックペーストをドクターブレード法などにより形
成して、ビアホール導体３となる貫通孔を選択的な露光
・現像処理で形成しても構わない。
刷多層技術により形成したが、例えば、絶縁層１ａとな
る絶縁ペーストに光硬化性モノマーを含有させておき、
絶縁層１ｂ〜１ｄとなる未焼成積層体の上面の全面に、
この光硬化性モノマーを含有したセラミックペーストを
ドクターブレード法などにより絶縁膜を形成して、溝部
８及びビアホール導体３の形状に応じて、選択的な露光
・現像処理して、該溝部８及びビアホール導体３の貫通
孔を形成し、その後、表面配線導体６、ＩＣチップ搭載
用下地導体膜４、接続パッド５、ビアホール導体３とな
る導体膜を導電性ペーストで印刷処理して、未焼成積層
体を形成しても構わない。また、積層体を構成する絶縁
層１ｂ〜１ｄについても、光硬化性モノマーを含有した
セラミックペーストをドクターブレード法などにより形
成して、ビアホール導体３となる貫通孔を選択的な露光
・現像処理で形成しても構わない。
【００４５】次に、第２の発明の半導体を図３、４を用
いて説明する。尚、図１、図２と同一部分は同一符号を
用い、詳細な説明を省略する。
いて説明する。尚、図１、図２と同一部分は同一符号を
用い、詳細な説明を省略する。
【００４６】図１、図２では、積層体１の表面に、ＩＣ
チップ７及びＩＣチップ７と接続する接続パッド５を囲
繞する溝部８を周設して、溝部８内及び溝部８に囲まれ
た領域に樹脂封止部材９を供給して、ＩＣチップ７、接
続パッド５、ボンディングワイヤＷなどの接続手段を樹
脂封止部材９で包覆していた。
チップ７及びＩＣチップ７と接続する接続パッド５を囲
繞する溝部８を周設して、溝部８内及び溝部８に囲まれ
た領域に樹脂封止部材９を供給して、ＩＣチップ７、接
続パッド５、ボンディングワイヤＷなどの接続手段を樹
脂封止部材９で包覆していた。
【００４７】これに対して、図３、図４に示す半導体装
置は、積層体１の表面に、ＩＣチップ７及び接続パッド
５を囲繞する突条部８１を周設して、突条部８１に囲ま
れた領域に樹脂封止部材９を供給して、ＩＣチップ７、
接続パッド５を樹脂封止部材９で包覆している。
置は、積層体１の表面に、ＩＣチップ７及び接続パッド
５を囲繞する突条部８１を周設して、突条部８１に囲ま
れた領域に樹脂封止部材９を供給して、ＩＣチップ７、
接続パッド５を樹脂封止部材９で包覆している。
【００４８】上述の突条部８１は、絶縁層１ａ〜１ｄと
なる未焼成の積層体の表面に、セラミックペーストの選
択的な印刷により、枠状の突出体を形成し、積層体と印
刷体とを一体的に焼成することがにより形成される。ま
た上述したように、突条部８１となるようにように、光
硬化モノマーを含有するセラミックペーストを未焼成積
層体の表面に実質的に全面塗布し、セラミック膜を乾燥
後、突条部８１の形状に応じて選択的な露光・現像処理
により、一体的に焼成することがにより形成される。突
条部８１の高さは、５０μｍ以上あれば充分である。
なる未焼成の積層体の表面に、セラミックペーストの選
択的な印刷により、枠状の突出体を形成し、積層体と印
刷体とを一体的に焼成することがにより形成される。ま
た上述したように、突条部８１となるようにように、光
硬化モノマーを含有するセラミックペーストを未焼成積
層体の表面に実質的に全面塗布し、セラミック膜を乾燥
後、突条部８１の形状に応じて選択的な露光・現像処理
により、一体的に焼成することがにより形成される。突
条部８１の高さは、５０μｍ以上あれば充分である。
【００４９】また、図３、図４では、ＩＣチップ７を搭
載用下地導体４を用いず、ＩＣチッフ７の出力部を接続
パッド５に半田や導電性樹脂を介して直接接続してい
る。これは、突条部８１の平面形状を極小化するためで
ある。
載用下地導体４を用いず、ＩＣチッフ７の出力部を接続
パッド５に半田や導電性樹脂を介して直接接続してい
る。これは、突条部８１の平面形状を極小化するためで
ある。
【００５０】従って、上述の図３、図４の構造でも、Ｉ
Ｃチップ７を積層体１の表面に直接実装しているため、
ＩＣチップ７の実装処理、ＩＣチップ７と接続パッド５
との接続処理が非常に簡単に行える。また、積層体の表
面に、ＩＣチップを埋設する深さの充分に深いキャビテ
ィー部を形成する必要もないため、構造的にも簡略化
し、その結果、低コスト化が図れることになる。
Ｃチップ７を積層体１の表面に直接実装しているため、
ＩＣチップ７の実装処理、ＩＣチップ７と接続パッド５
との接続処理が非常に簡単に行える。また、積層体の表
面に、ＩＣチップを埋設する深さの充分に深いキャビテ
ィー部を形成する必要もないため、構造的にも簡略化
し、その結果、低コスト化が図れることになる。
【００５１】また、樹脂封止部材９を形成すべく、樹脂
ペーストを突条部８１内に充填しても、樹脂ペーストが
突条部８１を越えて外方に広がることがないため、他の
電子部品１０の実装位置を突条部８１の近傍させること
ができ、積層体１の部品実装効率が向上し、また、高密
度化、即ち小型化が可能となる。
ペーストを突条部８１内に充填しても、樹脂ペーストが
突条部８１を越えて外方に広がることがないため、他の
電子部品１０の実装位置を突条部８１の近傍させること
ができ、積層体１の部品実装効率が向上し、また、高密
度化、即ち小型化が可能となる。
【００５２】また、樹脂封止部材９が突条部８１の内壁
側面にも接合することから、樹脂封止部材９と積層体１
との接合界面距離が実質的に延び、これにより、この界
面から浸入する湿気に対する保護の作用も向上する。
側面にも接合することから、樹脂封止部材９と積層体１
との接合界面距離が実質的に延び、これにより、この界
面から浸入する湿気に対する保護の作用も向上する。
【００５３】
【発明の効果】以上のように、本発明のでは、ＩＣチッ
プの搭載領域の専有率を小さくでき、しかも、他の電子
部品の実装に悪影響を与えることがなく、しかも、樹脂
封止部材でＩＣチップ及び接続部を安定的に被覆でき、
耐湿信頼性に優れた半導体装置となる。
プの搭載領域の専有率を小さくでき、しかも、他の電子
部品の実装に悪影響を与えることがなく、しかも、樹脂
封止部材でＩＣチップ及び接続部を安定的に被覆でき、
耐湿信頼性に優れた半導体装置となる。
【図１】本発明の半導体装置の断面図である。
【図２】本発明の半導体装置の樹脂封止部材及び表面配
線導体を省略した状態の斜視図である。
線導体を省略した状態の斜視図である。
【図３】本発明の別の半導体装置の断面図である。
【図４】本発明の別の半導体装置の樹脂封止部材及び表
面配線導体を省略した状態の斜視図である。
面配線導体を省略した状態の斜視図である。
１ ・・・・積層体 １ａ〜１ｄ・・・絶縁層 ２ ・・・・内部配線 ３ ・・・・ビアホール導体 ４ ・・・・ＩＣチップ搭載用下地導体膜 ５・・・・・・・接続パッド ６・・・・・・・表面配線導体 ７・・・・・・・ＩＣチップ ８・・・・・・・溝部 ８１・・・・・・突条部 ９・・・・・・・樹脂封止部材 １０・・・・・・他の電子品
Claims (2)
- 【請求項１】 複数の絶縁層を積層して成り、該絶縁層
間に内部配線導体が配置されている積層体の表面に、表
面配線導体、該表面配線導体と接続するＩＣチップ、該
ＩＣチップを被覆する樹脂封止部材を夫々形成して成る
半導体装置において、 前記積層体の表面に、ＩＣチップ及び該ＩＣチップと接
続する接続パッド部を囲繞する溝部を周設するととも
に、該溝部内及び溝部に囲まれた領域が前記樹脂封止部
材で包覆されていることを特徴とする半導体装置。 - 【請求項２】 複数の絶縁層を積層して成り、該絶縁層
間に内部配線導体が配置されている積層体の表面に、表
面配線導体、該表面配線導体と接続するＩＣチップ、該
ＩＣチップを被覆する樹脂封止部材を夫々形成して成る
半導体装置において、 前記積層体の表面に、ＩＣチップ及び該ＩＣチップと接
続する接続パッド部を囲繞する突条部を周設するととも
に、該突条部に囲まれた領域が前記樹脂封止部材で包覆
されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20568797A JP3502749B2 (ja) | 1997-07-31 | 1997-07-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20568797A JP3502749B2 (ja) | 1997-07-31 | 1997-07-31 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1154664A true JPH1154664A (ja) | 1999-02-26 |
| JP3502749B2 JP3502749B2 (ja) | 2004-03-02 |
Family
ID=16511051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20568797A Expired - Fee Related JP3502749B2 (ja) | 1997-07-31 | 1997-07-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3502749B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008028115A (ja) * | 2006-07-20 | 2008-02-07 | Seiko Epson Corp | 半導体装置及びその製造方法、並びに、配線基板 |
| TWI400778B (zh) * | 2006-09-13 | 2013-07-01 | Shinetsu Chemical Co | 密封微構件的方法 |
| JP2013225583A (ja) * | 2012-04-20 | 2013-10-31 | Mitsubishi Electric Corp | 太陽電池の製造方法 |
-
1997
- 1997-07-31 JP JP20568797A patent/JP3502749B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008028115A (ja) * | 2006-07-20 | 2008-02-07 | Seiko Epson Corp | 半導体装置及びその製造方法、並びに、配線基板 |
| TWI400778B (zh) * | 2006-09-13 | 2013-07-01 | Shinetsu Chemical Co | 密封微構件的方法 |
| JP2013225583A (ja) * | 2012-04-20 | 2013-10-31 | Mitsubishi Electric Corp | 太陽電池の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3502749B2 (ja) | 2004-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5677575A (en) | Semiconductor package having semiconductor chip mounted on board in face-down relation | |
| JP3546131B2 (ja) | 半導体チップパッケージ | |
| US8143531B2 (en) | Electronic component mounting package | |
| US6995448B2 (en) | Semiconductor package including passive elements and method of manufacture | |
| JP3061954B2 (ja) | 半導体装置 | |
| US6664617B2 (en) | Semiconductor package | |
| US20050121761A1 (en) | Semiconductor device and method for fabricating the same | |
| JP3683996B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05211275A (ja) | 半導体装置及びその製造方法 | |
| JP5604876B2 (ja) | 電子装置及びその製造方法 | |
| KR20190004964A (ko) | 반도체 패키지 | |
| JP3776637B2 (ja) | 半導体装置 | |
| JP2006100759A (ja) | 回路装置およびその製造方法 | |
| US20040217451A1 (en) | Semiconductor packaging structure | |
| JP3502749B2 (ja) | 半導体装置 | |
| JP3450477B2 (ja) | 半導体装置及びその製造方法 | |
| JP2865072B2 (ja) | 半導体ベアチップ実装基板 | |
| KR20030085449A (ko) | 개량된 플립 칩 패키지 | |
| JPS63244631A (ja) | 混成集積回路装置の製造方法 | |
| KR100907730B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| JP2677213B2 (ja) | 半導体集積回路装置 | |
| KR100216063B1 (ko) | 메탈 볼 그리드 어레이 패키지 | |
| JP2630294B2 (ja) | 混成集積回路装置およびその製造方法 | |
| KR19990002341A (ko) | 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법 | |
| JP2008034762A (ja) | 回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031208 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |