JPH1154331A - チップ型インダクタアレイ - Google Patents
チップ型インダクタアレイInfo
- Publication number
- JPH1154331A JPH1154331A JP21097097A JP21097097A JPH1154331A JP H1154331 A JPH1154331 A JP H1154331A JP 21097097 A JP21097097 A JP 21097097A JP 21097097 A JP21097097 A JP 21097097A JP H1154331 A JPH1154331 A JP H1154331A
- Authority
- JP
- Japan
- Prior art keywords
- inductors
- chip
- permeability
- inductor array
- magnetic material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【課題】 インダクタ間のクロストークを抑制し、且つ
インダクタ間の間隔を狭く設定できるチップ型インダク
タアレイを提供する。 【解決手段】 低透磁率の磁性体からなる略直方体形状
の素体２１と、素体２１の対向する１対の側面に所定の
間隔をあけて形成された３対の接続電極とからなり、素
体２１の内部には螺旋状導体からなる３個のコイル（イ
ンダクタ）Ｌ１〜Ｌ３が形成され、これらのコイルＬ１
〜Ｌ３の両端はそれぞれ素体２１の側面に形成された接
続電極２２ａ〜２２ｆに接続され、コイルＬ１，Ｌ２を
形成する導体パターン２３a1〜２３e3の近傍にのみ高透
磁率磁性材料からなる磁性材料パターン２５a1〜２５e3
が配置されているチップ型インダクタアレイを構成す
る。
インダクタ間の間隔を狭く設定できるチップ型インダク
タアレイを提供する。 【解決手段】 低透磁率の磁性体からなる略直方体形状
の素体２１と、素体２１の対向する１対の側面に所定の
間隔をあけて形成された３対の接続電極とからなり、素
体２１の内部には螺旋状導体からなる３個のコイル（イ
ンダクタ）Ｌ１〜Ｌ３が形成され、これらのコイルＬ１
〜Ｌ３の両端はそれぞれ素体２１の側面に形成された接
続電極２２ａ〜２２ｆに接続され、コイルＬ１，Ｌ２を
形成する導体パターン２３a1〜２３e3の近傍にのみ高透
磁率磁性材料からなる磁性材料パターン２５a1〜２５e3
が配置されているチップ型インダクタアレイを構成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、インダクタ間のク
ロストークの低減を図ったチップ型インダクタアレイに
関するものである。
ロストークの低減を図ったチップ型インダクタアレイに
関するものである。
【０００２】
【従来の技術】近年、ディジタル信号処理技術が急速な
進歩を遂げ、さらにその処理速度はＣＰＵクロック周波
数で１００〜２００ＭＨｚに至っている。さらに、ディ
ジタル信号処理技術はあらゆる電子機器に用いられてい
る。一般に、電子機器のディジタル信号は多くの高調波
成分を含んでいるため、この高調波が他の機器に接続す
るケーブルに流出し、ノイズとして不要輻射を起こす。
これを回避するために、ケーブル接続用コネクタ近傍の
各信号ラインにインダクタを挿入している。
進歩を遂げ、さらにその処理速度はＣＰＵクロック周波
数で１００〜２００ＭＨｚに至っている。さらに、ディ
ジタル信号処理技術はあらゆる電子機器に用いられてい
る。一般に、電子機器のディジタル信号は多くの高調波
成分を含んでいるため、この高調波が他の機器に接続す
るケーブルに流出し、ノイズとして不要輻射を起こす。
これを回避するために、ケーブル接続用コネクタ近傍の
各信号ラインにインダクタを挿入している。
【０００３】一方、近年においては電子機器の小型化及
び集積化が進み、これに伴い個々の電子部品の複合化や
アレイ化が行われている。前述したインダクタにしても
アレイ化が図られ、さらにチップ型に小型化されてい
る。
び集積化が進み、これに伴い個々の電子部品の複合化や
アレイ化が行われている。前述したインダクタにしても
アレイ化が図られ、さらにチップ型に小型化されてい
る。
【０００４】この様なチップ型インダクタアレイの一例
を図２及び図３に示す。図２はチップ型インダクタアレ
イの構造を示す斜視図、図３は要部分解斜視図である。
このインダクタアレイ１は、１個の磁性体中に３個のコ
イル（インダクタ）１０を横方向に配列したもので、各
コイル１０は導体ペースト１１を印刷したフェライト製
のグリーンシート１２を複数枚積層して構成される。こ
の印刷された導体ペースト１１はスルーホール１３を介
して上下に接続され、上下に周回する周回パターンが形
成され、この周回パターンの両端は接続電極１４を介し
てコネクタ或いは電子機器の信号ラインに接続される。
を図２及び図３に示す。図２はチップ型インダクタアレ
イの構造を示す斜視図、図３は要部分解斜視図である。
このインダクタアレイ１は、１個の磁性体中に３個のコ
イル（インダクタ）１０を横方向に配列したもので、各
コイル１０は導体ペースト１１を印刷したフェライト製
のグリーンシート１２を複数枚積層して構成される。こ
の印刷された導体ペースト１１はスルーホール１３を介
して上下に接続され、上下に周回する周回パターンが形
成され、この周回パターンの両端は接続電極１４を介し
てコネクタ或いは電子機器の信号ラインに接続される。
【０００５】
【発明が解決しようとする課題】しかしながら、前述し
たようなチップ型インダクタアレイ１では、隣り合うコ
イル１０間の間隔が狭くなっているときは、各コイル１
０から発生する磁束が他のコイル１０に結合してクロス
トークを起こすという問題点があった。
たようなチップ型インダクタアレイ１では、隣り合うコ
イル１０間の間隔が狭くなっているときは、各コイル１
０から発生する磁束が他のコイル１０に結合してクロス
トークを起こすという問題点があった。
【０００６】本発明の目的は上記の問題点に鑑み、イン
ダクタ間のクロストークを抑制し、且つインダクタ間の
間隔を狭く設定できるチップ型インダクタアレイを提供
することにある。
ダクタ間のクロストークを抑制し、且つインダクタ間の
間隔を狭く設定できるチップ型インダクタアレイを提供
することにある。
【０００７】
【課題を解決するための手段】本発明は上記の目的を達
成するために、螺旋形状の導電材からなる複数のインダ
クタと該複数のインダクタを包含する所定空間に充填さ
れた所定のセラミック材料とによって形成された略直方
体形状の素体と、前記各インダクタの両端に接続され、
前記素体の外面に形成された複数対の接続電極とを備
え、前記複数のインダクタは、螺旋の中心軸が互いにほ
ぼ平行になり、且つ螺旋の中心軸が前記素体の対向する
１対の主面に対してほぼ直角に交わるように並設されて
いるチップ型インダクタアレイにおいて、前記素体は、
前記複数のインダクタを構成する複数の螺旋形状の導電
材と、前記インダクタの導電材近傍にのみ配置された高
透磁率の磁性材料と、これ以外の部分を形成する低透磁
率のセラミック材料とから構成されているチップ型イン
ダクタアレイを提案する。
成するために、螺旋形状の導電材からなる複数のインダ
クタと該複数のインダクタを包含する所定空間に充填さ
れた所定のセラミック材料とによって形成された略直方
体形状の素体と、前記各インダクタの両端に接続され、
前記素体の外面に形成された複数対の接続電極とを備
え、前記複数のインダクタは、螺旋の中心軸が互いにほ
ぼ平行になり、且つ螺旋の中心軸が前記素体の対向する
１対の主面に対してほぼ直角に交わるように並設されて
いるチップ型インダクタアレイにおいて、前記素体は、
前記複数のインダクタを構成する複数の螺旋形状の導電
材と、前記インダクタの導電材近傍にのみ配置された高
透磁率の磁性材料と、これ以外の部分を形成する低透磁
率のセラミック材料とから構成されているチップ型イン
ダクタアレイを提案する。
【０００８】該チップ型インダクタアレイによれば、各
インダクタの導電材周囲に発生した磁束は互いにまとま
り合って、インダクタの内側では螺旋の中心軸に沿って
螺旋の一端から外側に移り、内側におけるときとは逆方
向に進み前記螺旋の他端に至り、螺旋の内側を再び螺旋
の中心軸に沿って進む主経路を流れる。しかし、前記イ
ンダクタの導電材近傍にのみに高透磁率の磁性材料が配
置され、素体内の他の部分は低透磁率のセラミック材料
からなるため、前記主経路を流れる磁束の割合は減少
し、前記導電材近傍に配置された高透磁率の磁性材料中
を流れる磁束の割合が増加する。これにより、隣り合う
インダクタに到達する磁束の割合が減少し、隣り合うイ
ンダクタに対する磁束の結合が抑制される。
インダクタの導電材周囲に発生した磁束は互いにまとま
り合って、インダクタの内側では螺旋の中心軸に沿って
螺旋の一端から外側に移り、内側におけるときとは逆方
向に進み前記螺旋の他端に至り、螺旋の内側を再び螺旋
の中心軸に沿って進む主経路を流れる。しかし、前記イ
ンダクタの導電材近傍にのみに高透磁率の磁性材料が配
置され、素体内の他の部分は低透磁率のセラミック材料
からなるため、前記主経路を流れる磁束の割合は減少
し、前記導電材近傍に配置された高透磁率の磁性材料中
を流れる磁束の割合が増加する。これにより、隣り合う
インダクタに到達する磁束の割合が減少し、隣り合うイ
ンダクタに対する磁束の結合が抑制される。
【０００９】
【発明の実施の形態】以下、本発明の一実施形態を説明
する。図１は本発明の一実施形態のチップ型インダクタ
アレイを示す外観斜視図、図４は要部分解斜視図、図５
は平断面図、図６は図５に示すＡ−Ａ線矢視方向断面図
である。図において、２はチップ型インダクタアレイ
で、低透磁率の磁性体セラミックからなる略直方体形状
の素体２１と、素体２１の対向する１対の側面に所定の
間隔をあけて形成された３対の接続電極２２ａ〜２２ｆ
とから構成されている。
する。図１は本発明の一実施形態のチップ型インダクタ
アレイを示す外観斜視図、図４は要部分解斜視図、図５
は平断面図、図６は図５に示すＡ−Ａ線矢視方向断面図
である。図において、２はチップ型インダクタアレイ
で、低透磁率の磁性体セラミックからなる略直方体形状
の素体２１と、素体２１の対向する１対の側面に所定の
間隔をあけて形成された３対の接続電極２２ａ〜２２ｆ
とから構成されている。
【００１０】また、素体２１の内部には螺旋状導体から
なる３個のコイル（インダクタ）Ｌ１，Ｌ２，Ｌ３が形
成され、これらのコイルＬ１〜Ｌ３の両端はそれぞれ素
体２１の側面に形成された接続電極２２ａ〜２２ｆに接
続されている。
なる３個のコイル（インダクタ）Ｌ１，Ｌ２，Ｌ３が形
成され、これらのコイルＬ１〜Ｌ３の両端はそれぞれ素
体２１の側面に形成された接続電極２２ａ〜２２ｆに接
続されている。
【００１１】また、コイルＬ１〜Ｌ３の螺旋の中心軸は
互いに平行で、且つ素体２１の上下面に対してほぼ直角
に交わっている。
互いに平行で、且つ素体２１の上下面に対してほぼ直角
に交わっている。
【００１２】さらに、素体２１内部の大部分が低透磁率
の磁性材料２１ａによって形成され、コイルＬ１〜Ｌ３
の近傍の所定領域にのみに高透磁率の磁性材料２１ｂが
配置されている。
の磁性材料２１ａによって形成され、コイルＬ１〜Ｌ３
の近傍の所定領域にのみに高透磁率の磁性材料２１ｂが
配置されている。
【００１３】ここで、素体２１内部の大部分を構成する
低透磁率の磁性材料２１ａは、コイルＬ１〜Ｌ３を形成
する導電材料の近傍にのみ配置される高透磁率磁性材料
２１ｂよりも低い透磁率を有する材料であれば本願発明
の目的を達成するものであり、非磁性材料であっても良
い。
低透磁率の磁性材料２１ａは、コイルＬ１〜Ｌ３を形成
する導電材料の近傍にのみ配置される高透磁率磁性材料
２１ｂよりも低い透磁率を有する材料であれば本願発明
の目的を達成するものであり、非磁性材料であっても良
い。
【００１４】前述の構成をさらに詳細に説明すると、素
体２１は、導体パターン２３a1，２３a2，２３a3〜２３
e1，２３e2，２３e3が形成された矩形の複数の低透磁率
の磁性材料シート２４ａ〜２４ｅ及び導体パターンが形
成されていない矩形の低透磁率磁性材料シート２４ｆを
積層して一体に形成されている。
体２１は、導体パターン２３a1，２３a2，２３a3〜２３
e1，２３e2，２３e3が形成された矩形の複数の低透磁率
の磁性材料シート２４ａ〜２４ｅ及び導体パターンが形
成されていない矩形の低透磁率磁性材料シート２４ｆを
積層して一体に形成されている。
【００１５】また、導体パターン２３a1，２３a2，２３
a3〜２３e1，２３e2，２３e3が形成された低透磁率の磁
性材料シート２４ａ〜２４ｅ上には、低透磁率の磁性材
料シート２４ａ〜２４ｅと導体パターン２３a1，２３a
2，２３a3〜２３e1，２３e2，２３e3との間に、所定の
厚さを有し、且つ導体パターン２３a1，２３a2，２３a3
〜２３e1，２３e2，２３e3とほぼ同形状で幅広の高透磁
率の磁性材料パターン２５a1，２５a2，２５a3〜２５e
1，２５e2，２５e3が設けられている。
a3〜２３e1，２３e2，２３e3が形成された低透磁率の磁
性材料シート２４ａ〜２４ｅ上には、低透磁率の磁性材
料シート２４ａ〜２４ｅと導体パターン２３a1，２３a
2，２３a3〜２３e1，２３e2，２３e3との間に、所定の
厚さを有し、且つ導体パターン２３a1，２３a2，２３a3
〜２３e1，２３e2，２３e3とほぼ同形状で幅広の高透磁
率の磁性材料パターン２５a1，２５a2，２５a3〜２５e
1，２５e2，２５e3が設けられている。
【００１６】導体パターン２３a1，２３a2，２３a3〜２
３e1，２３e2，２３e3のそれぞれは所定の導体によっ
て、高透磁率の磁性材料パターン２５a1，２５a2，２５
a3〜２５e1，２５e2，２５e3が形成された低透磁率の磁
性材料シート２４ａ〜２４ｅ上に形成され，導体パター
ン２３a1，２３a2，２３a3〜２３e1，２３e2，２３e3は
低透磁率の磁性材料シート２４ａ〜２４ｅの所定の３乃
至４辺にほぼ平行となるように略コ字形状或いは略Ｉ字
形状に形成されている。
３e1，２３e2，２３e3のそれぞれは所定の導体によっ
て、高透磁率の磁性材料パターン２５a1，２５a2，２５
a3〜２５e1，２５e2，２５e3が形成された低透磁率の磁
性材料シート２４ａ〜２４ｅ上に形成され，導体パター
ン２３a1，２３a2，２３a3〜２３e1，２３e2，２３e3は
低透磁率の磁性材料シート２４ａ〜２４ｅの所定の３乃
至４辺にほぼ平行となるように略コ字形状或いは略Ｉ字
形状に形成されている。
【００１７】これらの導体パターン２３a1，２３a2，２
３a3〜２３e1，２３e2，２３e3は、スパイラル形状とな
るようにスルーホール２６を介して互いに導電接続さ
れ、３個のコイルＬ１，Ｌ２，Ｌ３が構成されている。
３a3〜２３e1，２３e2，２３e3は、スパイラル形状とな
るようにスルーホール２６を介して互いに導電接続さ
れ、３個のコイルＬ１，Ｌ２，Ｌ３が構成されている。
【００１８】即ち、導体パターン２３a1，２３b1，２３
c1，２３d1，２３e1によってコイルＬ１が形成され、導
体パターン２３a2，２３b2，２３c2，２３d2，２３e2に
よってコイルＬ２が形成され、導体パターン２３a3，２
３b3，２３c3，２３d3，２３e3によってコイルＬ３が形
成されている。
c1，２３d1，２３e1によってコイルＬ１が形成され、導
体パターン２３a2，２３b2，２３c2，２３d2，２３e2に
よってコイルＬ２が形成され、導体パターン２３a3，２
３b3，２３c3，２３d3，２３e3によってコイルＬ３が形
成されている。
【００１９】さらに、これらのコイルＬ１，Ｌ２，Ｌ３
の両端に対応する部分の導体パターンは、素体２１の側
面に露出するように形成され、素体２１の側面に露出し
た導体パターンは接続電極２２ａ〜２２ｆに導電接続さ
れている。
の両端に対応する部分の導体パターンは、素体２１の側
面に露出するように形成され、素体２１の側面に露出し
た導体パターンは接続電極２２ａ〜２２ｆに導電接続さ
れている。
【００２０】次に、本実施形態のインダクタアレイ２の
製造手順を詳述する。まず、ＮｉＯ、ＺｎＯ、ＣｕＯ
（Ｚｎリッチ）を秤量し、水と共にボールミルに投入し
て混合、分散を行い、ボールミルから取り出して乾燥し
た後、大気中、８０℃で２時間加熱して仮焼した。その
後再び水と共にボールミルに投入して１５時間解砕し、
ボールミルから取り出し、乾燥して高透磁率磁器粉末を
得た。この高透磁率磁器粉末にポリブチラールを主成分
とする有機バインダーと有機溶剤を加え、混練して粘度
４２００ｃｐの高透磁率磁器スラリーを得た。
製造手順を詳述する。まず、ＮｉＯ、ＺｎＯ、ＣｕＯ
（Ｚｎリッチ）を秤量し、水と共にボールミルに投入し
て混合、分散を行い、ボールミルから取り出して乾燥し
た後、大気中、８０℃で２時間加熱して仮焼した。その
後再び水と共にボールミルに投入して１５時間解砕し、
ボールミルから取り出し、乾燥して高透磁率磁器粉末を
得た。この高透磁率磁器粉末にポリブチラールを主成分
とする有機バインダーと有機溶剤を加え、混練して粘度
４２００ｃｐの高透磁率磁器スラリーを得た。
【００２１】さらに、ＮｉＯ，ＺｎＯ，ＣｕＯ（Ｎｉリ
ッチ）を秤量し、水と共にボールミルに投入して混合、
分散を行い、ボールミルから取り出して乾燥し、大気
中、８０℃で２時間加熱して仮焼した後、再び水と共に
ボールミルに投入して１５時間解砕し、ボールミルから
取り出し、乾燥して低透磁率磁器粉末を得た後、これに
ポリブチラールを主成分とする有機バインダーと有機溶
剤を加え、混練して粘度４２００ｃｐの低透磁率磁器ス
ラリーを得た。
ッチ）を秤量し、水と共にボールミルに投入して混合、
分散を行い、ボールミルから取り出して乾燥し、大気
中、８０℃で２時間加熱して仮焼した後、再び水と共に
ボールミルに投入して１５時間解砕し、ボールミルから
取り出し、乾燥して低透磁率磁器粉末を得た後、これに
ポリブチラールを主成分とする有機バインダーと有機溶
剤を加え、混練して粘度４２００ｃｐの低透磁率磁器ス
ラリーを得た。
【００２２】一方、Ａｇ粉末、エチルセルロール、α−
ターピネオール、及びブチルカルビトールアセテートを
混練したＡｇペーストを用意した。
ターピネオール、及びブチルカルビトールアセテートを
混練したＡｇペーストを用意した。
【００２３】次に、ポリエチレンテレフタレートのベー
スフィルムを水平に搬送し、このベースフィルムにドク
ターブレード法によって前述した低透磁率磁器スラリー
を塗布する。これを乾燥した後剥離して、１１０mm角の
方形に切断し、厚さ４０μｍのシートを形成し、このシ
ートを複数枚用意した。
スフィルムを水平に搬送し、このベースフィルムにドク
ターブレード法によって前述した低透磁率磁器スラリー
を塗布する。これを乾燥した後剥離して、１１０mm角の
方形に切断し、厚さ４０μｍのシートを形成し、このシ
ートを複数枚用意した。
【００２４】また、１００mm角の窓の周囲を１５mmの幅
で囲った額縁状のステンレス製フレームを用意する。こ
のフレームの隅には、印刷機等において位置決めを行う
小穴が設けられている。このフレームに前記シートを張
り付け、高透磁率磁器スラリーを印刷して磁性材料パタ
ーン２５a1，２５a2，２５a3〜２５e1，２５e2，２５e3
を形成してこれを乾燥させる。この後、シートの所定位
置にスルーホール金型によってスルーホールを打ち抜
き、スルーホールを有するグリーンシートを形成する。
で囲った額縁状のステンレス製フレームを用意する。こ
のフレームの隅には、印刷機等において位置決めを行う
小穴が設けられている。このフレームに前記シートを張
り付け、高透磁率磁器スラリーを印刷して磁性材料パタ
ーン２５a1，２５a2，２５a3〜２５e1，２５e2，２５e3
を形成してこれを乾燥させる。この後、シートの所定位
置にスルーホール金型によってスルーホールを打ち抜
き、スルーホールを有するグリーンシートを形成する。
【００２５】次いで、グリーンシートに印刷機を用いて
導体パターン２３a1，２３a2，２３a3〜２３e1，２３e
2，２３e3を形成する。別に用意した印刷機の被印刷物
を配置するステーションには、前記フレームを位置決め
する複数のピンが設けられている。このピンを前記フレ
ームの小穴に挿入して印刷位置を決め、グリーンシート
に前記Ａｇペーストを用いて、前述した形状の導体パタ
ーン２３a1，２３a2，２３a3〜２３e1，２３e2，２３e3
をスクリーン印刷して形成する。このときグリーンシー
トには、対応する導体パターン２３a1，２３a2，２３a3
〜２３e1，２３e2，２３e3が縦横複数列のマトリックス
状に形成される。
導体パターン２３a1，２３a2，２３a3〜２３e1，２３e
2，２３e3を形成する。別に用意した印刷機の被印刷物
を配置するステーションには、前記フレームを位置決め
する複数のピンが設けられている。このピンを前記フレ
ームの小穴に挿入して印刷位置を決め、グリーンシート
に前記Ａｇペーストを用いて、前述した形状の導体パタ
ーン２３a1，２３a2，２３a3〜２３e1，２３e2，２３e3
をスクリーン印刷して形成する。このときグリーンシー
トには、対応する導体パターン２３a1，２３a2，２３a3
〜２３e1，２３e2，２３e3が縦横複数列のマトリックス
状に形成される。
【００２６】この後、図４に示す順序で各導体パターン
２３a1，２３a2，２３a3〜２３e1，２３e2，２３e3が上
下に重なるように、各グリーンシートを積層して圧着す
る。これにより、上下層の導体パターン２３a1，２３a
2，２３a3〜２３e1，２３e2，２３e3はスルーホール２
６を介して導電接続され、コイルＬ１，Ｌ２，Ｌ３が形
成される。
２３a1，２３a2，２３a3〜２３e1，２３e2，２３e3が上
下に重なるように、各グリーンシートを積層して圧着す
る。これにより、上下層の導体パターン２３a1，２３a
2，２３a3〜２３e1，２３e2，２３e3はスルーホール２
６を介して導電接続され、コイルＬ１，Ｌ２，Ｌ３が形
成される。
【００２７】次いで、前述した直方体形状のチップに裁
断し、９００℃の温度で２時間焼成した。さらに、導体
パターン２３a1，２３a2，２３a3〜２３e1，２３e2，２
３e3の端分に導通する接続電極２２ａ〜２２ｆを形成し
て、３つのコイルＬ１，Ｌ２，Ｌ３を有するインダクタ
アレイ２を構成した。
断し、９００℃の温度で２時間焼成した。さらに、導体
パターン２３a1，２３a2，２３a3〜２３e1，２３e2，２
３e3の端分に導通する接続電極２２ａ〜２２ｆを形成し
て、３つのコイルＬ１，Ｌ２，Ｌ３を有するインダクタ
アレイ２を構成した。
【００２８】前述の構成よりなる本実施形態によれば、
図７に示すように、各コイルＬ１，Ｌ２，Ｌ３の導体パ
ターン２３a1，２３a2，２３a3〜２３e1，２３e2，２３
e3の周囲に発生した磁束φ１は互いにまとまり合って、
コイルＬ１，Ｌ２，Ｌ３の内側では螺旋の中心軸に沿っ
て螺旋の一端から外側に移り、内側におけるときとは逆
方向に進み前記螺旋の他端に至り、螺旋の内側を再び螺
旋の中心軸に沿って進む主経路を流れる。しかし、各コ
イルＬ１，Ｌ２，Ｌ３の導体パターン２３a1，２３a2，
２３a3〜２３e1，２３e2，２３e3近傍にのみに高透磁率
磁性材料パターン２５a1，２５a2，２５a3〜２５e1，２
５e2，２５e3によって形成された高透磁率の磁性材料２
１ｂが配置され、素体２１内の他の部分は低透磁率の磁
性材料２１ａからなるため、主経路を流れる磁束φ２は
減少し、導体パターン２３a1，２３a2，２３a3〜２３e
1，２３e2，２３e3近傍に配置された高透磁率の磁性材
料２１ｂ中を流れる磁束φ１の割合が増加する。これに
より、隣り合うコイルＬ１，Ｌ２，Ｌ３に到達する磁束
の割合が減少し、隣り合うコイルＬ１，Ｌ２，Ｌ３に対
する磁束の結合が抑制される。
図７に示すように、各コイルＬ１，Ｌ２，Ｌ３の導体パ
ターン２３a1，２３a2，２３a3〜２３e1，２３e2，２３
e3の周囲に発生した磁束φ１は互いにまとまり合って、
コイルＬ１，Ｌ２，Ｌ３の内側では螺旋の中心軸に沿っ
て螺旋の一端から外側に移り、内側におけるときとは逆
方向に進み前記螺旋の他端に至り、螺旋の内側を再び螺
旋の中心軸に沿って進む主経路を流れる。しかし、各コ
イルＬ１，Ｌ２，Ｌ３の導体パターン２３a1，２３a2，
２３a3〜２３e1，２３e2，２３e3近傍にのみに高透磁率
磁性材料パターン２５a1，２５a2，２５a3〜２５e1，２
５e2，２５e3によって形成された高透磁率の磁性材料２
１ｂが配置され、素体２１内の他の部分は低透磁率の磁
性材料２１ａからなるため、主経路を流れる磁束φ２は
減少し、導体パターン２３a1，２３a2，２３a3〜２３e
1，２３e2，２３e3近傍に配置された高透磁率の磁性材
料２１ｂ中を流れる磁束φ１の割合が増加する。これに
より、隣り合うコイルＬ１，Ｌ２，Ｌ３に到達する磁束
の割合が減少し、隣り合うコイルＬ１，Ｌ２，Ｌ３に対
する磁束の結合が抑制される。
【００２９】これにより、コイルＬ１，Ｌ２，Ｌ３に異
なる信号を印加した場合において、これらの間のクロス
トークが抑制される。また、従来よりもコイルＬ１，Ｌ
２，Ｌ３の間隔を狭く設定しても、クロストークの発生
を抑制することができる。
なる信号を印加した場合において、これらの間のクロス
トークが抑制される。また、従来よりもコイルＬ１，Ｌ
２，Ｌ３の間隔を狭く設定しても、クロストークの発生
を抑制することができる。
【００３０】尚、前述した実施形態は一例であり、本発
明がこれに限定されることはない。
明がこれに限定されることはない。
【００３１】
【発明の効果】以上説明したように本発明のチップ型イ
ンダクタアレイによれば、インダクタの導電材近傍にの
みに高透磁率の磁性材料が配置され、素体内の他の部分
は低透磁率のセラミック材料からなるため、前記導電材
近傍に配置された高透磁率の磁性材料中を流れる磁束の
割合が増加すると共に、隣り合うインダクタに到達する
磁束の割合が減少し、隣り合うインダクタに対する磁束
の結合が抑制されるので、隣り合うインダクタに異なる
信号を印加してもこれらの間のクロストークが抑制され
る。さらに、従来よりも隣り合うインダクタの間隔を狭
く設定しても、クロストークの発生を抑制することがで
きる。
ンダクタアレイによれば、インダクタの導電材近傍にの
みに高透磁率の磁性材料が配置され、素体内の他の部分
は低透磁率のセラミック材料からなるため、前記導電材
近傍に配置された高透磁率の磁性材料中を流れる磁束の
割合が増加すると共に、隣り合うインダクタに到達する
磁束の割合が減少し、隣り合うインダクタに対する磁束
の結合が抑制されるので、隣り合うインダクタに異なる
信号を印加してもこれらの間のクロストークが抑制され
る。さらに、従来よりも隣り合うインダクタの間隔を狭
く設定しても、クロストークの発生を抑制することがで
きる。
【図１】本発明の一実施形態のチップ型インダクタアレ
イを示す外観斜視図
イを示す外観斜視図
【図２】従来例のチップ型インダクタアレイの構造を示
す斜視図
す斜視図
【図３】従来例のチップ型インダクタアレイを示す要部
分解斜視図
分解斜視図
【図４】本発明の一実施形態のチップ型インダクタアレ
イを示す要部分解斜視図
イを示す要部分解斜視図
【図５】本発明の一実施形態のチップ型インダクタアレ
イを示す平面図
イを示す平面図
【図６】図５に示すＡ−Ａ線矢視方向断面図
【図７】本発明の一実施形態のクロストーク抑制動作を
説明する図
説明する図
２…チップ型インダクタアレイ、２１…素体、２１ａ…
低透磁率磁性材料、２１ｂ…高透磁率磁性材料、２２ａ
〜２２ｆ…接続電極、２３a1，２３a2，２３a3〜２３e
1，２３e2，２３e3…導体パターン、２４ａ〜２４ｆ…
…低透磁率磁性材料シート、２５a1，２５a2，２５a3〜
２５e1，２５e2，２５e3…高透磁率磁性材料パターン、
２６…スルーホール、Ｌ１，Ｌ２，Ｌ３…コイル（イン
ダクタ）。
低透磁率磁性材料、２１ｂ…高透磁率磁性材料、２２ａ
〜２２ｆ…接続電極、２３a1，２３a2，２３a3〜２３e
1，２３e2，２３e3…導体パターン、２４ａ〜２４ｆ…
…低透磁率磁性材料シート、２５a1，２５a2，２５a3〜
２５e1，２５e2，２５e3…高透磁率磁性材料パターン、
２６…スルーホール、Ｌ１，Ｌ２，Ｌ３…コイル（イン
ダクタ）。
Claims (1)
- 【請求項１】 螺旋形状の導電材からなる複数のインダ
クタと該複数のインダクタを包含する所定空間に充填さ
れた所定のセラミック材料とによって形成された略直方
体形状の素体と、前記各インダクタの両端に接続され、
前記素体の外面に形成された複数対の接続電極とを備
え、前記複数のインダクタは、螺旋の中心軸が互いにほ
ぼ平行になり、且つ螺旋の中心軸が前記素体の対向する
１対の主面に対してほぼ直角に交わるように並設されて
いるチップ型インダクタアレイにおいて、 前記素体は、前記複数のインダクタを構成する複数の螺
旋形状の導電材と、前記インダクタの導電材近傍にのみ
配置された高透磁率の磁性材料と、これ以外の部分を形
成する低透磁率のセラミック材料とから構成されている
ことを特徴とするチップ型インダクタアレイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21097097A JP3409998B2 (ja) | 1997-08-05 | 1997-08-05 | チップ型インダクタアレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21097097A JP3409998B2 (ja) | 1997-08-05 | 1997-08-05 | チップ型インダクタアレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1154331A true JPH1154331A (ja) | 1999-02-26 |
| JP3409998B2 JP3409998B2 (ja) | 2003-05-26 |
Family
ID=16598151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21097097A Expired - Fee Related JP3409998B2 (ja) | 1997-08-05 | 1997-08-05 | チップ型インダクタアレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3409998B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6437677B1 (en) * | 1999-09-28 | 2002-08-20 | Murata Manufacturing Co., Ltd. | Multi-layered inductor array |
| JP2005142793A (ja) * | 2003-11-06 | 2005-06-02 | Sumida Corporation | 積層コモンモードフィルタ |
| JP2005142199A (ja) * | 2003-11-04 | 2005-06-02 | Nec Tokin Corp | 薄膜インダクタ及びその製造方法 |
-
1997
- 1997-08-05 JP JP21097097A patent/JP3409998B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6437677B1 (en) * | 1999-09-28 | 2002-08-20 | Murata Manufacturing Co., Ltd. | Multi-layered inductor array |
| JP2005142199A (ja) * | 2003-11-04 | 2005-06-02 | Nec Tokin Corp | 薄膜インダクタ及びその製造方法 |
| JP4606724B2 (ja) * | 2003-11-04 | 2011-01-05 | Ｎｅｃトーキン株式会社 | 薄膜インダクタ及びその製造方法 |
| JP2005142793A (ja) * | 2003-11-06 | 2005-06-02 | Sumida Corporation | 積層コモンモードフィルタ |
| JP4598384B2 (ja) * | 2003-11-06 | 2010-12-15 | スミダコーポレーション株式会社 | 積層コモンモードフィルタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3409998B2 (ja) | 2003-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0745933Y2 (ja) | 積層セラミックインダクタンス素子 | |
| KR100297584B1 (ko) | 코일부품및그생산방법 | |
| US6628189B2 (en) | Laminated balun transformer | |
| JP2008294491A (ja) | アンテナ装置 | |
| JP2008053675A (ja) | コイル内蔵基板 | |
| JP3409998B2 (ja) | チップ型インダクタアレイ | |
| JP7259545B2 (ja) | 積層型コイル部品 | |
| JPH1116738A (ja) | チップ型インダクタアレイ | |
| JP4295660B2 (ja) | バラントランス | |
| JPH0636936A (ja) | 複合インダクタおよびその製造方法 | |
| JPH11195531A (ja) | チップ部品、チップネットワーク部品 | |
| CN221708919U (zh) | 一种巴伦 | |
| JP4561836B2 (ja) | チップ素子 | |
| JPH0626216U (ja) | 積層型コイル部品 | |
| CN117712660A (zh) | 一种巴伦 | |
| JPH06333744A (ja) | 積層チップビーズアレイ | |
| JPH11162782A (ja) | 積層型電子部品アレイ | |
| JPH1116730A (ja) | 積層型インダクタンス素子 | |
| EP1429414B1 (en) | Nonreciprocal circuit device and communication device | |
| JP2002111422A (ja) | ノイズフィルタ | |
| JP2004071962A (ja) | 積層インダクタ | |
| JPH11284413A (ja) | 方向性結合器 | |
| JPH05283235A (ja) | 積層チップ電子部品の製法 | |
| JP2007042894A (ja) | 積層型ｌｃ部品及び積層型コンデンサ | |
| JPH066112A (ja) | マイクロ波アイソレータおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030212 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080320 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |