JPH1153266A - 半導体記憶装置およびその制御方法 - Google Patents
半導体記憶装置およびその制御方法Info
- Publication number
- JPH1153266A JPH1153266A JP9211726A JP21172697A JPH1153266A JP H1153266 A JPH1153266 A JP H1153266A JP 9211726 A JP9211726 A JP 9211726A JP 21172697 A JP21172697 A JP 21172697A JP H1153266 A JPH1153266 A JP H1153266A
- Authority
- JP
- Japan
- Prior art keywords
- write
- data
- sector
- memory element
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【課題】 劣化が問題となるメモリ素子を使用した半導
体記憶装置において、信頼性および寿命の向上を図る。 【解決手段】 通常セクタ或いは予備セクタとして使用
される複数個のセクタを有するメモリ素子Ｍ（０）〜Ｍ
（９）を備えたフラッシュメモリ部１１０と、外部から
入力されたアドレス情報に基づいてメモリ素子Ｍ（０）
〜Ｍ（９）に対するデータの書き込み・読み出しを行う
ディスクコントローラ部１２０とを具備する半導体ディ
スク装置において、メモリ素子Ｍ（０）〜Ｍ（９）の書
き込み・読み出しエラーの発生状況をメモリ素子ごとに
記憶するデータエラー情報管理テーブル１２７と、デー
タエラー情報管理テーブル１２７に記憶された書き込み
・読み出しエラーの発生状況に基づいてメモリ素子の劣
化を検出するマイクロＣＰＵ１３１と、マイクロＣＰＵ
１３１によって劣化が検出されたメモリ素子Ｍ（０）〜
Ｍ（９）が使用されないようにアドレス情報を変換する
アドレス変換テーブル１２８とをさらに備える。
体記憶装置において、信頼性および寿命の向上を図る。 【解決手段】 通常セクタ或いは予備セクタとして使用
される複数個のセクタを有するメモリ素子Ｍ（０）〜Ｍ
（９）を備えたフラッシュメモリ部１１０と、外部から
入力されたアドレス情報に基づいてメモリ素子Ｍ（０）
〜Ｍ（９）に対するデータの書き込み・読み出しを行う
ディスクコントローラ部１２０とを具備する半導体ディ
スク装置において、メモリ素子Ｍ（０）〜Ｍ（９）の書
き込み・読み出しエラーの発生状況をメモリ素子ごとに
記憶するデータエラー情報管理テーブル１２７と、デー
タエラー情報管理テーブル１２７に記憶された書き込み
・読み出しエラーの発生状況に基づいてメモリ素子の劣
化を検出するマイクロＣＰＵ１３１と、マイクロＣＰＵ
１３１によって劣化が検出されたメモリ素子Ｍ（０）〜
Ｍ（９）が使用されないようにアドレス情報を変換する
アドレス変換テーブル１２８とをさらに備える。
Description
【０００１】
【発明の属する技術分野】この発明は、例えばフラッシ
ュメモリを用いた半導体ディスク装置等の半導体記憶装
置およびその制御方法に関するものであり、より詳細に
は、メモリ素子が劣化した場合に縮退運転を行う半導体
記憶装置およびその制御方法に関するものである。
ュメモリを用いた半導体ディスク装置等の半導体記憶装
置およびその制御方法に関するものであり、より詳細に
は、メモリ素子が劣化した場合に縮退運転を行う半導体
記憶装置およびその制御方法に関するものである。
【０００２】
【従来の技術】従来、半導体装置として、例えばフラッ
シュメモリを用いた半導体ディスク装置が知られてい
る。
シュメモリを用いた半導体ディスク装置が知られてい
る。
【０００３】かかる半導体ディスク装置に使用されるフ
ラッシュメモリ素子は、書き込みや読み出しを繰り返す
ことによってビットが劣化してしまう場合がある。そし
て、フラッシュメモリ素子のビットが劣化した場合に
は、そのビットに対してはそれ以降の書き込みや読み出
しができなくなってしまい、このため、読み出し時にデ
ータエラー（すなわち、書き込みデータと読み出しデー
タとが一致しない現象）が発生する。
ラッシュメモリ素子は、書き込みや読み出しを繰り返す
ことによってビットが劣化してしまう場合がある。そし
て、フラッシュメモリ素子のビットが劣化した場合に
は、そのビットに対してはそれ以降の書き込みや読み出
しができなくなってしまい、このため、読み出し時にデ
ータエラー（すなわち、書き込みデータと読み出しデー
タとが一致しない現象）が発生する。
【０００４】これに対して、フラッシュメモリ素子から
読み出したデータが正しいか否かを検出する制御技術と
して、ＥＣＣ(Error Correction Code) 制御と称される
技術が、従来より知られている。この技術によれば、フ
ラッシュメモリ素子からデータを読み出した際にデータ
エラーの発生の有無を検出することができ、さらに、検
出されたデータエラーがＣＯＲ（Correctable Error ；
すなわち訂正可能なデータエラー）或いはＵＮＣ（Unco
rrectable Error ；すなわち訂正不可能なデータエラ
ー）のどちらであるのかを判断することができる。そし
て、検出されたデータエラーがＣＯＲであった場合に
は、その読み出しデータを訂正することができる。
読み出したデータが正しいか否かを検出する制御技術と
して、ＥＣＣ(Error Correction Code) 制御と称される
技術が、従来より知られている。この技術によれば、フ
ラッシュメモリ素子からデータを読み出した際にデータ
エラーの発生の有無を検出することができ、さらに、検
出されたデータエラーがＣＯＲ（Correctable Error ；
すなわち訂正可能なデータエラー）或いはＵＮＣ（Unco
rrectable Error ；すなわち訂正不可能なデータエラ
ー）のどちらであるのかを判断することができる。そし
て、検出されたデータエラーがＣＯＲであった場合に
は、その読み出しデータを訂正することができる。
【０００５】従来の半導体ディスク装置では、ＥＣＣ制
御によってフラッシュメモリ素子のビットの劣化が検出
された場合には、そのビットが属するセクタを使用禁止
とし、かかるセクタ（以下「劣化セクタ」と記す）に代
えて予め設けられた代替セクタを使用することとしてい
た。
御によってフラッシュメモリ素子のビットの劣化が検出
された場合には、そのビットが属するセクタを使用禁止
とし、かかるセクタ（以下「劣化セクタ」と記す）に代
えて予め設けられた代替セクタを使用することとしてい
た。
【０００６】
【発明が解決しようとする課題】図１２は、従来の半導
体ディスク装置の一構成例を概念的に示すブロック図で
ある。また、図１３は、かかる半導体ディスク装置の動
作を説明するためのフローチャートである。
体ディスク装置の一構成例を概念的に示すブロック図で
ある。また、図１３は、かかる半導体ディスク装置の動
作を説明するためのフローチャートである。
【０００７】半導体ディスク装置１２００の外部からデ
ィスクコントローラ１２２０に入力されたコマンド情報
およびアドレス情報は、ホストインタフェース１２２１
およびマイクロＣＰＵインタフェース１２２２を介し
て、マイクロコントローラ部１２３０内のマイクロＣＰ
Ｕ(Central Processing Unit )１２３１に送られる（Ｓ
１３０１）。
ィスクコントローラ１２２０に入力されたコマンド情報
およびアドレス情報は、ホストインタフェース１２２１
およびマイクロＣＰＵインタフェース１２２２を介し
て、マイクロコントローラ部１２３０内のマイクロＣＰ
Ｕ(Central Processing Unit )１２３１に送られる（Ｓ
１３０１）。
【０００８】そして、このコマンド情報が書き込み命令
である場合には（Ｓ１３０２）、マイクロＣＰＵ１２３
１は、外部から入力された主データを、ホストインタフ
ェース１２２１を介して、データバッファ１２２３へ入
力する（Ｓ１３０３）。そして、マイクロＣＰＵ１２３
１からはコマンド情報およびアドレス情報が、データバ
ッファ１２２３からは主データが、それぞれフラッシュ
メモリインタフェース１２２５に送られる（Ｓ１３０
４）。続いて、ＥＣＣ制御部１２２６が、フラッシュメ
モリインタフェース１２２５から主データを取り込んで
ＥＣＣデータを作成し、このＥＣＣデータをフラッシュ
メモリインタフェース１２２５に送る（Ｓ１３０５）。
そして、このフラッシュメモリインタフェース１２２５
内で、シリアルデータが作成される（Ｓ１３０６）。
である場合には（Ｓ１３０２）、マイクロＣＰＵ１２３
１は、外部から入力された主データを、ホストインタフ
ェース１２２１を介して、データバッファ１２２３へ入
力する（Ｓ１３０３）。そして、マイクロＣＰＵ１２３
１からはコマンド情報およびアドレス情報が、データバ
ッファ１２２３からは主データが、それぞれフラッシュ
メモリインタフェース１２２５に送られる（Ｓ１３０
４）。続いて、ＥＣＣ制御部１２２６が、フラッシュメ
モリインタフェース１２２５から主データを取り込んで
ＥＣＣデータを作成し、このＥＣＣデータをフラッシュ
メモリインタフェース１２２５に送る（Ｓ１３０５）。
そして、このフラッシュメモリインタフェース１２２５
内で、シリアルデータが作成される（Ｓ１３０６）。
【０００９】図１４は、フラッシュメモリインタフェー
ス１２２５内で作成されるシリアルデータの構成を示す
概念図である。同図に示したように、このシリアルデー
タは、例えば４ビットのアドレス情報と、例えば８ビッ
トのコマンド情報と、例えば５１２バイトの主データ
と、例えば１１バイトのＥＣＣデータとから構成され
る。
ス１２２５内で作成されるシリアルデータの構成を示す
概念図である。同図に示したように、このシリアルデー
タは、例えば４ビットのアドレス情報と、例えば８ビッ
トのコマンド情報と、例えば５１２バイトの主データ
と、例えば１１バイトのＥＣＣデータとから構成され
る。
【００１０】かかるシリアルデータは、フラッシュメモ
リインタフェース１２２５から出力されて、フラッシュ
メモリ部１２１０内の１０個のメモリ素子Ｍ（０）〜Ｍ
（９）にそれぞれ並列に入力される。そして、各メモリ
素子Ｍ（０）〜Ｍ（９）は、このシリアルデータ内のア
ドレス情報が自己の記憶領域内のセクタに対応するもの
である場合には、そのセクタにシリアルデータを書き込
む（Ｓ１３０７）。
リインタフェース１２２５から出力されて、フラッシュ
メモリ部１２１０内の１０個のメモリ素子Ｍ（０）〜Ｍ
（９）にそれぞれ並列に入力される。そして、各メモリ
素子Ｍ（０）〜Ｍ（９）は、このシリアルデータ内のア
ドレス情報が自己の記憶領域内のセクタに対応するもの
である場合には、そのセクタにシリアルデータを書き込
む（Ｓ１３０７）。
【００１１】図１５は、各メモリ素子Ｍ（０）〜Ｍ
（９）内のセクタ構成を示す概念図である。同図に示し
たように、各メモリ素子Ｍ（０）〜Ｍ（９）は、ｍ＋１
個のセクタＳ（０）〜Ｓ（ｍ）を備えている。そして、
上述のシリアルデータは、これらの各セクタＳ（０）〜
Ｓ（ｍ）のうち、アドレス情報で指定されたセクタに記
憶される。
（９）内のセクタ構成を示す概念図である。同図に示し
たように、各メモリ素子Ｍ（０）〜Ｍ（９）は、ｍ＋１
個のセクタＳ（０）〜Ｓ（ｍ）を備えている。そして、
上述のシリアルデータは、これらの各セクタＳ（０）〜
Ｓ（ｍ）のうち、アドレス情報で指定されたセクタに記
憶される。
【００１２】一方、ステップＳ１３０２において、マイ
クロＣＰＵ１２３１に取り込まれたコマンド情報が読み
出し命令である場合には、このマイクロＣＰＵ１２３１
は、アドレス情報をフラッシュメモリインタフェース１
２２５に転送する（Ｓ１３０８）。そして、フラッシュ
メモリインタフェース１２２５は、このアドレスに対応
するセクタに記憶されたシリアルデータを読み出す（Ｓ
１３０９）。続いて、ＥＣＣ制御部１２２６が、このシ
リアルデータ中の主データおよびＥＣＣデータをフラッ
シュメモリインタフェース１２２５から読み出して、デ
ータエラーの発生の有無を検出する（Ｓ１３１０）。そ
して、データエラーのうちＣＯＲの発生が検出されたと
きは、そのエラーを訂正して、フラッシュメモリインタ
フェース１２２５に送る（Ｓ１３１０）。一方、ＵＮＣ
が検出されたときは、マイクロＣＰＵ１２３１は、デー
タがＵＮＣであることを示すフラグ（以下「エラーフラ
グ」と記す）をセットする。その後、データ転送制御部
１２２４の制御により、フラッシュメモリインタフェー
ス１２２５内のデータ（ＣＯＲが発生した場合には訂正
後のデータ）が、データバッファ１２２３およびホスト
インタフェース１２２１を介して、半導体ディスク装置
１２００の外部に出力される（Ｓ１３１１）。
クロＣＰＵ１２３１に取り込まれたコマンド情報が読み
出し命令である場合には、このマイクロＣＰＵ１２３１
は、アドレス情報をフラッシュメモリインタフェース１
２２５に転送する（Ｓ１３０８）。そして、フラッシュ
メモリインタフェース１２２５は、このアドレスに対応
するセクタに記憶されたシリアルデータを読み出す（Ｓ
１３０９）。続いて、ＥＣＣ制御部１２２６が、このシ
リアルデータ中の主データおよびＥＣＣデータをフラッ
シュメモリインタフェース１２２５から読み出して、デ
ータエラーの発生の有無を検出する（Ｓ１３１０）。そ
して、データエラーのうちＣＯＲの発生が検出されたと
きは、そのエラーを訂正して、フラッシュメモリインタ
フェース１２２５に送る（Ｓ１３１０）。一方、ＵＮＣ
が検出されたときは、マイクロＣＰＵ１２３１は、デー
タがＵＮＣであることを示すフラグ（以下「エラーフラ
グ」と記す）をセットする。その後、データ転送制御部
１２２４の制御により、フラッシュメモリインタフェー
ス１２２５内のデータ（ＣＯＲが発生した場合には訂正
後のデータ）が、データバッファ１２２３およびホスト
インタフェース１２２１を介して、半導体ディスク装置
１２００の外部に出力される（Ｓ１３１１）。
【００１３】また、この半導体ディスク装置１２００で
は、データエラー（ＣＯＲまたはＵＮＣ）が所定回数以
上検出されたセクタを、劣化セクタであると判断する。
そして、その後の書き込みでは、その劣化セクタに代え
て、代替セクタＤ（０）〜Ｄ（ｎ）（図１５参照）のい
ずれかを使用する。ここで、代替セクタＤ（０）〜Ｄ
（ｎ）を使用することとした場合には、管理情報領域１
５０１（図１５参照）に、かかる劣化セクタのアドレス
情報とともに、この劣化セクタに代えて使用される代替
セクタのアドレス情報が記憶される（Ｓ１３１２）。こ
れにより、その後の書き込み処理において、外部からデ
ィスクコントローラ１２２０に入力されたアドレス情報
が劣化セクタのアドレスである場合には、この劣化セク
タに対応する代替セクタにシリアルデータが書き込まれ
る。
は、データエラー（ＣＯＲまたはＵＮＣ）が所定回数以
上検出されたセクタを、劣化セクタであると判断する。
そして、その後の書き込みでは、その劣化セクタに代え
て、代替セクタＤ（０）〜Ｄ（ｎ）（図１５参照）のい
ずれかを使用する。ここで、代替セクタＤ（０）〜Ｄ
（ｎ）を使用することとした場合には、管理情報領域１
５０１（図１５参照）に、かかる劣化セクタのアドレス
情報とともに、この劣化セクタに代えて使用される代替
セクタのアドレス情報が記憶される（Ｓ１３１２）。こ
れにより、その後の書き込み処理において、外部からデ
ィスクコントローラ１２２０に入力されたアドレス情報
が劣化セクタのアドレスである場合には、この劣化セク
タに対応する代替セクタにシリアルデータが書き込まれ
る。
【００１４】このように、従来の半導体ディスク装置１
２００では、劣化セクタが発生した場合には、この劣化
セクタに代えて代替セクタを使用することにより、装置
の信頼性の維持を図っていた。
２００では、劣化セクタが発生した場合には、この劣化
セクタに代えて代替セクタを使用することにより、装置
の信頼性の維持を図っていた。
【００１５】しかしながら、かかる半導体ディスク装置
１２００では、上述のように、訂正不可能なデータエラ
ー（すなわちＵＮＣ）が発生する場合があるので、一個
のメモリ素子内の多数のセクタがほぼ同時に劣化したよ
うな場合には大量のデータエラーが同時に発生し、デー
タが消失することとなる。このため、従来の半導体ディ
スク装置１２００には、装置の信頼性が不十分であると
いう欠点があった。
１２００では、上述のように、訂正不可能なデータエラ
ー（すなわちＵＮＣ）が発生する場合があるので、一個
のメモリ素子内の多数のセクタがほぼ同時に劣化したよ
うな場合には大量のデータエラーが同時に発生し、デー
タが消失することとなる。このため、従来の半導体ディ
スク装置１２００には、装置の信頼性が不十分であると
いう欠点があった。
【００１６】また、この半導体ディスク装置１２００で
は、いずれか１個のメモリ素子における劣化セクタの数
が代替セクタの数を超えた場合には、劣化セクタに対す
る代替ができなくなってしまい、これにより素子全体が
使用できなくなってしまう。このため、このようなメモ
リ素子では、劣化していないセクタも使用できなくなっ
てしまうので、素子全体としての寿命も非常に短くなっ
てしまうという欠点があった。
は、いずれか１個のメモリ素子における劣化セクタの数
が代替セクタの数を超えた場合には、劣化セクタに対す
る代替ができなくなってしまい、これにより素子全体が
使用できなくなってしまう。このため、このようなメモ
リ素子では、劣化していないセクタも使用できなくなっ
てしまうので、素子全体としての寿命も非常に短くなっ
てしまうという欠点があった。
【００１７】なお、ここではフラッシュメモリを用いた
半導体ディスク装置を例にとって説明したが、このよう
な欠点は、劣化が問題となるメモリ素子を使用している
ものであれば他の種類の半導体記憶装置でも生じ得る。
半導体ディスク装置を例にとって説明したが、このよう
な欠点は、劣化が問題となるメモリ素子を使用している
ものであれば他の種類の半導体記憶装置でも生じ得る。
【００１８】以上のような理由により、劣化が問題とな
るメモリ素子を使用した半導体記憶装置の信頼性を向上
させ且つ寿命を長くするための技術が嘱望されていた。
るメモリ素子を使用した半導体記憶装置の信頼性を向上
させ且つ寿命を長くするための技術が嘱望されていた。
【００１９】
（１）第１の発明は、通常セクタ或いは予備セクタとし
て使用される複数個のセクタを有するメモリ素子を複数
個備えた記憶部と、外部から入力されたアドレス情報に
基づいてメモリ素子に対するデータの書き込み・読み出
しを行う制御部とを具備する半導体記憶装置に関するも
のである。
て使用される複数個のセクタを有するメモリ素子を複数
個備えた記憶部と、外部から入力されたアドレス情報に
基づいてメモリ素子に対するデータの書き込み・読み出
しを行う制御部とを具備する半導体記憶装置に関するも
のである。
【００２０】そして、メモリ素子の書き込み・読み出し
エラーの発生状況を記憶するデータエラー情報管理テー
ブルと、データエラー情報管理テーブルに記憶された書
き込み・読み出しエラーの発生状況に基づいてメモリ素
子の劣化を検出する劣化検出部と、劣化検出部によって
劣化が検出されたメモリ素子が使用されないように、ア
ドレス情報を変換するアドレス変換テーブルとを備えた
ことを特徴とする。
エラーの発生状況を記憶するデータエラー情報管理テー
ブルと、データエラー情報管理テーブルに記憶された書
き込み・読み出しエラーの発生状況に基づいてメモリ素
子の劣化を検出する劣化検出部と、劣化検出部によって
劣化が検出されたメモリ素子が使用されないように、ア
ドレス情報を変換するアドレス変換テーブルとを備えた
ことを特徴とする。
【００２１】このような構成によれば、エラー情報管理
テーブルに記憶された書き込み・読み出しエラーの発生
状況に基づいてメモリ素子ごとの劣化状況を正確に判断
することができ、そして、劣化の激しいメモリ素子を使
用しないようにすることができるので、半導体記憶装置
の信頼性を向上させることができる。
テーブルに記憶された書き込み・読み出しエラーの発生
状況に基づいてメモリ素子ごとの劣化状況を正確に判断
することができ、そして、劣化の激しいメモリ素子を使
用しないようにすることができるので、半導体記憶装置
の信頼性を向上させることができる。
【００２２】（２）また、第１の発明においては、アド
レス変換テーブルは、劣化検出部によって劣化メモリ素
子が検出された後のデータの書き込み・読み出しにおい
てこの劣化メモリ素子内のそれぞれのセクタに代えて他
のメモリ素子内の予備セクタが使用されるように、アド
レス情報を変換することが望ましい。
レス変換テーブルは、劣化検出部によって劣化メモリ素
子が検出された後のデータの書き込み・読み出しにおい
てこの劣化メモリ素子内のそれぞれのセクタに代えて他
のメモリ素子内の予備セクタが使用されるように、アド
レス情報を変換することが望ましい。
【００２３】このような構成によれば、劣化メモリ素子
が発生した場合にフラッシュメモリ部の記憶容量の低減
を抑制することができるので、半導体記憶装置の寿命を
向上させることができる。
が発生した場合にフラッシュメモリ部の記憶容量の低減
を抑制することができるので、半導体記憶装置の寿命を
向上させることができる。
【００２４】（３）第２の発明は、通常セクタ或いは予
備セクタとして使用される複数個のセクタを有するメモ
リ素子を複数個備えた記憶部と、外部から入力されたア
ドレス情報に基づいてメモリ素子に対するデータの書き
込み・読み出しを行う制御部とを具備する半導体記憶装
置の制御方法に関するものである。
備セクタとして使用される複数個のセクタを有するメモ
リ素子を複数個備えた記憶部と、外部から入力されたア
ドレス情報に基づいてメモリ素子に対するデータの書き
込み・読み出しを行う制御部とを具備する半導体記憶装
置の制御方法に関するものである。
【００２５】そして、メモリ素子の書き込み・読み出し
エラーの発生状況をデータエラー情報管理テーブルに記
憶する第１のステップと、第１のステップでデータエラ
ー情報管理テーブルに記憶された書き込み・読み出しエ
ラーの発生状況に基づいて、劣化検出部がメモリ素子の
劣化を検出する第２のステップと、第２のステップで劣
化検出部が劣化を検出したメモリ素子が使用されないよ
うに、アドレス変換テーブルでアドレス情報を変換する
第３のステップとを備えたことを特徴とする。
エラーの発生状況をデータエラー情報管理テーブルに記
憶する第１のステップと、第１のステップでデータエラ
ー情報管理テーブルに記憶された書き込み・読み出しエ
ラーの発生状況に基づいて、劣化検出部がメモリ素子の
劣化を検出する第２のステップと、第２のステップで劣
化検出部が劣化を検出したメモリ素子が使用されないよ
うに、アドレス変換テーブルでアドレス情報を変換する
第３のステップとを備えたことを特徴とする。
【００２６】このような方法によれば、第１のステップ
でエラー情報管理テーブルに記憶された書き込み・読み
出しエラーの発生状況に基づいて、第２のステップメモ
リ素子の劣化を検出することができ、そして第３のステ
ップで劣化の激しいメモリ素子を使用しないようにする
ことができるので、半導体記憶装置の信頼性を向上させ
ることができる。
でエラー情報管理テーブルに記憶された書き込み・読み
出しエラーの発生状況に基づいて、第２のステップメモ
リ素子の劣化を検出することができ、そして第３のステ
ップで劣化の激しいメモリ素子を使用しないようにする
ことができるので、半導体記憶装置の信頼性を向上させ
ることができる。
【００２７】（４）また、第２の発明においては、第３
のステップが、劣化検出部によって劣化メモリ素子が検
出された後のデータの書き込み・読み出しにおいてこの
劣化メモリ素子内のそれぞれのセクタに代えて他のメモ
リ素子内の予備セクタが使用されるように、アドレス変
換テーブルで前記アドレス情報を変換するステップであ
ることが望ましい。
のステップが、劣化検出部によって劣化メモリ素子が検
出された後のデータの書き込み・読み出しにおいてこの
劣化メモリ素子内のそれぞれのセクタに代えて他のメモ
リ素子内の予備セクタが使用されるように、アドレス変
換テーブルで前記アドレス情報を変換するステップであ
ることが望ましい。
【００２８】このような方法によれば、劣化メモリ素子
が発生した場合にフラッシュメモリ部の記憶容量の低減
を抑制することができるので、半導体記憶装置の寿命を
向上させることができる。
が発生した場合にフラッシュメモリ部の記憶容量の低減
を抑制することができるので、半導体記憶装置の寿命を
向上させることができる。
【００２９】
【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を用いて説明する。なお、図中、各構成成分
の大きさ、形状および配置関係は、この発明が理解でき
る程度に概略的に示してあるにすぎず、また、以下に説
明する数値的条件は単なる例示にすぎないことを理解さ
れたい。
いて、図面を用いて説明する。なお、図中、各構成成分
の大きさ、形状および配置関係は、この発明が理解でき
る程度に概略的に示してあるにすぎず、また、以下に説
明する数値的条件は単なる例示にすぎないことを理解さ
れたい。
【００３０】第１の実施の形態 まず、この発明の第１の実施の形態に係る半導体記憶装
置およびその制御方法について、フラッシュメモリを用
いた半導体ディスク装置を例にとって説明する。
置およびその制御方法について、フラッシュメモリを用
いた半導体ディスク装置を例にとって説明する。
【００３１】図１は、この実施の形態に係る半導体ディ
スク装置の構成を概略的に示すブロック図である。
スク装置の構成を概略的に示すブロック図である。
【００３２】同図に示したように、この半導体ディスク
装置１００は、フラッシュメモリ部１１０と、ディスク
コントローラ部１２０と、マイクロコントローラ部１３
０とを備えている。
装置１００は、フラッシュメモリ部１１０と、ディスク
コントローラ部１２０と、マイクロコントローラ部１３
０とを備えている。
【００３３】フラッシュメモリ部１１０は、１０個のメ
モリ素子Ｍ（０）〜Ｍ（９）を備えている。これらのメ
モリ素子Ｍ（０）〜Ｍ（９）は、それぞれ、外部から入
力されるシステムクロック信号（図示せず）のタイミン
グに従い、フラッシュメモリインタフェース１２５（後
述）との間でシリアルデータの送受信を行う。なお、各
メモリ素子Ｍ（０）〜Ｍ（９）のセクタ構成は、従来の
場合（図１５参照）と同様であるので説明を省略する。
モリ素子Ｍ（０）〜Ｍ（９）を備えている。これらのメ
モリ素子Ｍ（０）〜Ｍ（９）は、それぞれ、外部から入
力されるシステムクロック信号（図示せず）のタイミン
グに従い、フラッシュメモリインタフェース１２５（後
述）との間でシリアルデータの送受信を行う。なお、各
メモリ素子Ｍ（０）〜Ｍ（９）のセクタ構成は、従来の
場合（図１５参照）と同様であるので説明を省略する。
【００３４】ディスクコントローラ部１２０において、
ホストインタフェース１２１は、半導体ディスク装置１
００の外部との間でアドレス情報やコマンド情報、主デ
ータ等を転送するためのインタフェースである。また、
マイクロＣＰＵインタフェース１２２は、ディスクコン
トローラ部１２０とマイクロコントローラ部１３０（後
述）との間でアドレス情報やコマンド情報、制御信号等
を転送するためのインタフェースである。
ホストインタフェース１２１は、半導体ディスク装置１
００の外部との間でアドレス情報やコマンド情報、主デ
ータ等を転送するためのインタフェースである。また、
マイクロＣＰＵインタフェース１２２は、ディスクコン
トローラ部１２０とマイクロコントローラ部１３０（後
述）との間でアドレス情報やコマンド情報、制御信号等
を転送するためのインタフェースである。
【００３５】データバッファ１２３は、フラッシュメモ
リインタフェース１２５とホストインタフェース１２１
との間で主データ等を転送するためのバッファである。
リインタフェース１２５とホストインタフェース１２１
との間で主データ等を転送するためのバッファである。
【００３６】データ転送制御部１２４は、フラッシュメ
モリインタフェース１２５がデータバッファ１２３およ
びホストインタフェース１２１を介して外部とのデータ
転送を行う際に、このフラッシュメモリインタフェース
１２５の動作を制御する。
モリインタフェース１２５がデータバッファ１２３およ
びホストインタフェース１２１を介して外部とのデータ
転送を行う際に、このフラッシュメモリインタフェース
１２５の動作を制御する。
【００３７】フラッシュメモリインタフェース１２５
は、データ書き込み時には、アドレス情報、コマンド情
報、主データおよびＥＣＣデータを用いてシリアルデー
タを作成し、フラッシュメモリ部１１０に送る。また、
データ読み出し時には、フラッシュメモリ部１１０から
シリアルデータを入力して主データおよびＥＣＣデータ
を抽出してＥＣＣ制御部１２６（後述）に送る動作や、
かかる主データ（またはＥＣＣ制御部１２６から入力し
た訂正後の主データ）をデータバッファ１２３に対して
出力する動作等を行う。なお、シリアルデータの構成
は、従来の場合（図１４参照）と同様であるので、説明
を省略する。
は、データ書き込み時には、アドレス情報、コマンド情
報、主データおよびＥＣＣデータを用いてシリアルデー
タを作成し、フラッシュメモリ部１１０に送る。また、
データ読み出し時には、フラッシュメモリ部１１０から
シリアルデータを入力して主データおよびＥＣＣデータ
を抽出してＥＣＣ制御部１２６（後述）に送る動作や、
かかる主データ（またはＥＣＣ制御部１２６から入力し
た訂正後の主データ）をデータバッファ１２３に対して
出力する動作等を行う。なお、シリアルデータの構成
は、従来の場合（図１４参照）と同様であるので、説明
を省略する。
【００３８】ＥＣＣ制御部１２６は、データ書き込み時
には、フラッシュメモリインタフェース１２５から書き
込みデータを取り込んでＥＣＣデータを作成し、フラッ
シュメモリインタフェース１２５に送る。また、データ
読み出し時には、主データおよびＥＣＣデータをフラッ
シュメモリインタフェース１２５から入力してデータエ
ラーの発生の有無を検出する動作や、ＣＯＲの発生が検
出されたときに主データを訂正する動作等を行う。
には、フラッシュメモリインタフェース１２５から書き
込みデータを取り込んでＥＣＣデータを作成し、フラッ
シュメモリインタフェース１２５に送る。また、データ
読み出し時には、主データおよびＥＣＣデータをフラッ
シュメモリインタフェース１２５から入力してデータエ
ラーの発生の有無を検出する動作や、ＣＯＲの発生が検
出されたときに主データを訂正する動作等を行う。
【００３９】データエラー情報管理テーブル１２７は、
データエラーの発生回数を、ＣＯＲとＵＮＣとに分け
て、各メモリ素子Ｍ（０）〜Ｍ（９）の各セクタごとに
記憶する。
データエラーの発生回数を、ＣＯＲとＵＮＣとに分け
て、各メモリ素子Ｍ（０）〜Ｍ（９）の各セクタごとに
記憶する。
【００４０】図２は、データエラー情報管理テーブル１
２７の構成を示す概念図である。同図において、物理メ
モリ番号「０」，「１」，・・・，「９」は、それぞ
れ、メモリ素子Ｍ（０），Ｍ（１），・・・，Ｍ（９）
に対応させて付されている。また、セクタ番号は、それ
ぞれ、各メモリ素子Ｍ（０）〜Ｍ（９）に設けられたｍ
＋１個のセクタＳ（０）〜Ｓ（ｍ）とｎ＋１個の代替セ
クタＤ（０）〜Ｄ（ｎ）と（図１５参照）に対応させて
付されている。そして、これらのセクタごとに、ＣＯＲ
の発生回数およびＵＮＣの発生回数が記憶される。ここ
で、ＣＯＲの発生回数およびＵＮＣの発生回数の書き換
えは、マイクロＣＰＵ１３１（後述）によって行われ
る。
２７の構成を示す概念図である。同図において、物理メ
モリ番号「０」，「１」，・・・，「９」は、それぞ
れ、メモリ素子Ｍ（０），Ｍ（１），・・・，Ｍ（９）
に対応させて付されている。また、セクタ番号は、それ
ぞれ、各メモリ素子Ｍ（０）〜Ｍ（９）に設けられたｍ
＋１個のセクタＳ（０）〜Ｓ（ｍ）とｎ＋１個の代替セ
クタＤ（０）〜Ｄ（ｎ）と（図１５参照）に対応させて
付されている。そして、これらのセクタごとに、ＣＯＲ
の発生回数およびＵＮＣの発生回数が記憶される。ここ
で、ＣＯＲの発生回数およびＵＮＣの発生回数の書き換
えは、マイクロＣＰＵ１３１（後述）によって行われ
る。
【００４１】一方、図１において、アドレス変換テーブ
ル１２８は、メモリ素子Ｍ（０）〜Ｍ（９）のいずれか
一個以上が使用されないこととなった場合（後述）に、
アドレス情報中のメモリ番号を、物理メモリ番号から論
理メモリ番号に変換する。
ル１２８は、メモリ素子Ｍ（０）〜Ｍ（９）のいずれか
一個以上が使用されないこととなった場合（後述）に、
アドレス情報中のメモリ番号を、物理メモリ番号から論
理メモリ番号に変換する。
【００４２】図３は、かかるアドレス変換テーブル１２
８の構成を示す概念図である。同図に示したように、こ
のアドレス変換テーブル１２８は、メモリ素子Ｍ（０）
〜Ｍ（９）のいずれかが使用されくなった場合に使用さ
れ、例えば、物理メモリ番号ｋのメモリ素子が使用され
なくなった場合には（このとき、使用できるメモリ素子
の個数は９となる）、他の各メモリ素子（物理番号０〜
ｋ−１，ｋ＋１〜９）の各メモリ素子に対応させて、論
理メモリ番号０〜８が順次書き込まれる（図３参照）。
そして、外部のホストコンピュータ（図示せず）から入
力されたアドレス情報中のメモリ番号を物理メモリ番号
に変換して出力する。また、使用されないメモリ素子が
増加した場合には、論理メモリ番号がさらに書き換えら
れる。なお、アドレス変換を行うか否かの判断および論
理メモリ番号の書き換えは、マイクロＣＰＵ１３１（後
述）が行う。
８の構成を示す概念図である。同図に示したように、こ
のアドレス変換テーブル１２８は、メモリ素子Ｍ（０）
〜Ｍ（９）のいずれかが使用されくなった場合に使用さ
れ、例えば、物理メモリ番号ｋのメモリ素子が使用され
なくなった場合には（このとき、使用できるメモリ素子
の個数は９となる）、他の各メモリ素子（物理番号０〜
ｋ−１，ｋ＋１〜９）の各メモリ素子に対応させて、論
理メモリ番号０〜８が順次書き込まれる（図３参照）。
そして、外部のホストコンピュータ（図示せず）から入
力されたアドレス情報中のメモリ番号を物理メモリ番号
に変換して出力する。また、使用されないメモリ素子が
増加した場合には、論理メモリ番号がさらに書き換えら
れる。なお、アドレス変換を行うか否かの判断および論
理メモリ番号の書き換えは、マイクロＣＰＵ１３１（後
述）が行う。
【００４３】図１に示したマイクロコントローラ部１３
０において、マイクロＣＰＵ１３１は、ホストインタフ
ェース１２１およびマイクロＣＰＵインタフェース１２
２を介して外部から入力したコマンド情報やアドレス情
報等に基づいて、フラッシュメモリ部１１０およびディ
スクコントローラ部１２０の動作を制御する。
０において、マイクロＣＰＵ１３１は、ホストインタフ
ェース１２１およびマイクロＣＰＵインタフェース１２
２を介して外部から入力したコマンド情報やアドレス情
報等に基づいて、フラッシュメモリ部１１０およびディ
スクコントローラ部１２０の動作を制御する。
【００４４】また、プログラムメモリ１３２は、マイク
ロＣＰＵ１３１を動作させるためのプログラムが格納さ
れている。また、このプログラムメモリ１３２は、アド
レス変換テーブル１２８を用いたアドレス変換処理を行
うか否かを設定するためのフラグとしての縮退運転要／
否フラグ（図示せず）と、出力データが正常データかエ
ラーデータかを示すエラーフラグとを有している。
ロＣＰＵ１３１を動作させるためのプログラムが格納さ
れている。また、このプログラムメモリ１３２は、アド
レス変換テーブル１２８を用いたアドレス変換処理を行
うか否かを設定するためのフラグとしての縮退運転要／
否フラグ（図示せず）と、出力データが正常データかエ
ラーデータかを示すエラーフラグとを有している。
【００４５】次に、この実施の形態に係る半導体ディス
ク装置１００の動作について、図４のフローチャートを
用いて説明する。
ク装置１００の動作について、図４のフローチャートを
用いて説明する。
【００４６】まず、従来の場合と同様、半導体ディスク
装置１００の外部から、ホストインタフェース１２１を
介して、コマンド情報およびアドレス情報が入力され
る。これらの情報は、マイクロＣＰＵインタフェース１
２２を介して、マイクロコントローラ部１３０内のマイ
クロＣＰＵ１３１に送られる（Ｓ４０１）。
装置１００の外部から、ホストインタフェース１２１を
介して、コマンド情報およびアドレス情報が入力され
る。これらの情報は、マイクロＣＰＵインタフェース１
２２を介して、マイクロコントローラ部１３０内のマイ
クロＣＰＵ１３１に送られる（Ｓ４０１）。
【００４７】次に、マイクロＣＰＵ１３１が、コマンド
情報の内容を解読する（Ｓ４０２）。そして、このコマ
ンド情報が書き込み命令である場合には、外部から、主
データが入力される（Ｓ４０３）。この主データは、ホ
ストインタフェース１２１を介してデータバッファ１２
３に入力される。
情報の内容を解読する（Ｓ４０２）。そして、このコマ
ンド情報が書き込み命令である場合には、外部から、主
データが入力される（Ｓ４０３）。この主データは、ホ
ストインタフェース１２１を介してデータバッファ１２
３に入力される。
【００４８】続いて、マイクロＣＰＵ１３１は、縮退運
転要／否フラグの状態をチェックする（Ｓ４０４）。そ
して、縮退運転要／否グラフが「要」となっているとき
は、アドレス情報から抽出した物理メモリ番号をアドレ
ス変換テーブル１２８に送り、このアドレス変換テーブ
ル１２８から変換後のメモリ番号（すなわち論理メモリ
番号）を受け取る（Ｓ４０５）。一方、この縮退運転要
／否フラグが「否」となっているときには、アドレス情
報の変換を行うことなく、アドレス情報、コマンド情報
および主データをフラッシュメモリインタフェースに送
る（Ｓ４０６）。
転要／否フラグの状態をチェックする（Ｓ４０４）。そ
して、縮退運転要／否グラフが「要」となっているとき
は、アドレス情報から抽出した物理メモリ番号をアドレ
ス変換テーブル１２８に送り、このアドレス変換テーブ
ル１２８から変換後のメモリ番号（すなわち論理メモリ
番号）を受け取る（Ｓ４０５）。一方、この縮退運転要
／否フラグが「否」となっているときには、アドレス情
報の変換を行うことなく、アドレス情報、コマンド情報
および主データをフラッシュメモリインタフェースに送
る（Ｓ４０６）。
【００４９】ＥＣＣ制御部１２６は、フラッシュメモリ
インタフェース１２５から主データを取り込んでＥＣＣ
データを作成し、フラッシュメモリインタフェース１２
５に送る（Ｓ４０７）。そして、このフラッシュメモリ
インタフェース１２５内で、従来と同様のシリアルデー
タ（図１４参照）が作成される（Ｓ４０８）。
インタフェース１２５から主データを取り込んでＥＣＣ
データを作成し、フラッシュメモリインタフェース１２
５に送る（Ｓ４０７）。そして、このフラッシュメモリ
インタフェース１２５内で、従来と同様のシリアルデー
タ（図１４参照）が作成される（Ｓ４０８）。
【００５０】かかるシリアルデータは、フラッシュメモ
リインタフェース１２５からフラッシュメモリ部１１０
内の１０個のメモリ素子Ｍ（０）〜Ｍ（９）に、それぞ
れ並列に入力される。各メモリ素子Ｍ（０）〜Ｍ（９）
は、シリアルデータに含まれるアドレス情報内のメモリ
番号が自己のメモリ番号と一致する場合には、このシリ
アルデータを取り込む。そして、シリアルデータのアド
レス情報によって指定されているセクタに、このシリア
ルデータを書き込む（Ｓ４０９）。ここで、この実施の
形態に係る各メモリ素子Ｍ（０）〜Ｍ（９）では、従来
のメモリ素子の場合（図１５参照）と同様、アドレス情
報に対応するセクタが劣化セクタである場合には、管理
情報領域１５０１の内容に従って、代替セクタＤ（０）
〜Ｄ（ｎ）のいずれかにシリアルデータが書き込まれ
る。
リインタフェース１２５からフラッシュメモリ部１１０
内の１０個のメモリ素子Ｍ（０）〜Ｍ（９）に、それぞ
れ並列に入力される。各メモリ素子Ｍ（０）〜Ｍ（９）
は、シリアルデータに含まれるアドレス情報内のメモリ
番号が自己のメモリ番号と一致する場合には、このシリ
アルデータを取り込む。そして、シリアルデータのアド
レス情報によって指定されているセクタに、このシリア
ルデータを書き込む（Ｓ４０９）。ここで、この実施の
形態に係る各メモリ素子Ｍ（０）〜Ｍ（９）では、従来
のメモリ素子の場合（図１５参照）と同様、アドレス情
報に対応するセクタが劣化セクタである場合には、管理
情報領域１５０１の内容に従って、代替セクタＤ（０）
〜Ｄ（ｎ）のいずれかにシリアルデータが書き込まれ
る。
【００５１】一方、ステップＳ４０２において、コマン
ド情報が読み出し命令である場合には、マイクロＣＰＵ
１３１は、縮退運転要／否フラグの状態をチェックする
（Ｓ４１０）。そして、この縮退運転要／否グラフが
「否」となっているときは、アドレス情報をそのままフ
ラッシュメモリインタフェースに送る（Ｓ４１２）。一
方、縮退運転要／否グラフが「要」となっているとき
は、アドレス情報に含まれる物理メモリ番号をアドレス
変換テーブル１２８に送った後、このアドレス変換テー
ブル１２８から変換後のメモリ番号（すなわち論理メモ
リ番号）を受け取り（Ｓ４１１）、かかる論理メモリ番
号を含むアドレス情報をコマンド情報とともにフラッシ
ュメモリインタフェースに送る（Ｓ４１２）。
ド情報が読み出し命令である場合には、マイクロＣＰＵ
１３１は、縮退運転要／否フラグの状態をチェックする
（Ｓ４１０）。そして、この縮退運転要／否グラフが
「否」となっているときは、アドレス情報をそのままフ
ラッシュメモリインタフェースに送る（Ｓ４１２）。一
方、縮退運転要／否グラフが「要」となっているとき
は、アドレス情報に含まれる物理メモリ番号をアドレス
変換テーブル１２８に送った後、このアドレス変換テー
ブル１２８から変換後のメモリ番号（すなわち論理メモ
リ番号）を受け取り（Ｓ４１１）、かかる論理メモリ番
号を含むアドレス情報をコマンド情報とともにフラッシ
ュメモリインタフェースに送る（Ｓ４１２）。
【００５２】フラッシュメモリインタフェース１２５
は、このアドレスに対応するセクタに記憶されたシリア
ルデータを読み出す（Ｓ４１３）。このときも、上述の
書き込み動作の場合と同様、代替セクタＤ（０）〜Ｄ
（９）のいずれかが使用されているときは、管理情報領
域１５０１の内容に従って、かかる代替セクタからの読
み出しが行われる。
は、このアドレスに対応するセクタに記憶されたシリア
ルデータを読み出す（Ｓ４１３）。このときも、上述の
書き込み動作の場合と同様、代替セクタＤ（０）〜Ｄ
（９）のいずれかが使用されているときは、管理情報領
域１５０１の内容に従って、かかる代替セクタからの読
み出しが行われる。
【００５３】次に、ＥＣＣ制御部１２６が、このシリア
ルデータ中の主データおよびＥＣＣデータをフラッシュ
メモリインタフェース１２５から読み出して、データエ
ラーの発生の有無をチェックする（Ｓ４１４）。そし
て、データエラーのうちＣＯＲの発生が検出されたとき
は、そのエラーを訂正して、フラッシュメモリインタフ
ェース１２５に送る（Ｓ４１４）。一方、ＥＣＣ制御部
１２６によってＵＮＣが検出されたときは、マイクロＣ
ＰＵ１３１は、データがＵＮＣであることを示すエラー
フラグをセットする（Ｓ４１４）。
ルデータ中の主データおよびＥＣＣデータをフラッシュ
メモリインタフェース１２５から読み出して、データエ
ラーの発生の有無をチェックする（Ｓ４１４）。そし
て、データエラーのうちＣＯＲの発生が検出されたとき
は、そのエラーを訂正して、フラッシュメモリインタフ
ェース１２５に送る（Ｓ４１４）。一方、ＥＣＣ制御部
１２６によってＵＮＣが検出されたときは、マイクロＣ
ＰＵ１３１は、データがＵＮＣであることを示すエラー
フラグをセットする（Ｓ４１４）。
【００５４】続いて、上述のエラーチェック（Ｓ４１
４）でデータエラーが検出されたか否かを判断する（Ｓ
４１５）。そして、データエラーの検出があった場合に
は、続いて、データエラー情報管理テーブル１２７の書
き換えを行う（Ｓ４１６）。ここで、このデータエラー
情報管理テーブル１２７の書き換えは、エラーが発生し
た各セクタのＣＯＲ発生回数またはＵＮＣ発生回数を、
「１」ずつ増加させることによって行う。
４）でデータエラーが検出されたか否かを判断する（Ｓ
４１５）。そして、データエラーの検出があった場合に
は、続いて、データエラー情報管理テーブル１２７の書
き換えを行う（Ｓ４１６）。ここで、このデータエラー
情報管理テーブル１２７の書き換えは、エラーが発生し
た各セクタのＣＯＲ発生回数またはＵＮＣ発生回数を、
「１」ずつ増加させることによって行う。
【００５５】次に、マイクロＣＰＵ１３１が、このデー
タエラー情報管理テーブル１２７を用いて、各セクタの
ＣＯＲ発生回数およびＵＮＣ発生回数を所定のしきい値
（以下「データエラー発生回数しきい値」と称す）と比
較する。そして、ＣＯＲ発生回数またはＵＮＣ発生回数
の少なくとも一方がデータエラー発生回数しきい値を越
えたセクタは、劣化したと判断する（Ｓ４１７）。劣化
セクタが検出された場合には、従来の場合と同様にし
て、その後の書き込み動作で代替セクタを使用するため
の情報が管理情報領域１５０１（図１５参照）に格納さ
れる（Ｓ４１８）。さらに、このようにして新たな劣化
セクタが検出された場合、マイクロＣＰＵ１３１は、こ
の劣化セクタが属するメモリ素子について、劣化セクタ
の総数を計数し、この計数値を所定のしきい値（以下
「セクタ数しきい値」と称す）と比較する。そして、劣
化セクタの総数がセクタ数しきい値を超えている場合に
は、かかるメモリ素子が劣化したと判断する（Ｓ４１
９）。さらに、このようにして新たな劣化メモリ素子が
検出された場合には、マイクロＣＰＵ１３１は、上述の
ようにして、アドレス変換テーブル１２８の論理メモリ
番号を書き換える（Ｓ４２０）。
タエラー情報管理テーブル１２７を用いて、各セクタの
ＣＯＲ発生回数およびＵＮＣ発生回数を所定のしきい値
（以下「データエラー発生回数しきい値」と称す）と比
較する。そして、ＣＯＲ発生回数またはＵＮＣ発生回数
の少なくとも一方がデータエラー発生回数しきい値を越
えたセクタは、劣化したと判断する（Ｓ４１７）。劣化
セクタが検出された場合には、従来の場合と同様にし
て、その後の書き込み動作で代替セクタを使用するため
の情報が管理情報領域１５０１（図１５参照）に格納さ
れる（Ｓ４１８）。さらに、このようにして新たな劣化
セクタが検出された場合、マイクロＣＰＵ１３１は、こ
の劣化セクタが属するメモリ素子について、劣化セクタ
の総数を計数し、この計数値を所定のしきい値（以下
「セクタ数しきい値」と称す）と比較する。そして、劣
化セクタの総数がセクタ数しきい値を超えている場合に
は、かかるメモリ素子が劣化したと判断する（Ｓ４１
９）。さらに、このようにして新たな劣化メモリ素子が
検出された場合には、マイクロＣＰＵ１３１は、上述の
ようにして、アドレス変換テーブル１２８の論理メモリ
番号を書き換える（Ｓ４２０）。
【００５６】その後、データ転送制御部１２４の制御に
より、フラッシュメモリインタフェース１２５内のデー
タ（ＥＣＣによる訂正がある場合は訂正後のデータ）
が、データバッファ１２３およびホストインタフェース
１２１を介して、半導体ディスク装置１００の外部に出
力される（Ｓ４２１）。
より、フラッシュメモリインタフェース１２５内のデー
タ（ＥＣＣによる訂正がある場合は訂正後のデータ）
が、データバッファ１２３およびホストインタフェース
１２１を介して、半導体ディスク装置１００の外部に出
力される（Ｓ４２１）。
【００５７】なお、ＥＣＣ制御部１２６によってＵＮＣ
が検出されたときにも、エラーデータがそのまま出力さ
れる。このとき、出力データが正常データであるのかエ
ラーデータであるのかの判断は、プログラムメモリ１３
２のエラーフラグを外部から読み出すことによって行
う。
が検出されたときにも、エラーデータがそのまま出力さ
れる。このとき、出力データが正常データであるのかエ
ラーデータであるのかの判断は、プログラムメモリ１３
２のエラーフラグを外部から読み出すことによって行
う。
【００５８】以上説明したように、この実施の形態に係
る半導体ディスク装置１００によれば、データエラー情
報管理テーブル１２７に記憶された書き込み・読み出し
エラーの発生状況に基づいて各メモリ素子Ｍ（０）〜Ｍ
（９）ごとに劣化セクタの発生状況を正確に判断するこ
とができる。そして、アドレス変換テーブル１２８を用
いて、劣化セクタの発生数が多いメモリ素子の使用を中
止することとしたので、メモリ素子の故障によるデータ
の大量喪失を防止することが可能となる。
る半導体ディスク装置１００によれば、データエラー情
報管理テーブル１２７に記憶された書き込み・読み出し
エラーの発生状況に基づいて各メモリ素子Ｍ（０）〜Ｍ
（９）ごとに劣化セクタの発生状況を正確に判断するこ
とができる。そして、アドレス変換テーブル１２８を用
いて、劣化セクタの発生数が多いメモリ素子の使用を中
止することとしたので、メモリ素子の故障によるデータ
の大量喪失を防止することが可能となる。
【００５９】また、メモリ素子全体としての故障や半導
体ディスク装置全体としての故障の可能性を早期に予想
することができるので、予め書き込みデータのバックア
ップを取るといった対応策も可能となり、これによって
もデータの大量喪失を防止することができる。
体ディスク装置全体としての故障の可能性を早期に予想
することができるので、予め書き込みデータのバックア
ップを取るといった対応策も可能となり、これによって
もデータの大量喪失を防止することができる。
【００６０】なお、この実施の形態では、ＣＯＲ発生回
数またはＵＮＣ発生回数の少なくとも一方がデータエラ
ー発生回数しきい値を越えたセクタを劣化したと判断し
たが、他の判断方法を採ることも可能である。例えば、
ＣＯＲ発生回数とＵＮＣ発生回数とでデータエラー発生
回数しきい値を変えることとしたり、ＣＯＲ発生回数と
ＵＮＣ発生回数との和がデータエラー発生回数しきい値
を越えたときに劣化したと判断することとしてもよい。
数またはＵＮＣ発生回数の少なくとも一方がデータエラ
ー発生回数しきい値を越えたセクタを劣化したと判断し
たが、他の判断方法を採ることも可能である。例えば、
ＣＯＲ発生回数とＵＮＣ発生回数とでデータエラー発生
回数しきい値を変えることとしたり、ＣＯＲ発生回数と
ＵＮＣ発生回数との和がデータエラー発生回数しきい値
を越えたときに劣化したと判断することとしてもよい。
【００６１】第２の実施の形態 次に、この発明の第２の実施の形態に係る半導体記憶装
置およびその制御方法について、フラッシュメモリを用
いた半導体ディスク装置を例にとって説明する。
置およびその制御方法について、フラッシュメモリを用
いた半導体ディスク装置を例にとって説明する。
【００６２】この実施の形態に係る半導体ディスク装置
は、セクタが劣化したか否かの判断を、ＣＯＲ発生確率
およびＵＮＣ発生確率によって行う点で、上述の第１の
実施の形態と異なる。
は、セクタが劣化したか否かの判断を、ＣＯＲ発生確率
およびＵＮＣ発生確率によって行う点で、上述の第１の
実施の形態と異なる。
【００６３】なお、半導体ディスク装置１００の全体構
成およびアドレス変換テーブル１２８の構成は、第１の
実施の形態の場合（図１および図３参照）と同様である
ので、説明を省略する。
成およびアドレス変換テーブル１２８の構成は、第１の
実施の形態の場合（図１および図３参照）と同様である
ので、説明を省略する。
【００６４】図５は、この実施の形態に係るデータエラ
ー情報管理テーブル１２７の構成を示す概念図である。
同図に示したように、この実施の形態に係るデータエラ
ー情報管理テーブル１２７は、ＣＯＲの発生回数および
ＵＮＣの発生回数に加えて書き込み回数および読み出し
回数を記憶することとした点で、上述の第１の実施の形
態の場合（図２参照）と異なる。
ー情報管理テーブル１２７の構成を示す概念図である。
同図に示したように、この実施の形態に係るデータエラ
ー情報管理テーブル１２７は、ＣＯＲの発生回数および
ＵＮＣの発生回数に加えて書き込み回数および読み出し
回数を記憶することとした点で、上述の第１の実施の形
態の場合（図２参照）と異なる。
【００６５】図６は、この実施の形態に係る半導体ディ
スク装置１００の動作を説明するためのフローチャート
である。
スク装置１００の動作を説明するためのフローチャート
である。
【００６６】まず、第１の実施の形態の場合（図４）と
同様、コマンド情報およびアドレス情報がホストインタ
フェース１２１およびマイクロＣＰＵインタフェース１
２２を介してマイクロＣＰＵ１３１に入力され（Ｓ４０
１）、このマイクロＣＰＵ１３１がコマンド情報の内容
を解読する（Ｓ４０２）。
同様、コマンド情報およびアドレス情報がホストインタ
フェース１２１およびマイクロＣＰＵインタフェース１
２２を介してマイクロＣＰＵ１３１に入力され（Ｓ４０
１）、このマイクロＣＰＵ１３１がコマンド情報の内容
を解読する（Ｓ４０２）。
【００６７】そして、このコマンド情報が書き込み命令
である場合には、マイクロＣＰＵ１３１は、第１の実施
の形態の場合と同様、主データの入力（Ｓ４０３）およ
び縮退運転要／否フラグのチェック（Ｓ４０４）を行
い、縮退運転要／否フラグが「要」となっている場合は
アドレス変換テーブル１２８を用いてメモリ番号を物理
メモリ番号に変換した後（Ｓ４０５）、アドレス情報、
コマンド情報および主データをフラッシュメモリインタ
フェースに送る（Ｓ４０６）。そして、ＥＣＣ制御部１
２６が主データを用いてＥＣＣデータを作成した後（Ｓ
４０７）、フラッシュメモリインタフェース１２５がシ
リアルデータ（図１４参照）を作成し（Ｓ４０８）、こ
のシリアルデータを上述のアドレス情報に対応するセク
タ（このセクタが劣化しているときは所定の代替セク
タ）に書き込む（Ｓ４０９）。
である場合には、マイクロＣＰＵ１３１は、第１の実施
の形態の場合と同様、主データの入力（Ｓ４０３）およ
び縮退運転要／否フラグのチェック（Ｓ４０４）を行
い、縮退運転要／否フラグが「要」となっている場合は
アドレス変換テーブル１２８を用いてメモリ番号を物理
メモリ番号に変換した後（Ｓ４０５）、アドレス情報、
コマンド情報および主データをフラッシュメモリインタ
フェースに送る（Ｓ４０６）。そして、ＥＣＣ制御部１
２６が主データを用いてＥＣＣデータを作成した後（Ｓ
４０７）、フラッシュメモリインタフェース１２５がシ
リアルデータ（図１４参照）を作成し（Ｓ４０８）、こ
のシリアルデータを上述のアドレス情報に対応するセク
タ（このセクタが劣化しているときは所定の代替セク
タ）に書き込む（Ｓ４０９）。
【００６８】ここで、この実施の形態では、シリアルデ
ータの書き込みが終了した後で、データエラー情報管理
テーブル１２７の書き換えを行う（Ｓ６０１）。すなわ
ち、書き込みを行ったセクタの「書き込み回数」を
「１」増加させる。
ータの書き込みが終了した後で、データエラー情報管理
テーブル１２７の書き換えを行う（Ｓ６０１）。すなわ
ち、書き込みを行ったセクタの「書き込み回数」を
「１」増加させる。
【００６９】一方、ステップＳ４０２において、コマン
ド情報が読み出し命令である場合には、第１の実施の形
態の場合と同様にして、マイクロＣＰＵ１３１が縮退運
転要／否フラグの状態をチェックし（Ｓ４１０）、
「要」の場合にはメモリ番号を物理メモリ番号に変換し
た後（Ｓ４１１）、アドレス情報をフラッシュメモリイ
ンタフェース１２５に送る（Ｓ４１２）。そして、フラ
ッシュメモリインタフェース１２５がアドレス情報に対
応するセクタ（このセクタが劣化しているときは所定の
代替セクタ）からシリアルデータを読み出し（Ｓ４１
３）、ＥＣＣ制御部１２６によるデータエラーの検出お
よび訂正とマイクロＣＰＵ１３１によるエラーフラグの
セットとを行う（Ｓ４１４）。
ド情報が読み出し命令である場合には、第１の実施の形
態の場合と同様にして、マイクロＣＰＵ１３１が縮退運
転要／否フラグの状態をチェックし（Ｓ４１０）、
「要」の場合にはメモリ番号を物理メモリ番号に変換し
た後（Ｓ４１１）、アドレス情報をフラッシュメモリイ
ンタフェース１２５に送る（Ｓ４１２）。そして、フラ
ッシュメモリインタフェース１２５がアドレス情報に対
応するセクタ（このセクタが劣化しているときは所定の
代替セクタ）からシリアルデータを読み出し（Ｓ４１
３）、ＥＣＣ制御部１２６によるデータエラーの検出お
よび訂正とマイクロＣＰＵ１３１によるエラーフラグの
セットとを行う（Ｓ４１４）。
【００７０】このような読み出し動作に続いて、この実
施の形態では、データエラー情報管理テーブル１２７の
書き換えを行う（Ｓ６０２）。この書き換えでは、読み
出しを行ったセクタの「読み出し回数」をそれぞれ
「１」増加させるとともに、上述のエラーチェック（Ｓ
４１６）でエラーが検出されたセクタの「ＣＯＲ発生回
数」または「ＵＮＣ発生回数」を「１」増加させる。
施の形態では、データエラー情報管理テーブル１２７の
書き換えを行う（Ｓ６０２）。この書き換えでは、読み
出しを行ったセクタの「読み出し回数」をそれぞれ
「１」増加させるとともに、上述のエラーチェック（Ｓ
４１６）でエラーが検出されたセクタの「ＣＯＲ発生回
数」または「ＵＮＣ発生回数」を「１」増加させる。
【００７１】次に、この実施の形態では、マイクロＣＰ
Ｕ１３１が、データエラー情報管理テーブル１２７を用
いて、セクタごとに、下式（１），（２）を用いて、Ｃ
ＯＲ発生確率およびＵＮＣ発生確率を算出する（Ｓ６０
３）。
Ｕ１３１が、データエラー情報管理テーブル１２７を用
いて、セクタごとに、下式（１），（２）を用いて、Ｃ
ＯＲ発生確率およびＵＮＣ発生確率を算出する（Ｓ６０
３）。
【００７２】
【数１】
【００７３】
【数２】
【００７４】そして、各セクタのＣＯＲ発生確率および
ＵＮＣ発生確率を所定のしきい値（以下「データエラー
発生確率しきい値」と称す）と比較する。そして、ＣＯ
Ｒ発生確率またはＵＮＣ発生確率の少なくとも一方がデ
ータエラー発生確率しきい値を越えたセクタは、劣化し
たと判断する（Ｓ６０４）。劣化セクタが検出された場
合には、第１の実施の形態の場合と同様にして、その後
の書き込み動作で代替セクタを使用するための情報を管
理情報領域１５０１（図１５参照）に格納し（Ｓ４１
８）、この劣化セクタが属するメモリ素子における劣化
セクタの総数を計数してセクタ数しきい値と比較し、さ
らに、劣化セクタの総数がセクタ数しきい値を超えてい
る場合にはメモリ素子が劣化したと判断して（Ｓ４１
９）アドレス変換テーブル１２８の論理メモリ番号を書
き換える（Ｓ４２０）。
ＵＮＣ発生確率を所定のしきい値（以下「データエラー
発生確率しきい値」と称す）と比較する。そして、ＣＯ
Ｒ発生確率またはＵＮＣ発生確率の少なくとも一方がデ
ータエラー発生確率しきい値を越えたセクタは、劣化し
たと判断する（Ｓ６０４）。劣化セクタが検出された場
合には、第１の実施の形態の場合と同様にして、その後
の書き込み動作で代替セクタを使用するための情報を管
理情報領域１５０１（図１５参照）に格納し（Ｓ４１
８）、この劣化セクタが属するメモリ素子における劣化
セクタの総数を計数してセクタ数しきい値と比較し、さ
らに、劣化セクタの総数がセクタ数しきい値を超えてい
る場合にはメモリ素子が劣化したと判断して（Ｓ４１
９）アドレス変換テーブル１２８の論理メモリ番号を書
き換える（Ｓ４２０）。
【００７５】その後、第１の実施の形態の場合と同様、
フラッシュメモリインタフェース１２５内のデータ（Ｅ
ＣＣによる訂正がある場合は訂正後のデータ）が、デー
タバッファ１２３およびホストインタフェース１２１を
介して、半導体ディスク装置１００の外部に出力される
（Ｓ４２１）。
フラッシュメモリインタフェース１２５内のデータ（Ｅ
ＣＣによる訂正がある場合は訂正後のデータ）が、デー
タバッファ１２３およびホストインタフェース１２１を
介して、半導体ディスク装置１００の外部に出力される
（Ｓ４２１）。
【００７６】このように、この実施の形態では、セクタ
が劣化したか否かの判断を、ＣＯＲ発生確率およびＵＮ
Ｃ発生確率によって行うこととした。従って、例えば他
のセクタに比べてデータエラーの発生回数は少ないが書
き込み回数や読み出し回数も少ないようなセクタについ
ても劣化したか否かの判断を行うことができるので、劣
化セクタの発生状況を、より正確に判断することができ
る。
が劣化したか否かの判断を、ＣＯＲ発生確率およびＵＮ
Ｃ発生確率によって行うこととした。従って、例えば他
のセクタに比べてデータエラーの発生回数は少ないが書
き込み回数や読み出し回数も少ないようなセクタについ
ても劣化したか否かの判断を行うことができるので、劣
化セクタの発生状況を、より正確に判断することができ
る。
【００７７】また、アドレス変換テーブル１２８を用い
て劣化セクタの発生数が多いメモリ素子を使用しないよ
うにできる点や、メモリ素子全体としての故障や半導体
ディスク装置全体としての故障の可能性を早期に予想す
ることができる点は、上述の第１の実施の形態と同様で
ある。
て劣化セクタの発生数が多いメモリ素子を使用しないよ
うにできる点や、メモリ素子全体としての故障や半導体
ディスク装置全体としての故障の可能性を早期に予想す
ることができる点は、上述の第１の実施の形態と同様で
ある。
【００７８】なお、この実施の形態では、ＣＯＲ発生回
数またはＵＮＣ発生回数の少なくとも一方がデータエラ
ー発生確率しきい値を越えたセクタを劣化したと判断し
たが、他の判断方法を採ることも可能である。例えば、
ＣＯＲ発生確率とＵＮＣ発生確率とでデータエラー発生
確率しきい値を変えることとしたり、ＣＯＲとＵＮＣと
を区別することなくデータエラー発生確率を算出するこ
ととしてもよい。
数またはＵＮＣ発生回数の少なくとも一方がデータエラ
ー発生確率しきい値を越えたセクタを劣化したと判断し
たが、他の判断方法を採ることも可能である。例えば、
ＣＯＲ発生確率とＵＮＣ発生確率とでデータエラー発生
確率しきい値を変えることとしたり、ＣＯＲとＵＮＣと
を区別することなくデータエラー発生確率を算出するこ
ととしてもよい。
【００７９】第３の実施の形態 次に、この発明の第３の実施の形態に係る半導体記憶装
置およびその制御方法について、この発明をフラッシュ
メモリを用いた半導体ディスク装置を例にとって説明す
る。
置およびその制御方法について、この発明をフラッシュ
メモリを用いた半導体ディスク装置を例にとって説明す
る。
【００８０】この実施の形態に係る半導体ディスク装置
は、セクタが劣化したか否かの判断を、所定の書き込み
・読み出し回数（例えば１万回）ごとのエラー発生回数
（ＣＯＲ或いはＵＮＣ）によって行う点で、上述の各実
施の形態と異なる。
は、セクタが劣化したか否かの判断を、所定の書き込み
・読み出し回数（例えば１万回）ごとのエラー発生回数
（ＣＯＲ或いはＵＮＣ）によって行う点で、上述の各実
施の形態と異なる。
【００８１】なお、半導体ディスク装置１００の全体構
成およびアドレス変換テーブル１２８の構成は、第１の
実施の形態の場合（図１および図３参照）と同様である
ので、説明を省略する。
成およびアドレス変換テーブル１２８の構成は、第１の
実施の形態の場合（図１および図３参照）と同様である
ので、説明を省略する。
【００８２】図７は、この実施の形態に係るデータエラ
ー情報管理テーブル１２７の構成を示す概念図である。
同図に示したように、この実施の形態に係るデータエラ
ー情報管理テーブル１２７は、書き込み回数および読み
出し回数を記憶するとともに、ＣＯＲの発生時回数およ
びＵＮＣの発生時回数を記憶する。ここで、ＣＯＲの発
生時回数とは、所定の書き込み・読み出し回数（ここで
は１万回とする）ごとのＣＯＲの発生回数をいう。すな
わち、書き込み回数と読み出し回数との和が１回目〜１
００００回目のときに発生したＣＯＲの数は、記憶領域
Ｃ1 にセクタごとに記憶される。また、書き込み回数と
読み出し回数との和が１０００１回目〜２００００回目
のときに発生したＣＯＲの数は、記憶領域Ｃ2 にセクタ
ごとに記憶される。同様に、ＵＮＣの発生時回数とは、
所定の書き込み・読み出し回数ごとのＵＮＣの発生回数
をいい、書き込み・読み出し回数の１００００回ごとに
記憶領域Ｕ1 〜Ｕh にそれぞれ記憶される。
ー情報管理テーブル１２７の構成を示す概念図である。
同図に示したように、この実施の形態に係るデータエラ
ー情報管理テーブル１２７は、書き込み回数および読み
出し回数を記憶するとともに、ＣＯＲの発生時回数およ
びＵＮＣの発生時回数を記憶する。ここで、ＣＯＲの発
生時回数とは、所定の書き込み・読み出し回数（ここで
は１万回とする）ごとのＣＯＲの発生回数をいう。すな
わち、書き込み回数と読み出し回数との和が１回目〜１
００００回目のときに発生したＣＯＲの数は、記憶領域
Ｃ1 にセクタごとに記憶される。また、書き込み回数と
読み出し回数との和が１０００１回目〜２００００回目
のときに発生したＣＯＲの数は、記憶領域Ｃ2 にセクタ
ごとに記憶される。同様に、ＵＮＣの発生時回数とは、
所定の書き込み・読み出し回数ごとのＵＮＣの発生回数
をいい、書き込み・読み出し回数の１００００回ごとに
記憶領域Ｕ1 〜Ｕh にそれぞれ記憶される。
【００８３】図８は、この実施の形態に係る半導体ディ
スク装置１００の動作を説明するためのフローチャート
である。
スク装置１００の動作を説明するためのフローチャート
である。
【００８４】まず、上述の各実施の形態の場合（図４、
図６参照）と同様、コマンド情報およびアドレス情報が
ホストインタフェース１２１およびマイクロＣＰＵイン
タフェース１２２を介してマイクロＣＰＵ１３１に入力
され（Ｓ４０１）、このマイクロＣＰＵ１３１がコマン
ド情報の内容を解読する（Ｓ４０２）。
図６参照）と同様、コマンド情報およびアドレス情報が
ホストインタフェース１２１およびマイクロＣＰＵイン
タフェース１２２を介してマイクロＣＰＵ１３１に入力
され（Ｓ４０１）、このマイクロＣＰＵ１３１がコマン
ド情報の内容を解読する（Ｓ４０２）。
【００８５】そして、このコマンド情報が書き込み命令
である場合には、マイクロＣＰＵ１３１は、上述の各実
施の形態の場合と同様、主データの入力（Ｓ４０３）お
よび縮退運転要／否フラグのチェック（Ｓ４０４）を行
い、縮退運転要／否フラグが「要」となっている場合は
アドレス変換テーブル１２８を用いてメモリ番号を物理
メモリ番号に変換した後（Ｓ４０５）、アドレス情報、
コマンド情報および主データをフラッシュメモリインタ
フェースに送る（Ｓ４０６）。そして、ＥＣＣ制御部１
２６が主データを用いてＥＣＣデータを作成した後（Ｓ
４０７）、フラッシュメモリインタフェース１２５がシ
リアルデータ（図１４参照）を作成し（Ｓ４０８）、こ
のシリアルデータを上述のアドレス情報に対応するセク
タ（このセクタが劣化しているときは所定の代替セク
タ）に書き込む（Ｓ４０９）。
である場合には、マイクロＣＰＵ１３１は、上述の各実
施の形態の場合と同様、主データの入力（Ｓ４０３）お
よび縮退運転要／否フラグのチェック（Ｓ４０４）を行
い、縮退運転要／否フラグが「要」となっている場合は
アドレス変換テーブル１２８を用いてメモリ番号を物理
メモリ番号に変換した後（Ｓ４０５）、アドレス情報、
コマンド情報および主データをフラッシュメモリインタ
フェースに送る（Ｓ４０６）。そして、ＥＣＣ制御部１
２６が主データを用いてＥＣＣデータを作成した後（Ｓ
４０７）、フラッシュメモリインタフェース１２５がシ
リアルデータ（図１４参照）を作成し（Ｓ４０８）、こ
のシリアルデータを上述のアドレス情報に対応するセク
タ（このセクタが劣化しているときは所定の代替セク
タ）に書き込む（Ｓ４０９）。
【００８６】さらに、第２の実施の形態の場合と同様に
して、シリアルデータの書き込みが終了した後で、デー
タエラー情報管理テーブル１２７の「書き込み回数」の
書き換えを行う（Ｓ６０１）。
して、シリアルデータの書き込みが終了した後で、デー
タエラー情報管理テーブル１２７の「書き込み回数」の
書き換えを行う（Ｓ６０１）。
【００８７】一方、ステップＳ４０２において、コマン
ド情報が読み出し命令である場合には、第１の実施の形
態の場合と同様にして、マイクロＣＰＵ１３１が縮退運
転要／否フラグの状態をチェックし（Ｓ４１０）、
「要」の場合にはメモリ番号を物理メモリ番号に変換し
た後（Ｓ４１１）、アドレス情報をフラッシュメモリイ
ンタフェース１２５に送る（Ｓ４１２）。そして、フラ
ッシュメモリインタフェース１２５がアドレス情報に対
応するセクタ（このセクタが劣化しているときは所定の
代替セクタ）からシリアルデータを読み出し（Ｓ４１
３）、ＥＣＣ制御部１２６によるデータエラーの検出お
よび訂正とマイクロＣＰＵ１３１によるエラーフラグの
セットとを行う（Ｓ４１４）。
ド情報が読み出し命令である場合には、第１の実施の形
態の場合と同様にして、マイクロＣＰＵ１３１が縮退運
転要／否フラグの状態をチェックし（Ｓ４１０）、
「要」の場合にはメモリ番号を物理メモリ番号に変換し
た後（Ｓ４１１）、アドレス情報をフラッシュメモリイ
ンタフェース１２５に送る（Ｓ４１２）。そして、フラ
ッシュメモリインタフェース１２５がアドレス情報に対
応するセクタ（このセクタが劣化しているときは所定の
代替セクタ）からシリアルデータを読み出し（Ｓ４１
３）、ＥＣＣ制御部１２６によるデータエラーの検出お
よび訂正とマイクロＣＰＵ１３１によるエラーフラグの
セットとを行う（Ｓ４１４）。
【００８８】続いて、マイクロＣＰＵ１３１の制御によ
り、データエラー情報管理テーブル１２７の書き換えを
行う（Ｓ６０２）。この書き換えでは、まず、読み出し
を行ったセクタの「読み出し回数」を、それぞれ「１」
増加させる。そして、上述のエラーチェック（Ｓ４１
４）でエラーが検出されたセクタの「ＣＯＲ発生時回
数」または「ＵＮＣ発生時回数」の書き換えを行う（Ｓ
８０１）。上述したように、この書き換えでは、該当す
るセクタの書き込み回数と読み出し回数との和が１万回
以下ときは記憶領域Ｃ1 の記憶値を「１」増加させ、１
０００１回以上２００００回以下のときは記憶領域Ｃ2
の記憶値を「１」増加させる。
り、データエラー情報管理テーブル１２７の書き換えを
行う（Ｓ６０２）。この書き換えでは、まず、読み出し
を行ったセクタの「読み出し回数」を、それぞれ「１」
増加させる。そして、上述のエラーチェック（Ｓ４１
４）でエラーが検出されたセクタの「ＣＯＲ発生時回
数」または「ＵＮＣ発生時回数」の書き換えを行う（Ｓ
８０１）。上述したように、この書き換えでは、該当す
るセクタの書き込み回数と読み出し回数との和が１万回
以下ときは記憶領域Ｃ1 の記憶値を「１」増加させ、１
０００１回以上２００００回以下のときは記憶領域Ｃ2
の記憶値を「１」増加させる。
【００８９】続いて、この実施の形態では、マイクロＣ
ＰＵ１３１が、このデータエラー情報管理テーブル１２
７を用いて、ＣＯＲの発生時回数およびＵＮＣの発生時
回数を所定のしきい値（以下「データエラー発生時回数
しきい値」と称す）と比較する（Ｓ８０１）。そして、
ＣＯＲ発生時回数またはＵＮＣ発生時回数の少なくとも
一方がデータエラー発生時回数しきい値を越えたセクタ
は、劣化したと判断する（Ｓ８０２）。ここで、劣化セ
クタが検出された場合には、第１の実施の形態の場合と
同様にして、その後の書き込み動作で代替セクタを使用
するための情報を管理情報領域１５０１（図１５参照）
に格納し（Ｓ４１８）、この劣化セクタが属するメモリ
素子における劣化セクタの総数を計数してセクタ数しき
い値と比較し、さらに、劣化セクタの総数がセクタ数し
きい値を超えている場合にはメモリ素子が劣化したと判
断して（Ｓ４１９）、アドレス変換テーブル１２８の論
理メモリ番号を書き換える（Ｓ４２０）。
ＰＵ１３１が、このデータエラー情報管理テーブル１２
７を用いて、ＣＯＲの発生時回数およびＵＮＣの発生時
回数を所定のしきい値（以下「データエラー発生時回数
しきい値」と称す）と比較する（Ｓ８０１）。そして、
ＣＯＲ発生時回数またはＵＮＣ発生時回数の少なくとも
一方がデータエラー発生時回数しきい値を越えたセクタ
は、劣化したと判断する（Ｓ８０２）。ここで、劣化セ
クタが検出された場合には、第１の実施の形態の場合と
同様にして、その後の書き込み動作で代替セクタを使用
するための情報を管理情報領域１５０１（図１５参照）
に格納し（Ｓ４１８）、この劣化セクタが属するメモリ
素子における劣化セクタの総数を計数してセクタ数しき
い値と比較し、さらに、劣化セクタの総数がセクタ数し
きい値を超えている場合にはメモリ素子が劣化したと判
断して（Ｓ４１９）、アドレス変換テーブル１２８の論
理メモリ番号を書き換える（Ｓ４２０）。
【００９０】その後、第１の実施の形態の場合と同様、
フラッシュメモリインタフェース１２５内のデータ（Ｅ
ＣＣによる訂正がある場合は訂正後のデータ）が、デー
タバッファ１２３およびホストインタフェース１２１を
介して、半導体ディスク装置１００の外部に出力される
（Ｓ４２１）。
フラッシュメモリインタフェース１２５内のデータ（Ｅ
ＣＣによる訂正がある場合は訂正後のデータ）が、デー
タバッファ１２３およびホストインタフェース１２１を
介して、半導体ディスク装置１００の外部に出力される
（Ｓ４２１）。
【００９１】このように、この実施の形態では、セクタ
が劣化したか否かの判断を、ＣＯＲ発生時回数およびＵ
ＮＣ発生時回数によって行うこととした。従って、メモ
リ素子Ｍ（０）〜Ｍ（９）として、書き込み・読み出し
の回数が一定数を超えた後にデータエラーの発生頻度が
急激に増加する特性を有するものが使用される場合に、
劣化セクタの発生状況を正確に判断することができる。
が劣化したか否かの判断を、ＣＯＲ発生時回数およびＵ
ＮＣ発生時回数によって行うこととした。従って、メモ
リ素子Ｍ（０）〜Ｍ（９）として、書き込み・読み出し
の回数が一定数を超えた後にデータエラーの発生頻度が
急激に増加する特性を有するものが使用される場合に、
劣化セクタの発生状況を正確に判断することができる。
【００９２】また、アドレス変換テーブル１２８を用い
て劣化セクタの発生数が多いメモリ素子を使用しないよ
うにできる点や、メモリ素子全体としての故障や半導体
ディスク装置全体としての故障の可能性を早期に予想す
ることができる点は、上述の第１の実施の形態と同様で
ある。
て劣化セクタの発生数が多いメモリ素子を使用しないよ
うにできる点や、メモリ素子全体としての故障や半導体
ディスク装置全体としての故障の可能性を早期に予想す
ることができる点は、上述の第１の実施の形態と同様で
ある。
【００９３】なお、この実施の形態では、ＣＯＲ発生時
回数またはＵＮＣ発生時回数の少なくとも一方がデータ
エラー発生時回数しきい値を越えたセクタを劣化したと
判断したが、他の判断方法を採ることも可能である。例
えば、ＣＯＲ発生時回数とＵＮＣ発生時回数とでデータ
エラー発生時回数しきい値を変えることとしたり、ＣＯ
Ｒ発生時回数およびＵＮＣ発生時回数がともにデータエ
ラー発生時回数しきい値を越えたときに劣化したと判断
することとしてもよい。
回数またはＵＮＣ発生時回数の少なくとも一方がデータ
エラー発生時回数しきい値を越えたセクタを劣化したと
判断したが、他の判断方法を採ることも可能である。例
えば、ＣＯＲ発生時回数とＵＮＣ発生時回数とでデータ
エラー発生時回数しきい値を変えることとしたり、ＣＯ
Ｒ発生時回数およびＵＮＣ発生時回数がともにデータエ
ラー発生時回数しきい値を越えたときに劣化したと判断
することとしてもよい。
【００９４】また、ＣＯＲ、ＵＮＣの発生時回数に代え
て、これらのデータエラーの連続発生回数によってセク
タの劣化を判断することとしてもよい。このような判断
方法によっても、書き込み・読み出しの回数が一定数を
超えた後にデータエラーの発生頻度が急激に増加する特
性のメモリ素子Ｍ（０）〜Ｍ（９）が使用される場合
に、劣化セクタの発生状況を正確に判断することができ
る。このような判断方法は、上述の第１の実施の形態で
使用したデータエラー情報管理テーブル１２７（図２参
照）の発生回数に代えて連続発生回数を記憶するものを
使用し、第１の実施の形態の場合とほぼ同様の制御（図
４参照）を行うことにより、実現することができる。
て、これらのデータエラーの連続発生回数によってセク
タの劣化を判断することとしてもよい。このような判断
方法によっても、書き込み・読み出しの回数が一定数を
超えた後にデータエラーの発生頻度が急激に増加する特
性のメモリ素子Ｍ（０）〜Ｍ（９）が使用される場合
に、劣化セクタの発生状況を正確に判断することができ
る。このような判断方法は、上述の第１の実施の形態で
使用したデータエラー情報管理テーブル１２７（図２参
照）の発生回数に代えて連続発生回数を記憶するものを
使用し、第１の実施の形態の場合とほぼ同様の制御（図
４参照）を行うことにより、実現することができる。
【００９５】第４の実施の形態 次に、この発明の第４の実施の形態に係る半導体記憶装
置およびその制御方法について、フラッシュメモリを用
いた半導体ディスク装置を例にとって説明する。
置およびその制御方法について、フラッシュメモリを用
いた半導体ディスク装置を例にとって説明する。
【００９６】この実施の形態に係る半導体ディスク装置
は、メモリ素子が劣化した場合に、かかる劣化メモリ素
子の各セクタに代えて他のメモリ素子の代替セクタを使
用することとした点が、上述の第１の実施の形態と異な
る。
は、メモリ素子が劣化した場合に、かかる劣化メモリ素
子の各セクタに代えて他のメモリ素子の代替セクタを使
用することとした点が、上述の第１の実施の形態と異な
る。
【００９７】なお、半導体ディスク装置１００の全体構
成およびデータエラー情報管理テーブル１２７の構成
は、第１の実施の形態の場合（図１および図２参照）と
同様であるので、説明を省略する。
成およびデータエラー情報管理テーブル１２７の構成
は、第１の実施の形態の場合（図１および図２参照）と
同様であるので、説明を省略する。
【００９８】図９は、各メモリ素子Ｍ（０）〜Ｍ（９）
内のセクタ構成を示す概念図である。同図（Ａ）に示し
たように、各メモリ素子Ｍ（０）〜Ｍ（９）は、ｍ＋１
個のセクタＳ（０）〜Ｓ（ｍ）と、ｎ＋１個の代替セク
タＤ（０）〜Ｄ（ｎ）と、管理情報領域９０１とを備え
ている。後述するように、劣化メモリ素子が無い場合
は、各メモリ素子Ｍ（０）〜Ｍ（９）の代替セクタＤ
（０）〜Ｄ（ｎ）は、すべて、当該メモリ素子内に設け
られたセクタＳ（０）〜Ｓ（ｍ）の代替に使用される
（図９（Ａ）参照）。一方、劣化メモリ素子が存在する
場合（すなわち縮退運転時）には、劣化していないメモ
リ素子の代替セクタＤ（０）〜Ｄ（ｎ）は、一部がその
メモリ素子用の代替に使用され、他は劣化メモリ素子用
の代替に使用される（図９（Ｂ）参照）。図９（Ｂ）に
示した例では、劣化していないメモリ素子に設けられた
代替セクタの内、ｘ個の代替セクタＤ（０）〜Ｄ（ｘ−
１）はそのメモリ素子用の代替に使用され、他の代替セ
クタＤ（ｘ）〜Ｄ（ｎ）は劣化メモリ素子用の代替に使
用される。なお、管理情報領域９０１には、そのメモリ
素子内で発生した劣化セクタの代替に使用される代替セ
クタＤ（０）〜Ｄ（ｘ−１）についての情報のみが記憶
され、他の劣化メモリ素子の代替に使用される代替セク
タＤ（ｘ）〜Ｄ（ｎ）の情報は記憶されない。
内のセクタ構成を示す概念図である。同図（Ａ）に示し
たように、各メモリ素子Ｍ（０）〜Ｍ（９）は、ｍ＋１
個のセクタＳ（０）〜Ｓ（ｍ）と、ｎ＋１個の代替セク
タＤ（０）〜Ｄ（ｎ）と、管理情報領域９０１とを備え
ている。後述するように、劣化メモリ素子が無い場合
は、各メモリ素子Ｍ（０）〜Ｍ（９）の代替セクタＤ
（０）〜Ｄ（ｎ）は、すべて、当該メモリ素子内に設け
られたセクタＳ（０）〜Ｓ（ｍ）の代替に使用される
（図９（Ａ）参照）。一方、劣化メモリ素子が存在する
場合（すなわち縮退運転時）には、劣化していないメモ
リ素子の代替セクタＤ（０）〜Ｄ（ｎ）は、一部がその
メモリ素子用の代替に使用され、他は劣化メモリ素子用
の代替に使用される（図９（Ｂ）参照）。図９（Ｂ）に
示した例では、劣化していないメモリ素子に設けられた
代替セクタの内、ｘ個の代替セクタＤ（０）〜Ｄ（ｘ−
１）はそのメモリ素子用の代替に使用され、他の代替セ
クタＤ（ｘ）〜Ｄ（ｎ）は劣化メモリ素子用の代替に使
用される。なお、管理情報領域９０１には、そのメモリ
素子内で発生した劣化セクタの代替に使用される代替セ
クタＤ（０）〜Ｄ（ｘ−１）についての情報のみが記憶
され、他の劣化メモリ素子の代替に使用される代替セク
タＤ（ｘ）〜Ｄ（ｎ）の情報は記憶されない。
【００９９】図１０は、この実施の形態に係るアドレス
変換の原理を説明するための概念図である。同図に示し
たように、このアドレス変換テーブル１２８は、例え
ば、メモリ素子Ｍ（ｊ）（すなわち物理メモリ番号が
「ｊ」のメモリ素子）が使用されなくなった場合には、
他の各メモリ素子Ｍ（０）〜Ｍ（ｊ−１），Ｍ（ｊ＋
１）〜Ｍ（９）内の代替セクタが割り振られる。すなわ
ち、メモリ素子Ｍ（ｊ）内に設けられたセクタＳ（０）
〜Ｓ（ｇ）に代えてメモリ素子Ｍ（０）の代替セクタＤ
（ｘ）〜Ｄ（ｘ＋ｇ）を使用し、メモリ素子Ｍ（ｊ）内
に設けられたセクタＳ（ｇ＋１）〜Ｓ（２ｇ）に代えて
メモリ素子Ｍ（１）の代替セクタＤ（ｘ）〜Ｄ（ｘ＋
ｇ）を使用し、以下同様にして各メモリ素子Ｍ（２）〜
Ｍ（ｊ−１），Ｍ（ｊ＋１）〜Ｍ（９）の代替セクタを
任意の個数ずつ割り当てる。なお、劣化メモリ素子が増
加した場合には、残りの各メモリ素子の代替セクタがさ
らに割り振られる。
変換の原理を説明するための概念図である。同図に示し
たように、このアドレス変換テーブル１２８は、例え
ば、メモリ素子Ｍ（ｊ）（すなわち物理メモリ番号が
「ｊ」のメモリ素子）が使用されなくなった場合には、
他の各メモリ素子Ｍ（０）〜Ｍ（ｊ−１），Ｍ（ｊ＋
１）〜Ｍ（９）内の代替セクタが割り振られる。すなわ
ち、メモリ素子Ｍ（ｊ）内に設けられたセクタＳ（０）
〜Ｓ（ｇ）に代えてメモリ素子Ｍ（０）の代替セクタＤ
（ｘ）〜Ｄ（ｘ＋ｇ）を使用し、メモリ素子Ｍ（ｊ）内
に設けられたセクタＳ（ｇ＋１）〜Ｓ（２ｇ）に代えて
メモリ素子Ｍ（１）の代替セクタＤ（ｘ）〜Ｄ（ｘ＋
ｇ）を使用し、以下同様にして各メモリ素子Ｍ（２）〜
Ｍ（ｊ−１），Ｍ（ｊ＋１）〜Ｍ（９）の代替セクタを
任意の個数ずつ割り当てる。なお、劣化メモリ素子が増
加した場合には、残りの各メモリ素子の代替セクタがさ
らに割り振られる。
【０１００】図１１は、この実施の形態に係る半導体デ
ィスク装置１００の動作を説明するためのフローチャー
トである。
ィスク装置１００の動作を説明するためのフローチャー
トである。
【０１０１】まず、第１の実施の形態の場合（図４）と
同様、コマンド情報およびアドレス情報がホストインタ
フェース１２１およびマイクロＣＰＵインタフェース１
２２を介してマイクロＣＰＵ１３１に入力され（Ｓ４０
１）、このマイクロＣＰＵ１３１がコマンド情報の内容
を解読する（Ｓ４０２）。
同様、コマンド情報およびアドレス情報がホストインタ
フェース１２１およびマイクロＣＰＵインタフェース１
２２を介してマイクロＣＰＵ１３１に入力され（Ｓ４０
１）、このマイクロＣＰＵ１３１がコマンド情報の内容
を解読する（Ｓ４０２）。
【０１０２】そして、このコマンド情報が書き込み命令
である場合には、マイクロＣＰＵ１３１は、上述の各実
施の形態の場合と同様、主データの入力（Ｓ４０３）お
よび縮退運転要／否フラグのチェック（Ｓ４０４）を行
い、縮退運転要／否フラグが「要」となっている場合は
アドレス変換テーブル１２８を用いてメモリ番号を物理
メモリ番号に変換した後（Ｓ４０５）、アドレス情報、
コマンド情報および主データをフラッシュメモリインタ
フェースに送る（Ｓ４０６）。そして、ＥＣＣ制御部１
２６が主データを用いてＥＣＣデータを作成した後で
（Ｓ４０７）、フラッシュメモリインタフェース１２５
がシリアルデータ（図１４参照）を作成し（Ｓ４０
８）、このシリアルデータを上述のアドレス情報に対応
するセクタ（このセクタが劣化しているときは所定の代
替セクタ）に書き込む（Ｓ４０９）。
である場合には、マイクロＣＰＵ１３１は、上述の各実
施の形態の場合と同様、主データの入力（Ｓ４０３）お
よび縮退運転要／否フラグのチェック（Ｓ４０４）を行
い、縮退運転要／否フラグが「要」となっている場合は
アドレス変換テーブル１２８を用いてメモリ番号を物理
メモリ番号に変換した後（Ｓ４０５）、アドレス情報、
コマンド情報および主データをフラッシュメモリインタ
フェースに送る（Ｓ４０６）。そして、ＥＣＣ制御部１
２６が主データを用いてＥＣＣデータを作成した後で
（Ｓ４０７）、フラッシュメモリインタフェース１２５
がシリアルデータ（図１４参照）を作成し（Ｓ４０
８）、このシリアルデータを上述のアドレス情報に対応
するセクタ（このセクタが劣化しているときは所定の代
替セクタ）に書き込む（Ｓ４０９）。
【０１０３】一方、ステップＳ４０２において、コマン
ド情報が読み出し命令である場合には、第１の実施の形
態の場合と同様にして、マイクロＣＰＵ１３１が縮退運
転要／否フラグの状態をチェックする（Ｓ４１０）。そ
して、この縮退要／否フラグが「要」の場合には、上述
のアドレス情報をアドレス変換テーブル１２８に送り、
図１０に示したようなアドレス情報の変換を行う（Ｓ１
１０１）。すなわち、図１０に示したように劣化メモリ
素子をＭ（ｊ）とすると、アドレス情報中のメモリ番号
が「０」〜「ｊ−１」および「ｊ＋１」〜「９」の場合
は変換の前後でアドレス情報値は同一となり、また、ア
ドレス情報中のメモリ番号が「ｊ」の場合は図１０に示
したようにしてメモリ番号およびセクタ番号の書き換え
が行われる。
ド情報が読み出し命令である場合には、第１の実施の形
態の場合と同様にして、マイクロＣＰＵ１３１が縮退運
転要／否フラグの状態をチェックする（Ｓ４１０）。そ
して、この縮退要／否フラグが「要」の場合には、上述
のアドレス情報をアドレス変換テーブル１２８に送り、
図１０に示したようなアドレス情報の変換を行う（Ｓ１
１０１）。すなわち、図１０に示したように劣化メモリ
素子をＭ（ｊ）とすると、アドレス情報中のメモリ番号
が「０」〜「ｊ−１」および「ｊ＋１」〜「９」の場合
は変換の前後でアドレス情報値は同一となり、また、ア
ドレス情報中のメモリ番号が「ｊ」の場合は図１０に示
したようにしてメモリ番号およびセクタ番号の書き換え
が行われる。
【０１０４】続いて、変換後のアドレス情報が、フラッ
シュメモリインタフェース１２５に送られる（Ｓ４１
２）。そして、フラッシュメモリインタフェース１２５
がアドレス情報に対応するセクタ（このセクタが劣化し
ているときは所定の代替セクタ）からシリアルデータを
読み出し（Ｓ４１３）、ＥＣＣ制御部１２６によるデー
タエラーの検出および訂正とマイクロＣＰＵ１３１によ
るエラーフラグのセットとを行う（Ｓ４１４）。
シュメモリインタフェース１２５に送られる（Ｓ４１
２）。そして、フラッシュメモリインタフェース１２５
がアドレス情報に対応するセクタ（このセクタが劣化し
ているときは所定の代替セクタ）からシリアルデータを
読み出し（Ｓ４１３）、ＥＣＣ制御部１２６によるデー
タエラーの検出および訂正とマイクロＣＰＵ１３１によ
るエラーフラグのセットとを行う（Ｓ４１４）。
【０１０５】続いて、上述のエラーチェック（Ｓ４１
４）でデータエラーが検出されたか否かを判断し（Ｓ４
１５）、データエラーの検出があった場合には上述の第
１の実施の形態の場合と同様にしてデータエラー情報管
理テーブル１２７の書き換えを行う（Ｓ４１６）。そし
て、第１の実施の形態の場合と同様にして、ＣＯＲの発
生回数およびＵＮＣの発生回数をデータエラー発生回数
しきい値と比較することによって劣化したか否かを判断
し（Ｓ４１７）、劣化セクタが検出された場合には管理
情報領域９０１の情報を書き換える（Ｓ４１８）。さら
に、第１の実施の形態の場合と同様にして、この劣化セ
クタが属するメモリ素子が劣化したか否かを判断し（Ｓ
４１９）、メモリ素子が劣化した場合はアドレス変換テ
ーブル１２８の情報を書き換える（Ｓ４２０）。
４）でデータエラーが検出されたか否かを判断し（Ｓ４
１５）、データエラーの検出があった場合には上述の第
１の実施の形態の場合と同様にしてデータエラー情報管
理テーブル１２７の書き換えを行う（Ｓ４１６）。そし
て、第１の実施の形態の場合と同様にして、ＣＯＲの発
生回数およびＵＮＣの発生回数をデータエラー発生回数
しきい値と比較することによって劣化したか否かを判断
し（Ｓ４１７）、劣化セクタが検出された場合には管理
情報領域９０１の情報を書き換える（Ｓ４１８）。さら
に、第１の実施の形態の場合と同様にして、この劣化セ
クタが属するメモリ素子が劣化したか否かを判断し（Ｓ
４１９）、メモリ素子が劣化した場合はアドレス変換テ
ーブル１２８の情報を書き換える（Ｓ４２０）。
【０１０６】その後、第１の実施の形態の場合と同様、
フラッシュメモリインタフェース１２５内のデータ（Ｅ
ＣＣによる訂正がある場合は訂正後のデータ）が、デー
タバッファ１２３およびホストインタフェース１２１を
介して、半導体ディスク装置１００の外部に出力される
（Ｓ４２１）。
フラッシュメモリインタフェース１２５内のデータ（Ｅ
ＣＣによる訂正がある場合は訂正後のデータ）が、デー
タバッファ１２３およびホストインタフェース１２１を
介して、半導体ディスク装置１００の外部に出力される
（Ｓ４２１）。
【０１０７】このように、この実施の形態では、劣化メ
モリ素子が発生した場合には、他のメモリ素子の代替セ
クタを用いてシリアルデータの記憶を行うこととした。
このため、この実施の形態によれば、劣化メモリ素子が
発生した場合にフラッシュメモリ部１１０の記憶容量の
低減を抑制することができる。
モリ素子が発生した場合には、他のメモリ素子の代替セ
クタを用いてシリアルデータの記憶を行うこととした。
このため、この実施の形態によれば、劣化メモリ素子が
発生した場合にフラッシュメモリ部１１０の記憶容量の
低減を抑制することができる。
【０１０８】また、劣化セクタの発生状況を正確に判断
することができる点、アドレス変換テーブル１２８を用
いて劣化セクタの発生数が多いメモリ素子を使用しない
ようにできる点、メモリ素子全体としての故障や半導体
ディスク装置全体としての故障の可能性を早期に予想す
ることができる点は、上述の各実施の形態と同様であ
る。
することができる点、アドレス変換テーブル１２８を用
いて劣化セクタの発生数が多いメモリ素子を使用しない
ようにできる点、メモリ素子全体としての故障や半導体
ディスク装置全体としての故障の可能性を早期に予想す
ることができる点は、上述の各実施の形態と同様であ
る。
【０１０９】なお、この実施の形態では、上述の第１の
実施の形態と同様、ＣＯＲまたはＵＮＣの発生回数をデ
ータエラー発生回数しきい値と比較することによってセ
クタの劣化を判断することとしたが、ＣＯＲまたはＵＮ
Ｃの発生確率とデータエラー発生確率しきい値との比較
（すなわち第２の実施の形態と同じ方法）や、ＣＯＲま
たはＵＮＣの発生時回数とデータエラー発生時回数しき
い値との比較（すなわち第３の実施の形態と同じ方法）
によってセクタの劣化を判断することとしてもよい。
実施の形態と同様、ＣＯＲまたはＵＮＣの発生回数をデ
ータエラー発生回数しきい値と比較することによってセ
クタの劣化を判断することとしたが、ＣＯＲまたはＵＮ
Ｃの発生確率とデータエラー発生確率しきい値との比較
（すなわち第２の実施の形態と同じ方法）や、ＣＯＲま
たはＵＮＣの発生時回数とデータエラー発生時回数しき
い値との比較（すなわち第３の実施の形態と同じ方法）
によってセクタの劣化を判断することとしてもよい。
【０１１０】また、以上説明した実施の形態では、それ
ぞれ、セクタの劣化を１種類の方法で判断したが、複数
種類の判断方法を組み合わせることとしてもよい。例え
ば、データエラー発生確率しきい値を用いた判断とデー
タエラー発生時回数しきい値を用いた判断とを両方行う
こととし、一方のデータエラー発生確率またはデータエ
ラー発生時回数の一方或いは両方がしきい値を超えた場
合に、劣化セクタであると判断することとしてもよい。
ぞれ、セクタの劣化を１種類の方法で判断したが、複数
種類の判断方法を組み合わせることとしてもよい。例え
ば、データエラー発生確率しきい値を用いた判断とデー
タエラー発生時回数しきい値を用いた判断とを両方行う
こととし、一方のデータエラー発生確率またはデータエ
ラー発生時回数の一方或いは両方がしきい値を超えた場
合に、劣化セクタであると判断することとしてもよい。
【０１１１】
【発明の効果】以上詳細に説明したように、この発明に
よれば、劣化が問題となるメモリ素子を使用した半導体
記憶装置の信頼性を向上させることができ且つ寿命を長
くすることができる。
よれば、劣化が問題となるメモリ素子を使用した半導体
記憶装置の信頼性を向上させることができ且つ寿命を長
くすることができる。
【図１】第１の実施の形態に係る半導体記憶装置の構成
を概略的に示すブロック図である。
を概略的に示すブロック図である。
【図２】第１の実施の形態におけるデータエラー情報管
理テーブルの構成を示す概念図である。
理テーブルの構成を示す概念図である。
【図３】第１の実施の形態におけるアドレス変換テーブ
ルの構成を示す概念図である。
ルの構成を示す概念図である。
【図４】第１の実施の形態に係る半導体記憶装置の動作
を説明するためのフローチャートである。
を説明するためのフローチャートである。
【図５】第２の実施の形態に係るデータエラー情報管理
テーブルの構成を示す概念図である。
テーブルの構成を示す概念図である。
【図６】第２の実施の形態に係る半導体記憶装置の動作
を説明するためのフローチャートである。
を説明するためのフローチャートである。
【図７】第３の実施の形態におけるデータエラー情報管
理テーブルの構成を示す概念図である。
理テーブルの構成を示す概念図である。
【図８】第３の実施の形態に係る半導体記憶装置の動作
を説明するためのフローチャートである。
を説明するためのフローチャートである。
【図９】第４の実施の形態における各メモリ素子のセク
タ構成を示す概念図である。
タ構成を示す概念図である。
【図１０】第４の実施の形態に係るアドレス変換の原理
を説明するための概念図である。
を説明するための概念図である。
【図１１】第４の実施の形態に係る半導体記憶装置の動
作を説明するためのフローチャートである。
作を説明するためのフローチャートである。
【図１２】従来の半導体記憶装置の一構成例を概念的に
示すブロック図である。
示すブロック図である。
【図１３】従来の半導体記憶装置の動作を説明するため
のフローチャートである。
のフローチャートである。
【図１４】従来の半導体記憶装置におけるフラッシュメ
モリインタフェース内で作成されるシリアルデータの構
成を示す概念図である。
モリインタフェース内で作成されるシリアルデータの構
成を示す概念図である。
【図１５】従来の半導体記憶装置のフラッシュメモリ部
に設けられた各メモリ素子内のセクタ構成を示す概念図
である。
に設けられた各メモリ素子内のセクタ構成を示す概念図
である。
１００ 半導体ディスク装置 １１０ フラッシュメモリ部 １２０ ディスクコントローラ部 １２１ ホストインタフェース １２２ マイクロＣＰＵインタフェース １２３ データバッファ １２４ データ転送制御部 １２５ フラッシュメモリインタフェース １２６ ＥＣＣ制御部 １２７ データエラー情報管理テーブル １２８ アドレス変換テーブル １３０ マイクロコントローラ部 １３１ マイクロＣＰＵ １３２ プログラムメモリ
Claims (20)
- 【請求項１】 通常セクタ或いは予備セクタとして使用
される複数個のセクタを有するメモリ素子を複数個備え
た記憶部と、外部から入力されたアドレス情報に基づい
て前記メモリ素子に対するデータの書き込み・読み出し
を行う制御部とを具備する半導体記憶装置において、 前記メモリ素子の書き込み・読み出しエラーの発生状況
を記憶するデータエラー情報管理テーブルと、 このデータエラー情報管理テーブルに記憶された前記書
き込み・読み出しエラーの発生状況に基づいて前記メモ
リ素子の劣化を検出する劣化検出部と、 この劣化検出部によって劣化が検出された前記メモリ素
子が使用されないように、前記アドレス情報を変換する
アドレス変換テーブルと、 を備えたことを特徴とする半導体記憶装置。 - 【請求項２】 前記データエラー情報管理テーブルが、
前記書き込み・読み出しエラーの発生状況として、訂正
可能な書き込み・読み出しエラーまたは訂正不可能な書
き込み・読み出しエラーの少なくとも一方を用いた所定
の演算処理の演算結果を記憶することを特徴とする請求
項１に記載の半導体記憶装置。 - 【請求項３】 前記データエラー情報管理テーブルが、
前記書き込み・読み出しエラーの発生状況として、訂正
可能な書き込み・読み出しエラーの発生回数または訂正
不可能な書き込み・読み出しエラーの発生回数の少なく
とも一方を前記セクタごとに記憶することを特徴とする
請求項２に記載の半導体記憶装置。 - 【請求項４】 前記データエラー情報管理テーブルが、
前記書き込み・読み出しエラーの発生状況として、訂正
可能な書き込み・読み出しエラーの発生回数または訂正
不可能な書き込み・読み出しエラーの発生回数の少なく
とも一方と書き込み回数および読み出し回数とを前記セ
クタごとに記憶することを特徴とする請求項２に記載の
半導体記憶装置。 - 【請求項５】 前記データエラー情報管理テーブルが、
前記書き込み・読み出しエラーの発生状況として、所定
回数の書き込み・読み出し動作ごとに発生した訂正可能
な書き込み・読み出しエラーの回数または訂正不可能な
書き込み・読み出しエラーの回数の少なくとも一方を前
記セクタごとに記憶することを特徴とする請求項２に記
載の半導体記憶装置。 - 【請求項６】 前記データエラー情報管理テーブルが、
前記書き込み・読み出しエラーの発生状況として、訂正
可能な書き込み・読み出しエラーが連続して発生した回
数または訂正不可能な書き込み・読み出しエラーが連続
して発生した回数の少なくとも一方を前記セクタごとに
記憶することを特徴とする請求項２に記載の半導体記憶
装置。 - 【請求項７】 前記劣化検出部が、前記発生状況として
の前記演算結果が第１のしきい値を越えた前記セクタを
劣化セクタであると判断し、且つ、この劣化セクタの個
数が第２のしきい値を越えた前記メモリ素子を劣化メモ
リ素子であると判断することを特徴とする請求項２〜６
のいずれかに記載の半導体記憶装置。 - 【請求項８】 前記アドレス変換テーブルが、前記劣化
検出部によって劣化メモリ素子が検出された後のデータ
の書き込み・読み出しにおいてこの劣化メモリ素子が指
定されず且つ劣化が検出されていない前記メモリ素子が
連続したアドレスで指定されるように、前記アドレス情
報を変換することを特徴とする請求項１〜７のいずれか
に記載の半導体記憶装置。 - 【請求項９】 前記アドレス変換テーブルが、前記劣化
検出部によって劣化メモリ素子が検出された後のデータ
の書き込み・読み出しにおいてこの劣化メモリ素子内の
それぞれの前記セクタに代えて他の前記メモリ素子内の
前記予備セクタが使用されるように、前記アドレス情報
を変換することを特徴とする請求項１〜７のいずれかに
記載の半導体記憶装置。 - 【請求項１０】 前記メモリ素子がフラッシュメモリで
あり且つ前記半導体記憶装置が半導体ディスク装置であ
ることを特徴とする請求項１〜９のいずれかに記載の半
導体記憶装置。 - 【請求項１１】 通常セクタ或いは予備セクタとして使
用される複数個のセクタを有するメモリ素子を複数個備
えた記憶部と、外部から入力されたアドレス情報に基づ
いて前記メモリ素子に対するデータの書き込み・読み出
しを行う制御部とを具備する半導体記憶装置の制御方法
において、 前記メモリ素子の書き込み・読み出しエラーの発生状況
をデータエラー情報管理テーブルに記憶する第１のステ
ップと、 この第１のステップで前記データエラー情報管理テーブ
ルに記憶された前記書き込み・読み出しエラーの発生状
況に基づいて、劣化検出部が前記メモリ素子の劣化を検
出する第２のステップと、 この第２のステップで前記劣化検出部が劣化を検出した
前記メモリ素子が使用されないように、アドレス変換テ
ーブルで前記アドレス情報を変換する第３のステップ
と、 を備えたことを特徴とする半導体記憶装置の制御方法。 - 【請求項１２】 前記第１のステップが、訂正可能な書
き込み・読み出しエラーまたは訂正不可能な書き込み・
読み出しエラーの少なくとも一方を用いた所定の演算処
理を行い、このときの演算結果を前記書き込み・読み出
しエラーの発生状況として前記データエラー情報管理テ
ーブルに記憶させるステップであることを特徴とする請
求項１１に記載の半導体記憶装置の制御方法。 - 【請求項１３】 前記第１のステップが、訂正可能な書
き込み・読み出しエラーの発生回数または訂正不可能な
書き込み・読み出しエラーの発生回数の少なくとも一方
を前記セクタごとに演算し、このときの演算結果を前記
書き込み・読み出しエラーの発生状況として前記データ
エラー情報管理テーブルに記憶させるステップであるこ
とを特徴とする請求項１２に記載の半導体記憶装置の制
御方法。 - 【請求項１４】 前記第１のステップが、訂正可能な書
き込み・読み出しエラーの発生回数または訂正不可能な
書き込み・読み出しエラーの発生回数の少なくとも一方
と書き込み回数および読み出し回数とを前記セクタごと
に演算し、このときの演算結果を前記書き込み・読み出
しエラーの発生状況として前記データエラー情報管理テ
ーブルに記憶させるステップであることを特徴とする請
求項１２記載の半導体記憶装置の制御方法。 - 【請求項１５】 前記第１のステップが、所定回数の書
き込み・読み出し動作ごとに発生した訂正可能な書き込
み・読み出しエラーの回数または訂正不可能な書き込み
・読み出しエラーの回数の少なくとも一方を前記セクタ
ごとに演算し、このときの演算結果を前記書き込み・読
み出しエラーの発生状況として前記データエラー情報管
理テーブルに記憶させるステップであることを特徴とす
る請求項１２に記載の半導体記憶装置の制御方法。 - 【請求項１６】 前記第１のステップが、訂正可能な書
き込み・読み出しエラーが連続して発生した回数または
訂正不可能な書き込み・読み出しエラーが連続して発生
した回数の少なくとも一方を前記セクタごとに演算し、
このときの演算結果を前記書き込み・読み出しエラーの
発生状況として前記データエラー情報管理テーブルに記
憶させるステップであることを特徴とする請求項１２に
記載の半導体記憶装置の制御方法。 - 【請求項１７】 前記第２のステップが、前記劣化検出
部により、前記発生状況としての前記演算結果が第１の
しきい値を越えた前記セクタを劣化セクタであると判断
し、且つ、劣化セクタの個数が第２のしきい値を越えた
前記メモリ素子を劣化メモリ素子であると判断するステ
ップであることを特徴とする請求項１２〜１６のいずれ
かに記載の半導体記憶装置の制御方法。 - 【請求項１８】 前記第３のステップが、前記劣化検出
部によって劣化メモリ素子が検出されたとき後のデータ
の書き込み・読み出しにおいてこの劣化メモリ素子が指
定されず且つ劣化が検出されていない前記メモリ素子が
連続したアドレスで指定されるように、前記アドレス変
換テーブルで前記アドレス情報を変換するステップであ
ることを特徴とする請求項１１〜１７のいずれかに記載
の半導体記憶装置の制御方法。 - 【請求項１９】 前記第３のステップが、前記劣化検出
部によって劣化メモリ素子が検出された後のデータの書
き込み・読み出しにおいてこの劣化メモリ素子内のそれ
ぞれの前記セクタに代えて他の前記メモリ素子内の前記
予備セクタが使用されるように、前記アドレス変換テー
ブルで前記アドレス情報を変換するステップであること
を特徴とする請求項１１〜１７のいずれかに記載の半導
体記憶装置の制御方法。 - 【請求項２０】 前記メモリ素子がフラッシュメモリで
あり且つ前記半導体記憶装置が半導体ディスク装置であ
ることを特徴とする請求項１１〜１９のいずれかに記載
の半導体記憶装置の制御方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21172697A JP3565687B2 (ja) | 1997-08-06 | 1997-08-06 | 半導体記憶装置およびその制御方法 |
| US09/028,130 US6119245A (en) | 1997-08-06 | 1998-02-23 | Semiconductor storage device and method of controlling it |
| KR1019980029947A KR19990023238A (ko) | 1997-08-06 | 1998-07-24 | 반도체 기억장치 및 그 제어방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21172697A JP3565687B2 (ja) | 1997-08-06 | 1997-08-06 | 半導体記憶装置およびその制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1153266A true JPH1153266A (ja) | 1999-02-26 |
| JP3565687B2 JP3565687B2 (ja) | 2004-09-15 |
Family
ID=16610593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21172697A Expired - Fee Related JP3565687B2 (ja) | 1997-08-06 | 1997-08-06 | 半導体記憶装置およびその制御方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6119245A (ja) |
| JP (1) | JP3565687B2 (ja) |
| KR (1) | KR19990023238A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001022232A1 (fr) * | 1999-09-17 | 2001-03-29 | Hitachi, Ltd. | Memoire dans laquelle le nombre de corrections d'erreurs est enregistre |
| WO2007010829A1 (ja) * | 2005-07-15 | 2007-01-25 | Matsushita Electric Industrial Co., Ltd. | 不揮発性記憶装置、メモリコントローラ及び不良領域検出方法 |
| JP2008152609A (ja) * | 2006-12-19 | 2008-07-03 | Yazaki Corp | 記憶媒体故障検出システムおよび車両運行情報解析システム |
| JP2008198020A (ja) * | 2007-02-14 | 2008-08-28 | Toshiba Corp | 半導体メモリ情報蓄積装置とその不良部位対処方法 |
| JP2008262614A (ja) * | 2007-04-10 | 2008-10-30 | Mega Chips Corp | 不揮発性半導体記憶装置 |
| JP2010533929A (ja) * | 2007-07-19 | 2010-10-28 | マイクロン テクノロジー， インク． | 疲労状態に基づく不揮発性メモリセルのリフレッシュ |
| JP2011108267A (ja) * | 2006-01-18 | 2011-06-02 | Apple Inc | 欠陥フラッシュメモリダイの動作不能化 |
| US8804435B2 (en) | 2011-12-09 | 2014-08-12 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor storage device |
| CN108958209A (zh) * | 2017-05-22 | 2018-12-07 | 瑞萨电子株式会社 | 半导体器件和控制半导体器件的方法 |
Families Citing this family (120)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3782840B2 (ja) * | 1995-07-14 | 2006-06-07 | 株式会社ルネサステクノロジ | 外部記憶装置およびそのメモリアクセス制御方法 |
| WO1997032253A1 (en) * | 1996-02-29 | 1997-09-04 | Hitachi, Ltd. | Semiconductor memory device having faulty cells |
| JP3233079B2 (ja) * | 1997-09-30 | 2001-11-26 | ソニー株式会社 | データ処理システム及びデータ処理方法 |
| US6446223B1 (en) * | 1998-09-09 | 2002-09-03 | Hitachi, Ltd. | Storage system and method for controlling the same |
| US7243185B2 (en) * | 2004-04-05 | 2007-07-10 | Super Talent Electronics, Inc. | Flash memory system with a high-speed flash controller |
| US20080195798A1 (en) * | 2000-01-06 | 2008-08-14 | Super Talent Electronics, Inc. | Non-Volatile Memory Based Computer Systems and Methods Thereof |
| JP4031190B2 (ja) * | 2000-09-29 | 2008-01-09 | 株式会社東芝 | メモリカード、不揮発性メモリ、不揮発性メモリのデータ書き込み方法及びデータ書き込み装置 |
| US6418068B1 (en) * | 2001-01-19 | 2002-07-09 | Hewlett-Packard Co. | Self-healing memory |
| JP4818812B2 (ja) * | 2006-05-31 | 2011-11-16 | 株式会社日立製作所 | フラッシュメモリストレージシステム |
| US20030056141A1 (en) * | 2001-09-18 | 2003-03-20 | Lai Chen Nan | Control method used in and-gate type system to increase efficiency and lengthen lifetime of use |
| US6643195B2 (en) | 2002-01-11 | 2003-11-04 | Hewlett-Packard Development Company, Lp. | Self-healing MRAM |
| JP4012420B2 (ja) * | 2002-03-12 | 2007-11-21 | 株式会社日立製作所 | 磁気ディスク装置及びディスク制御装置 |
| US20050120265A1 (en) * | 2003-12-02 | 2005-06-02 | Pline Steven L. | Data storage system with error correction code and replaceable defective memory |
| US7152138B2 (en) * | 2004-01-30 | 2006-12-19 | Hewlett-Packard Development Company, L.P. | System on a chip having a non-volatile imperfect memory |
| US20110029723A1 (en) * | 2004-08-06 | 2011-02-03 | Super Talent Electronics, Inc. | Non-Volatile Memory Based Computer Systems |
| US7149119B2 (en) * | 2004-09-30 | 2006-12-12 | Matrix Semiconductor, Inc. | System and method of controlling a three-dimensional memory |
| US7519852B2 (en) * | 2005-05-12 | 2009-04-14 | International Business Machines Corporation | Apparatus, system, and method for redirecting an instruction pointer to recovery software instructions |
| JP4991131B2 (ja) * | 2005-08-12 | 2012-08-01 | 株式会社東芝 | 半導体記憶装置 |
| DE102005040916A1 (de) * | 2005-08-30 | 2007-03-08 | Robert Bosch Gmbh | Speicheranordnung und Betriebsverfahren dafür |
| DE102005045400A1 (de) * | 2005-09-23 | 2007-03-29 | Robert Bosch Gmbh | Datenverarbeitungssystem und Betriebsverfahren dafür |
| US8291295B2 (en) | 2005-09-26 | 2012-10-16 | Sandisk Il Ltd. | NAND flash memory controller exporting a NAND interface |
| US7631245B2 (en) | 2005-09-26 | 2009-12-08 | Sandisk Il Ltd. | NAND flash memory controller exporting a NAND interface |
| KR100780622B1 (ko) * | 2005-09-29 | 2007-11-29 | 주식회사 하이닉스반도체 | 반도체메모리소자의 데이터 입력장치 |
| US7450466B2 (en) | 2005-09-29 | 2008-11-11 | Hynix Semiconductor Inc. | Data input device of semiconductor memory device |
| US7587655B2 (en) * | 2005-10-26 | 2009-09-08 | Infineon Technologies Ag | Method of transferring signals between a memory device and a memory controller |
| FR2894709A1 (fr) * | 2005-12-13 | 2007-06-15 | Gemplus Sa | "detecteur de destruction anormale de secteur memoire" |
| US7512847B2 (en) * | 2006-02-10 | 2009-03-31 | Sandisk Il Ltd. | Method for estimating and reporting the life expectancy of flash-disk memory |
| JP4842719B2 (ja) * | 2006-06-28 | 2011-12-21 | 株式会社日立製作所 | ストレージシステム及びそのデータ保護方法 |
| JP4487978B2 (ja) * | 2006-06-28 | 2010-06-23 | セイコーエプソン株式会社 | 半導体記憶装置管理システム、プログラム、半導体記憶装置の管理方法 |
| US20080046630A1 (en) * | 2006-08-21 | 2008-02-21 | Sandisk Il Ltd. | NAND flash memory controller exporting a logical sector-based interface |
| US20080046641A1 (en) * | 2006-08-21 | 2008-02-21 | Sandisk Il Ltd. | NAND flash memory controller exporting a logical sector-based interface |
| KR100802059B1 (ko) * | 2006-09-06 | 2008-02-12 | 삼성전자주식회사 | 읽기 디스터브로 인한 배드 블록의 생성을 억제할 수 있는메모리 시스템 및 그것의 동작 방법 |
| US7836380B2 (en) * | 2006-10-31 | 2010-11-16 | Intel Corporation | Destination indication to aid in posted write buffer loading |
| US7802114B2 (en) * | 2007-03-16 | 2010-09-21 | Spansion Llc | State change sensing |
| US7958301B2 (en) * | 2007-04-10 | 2011-06-07 | Marvell World Trade Ltd. | Memory controller and method for memory pages with dynamically configurable bits per cell |
| JP2008310896A (ja) | 2007-06-15 | 2008-12-25 | Spansion Llc | 不揮発性記憶装置、不揮発性記憶システムおよび不揮発性記憶装置の制御方法 |
| US8365040B2 (en) | 2007-09-20 | 2013-01-29 | Densbits Technologies Ltd. | Systems and methods for handling immediate data errors in flash memory |
| WO2009037697A2 (en) | 2007-09-20 | 2009-03-26 | Densbits Technologies Ltd. | Improved systems and methods for determining logical values of coupled flash memory cells |
| US8694715B2 (en) | 2007-10-22 | 2014-04-08 | Densbits Technologies Ltd. | Methods for adaptively programming flash memory devices and flash memory systems incorporating same |
| US8443242B2 (en) * | 2007-10-25 | 2013-05-14 | Densbits Technologies Ltd. | Systems and methods for multiple coding rates in flash devices |
| US8607128B2 (en) | 2007-12-05 | 2013-12-10 | Densbits Technologies Ltd. | Low power chien-search based BCH/RS decoding system for flash memory, mobile communications devices and other applications |
| WO2009072104A2 (en) | 2007-12-05 | 2009-06-11 | Densbits Technologies Ltd. | Flash memory device with physical cell value deterioration accommodation and methods useful in conjunction therewith |
| US8335977B2 (en) | 2007-12-05 | 2012-12-18 | Densbits Technologies Ltd. | Flash memory apparatus and methods using a plurality of decoding stages including optional use of concatenated BCH codes and/or designation of “first below” cells |
| US8359516B2 (en) | 2007-12-12 | 2013-01-22 | Densbits Technologies Ltd. | Systems and methods for error correction and decoding on multi-level physical media |
| US8276051B2 (en) * | 2007-12-12 | 2012-09-25 | Densbits Technologies Ltd. | Chien-search system employing a clock-gating scheme to save power for error correction decoder and other applications |
| WO2009078006A2 (en) | 2007-12-18 | 2009-06-25 | Densbits Technologies Ltd. | Apparatus for coding at a plurality of rates in multi-level flash memory systems, and methods useful in conjunction therewith |
| WO2009118720A2 (en) | 2008-03-25 | 2009-10-01 | Densbits Technologies Ltd. | Apparatus and methods for hardware-efficient unbiased rounding |
| US8310229B2 (en) * | 2008-03-26 | 2012-11-13 | Olympus Ndt | Intelligent eddy current array probe with embedded firing sequence memory |
| JP5218228B2 (ja) * | 2008-04-23 | 2013-06-26 | 新東工業株式会社 | 搬送装置及びブラスト加工装置 |
| US8031521B1 (en) * | 2008-05-20 | 2011-10-04 | Marvell International Ltd. | Reprogramming non-volatile memory devices for read disturbance mitigation |
| US8010738B1 (en) * | 2008-06-27 | 2011-08-30 | Emc Corporation | Techniques for obtaining a specified lifetime for a data storage device |
| US8332725B2 (en) | 2008-08-20 | 2012-12-11 | Densbits Technologies Ltd. | Reprogramming non volatile memory portions |
| US8316201B2 (en) * | 2008-12-18 | 2012-11-20 | Sandisk Il Ltd. | Methods for executing a command to write data from a source location to a destination location in a memory device |
| US8458574B2 (en) | 2009-04-06 | 2013-06-04 | Densbits Technologies Ltd. | Compact chien-search based decoding apparatus and method |
| US8819385B2 (en) | 2009-04-06 | 2014-08-26 | Densbits Technologies Ltd. | Device and method for managing a flash memory |
| US8566510B2 (en) | 2009-05-12 | 2013-10-22 | Densbits Technologies Ltd. | Systems and method for flash memory management |
| US8305812B2 (en) | 2009-08-26 | 2012-11-06 | Densbits Technologies Ltd. | Flash memory module and method for programming a page of flash memory cells |
| US9330767B1 (en) | 2009-08-26 | 2016-05-03 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Flash memory module and method for programming a page of flash memory cells |
| US8995197B1 (en) | 2009-08-26 | 2015-03-31 | Densbits Technologies Ltd. | System and methods for dynamic erase and program control for flash memory device memories |
| US8868821B2 (en) | 2009-08-26 | 2014-10-21 | Densbits Technologies Ltd. | Systems and methods for pre-equalization and code design for a flash memory |
| US8730729B2 (en) | 2009-10-15 | 2014-05-20 | Densbits Technologies Ltd. | Systems and methods for averaging error rates in non-volatile devices and storage systems |
| US8724387B2 (en) | 2009-10-22 | 2014-05-13 | Densbits Technologies Ltd. | Method, system, and computer readable medium for reading and programming flash memory cells using multiple bias voltages |
| US8626988B2 (en) | 2009-11-19 | 2014-01-07 | Densbits Technologies Ltd. | System and method for uncoded bit error rate equalization via interleaving |
| US9037777B2 (en) | 2009-12-22 | 2015-05-19 | Densbits Technologies Ltd. | Device, system, and method for reducing program/read disturb in flash arrays |
| US8607124B2 (en) | 2009-12-24 | 2013-12-10 | Densbits Technologies Ltd. | System and method for setting a flash memory cell read threshold |
| US8443263B2 (en) | 2009-12-30 | 2013-05-14 | Sandisk Technologies Inc. | Method and controller for performing a copy-back operation |
| US8595411B2 (en) | 2009-12-30 | 2013-11-26 | Sandisk Technologies Inc. | Method and controller for performing a sequence of commands |
| KR101648531B1 (ko) * | 2010-02-12 | 2016-08-17 | 삼성전자주식회사 | 불휘발성 메모리 시스템과 이의 동작 방법 |
| US8700970B2 (en) | 2010-02-28 | 2014-04-15 | Densbits Technologies Ltd. | System and method for multi-dimensional decoding |
| US8527840B2 (en) | 2010-04-06 | 2013-09-03 | Densbits Technologies Ltd. | System and method for restoring damaged data programmed on a flash device |
| US9104610B2 (en) | 2010-04-06 | 2015-08-11 | Densbits Technologies Ltd. | Method, system and medium for analog encryption in a flash memory |
| US8745317B2 (en) | 2010-04-07 | 2014-06-03 | Densbits Technologies Ltd. | System and method for storing information in a multi-level cell memory |
| US9021177B2 (en) | 2010-04-29 | 2015-04-28 | Densbits Technologies Ltd. | System and method for allocating and using spare blocks in a flash memory |
| US8621321B2 (en) | 2010-07-01 | 2013-12-31 | Densbits Technologies Ltd. | System and method for multi-dimensional encoding and decoding |
| US8539311B2 (en) | 2010-07-01 | 2013-09-17 | Densbits Technologies Ltd. | System and method for data recovery in multi-level cell memories |
| US8467249B2 (en) | 2010-07-06 | 2013-06-18 | Densbits Technologies Ltd. | Systems and methods for storing, retrieving, and adjusting read thresholds in flash memory storage system |
| US8964464B2 (en) | 2010-08-24 | 2015-02-24 | Densbits Technologies Ltd. | System and method for accelerated sampling |
| US8508995B2 (en) | 2010-09-15 | 2013-08-13 | Densbits Technologies Ltd. | System and method for adjusting read voltage thresholds in memories |
| US9063878B2 (en) | 2010-11-03 | 2015-06-23 | Densbits Technologies Ltd. | Method, system and computer readable medium for copy back |
| US8850100B2 (en) | 2010-12-07 | 2014-09-30 | Densbits Technologies Ltd. | Interleaving codeword portions between multiple planes and/or dies of a flash memory device |
| US10079068B2 (en) | 2011-02-23 | 2018-09-18 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Devices and method for wear estimation based memory management |
| US8693258B2 (en) | 2011-03-17 | 2014-04-08 | Densbits Technologies Ltd. | Obtaining soft information using a hard interface |
| US8990665B1 (en) | 2011-04-06 | 2015-03-24 | Densbits Technologies Ltd. | System, method and computer program product for joint search of a read threshold and soft decoding |
| US8996790B1 (en) | 2011-05-12 | 2015-03-31 | Densbits Technologies Ltd. | System and method for flash memory management |
| US9396106B2 (en) | 2011-05-12 | 2016-07-19 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Advanced management of a non-volatile memory |
| US9501392B1 (en) | 2011-05-12 | 2016-11-22 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Management of a non-volatile memory module |
| US9110785B1 (en) | 2011-05-12 | 2015-08-18 | Densbits Technologies Ltd. | Ordered merge of data sectors that belong to memory space portions |
| US9195592B1 (en) | 2011-05-12 | 2015-11-24 | Densbits Technologies Ltd. | Advanced management of a non-volatile memory |
| US9372792B1 (en) | 2011-05-12 | 2016-06-21 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Advanced management of a non-volatile memory |
| US8667211B2 (en) | 2011-06-01 | 2014-03-04 | Densbits Technologies Ltd. | System and method for managing a non-volatile memory |
| US8588003B1 (en) | 2011-08-01 | 2013-11-19 | Densbits Technologies Ltd. | System, method and computer program product for programming and for recovering from a power failure |
| US8553468B2 (en) | 2011-09-21 | 2013-10-08 | Densbits Technologies Ltd. | System and method for managing erase operations in a non-volatile memory |
| US8996788B2 (en) | 2012-02-09 | 2015-03-31 | Densbits Technologies Ltd. | Configurable flash interface |
| US8947941B2 (en) | 2012-02-09 | 2015-02-03 | Densbits Technologies Ltd. | State responsive operations relating to flash memory cells |
| US8996793B1 (en) | 2012-04-24 | 2015-03-31 | Densbits Technologies Ltd. | System, method and computer readable medium for generating soft information |
| US8838937B1 (en) | 2012-05-23 | 2014-09-16 | Densbits Technologies Ltd. | Methods, systems and computer readable medium for writing and reading data |
| US8879325B1 (en) | 2012-05-30 | 2014-11-04 | Densbits Technologies Ltd. | System, method and computer program product for processing read threshold information and for reading a flash memory module |
| US9921954B1 (en) | 2012-08-27 | 2018-03-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Method and system for split flash memory management between host and storage controller |
| US9368225B1 (en) | 2012-11-21 | 2016-06-14 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Determining read thresholds based upon read error direction statistics |
| US9069659B1 (en) | 2013-01-03 | 2015-06-30 | Densbits Technologies Ltd. | Read threshold determination using reference read threshold |
| JP6005566B2 (ja) | 2013-03-18 | 2016-10-12 | 株式会社東芝 | 情報処理システム、制御プログラムおよび情報処理装置 |
| US9136876B1 (en) | 2013-06-13 | 2015-09-15 | Densbits Technologies Ltd. | Size limited multi-dimensional decoding |
| US9413491B1 (en) | 2013-10-08 | 2016-08-09 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System and method for multiple dimension decoding and encoding a message |
| US9397706B1 (en) | 2013-10-09 | 2016-07-19 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System and method for irregular multiple dimension decoding and encoding |
| US9786388B1 (en) | 2013-10-09 | 2017-10-10 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Detecting and managing bad columns |
| US9348694B1 (en) | 2013-10-09 | 2016-05-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Detecting and managing bad columns |
| US9372750B2 (en) * | 2013-11-01 | 2016-06-21 | Qualcomm Incorporated | Method and apparatus for non-volatile RAM error re-mapping |
| US9378081B2 (en) | 2014-01-02 | 2016-06-28 | Qualcomm Incorporated | Bit remapping system |
| US9536612B1 (en) | 2014-01-23 | 2017-01-03 | Avago Technologies General Ip (Singapore) Pte. Ltd | Digital signaling processing for three dimensional flash memory arrays |
| US10120792B1 (en) | 2014-01-29 | 2018-11-06 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Programming an embedded flash storage device |
| US9542262B1 (en) | 2014-05-29 | 2017-01-10 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Error correction |
| US9892033B1 (en) | 2014-06-24 | 2018-02-13 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Management of memory units |
| US9972393B1 (en) | 2014-07-03 | 2018-05-15 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Accelerating programming of a flash memory module |
| US9584159B1 (en) | 2014-07-03 | 2017-02-28 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Interleaved encoding |
| US9449702B1 (en) | 2014-07-08 | 2016-09-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Power management |
| US9524211B1 (en) | 2014-11-18 | 2016-12-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Codeword management |
| US10305515B1 (en) | 2015-02-02 | 2019-05-28 | Avago Technologies International Sales Pte. Limited | System and method for encoding using multiple linear feedback shift registers |
| US10628255B1 (en) | 2015-06-11 | 2020-04-21 | Avago Technologies International Sales Pte. Limited | Multi-dimensional decoding |
| US9851921B1 (en) | 2015-07-05 | 2017-12-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Flash memory chip processing |
| US9954558B1 (en) | 2016-03-03 | 2018-04-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Fast decoding of data stored in a flash memory |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69033262T2 (de) * | 1989-04-13 | 2000-02-24 | Sandisk Corp | EEPROM-Karte mit Austauch von fehlerhaften Speicherzellen und Zwischenspeicher |
| US5867642A (en) * | 1995-08-10 | 1999-02-02 | Dell Usa, L.P. | System and method to coherently and dynamically remap an at-risk memory area by simultaneously writing two memory areas |
| WO1997032253A1 (en) * | 1996-02-29 | 1997-09-04 | Hitachi, Ltd. | Semiconductor memory device having faulty cells |
-
1997
- 1997-08-06 JP JP21172697A patent/JP3565687B2/ja not_active Expired - Fee Related
-
1998
- 1998-02-23 US US09/028,130 patent/US6119245A/en not_active Expired - Lifetime
- 1998-07-24 KR KR1019980029947A patent/KR19990023238A/ko active Search and Examination
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001022232A1 (fr) * | 1999-09-17 | 2001-03-29 | Hitachi, Ltd. | Memoire dans laquelle le nombre de corrections d'erreurs est enregistre |
| US9092361B2 (en) | 2005-07-15 | 2015-07-28 | Panasonic Intellectual Property Management Co., Ltd. | Nonvolatile storage device, memory controller, and defective region detection method |
| WO2007010829A1 (ja) * | 2005-07-15 | 2007-01-25 | Matsushita Electric Industrial Co., Ltd. | 不揮発性記憶装置、メモリコントローラ及び不良領域検出方法 |
| JP4950886B2 (ja) * | 2005-07-15 | 2012-06-13 | パナソニック株式会社 | 不揮発性記憶装置、メモリコントローラ及び不良領域検出方法 |
| JP2011108267A (ja) * | 2006-01-18 | 2011-06-02 | Apple Inc | 欠陥フラッシュメモリダイの動作不能化 |
| JP2008152609A (ja) * | 2006-12-19 | 2008-07-03 | Yazaki Corp | 記憶媒体故障検出システムおよび車両運行情報解析システム |
| JP2008198020A (ja) * | 2007-02-14 | 2008-08-28 | Toshiba Corp | 半導体メモリ情報蓄積装置とその不良部位対処方法 |
| JP2008262614A (ja) * | 2007-04-10 | 2008-10-30 | Mega Chips Corp | 不揮発性半導体記憶装置 |
| JP2010533929A (ja) * | 2007-07-19 | 2010-10-28 | マイクロン テクノロジー， インク． | 疲労状態に基づく不揮発性メモリセルのリフレッシュ |
| US8804435B2 (en) | 2011-12-09 | 2014-08-12 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor storage device |
| US9466370B2 (en) | 2011-12-09 | 2016-10-11 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor storage device |
| US9666299B2 (en) | 2011-12-09 | 2017-05-30 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor storage device |
| US9953716B2 (en) | 2011-12-09 | 2018-04-24 | Toshiba Memory Corporation | Non-volatile semiconductor storage device |
| US10269436B2 (en) | 2011-12-09 | 2019-04-23 | Toshiba Memory Corporation | Non-volatile semiconductor storage device |
| US10762969B2 (en) | 2011-12-09 | 2020-09-01 | Toshiba Memory Corporation | Non-volatile semiconductor storage device |
| US11069414B2 (en) | 2011-12-09 | 2021-07-20 | Toshiba Memory Corporation | Non-volatile semiconductor storage device |
| US11631468B2 (en) | 2011-12-09 | 2023-04-18 | Kioxia Corporation | Non-volatile semiconductor storage device |
| CN108958209A (zh) * | 2017-05-22 | 2018-12-07 | 瑞萨电子株式会社 | 半导体器件和控制半导体器件的方法 |
| CN108958209B (zh) * | 2017-05-22 | 2023-06-06 | 瑞萨电子株式会社 | 半导体器件和控制半导体器件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990023238A (ko) | 1999-03-25 |
| US6119245A (en) | 2000-09-12 |
| JP3565687B2 (ja) | 2004-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1153266A (ja) | 半導体記憶装置およびその制御方法 | |
| US7672162B2 (en) | Non-volatile memory device, memory system, and LSB read method | |
| TWI579696B (zh) | 資料重建方法與系統及其記憶體控制電路單元 | |
| TWI436211B (zh) | 區塊管理方法、記憶體控制器與記憶體儲存裝置 | |
| JP2012063882A (ja) | 記憶装置、電子機器及び誤りデータの訂正方法 | |
| US8117524B2 (en) | Data recovery circuit | |
| US10782920B2 (en) | Data access method, memory storage apparatus and memory control circuit unit | |
| TW201810025A (zh) | 解碼方法、記憶體儲存裝置及記憶體控制電路單元 | |
| TWI611410B (zh) | 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置 | |
| TWI725416B (zh) | 資料寫入方法、記憶體控制電路單元以及記憶體儲存裝置 | |
| TW201131572A (en) | Solid state storage system for controlling reserved area and method of controlling the same | |
| US20190317673A1 (en) | Wear leveling method, memory control circuit unit and memory storage apparatus | |
| US8738989B2 (en) | Method and apparatus for detecting free page and a method and apparatus for decoding error correction code using the method and apparatus for detecting free page | |
| TWI509615B (zh) | 資料儲存方法、記憶體控制器與記憶體儲存裝置 | |
| TWI796882B (zh) | 讀取干擾檢查方法、記憶體儲存裝置及記憶體控制電路單元 | |
| US11023165B2 (en) | Memory control circuit unit, storage device and method including selectively performing or ignoring commands in a command queue after a power glitch | |
| TW201820114A (zh) | 資料寫入方法以及儲存控制器 | |
| CN113138720B (zh) | 数据存储方法、存储器控制电路单元以及存储器存储装置 | |
| US8614926B2 (en) | Memory apparatus and associated method | |
| JP4572859B2 (ja) | キャッシュメモリ制御装置、方法及びプログラム並びにディスクアレイ装置 | |
| JP4287631B2 (ja) | 記憶装置 | |
| JP4655034B2 (ja) | メモリコントローラ及びフラッシュメモリシステム並びにフラッシュメモリの制御方法 | |
| TWI482014B (zh) | 具有動態錯誤偵測及更正的記憶體 | |
| CN114327265B (zh) | 读取干扰检查方法、存储器存储装置及控制电路单元 | |
| CN111858389B (zh) | 数据写入方法、存储器控制电路单元以及存储器存储装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040427 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040517 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040520 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040608 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040608 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |