CN108958209B - 半导体器件和控制半导体器件的方法 - Google Patents

半导体器件和控制半导体器件的方法 Download PDF

Info

Publication number
CN108958209B
CN108958209B CN201810418546.7A CN201810418546A CN108958209B CN 108958209 B CN108958209 B CN 108958209B CN 201810418546 A CN201810418546 A CN 201810418546A CN 108958209 B CN108958209 B CN 108958209B
Authority
CN
China
Prior art keywords
module
semiconductor device
score
modules
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810418546.7A
Other languages
English (en)
Other versions
CN108958209A (zh
Inventor
作村浩太郎
堀越康敬
橘浩司
加岛启太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN108958209A publication Critical patent/CN108958209A/zh
Application granted granted Critical
Publication of CN108958209B publication Critical patent/CN108958209B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00—Testing or monitoring of control systems or parts thereof
    • G05B23/02—Electric testing or monitoring
    • G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0208—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterized by the configuration of the monitoring system
    • G05B23/0213—Modular or universal configuration of the monitoring system, e.g. monitoring system having modules that may be combined to build monitoring program; monitoring system that can be applied to legacy systems; adaptable monitoring system; using different communication protocols
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/24—Pc safety
    • G05B2219/24065—Real time diagnostics
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及半导体器件和控制半导体器件的方法。在抑制电路尺寸增大同时，防止由电流急剧波动而引起的故障。一种半导体器件包括多个模块。该半导体器件包括：表格，其存储每个模块中的多个操作频率和基于操作频率确定的多个分数，使得每个模块的操作频率和分数彼此关联；分数指定单元，其获取模块的时钟操作频率，并参照表格，基于时钟操作频率来指定分数；和输出单元，如果指定的分数超过预定阈值，则其输出在不同的时间激活模块的指令。

Description

半导体器件和控制半导体器件的方法
相关申请的交叉参考
2017年5月22日提交的日本专利申请No.2017-100756的公开——包括说明书、附图和摘要，通过引用的方式将其全部并入本文。
技术领域
本发明涉及一种半导体器件和控制半导体器件的方法，并且涉及例如包括多个模块的半导体器件和控制半导体器件的方法。
背景技术
众所周知，当电源开关在内部电路中接通时，同时会产生电流，从而导致半导体IC故障。日本未经审查的专利申请公开No.2008-218722公开一种在半导体IC中的冲击电流监测电路的技术。
发明内容
在该技术中，为了防止微控制单元(MCU)中Vdd的瞬间下降或上升，可以为电源单元的容量提供裕度(margin)或者可以增加MCU内部容量。然而，所有这些措施都导致了芯片规模的扩大。在日本未经审查的专利申请公开No.2008-218722中，不能解决这些问题。
通过对本发明书和附图的描述，其他问题和新的特征将变得清楚。
根据实施例，一种半导体器件包括：表格，其存储多个模块中的多个操作频率和基于操作频率确定的多个分数，使得每个模块的操作频率和分数彼此关联；分数指定单元，其获取模块的时钟操作频率，并且参照表格，基于时钟操作频率来指定分数；和输出单元，如果指定的分数超过预定阈值，则其输出在不同的时间激活模块的指令。
根据本实施例，可以在抑制电路尺寸增大的同时，防止由电流剧烈波动而引起的故障。
附图说明
图1是示出根据第一实施例的MCU的配置的方框图；
图2是示出根据第一实施例的操作电流指示电路的配置的方框图；
图3是示出根据第一实施例的电流消耗表格的实例；
图4是示出根据第一实施例的延迟调整单元的配置的方框图；
图5是示出根据第一实施例的模块停止控制的时序图；
图6是示出根据第一实施例的模块停止控制的时序图；
图7是示出根据相关技术的MCU的配置实例的方框图；
图8是示出具有根据相关技术的模块停止功能的MCU的配置的方框图；和
图9是对根据相关技术的模块停止控制的问题的说明图。
具体实施方式
下面将参考附图具体描述根据解决问题的方法的具体实施例。在附图中，相同的元件用相同的符号表示，并且为了使描述清楚将可选择地省略其重复说明。
为了便于说明，实施例将被可选择地描述为多个部分或实施例。各个部分或实施例是彼此相关的，除非另有规定。例如，一个部分或实施例是对另一个部分或实施例的部分或全部的修改、应用、详细说明和补充说明。在下面的实施例中，元件的数字(包括数字、数值、数量和范围)不限于特定数字，除非另有规定或理论上明确限制于特定数字。因此，元件的数字可以大于或小于特定数字。
此外，以下实施例中的构成元件(包括操作步骤)并不总是必不可少的，除非另有规定或理论上明确要求。类似地，以下实施例中的构成元件的形状和位置关系基本上包括与构成元件相近或相似的形状，除非另有规定或理论上明确不包括。这也适用于数字等(包括数字、数值、数量和范围)。
下面将描述制造以下实施例的过程。首先，在MCU中，内部电源在安装模块的同时操作期间响应于电流的剧烈波动而供应不足。因此，会立即发生Vdd的电压下降或上升。这将导致触发器的建立或保持错误并导致故障。
图7是示出根据相关技术的用于吸收电源波动的MCU 900的配置实例的方框图。MCU 900包括电源单元910和内部模块920。作为MCU900的Vdd的电压下降或上升的解决方案，采用了以下两种措施：第一种措施是为电源单元910的容量提供裕度。具体来说，增加了电源单元910的内部调节器911、912、913和914的数量。第二种措施是在Vdd供电线路上增加MCU内部容量930以吸收Vdd电源波动。
然而，这些措施导致了芯片规模的扩大，降低了MCU开发中的成本竞争力。为此，需要通过控制例如在MCU内部模块中的同时操作来减少Vdd的电压下降或上升。
在日本未经审查的专利申请公开No.2008-218722的冲击电流监测电路中，环形振荡器根据通过被监测的电路块的冲击电流来振荡，然后由计数器测量环形振荡器的振荡频率。在只读存储器中形成其中计数和电源电压电平之间关系被预先确定的所公开的转换表格。
此外，最近开发的MCU具有模块停止功能，其可以通过用户程序指定安装在MCU中的启动模块的顺序或定时。图8是示出具有根据相关技术的模块停止功能的MCU 9000的配置的方框图。MCU 9000包括中央处理单元(CPU)1、随机存取存储器(RAM)11、只读存储器(ROM)12、MSTPCR寄存器3和模块IP_A、IP_B、IP_C和IP_D。
CPU 1和RAM 11经由命令总线21、操作总线22和存储总线23彼此耦合。CPU 1和ROM12经由命令总线21、操作总线22和存储总线24彼此耦合。CPU 1、MSTPCR寄存器3和模块IP_A等经由命令总线21、操作总线22、内部主总线25和内部外围总线26彼此耦合。
MSTPCR寄存器3包括MSTPCR位3A、3B、3C和3D。MSTPCR位3A至3D分别耦合到模块IP_A至IP_D，并保留指示是否启动各个模块的1比特信息。
CPU 1通过执行用户程序向每个MSTPCR位3A至3D发出写入命令。因此，写入命令所指定的值被写入到每个MSTPCR位3A至3D中。此外，CPU 1通过执行用户程序向每个MSTPCR位3A至3D发出读取命令。因此，读取MSTPCR位3A至3D的值。
响应于在各个MSTPCR位3A至3D中写入的值，激活模块IP_A至IP_D。图9是对根据相关技术的模块停止控制的问题的说明图。
例如，首先，响应于根据用户程序在MSTPCR位3A中的激活设置，将模块IP_A激活到操作状态。随后，根据用户程序在MSTPCR位3B至3D中同时进行激活设置。因此，将模块IP_B至IP_D同时激活到操作状态。此时，模块IP_B至IP_D的激活会迅速增加电流。这将导致在MCU 9000中触发器的建立设置或保持错误，并导致故障。
为了防止故障发生，可以在用户程序中精细调整和指定激活模块的定时，这可能会相当复杂，因为模块的数量很大。因此，模块实际上可以以集中方式被激活(即，模块同时被激活)，从而导致响应于冲击电流的电压下降/上升。
下面将描述解决该问题的实施例。
<第一实施例>
图1是示出根据第一实施例的MCU 1000的配置的方框图。MCU 1000包括CPU 1、MSTPCR寄存器3、操作电流指示电路4、延迟调整块5、AND电路6A至6D、和模块IP_A至IP_D。CPU 1、MSTPCR寄存器3、延迟调整块5和模块IP_A至IP_D经由总线2彼此耦合。总线2包括图8的命令总线21、操作总线22、内部主总线25和内部外围总线26。
MSTPCR寄存器3除了包括MSTPCR位3A、3B、3C和3D以外，还包括标志FLG_A、FLG_B、FLG_C和FLG_D。分别针对模块IP_A至IP_D提供标志FLG_A至FLG_D。标志FLG_A至FLG_D保留指示各个模块IP_A至IP_D的激活状态的1比特信息。
延迟调整块5耦合到MSTPCR寄存器3和AND电路6A至6D。延迟调整块5包括延迟调整单元5A至5D。随后将说明延迟调整单元5A至5D的概述并讨论其细节。延迟调整单元5A至5D分别根据延迟设定值dtA至dtD设置延迟时间。在图1中，对延迟调整单元5A设置1微秒的延迟时间，对延迟调整单元5B设置2微秒的延迟时间，对延迟调整单元5C设置3微秒的延迟时间，对延迟调整单元5D设置4微秒的延迟时间。延迟时间不受限制，只要至少延迟调整单元的延迟时间不同。因此，即使在同一时间指定激活MSTPCR位3A至3D，也可以在不同时间激活模块IP_A至IP_D。
此外，延迟调整单元5A至5D分别将MSTPCR位3A至3D的值输出到AND电路6A至6D。此时，如果模块停止控制信号Mstp_ctrl指示“1”，则延迟调整单元5A至5D将MSTPCR位3A至3D的值分别延迟设置的延迟时间，然后输出所延迟的值。此外，延迟调整单元5A至5D还分别将输出值反馈到标志FLG_A至FLG_D。换句话说，延迟调整单元5A至5D的输出值设置成相应的标志FLG_A至FLG_D。
CPU 1向每个标志FLG_A至FLG_D发出读取命令，并读取标志FLG_A至FLG_D的值。如果读取值为“1”，则CPU 1在标志中写入“0”。
AND电路6A至6D将时钟信号clk_A至clk_D的输入和延迟调整单元5A至5D的输入的AND运算结果分别输出至模块IP_A至IP_D。
操作电流指示电路4从MSTPCR寄存器3接收MSTPCR位3A至3D的值b[0]至b[3]和接收时钟信号clk_A至clk_D，并向延迟调整块5输出模块停止控制信号Mstp_ctrl。模块停止控制信号Mstp_ctrl是在不同的时间激活模块的指令实例。
图2是示出根据第一实施例的操作电流指示电路4的配置的方框图。操作电流指示电路4包括计数确定电路41和计数比较电路42。计数确定电路41是分数指定单元的实例。计数确定电路41包括电流消耗表格411。电流消耗表格411是其中针对每个模块彼此相关的操作频率、电流消耗值和计数的信息。在这种情况下，电流消耗值是当模块在操作频率下操作时所消耗的电流值。在每个操作频率下的电流消耗值被确定如下：首先，预先针对每个模块测量在最大操作频率下的最大电流消耗值。随后，根据操作频率与最大操作频率的比率确定模块的在预测的每个操作频率下的电流消耗值。此外，计数(分数的实例)是根据电流消耗值与MCU 1000的容许电流规格的比率和模块在MCU 1000中的重要性所预先确定的值。每个计数被确定为使模块的最大计数之和为100。
图3示出了根据第一实施例的电流消耗表格411的实例。例如，模块IP_A的最大操作频率为24MHz，并且在24MHz的操作频率下模块IP_A的最大消耗电流值为2mA。随后，由用户根据MCU 1000的容许电流规格将计数“10”指配给模块IP_A中的2mA的电流消耗值。模块IP_A中不同于最大操作频率的预测操作频率为12MHz和6MHz。根据操作频率与最大操作频率的比率，分别向该操作频率指配1mA和0.5mA的电流消耗值。此外，由用户将计数“3”指配给12MHz的操作频率和1mA的电流消耗值，并由用户将计数“1”指配给6MHz的操作频率和0.5mA的电流消耗值。
计数确定电路41根据模块的操作状态(b[0]至b[3])和模块的操作频率来计算模块的操作电流值，然后参照电流消耗表格411以读取与计算的操作电流值相关的计数。随后，计数确定电路41将模块的读取计数的总和存储在计数比较电路42的计数寄存器421中。
模块的操作状态等同于从MSTPCR位3A至3D输入的b[0]至b[3]值。“0”指示停止，而“1”指示动作。此外，模块的操作频率通过对时钟信号clk_A至clk_D进行计数来确定。可选择地，模块的操作频率可以是由CPU 1存储在预定寄存器(未示出)中的操作频率值。
计数确定电路41根据下面的等式计算操作电流值：
操作电流值＝模块的操作状态×模块的最大消耗电流×(模块的操作频率/模块的最大操作频率)
图3示出了当模块IP_A至IP_C的操作频率为24MHz、50MHz和1MHz，并且b[0]至b[2]为1和b[3]为0时，计算计数总和的过程。
计数比较电路42是输出单元的实例。计数比较电路42包括计数寄存器421、阈值寄存器422和比较器423。计数寄存器421保存由计数确定电路41计算的总和。阈值寄存器422保存用于与计数总和比较的阈值。比较器423将计数寄存器421中的计数总和与阈值寄存器422中的阈值进行比较。如果总和超过阈值，则设置为“1”的模块停止控制信号Mstp_ctrl被输出到延迟调整块5。
电流消耗表格411、计数寄存器421和阈值寄存器422可由CPU 1访问。特别地，在电流消耗表格411和阈值寄存器422中，值是被预先设置的。每当b[0]至b[3]的值更新，计数确定电路41计算计数总和，然后将总和加到存储在计数寄存器421中的值。在上述说明中，计数是组合的。可从预定值中减去该计数。
图4是示出根据第一实施例的延迟调整单元5a的配置的方框图。延迟调整单元5B至5D的配置与延迟调整单元5A的配置是相同的，因此将省略其附图和说明。延迟调整单元5A包括延迟调整电路5A1和选择电路5A4。延迟调整电路5A1包括延迟计数器5A2。延迟计数器5A2包括延迟时间设置寄存器5A3。延迟时间设置寄存器5A3保存由CPU 1指定的延时设定值dtA。如果MSTPCR位3A是“1”，则延迟计数器5A2启动计数器并在计数了延迟时间设置寄存器5A3的设定值之后向选择电路5A4输出信号。如果模块停止控制信号Mstp_ctrl是“0”，则选择电路5A4照原样输出MSTPCR位3A的值。如果模块停止控制信号Mstp_ctrl是“1”，则选择电路5A4输出来自延迟调整电路5A1的信号。延迟调整单元5A向AND电路6A和标志FLG_A输出选择电路5A4的输出。
具体来说，如果模块停止控制信号Mstp_ctrl是“0”，则当CPU 1在MSTPCR位3A中设置“1”时，延迟调整单元5A激活模块IP_A。如果模块停止控制信号Mstp_ctrl是“1”，则延迟调整单元5A在由CPU 1在MSTPCR位3A中设置“1”时起延迟了延迟时间设置寄存器5A3的设定值的定时时激活模块IP_A。
由于延迟调整单元5A至5D保持不同的延迟设定值dtA至dtD，所以即使CPU 1将模块IP_A至IP_D的任何组合设置为同时激活，如果模块停止控制信号Mstp_ctrl是“1”，则可使模块IP_A至IP_D的激活移位。
此外，在标志FLG_A至FLG_D中，在考虑到模块IP_A至IP_D的延迟激活时，将设置为“1”。因此，CPU 1可以通过执行用户程序来读取标志FLG_A至FLG_D并识别模块的激活定时。如果标志FLG_A至FLG_D的读取值是“1”，则CPU 1通过执行用户程序将“1”重写为“0”。此外，MCU 1000可包括预定电路(未示出)，其在读取标志FLG_A至FLG_D中的“1”值之后被更新为“0”。
图5是示出根据第一实施例的模块停止控制的时序图。首先，当MSTPCR位3A设置为“1”时，模块停止控制信号Mstp_ctrl为“0”。因此，在延迟调整单元5A中没有发现任何延迟，并且模块IP_A被激活为操作状态而不延迟。在此之后，MSTPCR位3B至3D同时被设置为“1”。在这种情况下，在操作电流指示电路4中，计数寄存器421的值超过了阈值寄存器422的值。因此，模块停止控制信号Mstp_ctrl设置为“1”，延迟调整单元5B至5D分别设置2微秒、3微秒和4微秒的延迟。这样会在不同的时间激活模块IP_B至IP_D。
图6是示出根据第一实施例的模块停止控制的时序图。图6示出了在图5情况下标志FLG_A至FLG_D的状态。由于模块IP_A的激活没有被延迟，因此当MSTPCR位3A变为“1”时，标志FLG_A设置为“1”。由于模块IP_B的激活被延迟了，因此在MSTPCR位3B变为“1”2微秒之后将标志FLG_B设置为“1”。分别在在MSTPCR位3C和3D变成“1”3微秒和4微秒之后将标志FLG_C和FLG_D也设置为“1”。如上所述，设置为“1”的标志FLG_A至FLG_D由CPU 1读取，然后将其更新为“0”。
根据上述说明，为每个MCU或片上系统(SOC)产品设置电流消耗表格和阈值，因此，本实施例可以防止由于电流急剧波动引起的故障。
此外，与相关技术的MCU的开发不同，可以降低对于电源单元的容量所得到的裕度。这可以实现小芯片尺寸和有成本竞争力的MCU。此外，操作电流指示电路可构成逻辑电路(逻辑)，并且其可被广泛地用于具有高成本竞争力的MCU或SOC产品。
在MCU或SOC产品的开发中，广泛使用变化不大的电流消耗表格。此外，提供阈值寄存器以设置适合于每个MCU或SOC产品的阈值(容许电流消耗值)。换句话说，仅通过改变或增加电流消耗表格的值，促进MCU产品的开发(具有扩展ROM和附加模块)。
此外，计数寄存器(操作电流值)可由CPU读取，允许由用户软件监测MCU或SOC产品的操作电流状态。
此外，VDD的瞬时电压下降或上升是由模块的同步操作引起的，并导致了MCU的故障。借助于延迟调整电路，可以通过在不同的时间驱动模块来抑制电压下降或上升。延迟调整电路可针对每个模块设置延迟时间，并按优先级顺序激活模块。
根据本实施例，与电流消耗表格411不同，电流消耗值并不总是需要保存为表格中的值。在这种情况下，只需要存储模块中的至少多个操作频率和基于操作频率确定的分数，使得各个模块中的操作频率和分数彼此彼此关联。
MSTPCR位3A至3D是用于控制模块的激活的模块激活控制寄存器的实例。标志FLG_A至FLG_D是为各个延迟调整电路提供并保存来自各个延迟调整电路的输出的标志寄存器的实例。
本实施例具有以下方面：一种包括多个模块的半导体器件，该半导体器件包括：
表格，其存储每个模块中的多个操作频率和基于操作频率确定的多个分数，使得每个模块的操作频率和分数彼此关联；
分数指定单元，其获取模块的时钟操作频率，并且参照表格，基于时钟操作频率来指定分数；和
输出单元，如果指定的分数超过预定阈值，则其输出在不同的时间激活模块的指令。
因此，即使在相同模块中的相同操作频率下，也可以为半导体器件的每个产品灵活设置不同的分数，从而在不同的时间激活模块。
期望分数是基于与分数相关联的模块在与分数相关联的操作频率下操作时所要求的电流消耗值所确定的值。因此，模块可以响应于操作电流的剧烈波动而在不同的时间被激活。
此外，期望分数是基于半导体器件中模块的重要性或半导体器件的容许电流规格所确定的值。因此，即使在相同模块的相同电流消耗值的情况下，也可以根据半导体器件产品的容许电流规格灵活地设置分数。
半导体器件优选进一步包括存储预定阈值的阈值寄存器。因此，可以根据半导体器件的产品灵活地设置阈值。
还期望半导体器件进一步包括用于控制模块的激活的多个模块激活控制寄存器。
表格存储在操作频率下操作模块所要求的电流消耗值，电流消耗值与各模块相关联，和
分数指定单元基于模块激活控制寄存器的值和时钟操作频率来计算模块的电流消耗值，并且指定与计算的电流消耗值相关联的分数。
这可以预测指示激活的模块中的电流消耗值，从而避免集中激活。此外，可以执行模块停止控制。
期望半导体器件进一步包括为各个模块设置的多个延迟调整电路。
延迟调整电路基于指令将模块激活控制寄存器的值延迟预定时间，并将该值输出到对应模块。
期望预定时间在延迟调整电路中是变化的。因此，模块可以响应模块停止控制在不同的时间被激活。
延迟调整电路中的每个优选包括允许从外部设置预定时间的延迟时间设置寄存器。因此，可以灵活地调整模块的激活定时的变化。
半导体器件优选进一步包括为每个延迟调整电路设置的并且保存来自对应延迟调整电路的输出的标志寄存器。因此，可以从外部(例如CPU)识别激活的定时。
一种控制根据本实施例的半导体器件的方法，
该半导体器件包括表格，该表格存储多个模块中的多个操作频率和基于操作频率确定的多个分数，使得每个模块的操作频率和分数彼此关联，
该方法包括以下步骤：
获取模块的时钟操作频率；
参照该表格，基于时钟操作频率来指定分数；和
如果指定的分数超过预定的阈值，则输出在不同的时间激活模块的指令。
因此，即使在相同模块的相同操作频率下，也可以为半导体器件的每个产品灵活地设置不同的分数，从而在不同的时间激活模块。
上面具体描述了本发明人制造的本发明。显然，本发明不仅限于实施例，并且可以在本发明的范围内以各种方式进行修改。

Claims (9)

1.一种包括多个模块的半导体器件，
所述半导体器件包括：
表格，所述表格存储每个所述模块中的多个操作频率和基于所述操作频率所确定的多个分数，使得对于每个所述模块的所述操作频率和所述分数彼此关联；
分数指定单元，所述分数指定单元获取所述模块的时钟操作频率，并且参照所述表格而基于所述时钟操作频率来指定所述分数；以及
输出单元，如果所指定的分数超过预定阈值，则所述输出单元输出用于在不同的时间激活所述模块的指令。
2.根据权利要求1的半导体器件，
其中，所述分数是基于当在与所述分数相关联的操作频率下操作与所述分数相关联的模块时所要求的电流消耗值而确定的值。
3.根据权利要求1的半导体器件，
其中，所述分数是基于所述半导体器件中的所述模块的重要性或所述半导体器件的容许电流规格而确定的值。
4.根据权利要求1的半导体器件，进一步包括：
用于存储所述预定阈值的阈值寄存器。
5.根据权利要求1的半导体器件，进一步包括：用于控制所述模块的激活的多个模块激活控制寄存器，
其中，所述表格存储用于在所述操作频率下操作所述模块所要求的电流消耗值，该电流消耗值与各个模块相关联，并且
其中，所述分数指定单元基于所述模块激活控制寄存器的值和所述时钟操作频率来计算所述模块的电流消耗值，并且指定与所计算的电流消耗值相关联的分数。
6.根据权利要求5的半导体器件，进一步包括：为各个模块所提供的多个延迟调整电路，
其中，所述延迟调整电路基于所述指令，来将所述模块激活控制寄存器的值延迟预定时间并且将所述值输出到对应的模块，并且
其中，所述预定时间在所述延迟调整电路之中是变化的。
7.根据权利要求6的半导体器件，
其中，每个所述延迟调整电路包括用于允许从外部设置所述预定时间的延迟时间设置寄存器。
8.根据权利要求6的半导体器件，进一步包括：为每个所述延迟调整电路所提供的并且保存来自对应的延迟调整电路的输出的标志寄存器。
9.一种控制半导体器件的方法，所述半导体器件包括：
表格，所述表格存储多个模块中的多个操作频率和基于所述操作频率所确定的多个分数，使得对于每个所述模块的所述操作频率和所述分数彼此关联，
所述方法包括以下步骤：
获取所述模块的时钟操作频率；
参照所述表格，基于所述时钟操作频率来指定所述分数；以及
如果所指定的分数超过预定阈值，则输出用于在不同时间激活所述模块的指令。
CN201810418546.7A 2017-05-22 2018-05-04 半导体器件和控制半导体器件的方法 Active CN108958209B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017100756A JP2018195243A (ja) 2017-05-22 2017-05-22 半導体装置、及び半導体装置の制御方法
JP2017-100756 2017-05-22

Publications (2)

Publication Number Publication Date
CN108958209A CN108958209A (zh) 2018-12-07
CN108958209B true CN108958209B (zh) 2023-06-06

Family

ID=64272132

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810418546.7A Active CN108958209B (zh) 2017-05-22 2018-05-04 半导体器件和控制半导体器件的方法

Country Status (3)

Country Link
US (1) US10255984B2 (zh)
JP (1) JP2018195243A (zh)
CN (1) CN108958209B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7382151B2 (ja) * 2019-03-28 2023-11-16 ラピスセミコンダクタ株式会社 半導体装置及びそのテスト方法
CN118506822A (zh) * 2024-07-16 2024-08-16 鼎道智芯(上海)半导体有限公司 一种处理方法及电路结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1153266A (ja) * 1997-08-06 1999-02-26 Oki Electric Ind Co Ltd 半導体記憶装置およびその制御方法
CN101042939A (zh) * 2006-03-22 2007-09-26 恩益禧电子股份有限公司 半导体装置及其测试方法
CN105988464A (zh) * 2015-03-20 2016-10-05 瑞萨电子株式会社 半导体装置、电子装置以及用于半导体装置的自诊断方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3877518B2 (ja) * 2000-12-13 2007-02-07 松下電器産業株式会社 プロセッサの電力制御装置
JP2008218722A (ja) 2007-03-05 2008-09-18 Renesas Technology Corp 半導体集積回路装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1153266A (ja) * 1997-08-06 1999-02-26 Oki Electric Ind Co Ltd 半導体記憶装置およびその制御方法
CN101042939A (zh) * 2006-03-22 2007-09-26 恩益禧电子股份有限公司 半导体装置及其测试方法
CN105988464A (zh) * 2015-03-20 2016-10-05 瑞萨电子株式会社 半导体装置、电子装置以及用于半导体装置的自诊断方法

Also Published As

Publication number Publication date
US20180336956A1 (en) 2018-11-22
JP2018195243A (ja) 2018-12-06
US10255984B2 (en) 2019-04-09
CN108958209A (zh) 2018-12-07

Similar Documents

Publication Publication Date Title
US8051312B2 (en) Apparatus and method for reducing power consumption by an integrated circuit
US6480439B2 (en) Semiconductor device
CN107799139B (zh) 占空比校正器件及包括其的半导体器件
JP2006134552A (ja) 半導体メモリ装置の内部電圧発生器
US11170871B2 (en) Semiconductor apparatus for compensating for degradation and semiconductor system using the same
CN108958209B (zh) 半导体器件和控制半导体器件的方法
JP2007242236A (ja) 半導体メモリ装置及びその動作方法
US20030006807A1 (en) Method of and circuit for controlling a clock
JP2009021707A (ja) 発振装置、その調整方法及びメモリ装置
JP4960179B2 (ja) データ処理装置、電源電圧生成回路及びその電源電圧生成方法
JP2003187575A (ja) 半導体記憶装置のリフレッシュ制御方法、及び該制御方法を有する半導体記憶装置
EP1058180B1 (en) Control circuit having clock control unit
US20020130695A1 (en) System and method for dynamically controlling an integrated circuit&#39;s clock
US20020035654A1 (en) Semiconductor device and a computer product
US9698796B2 (en) Dynamic clock synchronization
US8519760B2 (en) Device characteristic compensation circuit and semiconductor apparatus using the same
CN114706449B (zh) 基于自适应时钟的频率控制方法、电路及芯片
US7535307B2 (en) Internal voltage generator and semiconductor memory device having the same, and method of generating internal voltage
US8826061B2 (en) Timer, method of implementing system time using a timer, and integrated circuit device including the same
KR102573772B1 (ko) 데이터 프로세서에 대한 프로그래밍 가능 전압 조절
JPH11167530A (ja) 信号制御回路
US8259527B2 (en) Self-refresh test circuit of semiconductor memory apparatus
JPH0321928B2 (zh)
KR100457533B1 (ko) 리프레쉬 제어방법 및 장치
US20220342440A1 (en) Semiconductor device and clock control method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant