JPH11505684A

JPH11505684A - 圧縮されたデジタル情報の、単一発振器の受信機

Info

Publication number: JPH11505684A
Application number: JP8527772A
Authority: JP
Inventors: ヒューグストロール，クリストファー; ジャフ，スティーヴン，トッド; ライオンズ，ポール，ウォラス
Original assignee: サーノフコーポレイション
Priority date: 1995-03-15
Filing date: 1996-03-15
Publication date: 1999-05-21
Anticipated expiration: 2016-03-15
Also published as: EP0815676B1; US5588025A; DE69632631T2; WO1996028918A1; KR100366917B1; EP0815676A1; DE69632631D1; JP3597867B2; EP0815676A4; KR19980702935A

Abstract

(57)【要約】受信機回路部分にクロック信号を供給する単一の発振器（１１８）を有するデジタル情報の受信機（１００）を開示する。受信機（１００）は、発振器（１１８）の他に、入力信号処理装置（１０２）、シンボル・タイミング・ループ、復調器（１０６）、トランスポート復号器（１０８）、トランスポート・タイミング・ループ、１つ以上のアプリケーション復号器（１０２）、およびプレゼンテーション装置（１１６）を含む。入力信号処理装置（１０２）は入力信号をデジタル化し、補間器（２０４）を用いて入力信号が最適に標本化されるように入力信号を再標本化する。再標本化はシンボル・タイミング・ループによって制御される。第１実施例では、トランスポート・タイミング・ループが、受信信号に含まれる送信機タイミング情報を用いて、発振器（１１８）の周波数を制御する。第２実施例では、発振器（１２０２）は自走発振器であり、トランスポート・タイミング・ループは数値的に制御されるカウンタ（１００２）を制御し、このカウンタは次に、入力信号内の情報によって運ばれる情報のプレゼンテーション・タイミングを制御する。入力信号を復号した後、出力補間器（１２０４）は多少バースト状態の信号から、プレゼンテーション装置で使用するための連続した信号を生成する。

Description

【発明の詳細な説明】圧縮されたデジタル情報の、単一発振器の受信機発明の背景１．発明の分野本発明はデジタル情報伝送システムに関し、さらに詳しくは、デジタル情報の復調およびデコンプレッション（decompression）のために単一の発振器を具備した受信機から成るデジタル情報伝送システムに関する。２．背景技術の説明従来のデジタル情報伝送システムは、データ・ソース、送信機、伝送媒体、および受信機を含む。例を挙げて説明すると、デジタル・テレビジョン・システムの場合、データ・ソースはデジタル化された音声画像信号であり、送信機は複数のアプリケーション符号器（例えば、画像信号符号器（ＭＰＥＧ）、音声信号符号器、およびシステム制御情報符号器）、符号化された信号をパケット化（pack etize）および多重化する（multiplex）ためのトランスポート符号器およびＭ次（M-ary）ＱＡＭ（横軸振幅変調）変調器を含む。伝送媒体は、一般的にケーブル・ネットワークである。デジタル・テレビジョン・システムの受信機は、ＱＡＭ信号を復調するための復調器、パケット多重化された符号化された信号をデパッケト化（depacket）及びデマルチプレックス（demultiplex）するためのトランスポート復号器、複数のアプリケーション復号器およびデータ・ソースからの情報を利用者に対し表示するためのプレゼンテーション装置（device）を含む。プレゼンテーション装置は、例えば従来のテレビとすることができる。こうした受信機は現在はまだ一般には入手できないが、システム利用者の家庭内で「首位を占める」装置となることが予見される。デジタル情報伝送システムのこの形式は、当技術分野に広く知られている。一例として、テレビジョン標準委員会（Na tional Television Standards Comittee:ＮＴＳＣ）方式のデジタル・テレビジョン・システムがある。デジタル・テレビジョン・システムで使用する画像音声符号化技術標準案は、１９９４年６月１０日付けＩＳＯ／ＩＥＣ１３８１８−１の勧告Ｈ．２２２．０「情報技術−動画および付随音声の基準符号化（Information Technology-Generic Coding of Moving Pictures and Associated Audio）」に開示されている。さらに詳しく述べると、従来のデジタル・テレビジョン受信機は、情報チャネルを選択するためのチューナ、および伝送ネットワークから受信したＭ次ＱＡＭ信号を復調するための復調器を含む。復調器は当業界でネットワーク・インタフェース・モジュール（network interface module）あるいはＮＩＭと呼ばれることもある。復調器は、直列のベースバンド・デジタル信号（パケット化され多重化されたデジタル情報を含むビット・ストリーム）を生成する。技術的によく知られているように、復調器は搬送波の再生、信号等化、パケット同期などを達成し、有用なベースバンド・デジタル信号を生成する。ベースバンド信号はトランスポート復号器でさらに処理され、ベースバンド信号からデータ・パケット内の画像、音声、およびタイミング情報が抽出されなければならない。デジタル・テレビジョン・システムにおける従来のトランスポート復号器は一般に、２７ＭＨｚで作動する高度な位相同期ループとして機能する。例えば、トランスポート復号器は、アプリケーション符号器を含む送信機内の２７ＭＨｚの基準発振器に同期する。この２７ＭＨｚのクロック・レート（トランスポート・クロック・レートという）は、ＣＣＲ６０１標準に基づくトランスポート復号器で使用される標準画像標本抽出率の２倍である。受信機は、送信されたパケットで搬送された符号化された情報（符号化情報）を復号するためにだけ、２７ＭＨｚクロック信号を使用するので、２７ＭＨｚクロック信号は、チャネル・シンボルの伝送速度には全く無関係である。言い換えると、受信された信号は、従来のタイミング同期技術を用いて復調されると、２７ＭＨｚとは関係の無いシンボル・レートおよびビット・レートを有するベースバンド・デジタル信号を生成する。一般的に、シンボル・レートは、トランスポート復号器のクロック・レートよりずっと低い。ベースバンド信号のシンボル・レートをトランスポート・クロック信号レートに同期させるには、ベースバンド・シンボルをシンボル・レートでバッファに書き込み、トランスポート復号器のクロック・レートでバッファから読み出す。こうしたバッファリングを容易にするために、先入れ先出し（ファーストイン・ファーストアウト、first-in first-out:ＦＩＦＯ）メモリが使用される。不便なことに、復調器とトランスポート復号器は２つの異なる周波数で作動するので、これらはそれぞれ独自の周波数発生源（例えば、ＦＩＦＯの書込み動作と読出し動作のタイミングを別個に取る別個の水晶発振器）を有していなければならない。また、ＦＩＦＯを使用してこのような方法でシンボルを一時的に保存する場合、複数の発振器を利用して多数の書込みアドレス・レート、すなわち各シンボル・レートと同等のクロック・レートを出力することができなければ、システムは単一のシンボル・レートで作動しなければならない。複数のシンボル・レート機能を持つ従来の受信機では、シンボル・レートが変化すると、タイミング・システムが新しいシンボル・レートに適応するように変化する。すなわち、ＦＩＦＯ書込み動作を制御するために、異なるクロック・レートが選択される。結果として、複数シンボル・レートの受信機は複雑で高価になる。したがって、単一の水晶発振器からのクロック信号を使用しシンボル・タイミングおよびトランスポート復号器のタイミングを達成する受信機が、当技術分野で必要とされている。また、単一の水晶発振器を使用するものであるが、複数のシンボル・レートを復調する受信機が、当技術分野で必要とされている。発明の概要先行技術のデジタル情報受信機に関連する短所は、単一の水晶発振器を有する受信機によって克服される。この単一の水晶発振器は、信号復調およびトランスポート復号の両方に単一のクロック・レートを提供する。受信機は、このクロック・レートを変更することなく、多数の異なるチャネル・シンボルを受信することができる。具体的に説明すると、この受信機の１つの実施例は、入力信号処理装置、シンボル・タイミング・ループ、復調器、トランスポート復号器、トランスポート・タイミング・ループ、１つ以上のアプリケーション復号器、および１つ以上のプレゼンテーション装置を含む。入力信号処理装置は入力信号をデジタル化し、補間する。補間プロセスは、デジタル化された入力信号（信号標本）を一時的にメモリにバッファリングし、タイミング・シンクロナイザ（シンボル・タイミング・ループ）を用いてメモリから信号標本を呼び出し、デジタル化された入力信号が最適に再標本化（リサンプリング、resample）されるように、呼び出された信号標本を補間することによって達成される。デジタル化された入力信号は一時保存されてから呼び出されるため、補間された信号は事実上「バースト（bursty）」状態、すなわち、信号は不連続になる。補間された信号のバースト性の結果、送信機によって送信された周期的ないかなるタイミング情報がもはや周期的でなくなる。このバースト性は、補間器から補間信号が得られないときには信号処理を抑制すると共に、トランスポート・タイミング・ループを用いて受信したタイミング信号に受信機の発振器を周波数に関してロックする（周波数ロック、freq uency lock）ことによって除去される。入れ子型ループを形成するシンボル・タイミング・ループを包含する（encompass）トランスポート・タイミング・ループは、トランスポート（またはパケット・レベル）・タイミングを同期化する。トランスポート・タイミングは、受信機の発振器を送信機によって送信されるタイミング信号に周波数に関してロックすることによって達成される。本発明の第２実施例では、受信機内の発振器は非同期的に作動する。そのような機能において、シンボル・タイミング・ループは、入力補間器を用いてシンボル・タイミングの同期化を達成し、トランスポート・タイミングは別個のトランスポート・タイミング・ループによって達成される。入力補間器から生じる信号の「バースト性」は、出力補間器を用いて除去される。出力補間器は、アプリケーション復号器の後、ディスプレイ装置（device(s)）の前に配置される。この方法により、受信機は、受信情報のプレゼンテーション時間（表示時間）を調整するために、出力補間器を用いてバースト信号を連続信号にする。受信機は、受信機の発振器を受信信号に周波数ロックすることなくプレゼンテーション装置（ device(s)）で表示するための連続信号を生成する。図面の簡単な説明本発明の教示は、添付の図面に照らして以下の詳細な説明を考察することにより、容易に理解することができる。第１図は、本発明の第１実施例による受信機の高レベル・ブロック図である。第２図は、第１図に示す受信機の詳細ブロック図である。第３図は、第１図に示す受信機に含まれる位相検出器の詳細ブロック図である。第４図は、第１図に示す受信機に含まれるループ・フィルタの詳細ブロック図である。第５図は、第１図に示す受信機に含まれるモジュロ積分器の詳細ブロック図である。第６図は、第１図に示す受信機に含まれるシンボル処理制御装置の詳細ブロック図である。第７図は、第１図に示す受信機に含まれるタイミング調整回路の詳細ブロック図である。第８図は、第１図に示す受信機に含まれる従来の復調器の詳細ブロック図である。第９図は、電圧制御発振器（ＶＣＸＯ）の制御回路の詳細ブロック図である。第１０図は、デジタル式の数値により制御されるカウンタ（ＮＣＣ）およびその制御回路の詳細ブロック図である。第１１図は、第１０図のＮＣＣをＭＰＥＧ復号器および圧縮音声復号器と一緒に使用した適用例のブロック図である。第１２図は、本発明の第２実施例による受信機の高レベル・ブロック図である。第１３図は、第１２図に示す受信機の詳細ブロック図である。理解を容易するために、複数の図面に共通する同一要素には、できるだけ同一符号を使用する。詳細な説明第１図は、本発明の第１実施例の教示による受信機１００の高レベル・ブロック図である。この受信機を従来のデジタル・テレビジョン・システムで使用した場合について説明する。ただし、以下の開示から、このような形態の発明性のある受信機は、パケット単位で情報を伝送しかつ１つ以上のパケットが送信機のタイミング情報を含むいかなるデジタル・データ伝送システムでも使用できることを、当業者は理解されよう。デジタル・テレビジョン・システムでは、送信機のタイミング情報は、番組クロック基準（program clock reference:ＰＣＲ）カウント値として周期的に送信される。ＰＣＲカウント値は、デジタル・テレビジョン番組の開始時からの経過時間を表わす。具体的には、受信機１００の第１実施例は、入力信号処理装置１０２、タイミング・シンクロナイザ１０４、復調器１０６、発振器制御回路１２０、発振器（ＶＣＸＯ）１１８、トランスポート復号器１０８、１つ以上のアプリケーション復号器１１２、および１つ以上のプレゼンテーション装置１１６を含む。一般的に、受信機の前に配置され、受信機に接続されるチューナ（図示せず）が、伝送媒体によって運ばれる複数の利用可能なチャネルから受信する１つの情報チャネルを選択する。入力信号処理装置１０２への入力信号は、低い中間周波数（ＩＦ）（例えば６ＭＨｚの帯域幅を持つ５ＭＨｚのＩＦ）に中心がある変調信号（例えばＭ次ＱＡＭ信号）である。ＱＡＭ信号に関連して説明するが、本発明は、例えば残留側波帯（ＶＳＢ）やオフセットＱＡＭ（ＯＱＡＭ）など、他のどんな変調方式にも利用できることを、当業者は理解されよう。入力信号処理装置は、入力信号を毎秒２７００万回の率でデジタル化（標本化）し、多相フィルタリング（polyphase filtering）として広く知られるプロセスを用いて、デジタル化された信号を補間する。この適用例で、多相フィルタリングはデジタル化された入力信号を最適に再標本化する。再標本化のプロセスは、入力信号処理装置１０２およびタイミング・シンクロナイザ１０４を備えるシンボル・タイミング・ループによって制御される。補間（再標本化）の後、復調器１０６は再標本化された信号を復調し、一連の信号標本で表わされるデジタル・ビット・ストリームを生成する。そこでは、各標本は、チャネル・シンボルの標本を表わす１バイトのデジタル・データである。このデジタル・データは、符号化され圧縮された画像信号、音声信号、およびシステム制御情報を含む。復調器１０６はデジタル・ビット・ストリームをトランスポート復号器１０８に送り、この復号器内でビット・ストリームに含まれる送信機タイミング情報からトランスポート・タイミング同期化信号が生成される。また、タイミング・シンクロナイザ１０４は、入力信号処理装置１０２からの出力信号を使用し、タイミング同期化信号を生成する。発振器制御回路はこのタイミング同期化信号をトランスポート・タイミング同期化信号と比較し、受信したデジタル・ビット・ストリームを受信機が最適に処理できるように、送信機と受信機間のタイミングをトランスポート・レベルで同期化する。トランスポート復号器１０８はパケット多重化されたデータ・パケットを元通りに分解、つまりデパケット化（depacketize）しおよびデマルチプレックス化する（demultiplex）と共に、適切なシステム制御情報を復号し、制御信号をライン１１０に出力する。パケットからのデータは、適切なアプリケーション復号器１１２に転送される。すなわち、画像データはＭＰＥＧ復号器に送られ、音声データは音声信号復号器に送られ、システム制御情報は１つ以上の制御信号復号器に送られる。入力信号処理装置は、シンボル・レートに関係なく入力信号をデジタル化するので、受信機は理論的に、入力信号がデジタル化されるレートの２分の１までのいかなるシンボル・レートでも処理することができる。しかし、雑音余裕度（no ise immunity）を改良するためには、入力信号処理装置が入力信号を処理するレートの４分の１までにシンボル・レートを制限することが望ましい。例えば入力信号を２７ＭＨｚでデジタル化する場合、チャネル・シンボル・レートは６．７５Ｍシンボル／秒までの任意のレートとすることができる。デジタル化プロセスをシンボル・レートにアプリオリに（a priori）同期化することなく、こうした柔軟な受信機の作動を達成するために、入力信号処理装置１０２によりデジタル信号を補間する。すなわち、デジタル化された信号を再標本化する。しかしながら、こうした補間により、補間された信号は「バースト」状態、つまり、入力信号処理装置の出力に断続的に現われる不連続信号となる。受信機のタイミングを調整することにより、補間されたデータのバースト性を補償し、プレゼンテーション装置に連続出力信号が現われるようにしなければならない。この第１実施例の受信機では、発振器の周波数を調整し、かつ、入力補間器からデータが得られないときは常に全ての信号処理を抑制することによって、補間器の出力の「バースト」性を補償する。具体的には、タイミング同期化を達成するために、２つのタイミング・ループを使用する。第１ループ（シンボル・タイミング・ループ）は、入力信号処理装置１０２およびタイミング・シンクロナイザ１０４により形成される。第２ループ（トランスポート・タイミング・ループ）は、入力信号処理装置１０２、復調器１０６、トランスポート復号器１０８、タイミング・シンクロナイザ１０４、発振器制御回路１２０、および発振器／カウンタ１１８より形成される。タイミング・ループは、第１ループが第２ループ内に入るように「入れ子」にされる。タイミング同期化により、第１実施例の受信機は「バースト」状態の情報を処理することができ、一旦、受信機がタイミング同期を達成すると、受信機は処理された情報の「バースト」性を除去する。その結果、受信機はプレゼンテーション装置１１６に連続した信号を提供する。第２図は、タイミング同期化（シンボル・タイミングとトランスポート・タイミングの両方）に対して責任を負う第１実施例の受信機１００の部分の詳細ブロック図である。具体的には、入力信号処理装置１０２はアナログ・デジタル（Ａ／Ｄ）変換器２００、位相スプリッタおよびスペクトル・シフタ２０２、入力補間器（多相フィルタ）２０４、書込みアドレス（ＡＷＤＤ）生成器２０６、および読出しアドレス生成器としてのモジュロ積分器２０８を含む。標本クロック（２７ＭＨｚ発振器信号）はＡ／Ｄ変換器２００を駆動する。この標本クロックのレートは、予測される最大チャネル・シンボル・レートの少なくとも２倍である。しかし、一般的には、予測される最大チャネル・シンボル・レートの４倍のクロック・レートを使用する。例えば最大予測チャネル・シンボル・レートが６．７５Ｍシンボル／秒である場合、２７ＭＨｚのクロック・レートを使用する。受信機は言うまでもなく他のクロック・レートおよびチャネル・シンボル・レートを利用することができるが、以下の記述では、受信機の動作について簡潔にかつ一貫性を保ちながら説明するため、これらのレートを使用する。位相スプリッタおよびスペクトル・シフタ２０２はデジタル化された入力信号を処理し、同相（ in-phase:Ｉ）および直角位相（quadrature:Ｑ）ベースバンド信号を形成する。補間器２０４はＩ信号およびＱ信号を別個に補間する。実際には、Ｉ信号およびＱ信号の両方を補間するために、受信機は単一の補間器を時間分割多重化方式で使用する。補間器２０４は、先入れ先出し（ＦＩＦＯ）メモリ（例えば円環状（circular ）バッファ）として使用するランダム・アクセス・メモリ（ＲＡＭ）部および補間器セクションを含む。書込みアドレス生成器２０６は逐次方式であって、所定の固定レート（例えば１３．５ＭＨｚ）で書込みアドレスを生成する。各アドレスについて、ＦＩＦＯは信号標本（ＩまたはＱ）を保存する。また、以下で第５図に関連して説明するモジュロ積分器２０８は、読出しアドレス（ＲＡＤＤ）を生成する。モジュロ積分器は、ＦＩＦＯの長さに該当する係数（モジュラス、mo dulus）を有する。モジュロ積分器は、書込みアドレス生成器が書込みアドレスを生成するレートより少し高い公称レートで、読出しアドレスを生成する。そのようなものとして、ＦＩＦＯは、抑制されなければ、ある期間にわたって全てのデータが消耗され、ＦＩＦＯは空になる。そのようなものとして、書込みアドレス生成プロセスを断続的に抑制することにより、ＦＩＦＯが所定バイト数のＩおよびＱ信号データを保存できるようにする。以下で第６図に関連して説明するように、この断続性の制御は、シンボル処理制御装置２１６によって行われる。動作中、ＦＩＦＯは、Ｉ信号およびＱ信号を一時的に保存するリング（または円環状）バッファを形成する。読出しアドレス（ＲＡＤＤ）は、整数値および小数値の両方を含む。整数値はＦＩＦＯの記憶場所に順次アクセスするために使用され、小数値は補間器の補間器セクションによって使用される。デジタル補間器で一般的にみられるように、小数部は、読出しアドレスの整数部によって呼び戻される（recall）信号標本に隣接する複数の信号標本に適用される補間関数を制御するために使用される。複数の信号標本の補間により、補間された信号が生成される。補間器はＩおよびＱ両方の補間された信号を生成する。本質的に、補間器は入力信号を再標本化する。後で説明するように、Ａ／Ｄ変換器によって入力信号から抽出される実際の標本が最適ではない場合でも、復調器で処理するのに最適な信号標本を提供するために再標本化が行われる。補間された値は、従来の復調器によってさらに処理される。従来の復調器の具体例を第８図に示す。この復調器は、整合フィルタ（matched filter）８００、順方向等化器（forward equalizer）８０２、搬送波再生ループ（carrier recov ery loop）８０４、総和器（summer）８０６、量子化器８１０、決定帰還等化器（ＤＦＥ）８０８、シンボル・Ｎ個組（シンボル・Ｎタプル、symbol-to-Ntuple ）変換器８１２、パケット同期化器（synchronizer）８１４、デ・インタリーバ（deinterleaver）８１６、およびリード・ソロモン誤り訂正符号器（Ｒ・ＳＥＣＣ）８１８により構成される。これらの各構成部品は、技術上よく知られているので、これ以上説明する必要は無い。従来の復調器１０６の出力はデジタル・ビット・ストリームである（以下、単にデータまたはシリアル・データという）。第２図に戻って説明すると、復調器１０６によって生成されるデータは、番組クロック基準（ＰＣＲ）パケット・ロケータ（packet locator）２１８というトランスポート復号器の一部に結合される。ＰＣＲパケットは、送信機から受信機にタイミング制御情報を伝搬するシステム制御パケットである。このタイミング情報は、送信機内で使用されるクロック信号の符号化された標本を含む。ＭＰＥＧ画像圧縮を使用するデジタル・テレビジョン・システムの場合、このクロック信号は２７ＭＨｚである。他のパケットを基にした（packet-based）伝送システムの場合、クロック・レートは異なるかもしれないが、送信されたクロック情報をトランスポート・タイミング同期化に使用するという原理は、ここで説明する場合と同じである。具体的には、デジタル・テレビジョン・システムの符号化された標本は、現在送信中の番組が送信を開始したときより発生した２７ＭＨｚのサイクル数を表わす。受信機内のトランスポート・タイミング・ループは、この符号化された標本（例えばＰＣＲカウント）を使用して、２７ＭＨｚのその局所クロック信号を送信機のクロック信号に同期させる。具体的に、ＰＣＲカウントは、タイミング情報パケット内で周期的に、例えば１００ミリ秒に１回、受信機に送信される３３ビットのフィールドである。ＰＣＲパケット・ロケータによって受信され符号化されると、受信機はＰＣＲカウントをレジスタ２２０に保存する。受信機は、現在の番組が受信され始めた以後経過したクロック信号のサイクル数を表わす、発振器２２４からの２７ＭＨｚの局所クロック信号の符号化された標本を維持する。符号化された標本は、カウンタ２２８の値である。このカウンタには、チャネル切替え後に受信機が最初に受信したＰＣＲパケットから復号されたＰＣＲカウントを最初にロードする。カウンタ２２８はこの初期値から、局所２７ＭＨｚクロック・レートによって設定されるレートで計数を行なう。そのようなものとして、送信機の基準２７ＭＨｚクロックを局所２７ＭＨｚクロックと同期化させなければ、カウンタ２２８の値は、その後に受信されるＰＣＲカウントによって示されるカウントからずれてしまう。ＰＣＲカウントを正確に局所２７ＭＨｚカウントと比較するため、局所２７ＭＨｚカウントは、補間された入力信号のバースト性に対して調整される。調整された局所２７ＭＨｚカウントをここでは、調整された局所クロック信号（またはＡＤＪ．ＬＯＣＡＬ２７）という。基準２７ＭＨｚ（ここではＲＥＦ２７またはＰＣＲカウントという）を調整された局所クロック信号（ＡＤＪＬＯＣＡＬ２７）に対して比較することにより、発振器制御回路１２０は、２つのクロック標本の差を表わす制御信号をライン２３０上に生成する。この制御信号を使用し単一２７ＭＨｚ水晶発振器２２４の周波数を調整して、標本と標本の間にある時間にわたって送信機および受信機において同数のサイクル数が通過するようにする。単一の発振器は受信機全体のためにクロック信号を発生するので、クロック分配回路（図示せず）は、Ａ／Ｄ変換器や様々なアプリケーション復号器をはじめ、受信機内の様々なブロックにクロック信号を分割し転送する。このようなものとして、２７ＭＨｚの局所発振器は、送信機のクロック周波数と同期化された状態になる。しかし、入力補間器はバースト状態の補間された信号を生成するので、ＰＣＲパケットの到着時間は真の位置からずれてしまう。例えば、ＰＣＲパケットは送信されたときと同じ、すなわち１００ミリ秒に１回のレートでは、もはや受信されなくなる。言い換えると、入力補間器によりタイミング・ジッタ（timing jit ter）が加わる。結果として、局所２７ＭＨｚクロックの標本は、補間された信号の「バースト」性を補償するために調整しなければならない。こうした同期化は、タイミング・シンクロナイザ１０４を用いて達成される。タイミング・シンクロナイザは、帯域端フィルタ（bandedge filter）２１０、位相検出器２１２、ループ・フィルタ２１４、タイミング調整回路２２２、およびシンボル処理制御装置２１６により構成される。詳しく説明すると、帯域端フィルタ２１０は、入力信号の帯域幅の高低両端（例えばデジタル・テレビジョン信号の場合、約２ＭＨｚおよび８ＭＨｚ）において中心に、フィルタの帯域端スロープを配置した帯域幅プロファイルを有する。さらに、帯域端フィルタは、入力信号の帯域端スロープに相補的な帯域端スロープを有する。このようなものとして、フィルタ２１０は、シンボル・タイミング情報を含む両側波帯振幅変調（ＤＳＢＡＭ）信号を生成する。ＤＳＢＡＭ信号を位相検出器２１２で処理することにより、受信機は、入力信号の標本化が最適な標本時間より早く行われるか遅く行われるかに関する情報を抽出する。第３図は、位相検出器２１２の詳細ブロック図である。位相検出器は、Ｉ相検出器３００およびＱ相検出器３０２を含む。Ｉ相検出器３００は、遅延回路３０４、遅延回路３０６、総和器３０８、および乗算器３１０を含む。Ｉ相の入力信号標本が１シンボル期間分遅延するように、２つの遅延回路は直列に接続する。すなわち各遅延回路の遅延時間は１シンボル期間の２分の１である。総和器は、非遅延のＩ相の入力信号標本から２回遅延した信号を減算する。次に総和器３０８の出力は、遅延回路３０４の出力に生成される１回遅延した信号により乗算器３１０で乗算される。Ｑ相信号も同様に処理される。処理されたＩ信号及びＱ信号は総和器３２０で総和され、標本位置を基準にして入力における各々のゼロ交差位置を示す信号（以下、早／遅信号という）を生成する。すなわち、この信号は、Ａ／Ｄ変換器による標本化が最適標本化時間に関して早く行われたか遅く行われたかを示す。この「早／遅」信号は、ループ・フィルタ２１４の入力に加えられる。第４図は、ループ・フィルタ２１４の詳細ブロック図である。このフィルタは、タイミング調整回路２２２で使用するための積分信号をポート４１４に生成し、モジュロ積分器２０８で使用するための積分プラス比例信号をポート４１６に生成する。具体的に説明すると、位相検出器からの早／遅信号は、２つの増幅器４００および４０２に対する入力を形成する。増幅器４００はＫ2 の利得を持ち、増幅器４０２はＫ1 の利得を持つ。増幅器４００の増幅出力は、積分器４１２への入力を形成する。積分器は、総和器４１０、遅延回路４０８、およびマルチプレクサ（ＭＵＸ）４０６を含む。マルチプレクサは、チャネルの切替えが行われ、受信機が新しい入力信号にロックされなければならないときはいつでも、積分器を「ゼロ」にするために使用する。こうして、チャネル切替えが行われるとき、ＭＵＸはゼロの値を選択し、所定の時間の長さだけ積分器に加え、遅延回路に蓄積されていた前の積分値を消去する。前の値（例えば１クロック・サイクル）が消去された後、ＭＵＸは加算器の遅延された出力を積分器の入力として選択する。この出力は、信号が１クロック・サイクルの間一時的に保存される遅延回路４０８を通過することにより遅延される。遅延された信号は、ＭＵＸ４０６から総和器４１０の１つの入力へ加えられる。総和器４１０の第２入力は、増幅器４００からの増幅された信号である。積分された出力は、ポート４１４を介してタイミング調整回路２２２に結合される。さらに、積分された信号は総和器４０４で、増幅器４０２からの比例信号に加算される。この（積分プラス比例）複合信号は、ポート４１６を介してモジュロ積分器２０８に送られる。第５図は、モジュロ積分器２０８の詳細ブロック図である。モジュロ積分器は、Ｔ_INCRの値を保存するルックアップ・テーブル５００、２つの総和器５０２および５０４、ＭＵＸ５０６、および遅延回路５０８を含む。モジュロ積分器は、ループ・フィルタ２１４からの信号を、テーブル５００から選択されたＴ_INCRの値に加算する。Ｔ_INCRの値は、与えられたチャネルのシンボル・クロックの間隔に対する実際のシンボル間隔の比の、見積り値を表わす。例えば、この比率は１／５．０ＭＨｚ（実際のチャネル・シンボル間隔）を１／６．７５ＭＨｚ（実際のシンボル・クロック間隔）で割った値、すなわち１．３５とすることができる。テーブルには各チャネルのＴ_INCRの値が保存される。特定のチャネルに対して値が利用できない場合、公称値は１．３５となる（表５００にはＮとラベル表示される）。その他の値は、特定のチャネルに対して以前に使用されたＴ_INCRの値である。例えば、チャネルが新しいチャネルに切り替えられる直前に、テーブルは現在のチャネルに関して、現在のチャネルに対するＴ_INCRの現在値を保存する。このようなものとして、再びそのチャネルに合わせると、Ｔ_INCRの初期値が利用できる。ループ・フィルタからの信号とＴ_INCR値の和が、総和器５０４で遅延信号と合計される。遅延信号は総和器５０４の出力を遅延回路５０８に通すことによって形成される。遅延時間は１シンボル・クロック期間である。総和器５０４の出力は、ＦＩＦＯの読出しアドレス（ＲＡＤＤ）を形成する。この読出しアドレスは整数部と小数部を有する。整数部は、ＦＩＦＯから値を呼び出す（recall）ために使用され、小数部は信号を補間する間に使用される。また、モジュロ積分器２０８は遅延回路５０８に保存された信号値をゼロに（消去）するために使用されるＭＵＸを含む。チャネルが切り換えられるとき、ある期間にわたって遅延回路への入力が遅延回路の保存値をゼロにするように、ＭＵＸはゼロの値を選択する。第６図は、入力補間器からの処理のためにシンボルが得られる（available）か否かによって、シンボル処理システム全体の動作をオンにしたりオフにする、シンボル処理制御装置２１６の詳細ブロック図である。制御装置２１６は、ＦＩＦＯを空にするためのプロセスを制御する。第２図には特に示さないが、シンボル処理制御装置はモジュロ積分器に接続するだけでなく、復調器プロセス、帯域端フィルタ、位相検出器、およびループ・フィルタをはじめとする「下流」の全ての処理ブロックに接続される。このようなものとして、補間器から標本データが得られなくなると、制御装置２１６は標本データが再び得られるまで、下流の全てのプロセスを停止する。第６図に戻って説明すると、ＦＩＦＯに保存された値の数が所定の下限値に達すると、ＦＩＦＯには所定の上限値に達するまで新しい値が再充填される間は、シンボルの検索が停止される。上限に達するまで再充填し終わると、検索プロセスが再開される。検索プロセスのこうした開始と停止により、入力積分器からの出力は、事実上ひどい「バースト」状態になる。先にのべた通り、タイミング情報および復調のためのシンボル処理は、ＦＩＦＯが再充填されている期間中は抑制される。制御装置２１６は、シンボル処理を制御するために使用される制御信号（ＤＥＣ＿ＯＮ）を生成する。具体的に説明すると、シンボル処理制御装置２１６は、減算器６００、総和器６０２、２つのマルチプレクサ６０４および６０６、比較器６０８、ならびに遅延回路６１０を含む。減算器６００、総和器６０２、およびＭＵＸ６０４は、ＦＩＦＯのための書込みアドレス・ポインタと読出しアドレス・ポインタとの間の現在の差を決定するために使用する。このようなものとして、減算器６００は書込みアドレス（ＷＡＤＤ）から読出しアドレス（ＲＡＤＤ）を減算する。この減算の結果により、ＭＵＸ６０４への１つの入力および総和器６０２への１つの入力が形成される。総和器６０２で、総和器６００の出力が、ＦＩＦＯの全長を表わす数値（第６図ではＣＩＲＣＵＬＡＲ＿ＢＵＦＦＥＲ＿ＬＥＮＧＴＨ（円環状のバッファの長さ）と表示する）に加算される。この加算の結果が、ＭＵＸ６０４への第２の入力となる。ＭＵＸ６０４によって選択される値は、比較器６０８への１つの入力を形成する。制御装置２１６のこの部分を何度も繰り返すための疑似コード（pseudocode）は、次の通りである。比較器６０８へのもう１つの入力は、上限値または下限値のいずれかである。ＭＵＸ６０６は、どちらの限界値を使用するかを選択する。このＭＵＸは、ＤＥＣ＿ＯＮ信号によって制御される。ＤＥＣ＿ＯＮがロウ（low）のとき（例えばシンボル処理を抑制する場合）は、上限値が選択される。逆にＤＥＣ＿ＯＮがハイ（high）のとき（例えば、シンボル処理を許可する場合）は、下限値が選択される。このようなものとして、比較器は、読出しアドレス・ポインタと書込みアドレス・ポインタの差が上限値に達するまで、比較器の出力はロウにある。その後、比較器の出力は、読出しアドレス・ポインタと書込みアドレスポインタの差が下限値より低くなるまで、ハイにある。その後、ＤＥＣ＿ＯＮ信号はロウになる。制御装置２１６を実行可能にするために、遅延回路６１０は比較器の出力を１クロック・サイクル分だけ遅延させ、上限値または下限値を超えるようにする。ＤＥＣ＿ＯＮ信号は、タイミング調整回路２２２、モジュロ積分器２０８、および復調器内でシンボルを処理するその他の全ての回路部分（circuitry）に送られる。第７図は、タイミング調整回路２２２のブロック図である。この回路２２２はデータ有効カウンタ７００、ＰＣＲインターバル・カウンタ７０２、ラッチ７０６、除算器７０８、および２つの乗算器７１０および７１２を含む。様々な信号を処理することにより、回路２２２は、補間信号の「バースト」性を補正するために調整された、受信されたパケットの局所ＰＣＲカウントを表わすカウント値（ＡＤＪ．ＬＯＣＡＬ２７）を生成する。局所カウントは、例えば補間器から信号が得られない期間の間、調整される。具体的には、データ有効カウンタは、ＤＥＣ＿ＯＮ信号がハイのとき、システム・クロックを４で除算した値を表わすパルスの発生数を計数する（例えば、２７ＭＨｚのシステム・クロックでは、カウンタは６．７５ＭＨｚのレートで計数する）。ＤＥＣ＿ＯＮ信号がロウのときは、カウンタがリセットされるか、あるいはカウンタが計数を再開するまで、現在のカウント値を持ち続ける。また、ＰＣＲインターバル・カウンタは、同じ除算されたクロック信号の発生を計数する。ＰＣＲインターバル・カウンタおよびデータ有効カウンタは、受信された情報にＰＣＲパケットが現われるとリセットされる。リセット・ストローブ信号（ＳＴＲＯＢＥ）は、トランスポート復号器内のＰＣＲパケット・ロケータ２１８によって生成される。総和器７０４は、ループ・フィルタからの積分信号出力をモジュロ積分器からのＴ_INCRに加算し、結果がラッチ７０６に入力される。さらに、データ有効カウンタの値、ＰＣＲインターバル・カウンタの値、および局所２７ＭＨｚカウンタの値もラッチに入力される。ラッチ７０６は、ＰＣＲパケット・ロケータ２１８によって生成されるストローブの発生時に、これらの信号をラッチする。除算器は、ラッチされたデータ有効カウンタ値（Ｙ）をＰＣＲインターバル・カウンタ値（Ｘ）で除算する。除算の結果は、システムの瞬間的な処理の速度（ rate）を表わす。瞬間的な処理速度は、乗算器７１０で、Ｔ_INCRを加えたループ・フィルタ信号のラッチされた総和値によって乗算され、補正係数を生成する。補正係数は、乗算器７１２で、ラッチされた２７ＭＨｚカウンタ値と乗算され、補正された、あるいは調整された２７ＭＨｚのカウンタ値（ＡＤＪ．ＬＯＣＡＬ２７）を形成する。調整された局所（adjusted local）２７は、補間器を通過したシンボルのバースト性のために調整された２７ＭＨｚのクロック・カウント値である。次に、この調整された局所２７値と基準２７値は結合され、２７ＭＨｚのＶＣＸＯのための制御電圧を生成する。第９図は、基準２７と調整された局所２７を結合してＶＣＸＯ制御信号を形成する、発振器の制御回路１２０の詳細ブロック図である。この形の制御回路を使用して、受信機内の２７ＭＨｚ発振器の周波数は、送信機内の２７ＭＨｚ発振器にロックされる。具体的には、回路１２０は、調整された局所２７と基準２７を差分方式により処理する。各値の差分処理は、２つの遅延回路９００、９０２および２つの減算器９０４、９０６によって達成される。それぞれの遅延回路は、ＰＣＲパケット・ロケータからのストローブ信号によって制御される。このストローブ信号は、各ＰＣＲパケットが現れる時に発生する。こうして、減算器９０４は、前のＰＣＲパケットが現れる時に発生した調整された局所２７値から、現在の調整された局所２７値を減算する。基準２７に対しても、同様の減算を使用する。減算器９０４および９０６からの差分値は、比較器９０８への入力信号を形成する。比較器の出力（例えば、差分がとられた調整された局所２７と差分がとられた基準２７の差）は、ループ・フィルタ９１０に送られる。デジタル・アナログ（Ｄ／Ａ）変換器９１２は、ループ・フィルタの出力をアナログ信号に変換する。その結果得られるアナログ信号は、２７ＭＨｚのＶＣＸＯの周波数制御に使用される。そのようなものとして、受信機にある単一の２７ＭＨｚ発振器は、送信機にある２７ＭＨｚ発振器にロックされる。このようなものとして、トランスポート・タイミングが同期化される。タイミングの同期化が達成される結果、入力信号処理装置内のＡ／Ｄ変換器は入力信号を最適に標本化し、トランスポート復号器からの出力データはプレゼンテーション装置によって使用される連続したデータ・ストリームを含む。第１２図は、本発明の第１実施例で使用するＶＣＸＯではなく、非同期（自走）発振器１２０２を包含する第２実施例の受信機１２００のブロック図である。この第２実施例では、自走発振器１２０２を用い入力信号を非同期的に標本化する。第１実施例の場合と同様に、この第２実施例は入力信号処理装置１０２、復調器１０６、タイミング・シンクロナイザ１０４、トランスポート復号器１０８、アプリケーション復号器１０２、および１つ以上のプレゼンテーション装置１１６により構成される。これらの各構成部品は、上述と同様に機能する。更に、受信機１２００は、タイミング調整回路１０００および出力補間器１２０４を含む。この実施例で重要なことは、自走発振器が送信機の発振器の周波数にロックされないことである。第１３図は、第１２図の受信機１２００の詳細ブロック図である。入力信号処理装置１０２の構成部晶、復調器１０６、タイミング・シンクロナイザ１０４、およびトランスポート復号器のＰＣＲパケットの配置に責任のある部分は、上述と同様に機能する。このようなものとして、これらの構成部品についてはこれ以上説明する必要は無い。発振器は、いかなる制御ポートも持たない自走２７ＭＨｚ発振器である。これはＡ／Ｄ変換器２００およびタイミング調整回路１０００に２７ＭＨｚの信号を提供するだけである。第１０図は、タイミング調整回路１０００の詳細ブロック図である。回路１０００は、数値的に制御されるカウンタ（numerical controlled counter:ＮＣＣ）１００２および比較器回路１００３を含む。こうした回路を使用することにより、受信機の自走２７ＭＨｚ発振器１２０２は自走、すなわち非同期的に作動することが可能となり、しかも同期的に作動する受信機を提供できる。したがって、受信機の２７ＭＨｚ発振器は、送信機の２７ＭＨｚ発振器にロックされない。このようなものとして、ＮＣＣが、各サイクルに対してＮまで計数する２７ＭＨｚ信号を２７ＭＨｚ発振器が提供する。ここでは、局所発振器と基準発振器の周波数が全く同一である場合には、Ｎは１であり、局所発振器の周波数が基準発振器より高い場合には、Ｎは１未満であり、局所発振器が基準発振器の周波数より高い周波数であれば、Ｎは１より大きくなる。いうまでもなく、局所発振器は自走２７ＭＨｚ発振器であり、基準発振器は送信機内の発振器である。基準発振器の周波数はＰＣＲカウンタによって示される。具体的には、ＮＣＣは、基準２７信号（ＰＣＲパケット・ロケータの出力）と局所２７信号（ＮＣＣの出力）との間の測定された値の差に基づき、ＮＣＣカウントの整数値に小数値を加算する。このようなものとして、ＮＣＣは小数単位でカウントする。さらに詳しく説明すると、各チャネルに対する履歴上のオフセット値に基づき、小数増分を事前に決定するため、ルックアップ・テーブル１００６を設ける。初期小数増分値（Ａ´、Ｂ´、Ｃ´・・・）を検索するために、選択されたチャネル番号をアドレスとして使用するか、あるいはそれまで特定のチャネルが選択されたことがない場合には、１の公称値を使用する。この初期値は事実上、その特定のチャネルを前回使用したときに測定された、局所２７信号に対する基準２７信号の比である。チャネルの切替え後、そのチャネルに対する最後の比率がテーブルに保存される。この初期小数値は、ループ・フィルタ１０２６の出力によって調整される。調整は、総和器１００８内でループ・フィルタの出力を初期小数値と総和することによって行われる。次に、小数値は総和器１０１０内で、遅延回路１０１４から出力される前回のカウント値に加算される。遅延回路１０１４は自走発振器１００４の制御の下におかれ、遅延回路への入力におけるカウント値は、発振器出力の各サイクルの時にクロック駆動され（clock）遅延回路を通過するようになる。チャネル切替えが行われるたびに、ＮＣＣはＭＵＸ１０１２によって消去される（ゼロになる）。すなわち、ＭＵＸによってゼロの値が選択され、遅延回路内に保存された全ての値がゼロになるまで遅延回路に入力される。ＮＣＣの出力信号（調整された局所２７信号）は、アプリケーション復号器（例えばＭＰＥＧ画像復号器、圧縮音声復号器など）に送られる。以下では、第１１図に関連して、アプリケーション復号器にあるＮＣＣ出力を使用する場合を例に取って説明する。第１０図にさらに詳しく示す通り、ＮＣＣ出力信号は、遅延回路１０１６および減算器１０１８を用いて差分化される。同様に、ＰＣＲパケット・ロケータによって生成される基準２７信号が、遅延回路１０２０および減算器１０２２を用いて差分化される。遅延回路は、ＰＣＲパケット・ロケータによって生成されるストローブ信号によって制御される。すなわち、遅延回路への入力は、ストローブ信号の各発生の時にクロック駆動され（clock）遅延回路を通過する。比較器１０２４は、ＮＣＣから出力される差分値と基準２７信号を比較する。比較器の出力はループ・フィルタ１０２６で濾波され、フィルタからの出力信号は総和器１００８に入力される。このようなものとして、２つの信号は最終的に相互にロックされるように、ＮＣＣの出力信号（調整された局所２７）と基準２７信号の差は補償される。すなわち、ＰＣＲカウント値はＮＣＣカウント値と同じになる。ＮＣＣ制御回路１０００は、シンボル・タイミング・ループ、すなわち第１２図のタイミング・シンクロナイザ１０４、入力信号処理装置１０２、および復調器１０６に接続されていないことに注意されたい。これらの要素は、使用する２７ＭＨｚ信号が自走信号であること以外は、上述と全く同様に作動する。ＮＣＣ制御回路の出力（調整された局所２７）は、以下で説明するように、出力補間中にのみ使用される。第１１図に示す実施例では、調整された局所２７信号は、ＭＰＥＧ画像復号器１１００および圧縮音声復号器１１２８の両方に使用される。この実施例では、データのバースト性は、各アプリケーション復号器により復号された信号を出力補間器１１１８および１１３０を用いて補間することにより、復号された信号から除去される。これらの出力補間器は、第１図の入力補間器と全く同様に作動する。具体的には、復号された画像および音声データは、第１レートでそれぞれの円環状バッファ１１２０および１１３２に書き込まれ、第２レートでそれぞれのバッファから読み出される。さらに詳しく説明すると、トランスポート復号器はＭＰＥＧ復号器に圧縮画像信号を入力し、音声復号器に圧縮音声信号を入力する。この実施例の受信機では、受信機全体で使用される２７ＭＨｚクロック信号は信号バースト性に対して調整されないので、復号器の出力は事実上バースト状態である。ＭＰＥＧ復号器および音声復号器は、それぞれの圧縮信号の復号を容易にするために、調整された局所２７信号の整数部をクロック信号として利用する。復号は周知の方法で達成され、それは本発明の一部を構成するものではない。ブロック１１０４は調整された局所２７信号の小数部を除去し、復号器で使用するためにこのＮＣＣカウント値の整数部だけを残す。ＭＰＥＧ復号器からの出力信号はバッファ１１２０に一時的に保存され、補間器１１２２で補間される。調整された局所２７の値は除算器１１１６により２で除算され、そして、データ・アクセスを制御するためにバッファに入力され、また補間プロセスを制御するために補間器にも入力される。詳しく説明すると、除算されたカウント値の整数部はバッファの読出しアドレス（ＲＡＤＤ）を形成し、カウント値の小数部は、検索されたバッファ値を周知の方法で補間するために使用される。このようなものとして、ＭＰＥＧ復号器１１１４からの「バースト」状態のデータは補間され、プレゼンテーション装置で画像信号を表示するために使用される連続的なＹＵＶ出力信号を生成する。同様に、ブロック１１２６は調整された局所２７の値の小数部を除去し、音声復号器１１２８はその整数値を使用して圧縮された音声入力信号を復号する。バッファ１１３２および補間器１１３４は、音声プレゼンテーション装置に連続した音声出力を提供するために使用される。バッファ１１３２へのアクセスは、ブロック１１２４において調整された局所２７の値をＮで除算した結果によって制御される。ここで、Ｎはバッファから連続的にデータにアクセスするために必要なクロック・レートに依存する。バッファ１１２０および１１３２では、バッファのオーバフローおよびアンダフローは避けられる。なぜなら、アプリケーション復号器は、両バッファとも調整された局所２７を使用するので同期させられていて、データが補間されプレゼンテーション装置に送られる連続したレートと同じ平均レートでそれぞれの出力補間器にデータを供給するからである。そのようなものとして、データのバースト性は除去され、受信機は連続したデータのみをプレゼンテーション装置に供給する。以上、本発明をあたかもハードウェア装置として実現したかのように、発明の様々な実施例を挙げて説明した。しかし、受信機は純粋にデジタル・システムであるので、こうした受信機は、マイクロプロセッサによって実行される１つ以上のソフトウェア・ルーチンとして実現することもできることを、当業者は理解されるであろう。ソフトウェア・ルーチンは一般に、第１図ないし第１３図の各ブロックに対応する機能を実行する。本発明の教示を組み込んだ様々な実施例を以上に詳しく説明したが、当業者は、これらの教示内容を組み込んだ別の多くの変化例を容易に思いつくことができる。

───────────────────────────────────────────────────── フロントページの続き (72)発明者ライオンズ，ポール，ウォラスアメリカ合衆国ニュージャージー州ニューエジプトケンヨンドライヴ９【要約の続き】御する。入力信号を復号した後、出力補間器（１２０４）は多少バースト状態の信号から、プレゼンテーション装置で使用するための連続した信号を生成する。

Claims

【特許請求の範囲】１．符号化されたタイミング情報を含むパケット化された入力信号を復調するための受信機であって、標本化信号を生成するための発振器と、該パケット化された入力信号を該標本化信号を用いてデジタル化するための、前記発振器に接続されるデジタル化手段と、該デジタル化された信号を補間し補間された信号を生成するための、前記デジタル化手段に接続される補間手段と、該補間手段を同期させそれによって該パケット化された入力信号内のチャネル・シンボルを最適に補間するための、前記補間手段に接続される第１のタイミング・ループと、該補間された信号を復調しベースバンド信号を生成するための、前記補間手段に接続される復調器と、前記ベースバンド信号から前記符号化されたタイミング情報を抽出するための、前記復調器に接続されるトランスポート復号器と、該抽出されたタイミング情報に該標本化信号を同期させるための、前記トランスポート復号器および前記発振器に接続される第２のタイミング・ループと、前記ベースバンド信号に含まれる情報を復号し復号された信号を生成するための、前記トランスポート復号器に接続される復号手段と、を備える受信機。２．前記補間手段は、円環状バッファと、該円環状バッファのための書込みアドレスを第１のレートで生成するための書込みアドレス生成器と、該円環状バッファのための読出しアドレスを第２のレートで生成するための読出しアドレス生成器とを更に備え、前記第２のレートが前記第１のレートより速い、請求項１に記載の受信機。３．現在の読出しアドレスと現在の書込みアドレスの差が事前に定められた第１の限界より小さい場合には該読出しアドレスの生成を抑止するための、前記読出しアドレス生成器に接続されるシンボル処理制御器を、更に備える請求項２に記載の受信機。４．前記第１のタイミング・ループは、前記補間信号を濾波するための、前記補間手段に接続される帯域端フィルタと、該デジタル化手段が最適な標本化時点に対して該入力信号を早く標本化するか遅く標本化するかを示す早／遅信号を生成するための、前記帯域端フィルタに接続される位相検出器と、前記早／遅信号を濾波するための、前記位相検出器に接続されるループ・フィルタと、を備え、前記濾波された早／遅信号は該読出しアドレス生成器への入力を形成し、それによって該補間器が該デジタル化された入力信号を最適に再標本化するために各読出しアドレスが変更される、請求項３に記載の受信機。５．前記標本化信号に応答して計数を行ない局所カウント値を生成するための、前記発振器に接続されるカウンタと、前記局所カウント値を調整し前記補間された信号のバースト性を補償するための、前記カウンタに接続されるタイミング調整回路と、を更に備える請求項１に記載の受信機。６．前記符号化されたタイミング情報を含む第１のパケット内にある第１の送信機カウント値によって定義されるカウント値に前記カウンタを初期的に設定するための手段を、更に備える請求項５記載の受信機。７．前記調整された局所カウント値と送信機カウント値を含む前記抽出されたタイミング情報とを比較し前記発振器のための制御信号を生成するための、前記タイミング調整回路および前記トランスポート復号器に接続される発振器制御回路を、更に備える請求項６に記載の受信機。８．符号化されたタイミング情報を含むパケット化された入力信号を復調する受信機であって、非同期の標本化信号を生成するための自走発振器と、該非同期の標本化信号を用いて該パケット化された入力信号をデジタル化するための、前記自走発振器に接続されるデジタル化手段と、前記デジタル化された信号を補間し補間された信号を生成するための、前記デジタル化手段に接続される補間手段と、該補間手段を同期させそれによって該デジタル化された信号内のシンボルが最適に補間されるための、前記補間手段に接続される第１のタイミング・ループと、該補間された信号を復調しベースバンド信号を生成するための、前記補間手段に接続される復調器と、前記ベースバンド信号から該符号化されたタイミング情報を抽出するための、前記復調器に接続されるトランスポート復号器と、数値的に制御されるカウンタを該抽出されたタイミング情報へ同期させるための、前記トランスポート復号器に接続されるトランスポート・タイミング・ループと、前記ベースバンド信号に含まれる情報を復号し復号された信号を生成するための、前記トランスポート復号器と前記数値的に制御されるカウンタとに接続される復号手段と、前記復号された信号を補間し連続した出力信号を生成するための、前記復号手段と前記数値的に制御される発振器とに接続される出力補間器と、を備える受信機。９．前記補間手段は、円環状バッファと、該円環状バッファのための書込みアドレスを第１のレートで生成するための書込みアドレス生成器と、該円環状バッファのための読出しアドレスを第２のレートで生成するための読出しアドレス生成器とを更に備え、前記第２のレートが前記第１のレートより速い、請求項８に記載の受信機。１０．受信機と送信機とを同期化する方法において、送信された信号は周期的に送信されるパケットに含まれる送信機タイミング情報を有するパケット・デジタル信号であって、自走発振器からの非同期の標本化信号を用いて、前記パケット化されたデジタル信号をデジタル化しデジタル化された信号を生成するステップと、前記デジタル化された信号を補間し、補間された信号を生成するステップと、前記補間された信号を処理し、前記補間を同期化するステップと、前記パケットから前記送信機タイミング情報を抽出するステップと、数値的に制御されるカウンタを用いて前記標本化信号を計数し、局所カウント値を生成するステップと、該数値的に制御されるカウンタに制御信号を加えることによって、該局所カウント値を調整し前記補間された信号のバースト性を補償するステップと、前記調整された局所カウント値を、タイミング情報を含む受信したパケットにある前記送信機カウント値に対して比較するステップと、該調整された局所カウント値と該送信機カウント値の比較に応答して、数値的に制御されるカウンタの制御信号を生成するステップと、前記制御信号により前記数値的に制御されるカウンタを制御し、それによって前記受信機を前記送信機に同期化させるステップと、を備える方法。１１．前記調整された局所カウント値を用いて前記補間された信号を復号し、復号されたデータを生成するステップと、前記調整されたカウント値を用いて前記復号されたデータを補間し、連続したデータ・ストリームを生成するステップと、を更に備える請求項１０に記載の方法。