JPH11502975A - エピタキシャル層に関する半導体基板の優先的エッチング - Google Patents

エピタキシャル層に関する半導体基板の優先的エッチング

Info

Publication number
JPH11502975A
JPH11502975A JP9524144A JP52414497A JPH11502975A JP H11502975 A JPH11502975 A JP H11502975A JP 9524144 A JP9524144 A JP 9524144A JP 52414497 A JP52414497 A JP 52414497A JP H11502975 A JPH11502975 A JP H11502975A
Authority
JP
Japan
Prior art keywords
substrate
etching
etchant
solvent
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP9524144A
Other languages
English (en)
Inventor
ルドルフ ペー ティブルフ
シャロン イェー フランホルツ
ケフィン ハベレーン
Original Assignee
フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フィリップス エレクトロニクス ネムローゼ フェンノートシャップ filed Critical フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
Publication of JPH11502975A publication Critical patent/JPH11502975A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30612Etching of AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/471Inorganic layers
    • H01L21/473Inorganic layers composed of oxides or glassy oxides or oxide based glass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 本発明は、基板および1個または2個以上のエピタキシャル層を備える半導体構体を、溶媒とエッチング剤と第1および第2の錯化剤とを含有するエッチング剤組成物中でエッチングする方法であり、前記エッチング剤および前記錯化剤としては前記溶媒に可溶性のものを使用する。エッチング剤は、少なくとも1個のエピタキシャル層に関して基板を優先的にエッチングする。第1錯化剤は、基板と反応性であって、エッチング剤が基板をエッチングする速度を加速させる。第2錯化剤は、少なくとも1個のエピタキシャル層の成分と反応性であって、該成分との化合物を生成する。この反応は、生成する化合物と第2錯化剤と前記成分との間に平衡状態を確立し、この平衡状態によって少なくとも1個のエピタキシャル層の有意なエッチングが阻止される。エッチング剤組成物は、溶液の酸性度を調節して基板のエッチング速度を調節するが、少なくとも1個のエピタキシャル層に関するエッチング剤組成物のエッチング特性を維持する作用をする化学物質を含有しているのが好ましい。

Description

【発明の詳細な説明】 エピタキシャル層に関する半導体基板の優先的エッチング 本発明は、半導体基板および1個または2個以上のエピタキシャル層を備える 半導体構体をエッチングすることにより半導体デバイスを製造する方法に関する ものである。 半導体および集積回路を製造する場合には、一般的にエピタキシャル層を基板 上に形成する処理を行う。処理の際には、エピタキシャル層を実質的に無傷のま ま残し、かつ該エピタキシャル層に関して基板のある部分または実質的に全部を 除去することが要求されることが多い。特に、基板の除去は、エピタキシャル層 と基板との界面およびエピタキシャル層とは反対側の基板の裏面からの両方で行 うのが望ましいことが分っている。 前者の場合には、基板の除去は、垂直空洞型表面発光レーザのような特定のデ バイスの製造に有用なトポグラフを製作するために行われる。また、基板の除去 は、デバイスの密度を増大するためにも行うことができる。 後者の場合には、基板の除去は、種々の処理目的、例えば、(i)半導体および 集積回路デハイスの性能を妨害することがある基板の除去、(ii)基板を個々のデ バイスに分割する前における基板の薄層化、(iii)後の処理のための裏面の準備 、および品質管理を達成するためである。 品質管理では、エピタキシャル層の検査を可能にするために、基板を除去する 。普通、この検査は、該層の物理的性質、ならびにその化学的純度および結晶学 的純度を同定するために行われる。例えば、代表的な例においては、この検査で は、1個または2個以上の層について、(i)層の厚さ、(ii)望ましい不純物およ び望ましくない不純物の濃度、(iii)欠陥の密度および分布、および(iv)選定さ れた表面区域におけるこれらのパラメータの変動を評価する。この検査は、代表 的な例では、透過型電子顕微鏡を包含する電子顕微鏡を使用して行われる。 最後に、この検査は、製造プロセス、製造しようとする半導体および集積回路 デバイスの動作の理解を進めるために行われる。このような点を理解すると、代 表的な例では、製造プロセス、デバイス性能またはこれらの両者を改善すること ができる。 基板を除去するための複数の技術が知られているが、これらの技術はいずれも 問題点を持っている。例えば、基板の選定した部分を機械的に除去することは既 知であり、この除去方法はラップ仕上げとして知られている。しかし、ラップ仕 上げは残っている基板の結晶構造に損傷を与える傾向がある。その上、ラップ仕 上げは望ましくない程不正確であり、除去する必要のある基板が後に残ることが あり、また残しておく必要のある基板が除去されることがある。ある適用例では 、ラップ仕上げの結果、1個または2個以上のエピタキシャル層が損傷を受けた り、除去されたりする。 また、化学的エッチング剤組成物および化学的エッチング技術を使用して、基 板を除去することも既知である。一般的にこれらのエッチング剤組成物およびエ ッチング技術は、基板をエッチングするが、エピタキシャル層を無傷のまま残す ように選択されている点で、優先的である。しかし、既知の優先的エッチング技 術では、エッチング速度が望ましくない程遅くなったり、速くなったりすること がある。エッチング速度が比較的遅い場合には、処理が妨げられる。エッチング 速度が比較的速い場合には、エッチングは制御困難になって、不正確な量の基板 が除去されることになることがある。 その上、エッチング剤組成物としてエピタキシャル層と比較的非反応性のもの を選択したにもかかわらず、エッチング剤が1個または2個以上のエピタキシャ ル層と若干反応性である、ことが多い。この反応性は、1個または2個以上のエ ピタキシャル層を有意にエッチングする結果を生じる傾向がある。例えば、比較 的多量の基板を除去しようとする場合には、全エッチング時間が比較的長くなる ことがある。基板のエッチング時間が一層長くなることは、エッチング剤組成物 がエピタキシャル層と反応する時間が一層長くなることを意味する。エッチング 剤組成物は、十分に長い時間にわたって、1個または2個以上のエピタキシャル 層を有意な量エッチングする傾向がある。 従って、1個または2個以上のエピタキシャル層に関して半導体基板を優先的 にエッチングするための、改善されたエッチング剤組成物およびエッチング方法 が必要とされている。さらに、II−VI材料からなる層を包含する1個または2個 以上のエピタキシャル層に関して、ヒ化ガリウム半導体基板を優先的にエッチン グするための、改善されたエッチング剤組成物およびエッチング方法が必要とさ れている。 本発明の目的は、1個または2個以上のエピタキシャル層に関して基板のある 部分または実質的に全部を除去し、かつ前記エピタキシャル層を実質的にエッチ ングされていない状態で残すための、改善されたエッチング剤組成物およびエッ チング方法を提供することにある。 本発明の他の目的は、II−VI材料からなる層を包含する1個または2個以上の エピタキシャル層に関して、ヒ化ガリウム基板を優先的にエッチングするための 、改善されたエッチング剤組成物およびエッチング方法を提供することにある。 本発明の特定の目的は、エピタキシャル層を有意でない量エッチングするにす ぎず、ヒ化ガリウム基板を選択可能な速度でエッチングする優先的エッチング剤 組成物およびエッチング方法を提供することにある。 本発明は、その第1の面において、基板および1個または2個以上のエピタキ シャル層を備える半導体構体をエッチングするのに使用されるエッチング剤組成 物を提供する。このエッチング剤組成物は溶媒、エッチング剤、および第1およ び第2の錯化剤を含有する。エッチング剤は少なくとも1個のエピタキシャル層 に関して基板を優先的にエッチングする。第1錯化剤は基板と反応性であって、 エッチング剤が基板をエッチングする速度を加速させる。第2錯化剤は少なくと も1個のエピタキシャル層の成分と反応性であって、該成分との化合物を生成す る。しかし、第2錯化剤と前記成分との反応は、生成する化合物と第2錯化剤と 前記成分とが、溶液中で平衡状態で存在するような反応である。このようにして 、第2錯化剤は、少なくとも1個のエピタキシャル層が有意でなくかつエッチン グ期間とは実質的に関係のない量でエッチングされるようにする。 本発明は、その第2面において、基板および1個または2個以上のエピタキシ ャル層を備える半導体構体をエッチングする方法を提供する。この方法は、溶媒 、エッチング剤、および第1および第2の錯化剤を選定する工程;これらの要素 を混合して溶液を形成する工程;半導体構体の一部分を溶液中に浸漬して、その 部 分の基板をその部分のエピタキシャル層に関して優先的にエッチングする工程を 含む。 本発明のこの第2の面において、エッチング剤組成物は、酸性度調節剤の使用 を含めて上述とほぼ同様なものであるのが好ましい。 本発明を特徴付ける新規性を有する種々の特徴は、特に、本明細書の一部分を 構成する後述の請求の範囲中に指摘されている。本発明、その操作上の利点およ び本発明によって達成される特定の目的を一層良く理解するために、本発明の好 適例を例示および説明している添付図面および説明事項を参照されたい。なお、 同じ参照番号は同一または同様な要素を示す。 図面において: 図1は、半導体構体の一例の尺度どおりではない断面図である。 図2は、基板および1個または2個以上のエピタキシャル層を備える半導体構 体をエッチングする本発明方法の一例のフローシートである。 図1に示すように、例示する半導体構体8は、基板10および複数個のエピタ キシャル層12を備える。処理の際に、基板10を、エピタキシャル層12と基 板10との間に形成される界面14において、あるいはエピタキシャル層12と は反対側の基板10の裏面16において、露出させる。処理の際には、エピタキ シャル層12を実質的に無傷のまま残し、かつ該エピタキシャル層12に関して 基板10のある部分または実質的に全部を除去することが要求されることが多い 。特に、処理の際に、界面14または裏面16またはこれらの両方において基板 10を除去する必要があることがある。 本発明は、半導体構体8をエッチングするのに使用されるエッチング剤組成物 およびエッチング方法、特に、1個または2個以上のエピタキシャル層12に関 して基板10を優先的にエッチングするエッチング剤組成物およびエッチング方 法を提供する。以下に説明するエッチング剤組成物は、ヒ化ガリウム〔GaAs 〕からなる基板10およびII−VI材料、例えば、硫化亜鉛〔ZnS〕、硫化セレ ン亜鉛〔ZnSeS〕、硫化マグネシウムセレン亜鉛〔ZnMgSeS〕および 硫化カドミウム亜鉛〔ZnCdS〕から形成されたエピタキシャル層12に適用 することができる。しかし、本発明の範囲から逸脱することなく、基板をGaA s 以外の材料から形成することができ、またエピタキシャル層を上述の材料以外の 材料から形成することができる。 本発明に係るエッチング剤組成物は、溶媒、エッチング剤、および第1および 第2の錯化剤を含有する。エッチング剤は、基板の酸化還元電位と少なくとも1 個のエピタキシャル層の酸化還元電位との中間の酸化還元電位を有する。従って 、エッチング剤は、少なくとも1個のエピタキシャル層に関して基板を優先的に エッチングすることができる。エッチング剤は溶媒に可溶性であるのが好ましい 。 第1錯化剤は基板と反応性であって、エッチング剤が基板をエッチングする速 度を加速させる。例えば、基板がヒ化ガリウムである場合には、第1錯化剤をガ リウムイオン〔Ga3+〕と結合するように選定する。第1錯化剤は溶媒に可溶性 であるのが好ましい。 第2錯化剤は少なくとも1個のエピタキシャル層の成分と反応性であって、該 成分との化合物を生成する。特に、第2錯化剤は、前記成分と反応し、生成した 化合物と該第2錯化剤と前記成分とは溶媒中で平衡状態で存在する。このように して、エッチング剤組成物による少なくとも1個のエピタキシャル層の有意なエ ッチングが阻止される。その理由は、平衡状態が確立される前に、前記成分が許 容できる僅かな量溶媒に溶解できるにすぎないからである。 特に、少なくとも1個のエピタキシャル層のエッチングを最小にするには、第 2錯化剤を、生成する化合物が溶媒に高度に不溶性になるように選定するのが好 ましい。例えば、少なくとも1個のエピタキシャル層が亜鉛を含有し、溶媒が水 を含有している場合には、第2結合剤は、エッチング剤によって除去された亜鉛 イオン〔Zn2+〕と結合して水に高度に不溶性で溶媒中で飽和に達し、かつ上述 の平衡状態を確立することによりエピタキシャル層のさらなるエッチングを限定 する1種または2種以上の化合物が生成するように、選定するのが好ましい。 従って、第2錯化剤は、エッチング剤組成物が少なくとも1個のエピタキシャ ル層を有意でない量エッチングするようにする。さらに、第2錯化剤は、エピタ キシャル層のエッチング量がエッチング期間と実質的に無関係になるようにする 。 第1および第2の錯化剤は、本発明の範囲を逸脱することなしに、同一または 異なるものとすることができる。 エッチング剤組成物は、酸性度調節剤を含有するのが好ましい。酸性度調節剤 は、溶液の酸性度を調節する作用をし、これにより少なくとも1個のエピタキシ ャル層に関するエッチング剤組成物のエッチング特性を維持すると共に基板のエ ッチング速度を調節する作用をする。また、酸性度調節剤は、第1および第2の 錯化剤の溶媒中への溶解を促進させる。 第1の特定例において、溶媒が約50mlの水であり、エッチング剤が約7.5 gのフェリシアン化カリウム〔0.5モル/1のK3Fe(CN)6〕であり、第1 および第2の錯化剤が約1.25gのシュウ酸〔0.2モル/lの(COOH)2 〕であるエッチング剤組成物を使用して、ヒ化ガリウム基板および硫化セレン亜 鉛エピタキシャル層を備える半導体構体をエッチングした際に、受け入れること のできるエッチング結果が達成される、ことが分った。 すなわち、特に、ガウリムを含有する基板および亜鉛を含有するエピタキシャ ル層を備える半導体構体の場合には、シュウ酸が好ましい錯化剤である。実際に 、シュウ酸はガリウムイオン〔Ga3+〕のほか亜鉛イオン〔Zn2+〕と結合する ので、シュウ酸を第1および第2の錯化剤として使用することができる。前者の 作用でシュウ酸ガリウムが生成し、この化合物は水に実質的に可溶性であるので 、エッチング剤によって追加のガリウムイオンをエッチングすることができる。 後者の作用でシュウ酸亜鉛が形成し、この化合物は水に高度に不溶性であるので 、上述の平衡状態が確立され、エピタキシャル層が有意にエッチングされること はない。 また、本発明の範囲を逸脱することなく、シュウ酸亜鉛、シュウ酸ガリウムお よびシュウ酸アンモニウムを包含するシュウ酸塩を生成する他の錯化剤も使用す ることができる。しかし、一般的に、これらのシュウ酸塩を生成する他の錯化剤 を使用すると、エッチング剤組成物に追加の変化が生じることがある。 この例では、pHを選定したレベルに調節する計算量の水酸化アンモニウム〔N H4OH〕を含有する酸性度調節剤を使用して、上述の結果を得た。この酸性度 調節剤も未溶解のシュウ酸を溶解させることが分った。 例えば、室温(約25℃)において、水酸化アンモニウム〔NH4OH〕を添 加してpHを約7.0〜8.0の範囲にすると、エッチング剤組成物は、ヒ化ガリ ウム〔GaAs〕からなる基板に対して比較的最適なエッチング速度、例えば、 0.45μm/分のエッチング速度を生じ、かつ硫化セレン亜鉛〔ZnSeS〕 からなるエピタキシャル層に対するエッチング速度を実質的に零に維持する、こ とが分った。これに対し、第1錯化剤が存在しない場合には、ヒ化ガリウム基板 のエッチング速度はほぼ数ミクロン/時間にすぎない、ことが分った。 次に、この例を化学的に説明する。水溶液中で、フェリシアン化カリウム〔K3 Fe(CN)6〕エッチング剤は、次式: に示すように解離する。このようにして生成したFe(CN)6 3-は、ヒ化ガリウ ム〔GaAs〕と次式: に示すように反応する。しかし、Ga3+はGa(OH)3としてほぼ不溶性になる 。シュウ酸〔(COOH)2〕を添加するとシュウ酸ガリウムが生成し、この化合 物はpH=8において約0.15モル/lの溶解度を有する。さらに、水酸化アン モニウム〔NH4OH〕を溶液に添加すると、シュウ酸アンモニウムガリウムが 生成し、この化合物はpH=8において約0.27モル/lの溶解度を有する。 次表に、ヒ化ガリウム〔GaAs〕基板および硫化セレン亜鉛〔ZnSeS〕 エピタキシャル層を備える半導体構体をエッチングした場合に得られた実験結果 をまとめて示す。これらの実験結果は、上述の第1の例のエッチング剤組成物と 共に、pHを選定したレベルに調節する計算量の水酸化アンモニウム〔NH4OH 〕を含有する酸性度調節剤を使用して行った室温(約25℃)における不活発な エッチングを反映している。 他の不活発なエッチングの適用例で行われたエッチングは、亜鉛化合物エピタ キシャル層のエッチング速度を変えることなく、ヒ化ガリウム基板のエッチング 速度を加促させた。特に、かきまぜ(stirring)がヒ化ガリウム基板のエッチン グ速度を約3倍速めることができることが分った。攪拌(agitation)のような他 の機械的操作も同様な結果をもたらすと考えられる。 第2の特定例において、溶媒が約50mlの水であり、エッチング剤が約7.5 gのフェリシアン化カリウム〔K3Fe(CN)6〕であり、第1および第2の錯化 剤が約1.5gの酒石酸〔C466〕であるエッチング剤組成物を使用して、 ヒ化ガリウム基板および硫化セレン亜鉛エピタキシャル層を備える半導体構体を エッチングした際に、受け入れることのできるエッチング結果が達成される、こ とが分った。 すなわち、特に、ガウリムを含有する基板および亜鉛を含有するエピタキシャ ル層を備える半導体構体の場合には、酒石酸が好ましい錯化剤である。実際に、 酒石酸はガリウムイオン〔Ga3+〕のほか亜鉛イオン〔Zn2+〕と結合するので 、シュウ酸を第1および第2の錯化剤として使用することができる。前者の作用 で酒石酸ガリウムが生成し、この化合物は水に実質的に可溶性であるので、エッ チング剤によって追加のガリウムイオンをエッチングすることができる。後者の 作用で酒石酸亜鉛が形成し、この化合物は水に高度に不溶性であるので、上述の 平衡状態が確立され、エピタキシャル層が有意にエッチングされることはない。 また、本発明の範囲を逸脱することなく、酒石酸亜鉛、酒石酸ガリウムおよび 酒石酸アンモニウムを包含する酒石酸塩を生成する他の錯化剤も使用することが できる。しかし、一般的に、これらの酒石酸塩を生成する他の錯化剤を使用する と、エッチング剤組成物に追加の変化が生じることがある。 この第2の例では、pHを選定したレベルに調節する計算量の水酸化アンモニウ ム〔NH4OH〕を含有する酸性度調節剤を使用して、上述の結果を得た。エッ チング剤組成物のこの面については先に説明したので、ここでは説明を繰り返え さない。 上述の2つの具体例から、室温から約50℃まで温度を上昇させた場合に、ヒ 化ガリウム〔GaAs〕基板に関してはエッチング速度は速くなるが、硫化セレ ン亜鉛〔ZnSeS〕エピタキシャル層のエッチング速度は認められる程の影響 を受けない、ことが分った。第1の例のエッチング剤組成物を使用した場合に、 温度を約50℃まで上昇させた結果、基板に対するエッチング速度は約1μm/ 分になるが、硫化セレン亜鉛〔ZnSeS〕のエッチング速度は約0Å/分に維 持される、ことが分った。さらに、第2の例のエッチング剤組成物を使用した場 合に、上述のエピタキシャル層のエッチング速度は、このエッチングを約65℃ の温度で行った場合でも、受け入れることができる程低い速度のままである、こ とが分った。しかし、一般的に、エッチングが生起する温度にはある最適範囲が あり、この範囲は種々の因子に依存している。これらの因子としては、例えば、 基板の種類、所望の基板エッチング速度、1個または2個以上のエピタキシャル 層の種類、および許容できるエピタキシャル層の損傷レベルがあるが、これらに 限定されるものではない。 図2には、基板および1個または2個以上のエピタキシャル層を備える半導体 構体のエッチング方法のフローシートが示されており、使用したエッチング剤組 成物およびエッチング方法は本発明に係るものである。このエッチング方法は、 溶媒、エッチング剤、および第1および第2の錯化剤を選定する工程;これらの 要素を混合して溶液を形成する工程;半導体構体の一部分を前記溶液中に浸漬し て、その部分の基板をその部分のエピタキシャル層に関して優先的にエッチング する工程を含む。 この方法では、エッチング剤組成物は、酸性度調節剤の使用を含めて、上述の ものと実質的に同様なものであるのが好ましい。酸性度調節剤は、溶媒とエッチ ング剤と第1および第2の錯化剤とを混合した後かつ基板を浸漬する前に、添加 するのが好ましい。このようにして、混合された諸成分は完全に溶液になり、溶 液の酸性度は浸漬前に確定される。この順序の1つの利点は、基板のエッチング が一層制御し易くなることである。 さらに、エッチング方法は、半導体構体の一部分を浸漬したまま、半導体構体 に少なくとも1種の溶液を機械的に作用させるか否かを選定する工程を含むのが 好ましい。上述のように、例えば、エッチング剤組成物をかきまぜるか攪拌する ことによって行われるこの工程は、一般的に、基板のエッチング速度を加速させ る。 また、このエッチング方法は、エッチングが生起する温度を選定する工程を含 むのが好ましい。上述のように、温度は、一般的に、基板のエッチング速度に影 響を及ぼすが、エピタキシャル層のエッチング速度を認められる程速めることは ない。 本発明を好ましい具体例について説明したが、上述の本発明の範囲内における 変更は当業者にとって明白であり、従って本発明は上述の好ましい具体例に限定 されず、本発明の範囲内の変更を包含するものである。

Claims (1)

  1. 【特許請求の範囲】 1.基板および1個または2個以上のエピタキシャル層を備える半導体構体を、 溶媒および該溶媒に可溶性のエッチング剤を含有するエッチング剤組成物中でエ ッチングし、この際エッチング剤として前記基板の酸化還元電位と少なくとも1 個の前記エピタキシャル層の酸化還元電位との中間の酸化還元電位を有するもの を使用して、前記少なくとも1個のエピタキシャル層に関して前記基板を優先的 にエッチングすることにより、半導体デバイスを製造するに当り、 前記エッチング剤組成物は、さらに、前記溶媒に可溶性の第1錯化剤および 前記溶媒に可溶性の第2錯化剤を含有し、前記第1錯化剤は前記基板と反応性で あって、前記エッチング剤が前記基板をエッチングする速度を加速させ、前記第 2錯化剤は前記少なくとも1個のエピタキシャル層の成分と反応性であって、該 成分との化合物を生成し、この反応は、該生成した化合物と前記第2錯化剤と前 記成分とが溶液中に平衡状態で存在するので、前記少なくとも1個のエピタキシ ャル層が有意でなくかつエッチング期間とは実質的に関係のない量でエッチング されるような反応であることを特徴とする半導体デバイスの製造方法。 2.前記エッチング剤組成物は、さらに、前記溶媒に可溶性の酸性度調節剤を含 有し、該酸性度調節剤は溶液の酸性度を調節して前記少なくとも1個のエピタキ シャルに関するエッチング特性を維持したまま前記基板のエッチング速度を調節 するように選定することを特徴とする請求の範囲1記載の方法。 3.前記酸性度調節剤は水酸化アンモニウム〔NH4OH〕であり、前記溶媒は 水であり、前記酸性度調節剤はpHを約7.0〜8.0の範囲内に調節する量添加 することを特徴とする請求の範囲2記載の方法。 4.前記エッチング剤はフェリシアン化カリウム〔K3Fe(CN)6〕であること を特徴とする請求の範囲1〜3のいずれか一つの項に記載の方法。 5.前記第1および第2の錯化剤はシュウ酸または酒石酸であることを特徴とす る請求の範囲1〜4のいずれか一つの項に記載の方法。 6.前記第1および第2の錯化剤は同じ化合物であることを特徴とする請求の範 囲5記載の方法。 7.前記エッチング剤組成物は、約50mlの水、約7.5gのフェリシアン化カ リウム〔K3Fe(CN)6〕、約1.25gのシュウ酸、および水酸化アンモニウ ム〔NH4OH〕を含有していることを特徴とする請求の範囲1〜6のいずれか 一つの項に記載の方法。 8.前記エッチング剤組成物は、約50mlの水、約7.5gのフェリシアン化カ リウム〔K3Fe(CN)6〕、約1.5gの酒石酸、および水酸化アンモニウ〔N H4OH〕を含有していることを特徴とする請求の範囲1〜6のいずれか一つの 項に記載の方法。
JP9524144A 1995-12-29 1996-12-09 エピタキシャル層に関する半導体基板の優先的エッチング Abandoned JPH11502975A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/581,233 US5756403A (en) 1995-12-29 1995-12-29 Method of preferentially etching a semiconductor substrate with respect to epitaxial layers
US08/581,233 1995-12-29
PCT/IB1996/001399 WO1997024754A1 (en) 1995-12-29 1996-12-09 Preferential etch of semiconductor substrate with respect to epitaxial layers

Publications (1)

Publication Number Publication Date
JPH11502975A true JPH11502975A (ja) 1999-03-09

Family

ID=24324384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9524144A Abandoned JPH11502975A (ja) 1995-12-29 1996-12-09 エピタキシャル層に関する半導体基板の優先的エッチング

Country Status (5)

Country Link
US (1) US5756403A (ja)
EP (1) EP0815585B1 (ja)
JP (1) JPH11502975A (ja)
DE (1) DE69633616D1 (ja)
WO (1) WO1997024754A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6419554B2 (en) * 1999-06-24 2002-07-16 Micron Technology, Inc. Fixed abrasive chemical-mechanical planarization of titanium nitride
JP3858888B2 (ja) * 2003-12-02 2006-12-20 ソニー株式会社 エッチング方法及び半導体装置の製造方法
TWI363891B (en) * 2006-11-14 2012-05-11 Lg Display Co Ltd Manufacturing method of the flexible display device
DE102007006151B4 (de) * 2007-02-07 2008-11-06 Siltronic Ag Verfahren zur Verringerung und Homogenisierung der Dicke einer Halbleiterschicht, die sich auf der Oberfläche eines elektrisch isolierenden Materials befindet
WO2010037806A1 (en) 2008-10-03 2010-04-08 Nestec S.A. User-friendly interface for a beverage machine
CN102612335B (zh) 2009-11-05 2015-10-07 雀巢产品技术援助有限公司 饮料制备机的远程诊断
CA2782411C (en) 2009-12-02 2019-08-20 Nestec S.A. Beverage preparation machine comprising an extended user-advisory functionality
WO2011067157A1 (en) 2009-12-02 2011-06-09 Nestec S.A. Beverage preparation machine with touch menu functionality
JP2013512698A (ja) 2009-12-02 2013-04-18 ネステク ソシエテ アノニム 雰囲気模倣機能を有する飲料調製マシン
WO2011067232A1 (en) 2009-12-02 2011-06-09 Nestec S.A. Beverage preparation machine supporting a remote service functionality
AU2010326861B2 (en) 2009-12-02 2015-07-16 Nestec S.A. Beverage preparation machine with virtual shopping functionality
PT2506746E (pt) 2009-12-02 2015-07-07 Nestec Sa Máquina de preparação de bebidas compreendendo um sistema de leitura de cartões
WO2011144723A1 (en) 2010-05-21 2011-11-24 Nestec S.A. Beverage machine with ergonomic water management
EP2571404B2 (en) 2010-05-21 2017-10-25 Nestec S.A. Ergonomic handle & user-interface
US9149152B2 (en) 2010-05-21 2015-10-06 Nestec S.A. Ergonomic dispenser interface

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3237235C2 (de) * 1982-10-07 1986-07-10 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH, 8263 Burghausen Verfahren zum Polieren von III-V-Halbleiteroberflächen
US5071510A (en) * 1989-09-22 1991-12-10 Robert Bosch Gmbh Process for anisotropic etching of silicon plates
ES2109231T3 (es) * 1989-10-31 1998-01-16 Furukawa Electric Co Ltd Elementos laser de semi-conductores y metodo de fabricacion.
US5015346A (en) * 1990-04-10 1991-05-14 United States Department Of Energy Electrochemical method for defect delineation in silicon-on-insulator wafers
US5110765A (en) * 1990-11-30 1992-05-05 At&T Bell Laboratories Selective etch for GaAs-containing group III-V compounds
US5279704A (en) * 1991-04-23 1994-01-18 Honda Giken Kogyo Kabushiki Kaisha Method of fabricating semiconductor device
US5419808A (en) * 1993-03-19 1995-05-30 Mitsubishi Denki Kabushiki Kaisha Etching solution and etching method for semiconductors
JP3135185B2 (ja) * 1993-03-19 2001-02-13 三菱電機株式会社 半導体エッチング液,半導体エッチング方法,及びGaAs面の判定方法
US5811839A (en) * 1994-09-01 1998-09-22 Mitsubishi Chemical Corporation Semiconductor light-emitting devices

Also Published As

Publication number Publication date
EP0815585B1 (en) 2004-10-13
US5756403A (en) 1998-05-26
EP0815585A1 (en) 1998-01-07
WO1997024754A1 (en) 1997-07-10
DE69633616D1 (de) 2004-11-18

Similar Documents

Publication Publication Date Title
JPH11502975A (ja) エピタキシャル層に関する半導体基板の優先的エッチング
Osaka et al. Electrodeposition of Soft Gold from a Thiosulfate‐Sulfite Bath for Electronics Applications
US7537709B2 (en) Method for isotropic etching of copper
TW200829725A (en) Efficient gallium thin film electroplating methods and chemistries
US20050067297A1 (en) Copper bath for electroplating fine circuitry on semiconductor chips
DE3422750A1 (de) Verfahren zum herstellen einer schicht aus einem mehrbestandteilmaterial
US4349411A (en) Etch procedure for aluminum alloy
EP0989600A2 (en) Surface cleaning method for manufacturing II-VI compound semiconductor epitaxial wafers
DE102006035377B4 (de) Verfahren zur Herstellung eines Halbleiterkristalls
WO2012023613A1 (ja) テクスチャー形成用組成物、シリコン基板の製造方法、及びテクスチャー形成用組成物調製キット
US5969419A (en) Structure comprising platinum layer bound to a surface of a silicon oxide layer
US8513141B2 (en) Defect etching of germanium
KR101493358B1 (ko) 무전해 구리도금액을 이용한 구리 도금층 형성방법
JP2706211B2 (ja) 半導体用エッチング液と結晶処理方法および半導体装置の製造方法
US11915941B2 (en) Dynamically adjusted purge timing in wet atomic layer etching
JP2019145597A (ja) シリコン単結晶ウェーハの熱処理方法
JP2023127992A (ja) エッチング液、エッチング方法及び半導体集積回路の製造方法
JPH05121319A (ja) 半導体装置の製造法
JP2711475B2 (ja) 選択エピタキシャル成長法
JP2000097821A (ja) GaAs、GaN系化合物半導体の透過電子顕微鏡用試料の作製方法及びそれを用いる積層構造解析法
CN116497461A (zh) 腐蚀法制备低粗糙度锗的方法
JPH11168091A (ja) 半導体装置の製造方法
JPS6233310B2 (ja)
JPH0450200A (ja) 3―5族化合物結晶のエッチング方法およびエッチング液
JPH05234980A (ja) 表面処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20031208

A72 Notification of change in name of applicant

Free format text: JAPANESE INTERMEDIATE CODE: A721

Effective date: 20031208

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20050617