JPH11502059A - チップ支持体構造及びチップケーシングを製造するためのチップ支持体 - Google Patents

チップ支持体構造及びチップケーシングを製造するためのチップ支持体

Info

Publication number
JPH11502059A
JPH11502059A JP8521357A JP52135796A JPH11502059A JP H11502059 A JPH11502059 A JP H11502059A JP 8521357 A JP8521357 A JP 8521357A JP 52135796 A JP52135796 A JP 52135796A JP H11502059 A JPH11502059 A JP H11502059A
Authority
JP
Japan
Prior art keywords
chip
support
foil
contact
conductive path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8521357A
Other languages
English (en)
Other versions
JP3473912B2 (ja
Inventor
ツァーケル・エルケ
リン・デイヴィッド
グヴィアンスダ・イェルク
オストマン・アンドレアス
Original Assignee
フラウンホーファー ゲゼルシャフト ツーア フェルデルング デア アンゲヴァンテン フォルシュング E.V.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フラウンホーファー ゲゼルシャフト ツーア フェルデルング デア アンゲヴァンテン フォルシュング E.V. filed Critical フラウンホーファー ゲゼルシャフト ツーア フェルデルング デア アンゲヴァンテン フォルシュング E.V.
Publication of JPH11502059A publication Critical patent/JPH11502059A/ja
Application granted granted Critical
Publication of JP3473912B2 publication Critical patent/JP3473912B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985Flexible insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 チップケーシングを製造するためのチップ支持体(23)を備えたチップ支持体構造(23)であって、前記チップ支持体は、導電経路(21)を備えた支持箔(20)の上に設けられており、導電経路は、チップ(39)に面する支持箔の前側で、チップの接触表面のメタライズ部(40)に接続されており、それらの自由端は、電子部品或いは基板と接続するために同一表面となるように分布された接続表面構造(42)を形成するものであり、それによって、導電経路(21)が支持箔(20)の逆側に配置され、支持箔(20)内の溝(28)が接触表面メタライズ部(40)の領域内に設けられ、接続表面構造(42)を形成するための導電経路が穿孔されたマスク(36)で覆われており、支持箔の厚さ(s)がチップの表面の接触表面メタライズ部(40)の高さ(h)より小さいか実質的に等しいものである。

Description

【発明の詳細な説明】 チップ支持体構造及びチップケーシングを製造するためのチップ支持体 技術分野 本発明は、チップケーシングを製造するためのチップ支持体を備えたチップ支 持体構造であって、前記チップ支持体は、導電経路を備えた支持箔上に設けられ ており、導電経路は、チップに面する支持箔の前側で、チップの接触表面のメタ ライズ部に接続されており、それらの自由端は、電子部品或いは基板と接続する ために同一表面となるように分布された接続表面構造を形成するものに関する。 本発明は、更に、導電経路を有する支持箔を備えたチップケーシングを製造す るためのチップ支持体に関する。 背景技術 望ましくない機械的及び化学的影響に対する保護の目的で、また、まき散らさ れた熱を取り除いて分散させる目的で、原則としてケーシングを備えたチップを 提供することが必要である。 このケーシングは、チップ接続表面から外側に案内される接続導体構造により 、後続する取り付けの工程でのチップの取り扱いの改善が達成されるという利点 を更に提供する。なぜなら、外向きに案内された接続導体構造により、接続表面 の拡大が行われ、また、接続導体構造の外側に広がる構造により外側からアクセ ス可能な接続表面の大きな間隔が生成されるからである。 したがって、現在普及している表面取付型技術(SMT)では、外側に突出す る複数の接続ピン(ピン−グリッドアレイ,PGA)により外部接続導体構造或 いは接続表面構造が実現されるプラスチック、セラミック、或いは金属からなる ケーシングを使用することが通例である。このようなケーシングにより、チップ は、チップ支持体上に上述した接続導体構造を形成できるように、チップ自身よ りも何倍も大きなチップ支持体上に配置される。この結果、チップケーシングの 設計において、全体として容積が大きくなり、特に応用が広がっている多チップ モジュール技術と関連する際に不都合となることが判っている。 この認識された不都合が、とりわけ、その接続導体配置と一緒になったチップ 支持体それ自身がチップとほぼ同じサイズを有する請求項1の前文に従ったチッ プケーシングを開発するための一つの理由であった。 これは、接続導体の一方 の側に接続導体を備え、それらの自由端において支持箔を越えた突起がチップ接 続表面に接続され、それらの端部において支持箔上に配置された領域がそれぞれ の所定のケースにおいて支持箔の反対側に配置された接触メタライズ部に接続さ れたポリイミドから成る支持箔を含むチップ支持体を作成することにより達成さ れた。 そして、このチップ支持体は、チップから離れて面する支持箔の反対側に同一 平面となるように分布された接触メタライズ部構造によって、外側を向いた慣用 の接続導体ピン配置(PGR)と置換される「ボールグリッドアレイ」という表 現で知られる接触メタライズ部構造が作成される。 チップの表面の領域に配置されたこの「内部」接続導体構造により、全体とし てチップケーシングを大幅にコンパクトに設計することが可能になるが、公知の チップケーシングでは、導体とチップの表面の間に追加の絶縁中間層を設けるこ とが必要である。この中間層は、とりわけ、導体構造をチップ接続表面に接続す る目的で、個別の導体の端部を、チップ接続表面と接触させるために、支持箔の 平面から曲げなければならない。これは、公知のチップケーシングの製造の目的 で、たとえば、テープ自動化ボンディング(TAB)プロセス、或いは、フリッ プチッププロセスのような公知の接続プロセスを使用することを不可能にする。 発明の開示 したがって、本発明の目的は、公知のチップケーシングと比較すると、簡単化 された構造と、チップケーシングを製造するための慣用の接続技術の使用を可能 にするチップケーシングを作成することである。 この目的は、請求項1の特性を有するチップ支持体構造により、また、請求項 5の特性を有するチップ支持体構造により達成される。 本発明によるチップ支持体構造の場合には、導電経路は支持箔の逆側に配置さ れ、そこでは支持箔の溝は、接触メタライズ部の領域に設けられ、支持箔の厚さ は、チップの表面上の接触表面メタライズ部の高さに実質的に等しいか或いは小 さく、接続表面構造を形成するための導電経路は、穿孔されたマスクで覆われて いる。ここで「支持箔」という用語は、その表面の広がりに対して薄い支持体を 記述するために使用されるものであり、支持体用の材料の選択により剛性を有す る支持体、及び可撓性を有する支持体の両方を含むことが明確に指摘される。 本発明によるチップ支持体構造は、その製造工程において、場合によっては、 TABプロセス或いはフリップチッププロセスの助力を任意事項として、チップ 支持体のチップへの接続を可能にする。本発明による構造の故に、TABプロセ スで慣用されているように熱こて(thermode)の助けを借りて、プロセ ス中に導電経路をサポートフィルムの面から曲げることなく、支持箔の逆側から の導電経路をチップの接触表面メタライズ部へ接続することが可能である。この 場合には、次いで、導電経路の接触部とチップの接触表面のメタライズ部の間の 接続接触を、支持箔の溝の領域で作用させることが可能となる。 接触表面メタライズ部の高さに適合する支持箔の厚さは、チップ支持体を曲げ ることなく接触させることを可能にし、これにより、同時にチップの表面に面し た支持箔は、チップの表面に関して導電経路の絶縁という機能を果たす。支持箔 の厚みを対応させて設計することにより、支持箔は、振動に対して絶縁体を構成 する、チップの表面と支持箔の間の導電経路を備えた弾性中間層としての機能を も果たすことができる。 接続表面構造上に接触表面メタライズ部を形成する目的で、はんだのボールが この目的のために意図された穿孔されたマスクのホール内に付着された場合には 、特に有利であることが判明している。 この点に関して、穿孔されたマスクは、電子部品と基板とを接続する目的の再 溶融工程においてはんだボールが一緒に流れてしまうのを防止する、所謂はんだ 停止マスクとしても構成される。はんだボールの付着は、はんだ隆起(bump)の 発生に関して特に費用効率が良い工程となる。 支持箔とチップの表面の間に存在する少なくとも一つの中間空間が、支持箔と チップを互いに粘着的に接続する充填材を備えている場合もまた有利である。こ の手段により、互いに強固に接着するチップとチップ支持体により構成されるユ ニットが形成される。 チップ支持体とチップが、たとえば、合成材料から形成されたケース内に収容 され、粘着性の充填材が、チップと同様に、ケースの内壁とチップ支持体の間に 充填される場合には、チップが全ての側面に固定されたされたチップケーシング が作成される。更にこの場合には、チップ支持体とは反対側に配置されたケース の逆側は刻名領域を構成する。 本発明によれば、請求項1ないし4の一、又は一つ以上のチップ支持体構造の 製造のためのチップ支持体は、請求項5の特性を示している。本発明によるチッ プ支持体の場合には、導電経路は、少なくとも一部分の領域において、支持箔と 穿孔されたマスクの間にサンドイッチ状態で配置され、導電経路の内側端部領域 上に接続表面構造を形成するために機能する。 チップケースの継続的な製造を可能にするためには、チップ支持体が、部分領 域がそれぞれチップに割り当てられた箔片(strip)として組み立てられれば、 有利であることが判っている。 はんだボールが、この目的にために意図された穿孔されたマスクのホールに付 着される場合には、接続表面構造上に接触表面メタライズ部を形成するための特 に費用効率が良い可能性が提供される。次いで、これらは、電子部品或いは基板 に接続されるときに、再流作用(reflow process)の助けを借りて再溶融される 。穿孔されたマスク内のはんだボールは、チップ支持体をチップに接続する前に 或いは後に、付着されることができる。 支持箔上の導電経路が、チップ接触側の接触部の領域で露出している場合には 、フリップチッププロセス(flip-chip process)の助けを借りて、チップ支持 体の接触部を、たとえば、チップが取り付けられたものとの関係で、その接触表 面メタライズ部を下向きにして、規則的な間隔でチップの下を通るチップ支持体 上に接触させることは十分可能である。チップ支持体とチップがフリップチップ プロセスの助けを借りて接触する場合には、支持箔の逆側からの導電経路へのア クセスが必要ではないので穿孔されたマスクは間欠的な設計であるだけでなく連 続的なものとすることもできる。 チップ支持体の導電経路が、接触部の領域の両側で、すなわち、前側(チップ 接触側)と支持箔の逆側の両方で、露出している場合には、チップ支持体のチッ プへの接続は、TABプロセスの助けを借りて支持箔の逆側から、接触部を熱こ て或いは同様の装置の動作に従わせることによって実行することができる。この 場合には、次いで、穿孔されたマスクは、上述したように、部分的な領域におい て形成され、これにより個別の部分的な領域は、密着した設計、すなわち、たと えば、単に導電経路の接触部を露出させる穿孔(perforation)により分離する ようにすることもできる。 導電経路の接触部が、接続表面で終端する外側端部領域で併合されると共に接 続表面の方向に分散するように配置されるように構成される場合にはこれも有利 である。これによって、支持箔の逆側に関する接続表面構造への「内部」接触の 他に、チップの「外部」接触も可能となり、これにより、同時に、外部接続表面 の外向きに広がる構造と拡大された接続表面により、たとえば、品質試験の目的 のための精密な接触が大幅に緩和される。 支持箔の内側領域がいくつかのターゲット分離装置を介して支持箔の外側領域 に接続されるように、支持箔が接触部に隣接する周辺箔ギャップを含む場合には 、密着したチップ支持体構造或いはチップケーシングの完了後に、たとえば、ス タンピング(stamping)により迅速で簡単な隔離が可能である。 箔ギャップの上方に広がる支持箔の外側領域内の導電経路の外側端部領域にお いて、隔離に先立って試験接触を迅速且つ簡単な方法で行うことができる。 本発明は、チップ支持体の実施態様と図面を参照して、チップケーシングの幾 つかの実施態様の表現により以下により詳細に説明される。 図面の簡単な説明 図1は、支持箔とその上に配置された導電経路を備えたチップ支持体の断面図 である。 図2は、図1に示されたチップ支持体の平面図である。 図3は、図1に示されたチップ支持体であり、その導電経路の端部は、チップ 支持体構造を形成するために、チップの接触表面メタライズ部に接続される。 図4は、図3に示されたチップ支持体構造の平面図である。 図5は、導電経路の内側端部領域の上にはんだボールが付着された図4に示さ れたチップ支持体構造である。 図6は、図5に示されたチップ支持体構造の平面図である。 図7は、プラスチックキャストシールを備えた図5に示されたチップ支持体構 造である。 図8は、チップ支持体とチップの表面の間に提供された下側充填材を備えた図 7に示されたチップ支持体構造である。 図9は、プラスチックケースを備えたチップケーシングチップである。 図10は、支持箔から取り除かれた分離されたチップケーシングである。 図11は、支持箔の外側領域と組み合わされる図2に示される支持箔の内側領 域の表現である。 図12は、試験接続表面を形成するための図と共に、支持箔の外側領域まで外 側端部領域によって拡張される導電経路を備えた図11に示された支持箔の変形 である。 発明を実施するための最良の形態 断面で示される図1は、その逆側に個別の導電経路21を有する導電経路構造 22を備えた支持箔20を示す。支持箔20は、TABプロセスにおいて特にし ばしば使われる導電経路構造(カプトン(Kapton)箔)を備えたポリイミ ド箔とすることができる。 しかしながら、原理的には、物質的な特性の理由で導電経路構造への適用に適 しているのであれば、以下に詳細に説明されるチップ支持体23を形成するため に他のタイプの箔を使用することもできる。 特に、図11においてその全体の幅で示された支持箔20の内側領域24が描 かれた図2から判るように、個別の導電経路21は、支持箔20の内側領域24 内の溝28を介して内側端部領域26に隣接する接触部25と共に広がっており 、前記溝28は、ここではフレームの形態で周辺に構成されている。このように 、導電経路21は、ここに示される実施例においては、箔フレーム29を支持箔 20の内側領域24のコア領域30へ接続する。図11が示すように、支持箔2 0の内側領域24は、箔フレーム29の角領域において、支持箔20の外側領域 3 2へ、周辺の箔ギャップ55に架橋するターゲット分離ブリッジ31経由で、接 続される。図11において縦断面で示された支持箔20の外側領域32は、その 縦の縁33に、矢印35の方向に支持箔20の供給運動を実行するために、ここ では詳細は示されない牽引装置を係合するために提供される穿孔(パーフォレー ション perforation)34を含んでいる。 支持箔20の逆側で、導電経路構造22は、導電経路構造22の反対側に配置 された支持箔20のコア領域30に実質的に適合しているはんだ停止マスク36 で覆われている。はんだ停止マスク36は、コーティング、たとえば、はんだ停 止ラッカーの塗布の形態をとることができる。はんだ停止マスク36は、導電経 路21の内側端部領域26の上にそれぞれ配置され、したがって、支持箔20の 逆側からのそれぞれの導電経路21への直接アクセスを可能にする個別の孔部3 7を備えた穿孔されたマスクを形成することは不可欠である。導電経路構造22 の上に例示的な分布で図2において配置されたはんだ停止マスク36の複数の孔 部37の中で、二つのみが、図2に示されたものとは異なった構造で示されてい る。 図1において、例えば粘着性の材料から形成される充填材層38は、コア領域 30を覆って、支持箔20の前面側に設けられ、前記充填材層の機能は、以下に 詳細に説明される。 図3は、チップ支持体構造27を形成するために、チップ39を備えたチップ 支持体23を示し、これにより、導電経路21の接触部25は、隆起(bump)4 0として設計されたチップ39の接触表面メタライズ部に接続される。隆起(bu mp)40は、たとえば、金の隆起(bump)或いはまた金/ニッケル隆起(bump) の形態をとることができる。導電経路は、隆起(bump)40、或いは、はんだボ ール41への接続のための金、金/ニッケル、または、すずのメタライズ部でそ れらの端部領域に設けることができる銅経路として設計することができる。各々 の場合において、メタライズ部は、適切な接続と適合させることができる。支持 箔20に接続される導電経路21は、TABプロセスにより隆起(bump)40に 接続することができ、そこでは、図3において破線によって示された熱こてを支 持箔20の逆側から導電経路の接触部25の上に装着して、接触部25を圧力と 温度の作用の下でチップ39の隆起(bump)40に対して押しつける。この工程 において、導電経路21或いはその接触部25は、TABプロセスの特性として 、支持箔20に関して平行な平面的な配置のまま残る。 図3から明瞭に判るように、とりわけ、箔厚さsが、チップ39の表面を越え て突出する隆起(bump)40の高さhより小さいか、或いは、最大でも同じ大き さであるという事実により、TABプロセスの使用が可能となる。この方法だけ で、チップの表面に関して支持箔20の面が平行となる配置が可能となる。支持 箔20のコア領域30に図3において設けられた充填材層38は、支持箔20と チップ39の表面との間に存在することになる中間空間を充填する機能を果たし 、その粘着特性によってチップ支持体23とチップ39の間の機械的な接着を強 固なものにする。充填材層を弾性体とする設計の場合には、後者は、機械的な圧 力が加わった場合に、チップ支持体23とチップ39との間の機械的ダンピング (圧力の減衰)も提供する。しかしながら、前述した中間空間を充填するために 、隆起(bump)40の高さhに対応するように箔の厚さsを選択することも同様 に可能である。この高さは、およそ25μmである。 図4は、チップ39の隆起(bump)40によって接触される導電経路21のコ ンタクト部25を再度平面図で示す。 図3に示されているものから、チップ23を設けることは、TABプロセスの 助力ばかりでなくフリップチッププロセスの助力によっても可能であることが明 らかになる。この場合は、次いでチップ39は、隆起(bump)40を前方にして 、チップ39の下に随意に配置されるチップ支持体23の接触部25の上に取り 付けられる。 図5及び図6は、はんだボールの付着の後の図3及び図4に示されたチップ支 持体23を示し、各場合において、はんだボール41は、図6に特に明瞭に現れ るボール−グリッドアレイ42を形成するためのはんだ停止マスク36の孔部3 7内に配置される。ボール−グリッドアレイ42内に配置されたはんだボール4 1は、マルチチップ構造を生成するためのボールグリッドアレイを有するチップ 支持体上に同様に配置された電子部品、例えば、チップへの接続部として、或い は、同様に基板への接続部として機能を果たす。追加の部品或いは基板への接続 は、次いで、リフロープロセスの助けを借りて、はんだボール41を再溶融する ことにより達成することができる。 図7は、導電経路21が隆起(bump)40と接触することにより形成された接 続領域44とチップ39の側面の両方を囲み、したがって、環境の影響からシー ルされる剛性のチップケーシング45を形成するキャストシール43を備えた図 5及び図6に示されたチップ支持体構造27を示す。図7に示される領域の中へ のキャストシール43の適用は、たとえば、ここでは詳細が示されない合成樹脂 の槽を通して搬送される支持箔20により達成することができる。 図8は、すでに施された充填層38及び空間の配置の効果の結果として、支持 箔20とチップの表面との間が、下側充填材46を形成するシール材料によりキ ャストシール43の付着の工程において充填されるという作用の点で図7とは異 なる変形例を示している。 最後に、図9は、キャストシール43或いは下側充填材46に加えて、たとえ ば、合成材料から形成されるケース48が後者の逆側からチップ39上に押しつ けられて、これにより、ここでは、ケースの内側壁49とチップの周辺と間に残 っている空間も、キャストシール或いは下側充填材により充填されるチップケー シング47の変形例を示す。 最後に、図10は、ターゲット分離ブリッジ31(図11)を機能させること により支持箔20から取り除かれ、したがって、分離されたチップケーシング4 7を示す。例として図7から図8に示された代替案は、同様に分離される。 図12は、代替の実施態様における、導電経路構造51を備えた支持箔50を 示す。導電経路構造51は、中央接触部25及び内側端部領域26の他に外側端 部領域53を含む導電経路52を有する。 図12に示された支持箔50の相違は、図11に示された支持箔20と比較す ることにより特に明らかになる。図12は、導電経路52の外側端部領域53は 、接触部25から支持箔50の外側領域32まで外側に広がることを示す。外側 端部領域53の端部は、支持箔50のコア領域30の各々の縁の長さに対して直 線的に配置され、接触部25と比較して実質的に拡大された互いに離れた中心間 距離を呈する接触表面54として設計されている。導電経路の厚さと比較して実 質的に拡大された接触の表面によって、また、比較的大きな互いに離れた間隔に よって、たとえば、試験の目的で接触表面54を接触させることが大幅に簡単に なる。図12に示された支持箔50の有利な構造の結果として、外側接触表面5 4 の接触は、チップ支持体23とチップ39との間の接触期間中に、或いは、チッ プケーシング45及び47の完成の後でそれらの隔離の前に(図10参照)、何 時でも達成される。図12に示された支持箔50を使用することによって、製造 されたチップケーシング45或いは47の隔離の工程において、導電経路52の 外側端部領域53は、たとえば、スタンピングによりターゲット分離ブリッジと 共に引き離される。
【手続補正書】特許法第184条の8第1項 【提出日】1997年2月7日 【補正内容】 請求の範囲 1.チップケーシングを製造するためのチップ支持体を備えたチップ支持体構 造であって、 前記チップ支持体は、チップに面する支持箔の前側で、チップの接触表面のメ タライズ部に接続されていると共に、それらの自由端は、電子部品或いは基板と 接続するために同一表面となるように分布された接触表面構造を形成する導電経 路を備えた支持箔上に設けられており、 導電経路が支持箔の逆側に配置され、チップの周辺に沿って伸延する溝が接触 表面メタライズ部内の支持箔内に設けられ、導電経路が接続表面構造を形成する ための穿孔されたマスクで覆われており、上記支持箔の厚さがチップの表面の接 触表面メタライズ部の高さより小さいか実質的に等しいものであり、 導電経路(21)が、チップ(39)に重なる支持箔(20)の内側領域内の 接続表面構造(42)から溝(28)を介して溝を囲む箔フレーム(29)に伸 延し、導電経路の外側端部が箔フレームの外側縁部からの距離を呈することを特 徴とするチップ支持体構造。 2.チップケーシングを形成するために、支持箔(20,50)とチップ(3 9)の表面の間に存在する少なくとも一つの空間が、充填材(38,46)を備 えていることを特徴とする請求項1に記載のチップ支持体構造。 3.チップケーシング(47)を形成するために、チップ支持体(23)とチ ップ(39)はケース(48)内に収納され、これによりケースの内側壁(49 )とチップ支持体(23)との間、及び、チップ(39)とチップ支持体(23 )との間が、充填材(38)によって充填されていることを特徴とする請求項2 に記載のチップ支持体構造。 4.導電経路(21)が、支持箔(20)の内側領域内の接続表面構造(42 )から溝(28)を介して、溝と外側縁部から一定の距離にある外側端部を有す る箔フレーム(29)に伸延することを特徴とする導電経路を含む支持箔を備え た請求項1ないし3のいずれかに記載のチップ支持体構造の製造のためのチップ 支持体。 5.チップ支持体(23)の周辺が、更に内側溝(28)によりチップ支持体 の内側領域から分離されると共に導電経路(21)によって内側領域に接続され た箔フレーム(29)により構成され、これにより、チップ支持体(23)の支 持箔(20)の残部への反転可能な接続のために、ターゲット分離ブリッジ(3 1)が支持箔内に形成され、箔フレーム(29)と支持箔の残部との間の周辺箔 間隙(55)に架橋することを特徴とする外側溝により支持箔の残部から分離さ れた複数の密着して配置されたチップ支持体を備えた支持箔。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 グヴィアンスダ・イェルク ドイツ ベルリン D−13437,ケレンツ ァイレ,15d番 (72)発明者 オストマン・アンドレアス ドイツ ベルリン D−10583,クルメ・ シュトラッセ,6番

Claims (1)

  1. 【特許請求の範囲】 1.チップケーシングを製造するためのチップ支持体を備えたチップ支持体構 造であって、前記チップ支持体は、導電経路を備えた支持箔上に設けられており 、導電経路は、チップに面する支持箔の前側で、チップの接触表面のメタライズ 部に接続されており、それらの自由端は、電子部品或いは基板と接続するために 同一表面となるように配置された接触表面構造を形成するものであり、 導電経路(21,52)が支持箔(20,50)の逆側に配置され、それによ って、支持箔(20,50)内の溝(28)が接触表面メタライズ部に設けられ 、接続表面構造(42)を形成する目的で導電経路(21,52)が穿孔された マスク(36)で覆われ、支持箔(20,50)の厚さがチップの表面の接触表 面メタライズ部(40)の高さ(h)より小さいか実質的に等しいことを特徴と する構造。 2.接続表面構造(42)上に接続表面メタライゼーションを形成する目的で 穿孔されたマスク(36)の孔(37)にはんだボール(41)が適用されてい ることを特徴とする請求項1に記載のチップ支持構造。 3.チップケーシング(47)を形成するために、支持箔(20,50)とチ ップ(39)の表面の間に存在する少なくとも一つの空間が、充填材(38,4 6)を備えて配置されていることを特徴とする請求項1または2に記載のチップ 支持体構造。 4.チップケーシング(47)を形成するために、チップ支持体(23)とチ ップ(39)はケース(48)内に収納され、これによりケースの内側壁(49 )とチップ支持体(23)との間、及び、チップ(39)とチップ支持体(23 )との間が、充填材(38)によって充填されていることを特徴とする請求項3 に記載のチップ支持体構造。 5.導電経路(21,52)が、支持箔(20,50)と、導電経路(21, 52)の内側縁部(26)上に接続表面構造(42)を形成する役割を果たして いる穿孔されたマスク(36)との間の少なくとも一部に、サンドイッチ状に配 置されていることを特徴とする導電経路を有する支持箔を備えた請求項1ないし 4のいずれかに記載のチップ支持体構造の製造のためのチップ支持体。 6.接続表面構造(42)の上に接触表面メタライゼーションを形成する目的 で、穿孔マスク(36)の孔(37)にはんだボール(41)が適用されている ことを特徴とする請求項5に記載のチップ支持体。 7.導電経路(21,52)が、接触部(25)の領域でチップ・接触側で露 出していることを特徴とする請求項5または6に記載のチップ支持体。 8.導電経路(21,52)が、接触部(25)の領域で両側とも露出してい ることを特徴とする請求項6または7に記載のチップ支持体。 9.接触・セクション(25)が、接触表面(54)で終端する導電経路(5 2)の外縁領域(53)と併合され、接触表面(54)の方向に分岐するように 構成されていることを特徴とする先行の請求項5から7の一つあるいは複数に記 載のチップ支持体。 10.接触部(25)に近接する支持箔(20,50)が、支持箔の内側領域 (24)がその外側領域(33)といくつかのターゲット分離装置を介して接続 されるような形で、周辺箔間隙(55)を備えていることを特徴とする、請求項 8または9に記載のチップ支持体。 11.支持箔(50)が、接触部(25)から続いて、箔間隙(55)を越え 支持箔の外側領域(32)まで伸びている外縁領域(53)を有する導線経路( 52)を備えていることを特徴とする請求項10に記載のチップ支持体。
JP52135796A 1995-01-12 1995-12-07 チップ支持体構造及びチップケーシングを製造するためのチップ支持体 Expired - Fee Related JP3473912B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19500655A DE19500655B4 (de) 1995-01-12 1995-01-12 Chipträger-Anordnung zur Herstellung einer Chip-Gehäusung
DE19500655.0 1995-01-12
PCT/DE1995/001780 WO1996021947A1 (de) 1995-01-12 1995-12-07 Chipträger-anordnung sowie chipträger zur herstellung einer chip-gehäusung

Publications (2)

Publication Number Publication Date
JPH11502059A true JPH11502059A (ja) 1999-02-16
JP3473912B2 JP3473912B2 (ja) 2003-12-08

Family

ID=7751303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52135796A Expired - Fee Related JP3473912B2 (ja) 1995-01-12 1995-12-07 チップ支持体構造及びチップケーシングを製造するためのチップ支持体

Country Status (4)

Country Link
US (1) US5956232A (ja)
JP (1) JP3473912B2 (ja)
DE (1) DE19500655B4 (ja)
WO (1) WO1996021947A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6093971A (en) * 1996-10-14 2000-07-25 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Chip module with conductor paths on the chip bonding side of a chip carrier
DE19702014A1 (de) * 1996-10-14 1998-04-16 Fraunhofer Ges Forschung Chipmodul sowie Verfahren zur Herstellung eines Chipmoduls
DE19705745C2 (de) 1997-02-14 2002-02-07 Fraunhofer Ges Forschung Verfahren zum Bilden einer strukturierten Metallisierung auf einem Halbleiterwafer
DE19728992C2 (de) * 1997-07-07 2001-08-09 Siemens Components Pte Ltd Sem Gehäuse mit zumindest einen Halbleiterkörper
DE19801247B4 (de) * 1998-01-15 2005-06-30 International Business Machines Corp. Verfahren und Vorrichtung zum präzisen Ausrichten von Halbleiter-Chips auf einem Substrat
US6380001B1 (en) * 1998-01-29 2002-04-30 Vlsi Technology, Inc. Flexible pin count package for semiconductor device
WO2000005765A1 (de) * 1998-07-22 2000-02-03 Dyconex Patente Ag Verfahren zur herstellung von umverdrahtungssubstraten für halbleiterchippackungen
JP3429718B2 (ja) * 1999-10-28 2003-07-22 新光電気工業株式会社 表面実装用基板及び表面実装構造
DE10005494A1 (de) * 2000-02-08 2001-08-16 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zur Herstellung des Bauteils
DE10104063A1 (de) * 2001-01-29 2002-08-22 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip
DE10206661A1 (de) * 2001-02-20 2002-09-26 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip
DE102019202716B4 (de) 2019-02-28 2020-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Flex-folien-package mit coplanarer topologie für hochfrequenzsignale und verfahren zum herstellen eines derartigen flex-folien-packages
DE102019202715A1 (de) 2019-02-28 2020-09-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Folienbasiertes package mit distanzausgleich
DE102019202718B4 (de) 2019-02-28 2020-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Dünnes Dual-Folienpackage und Verfahren zum Herstellen desselben
DE102019202721B4 (de) 2019-02-28 2021-03-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. 3d-flexfolien-package

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE343400C (ja) * 1920-05-30 1921-11-01
DE684644C (de) * 1937-02-09 1941-07-03 Franz Siebert Verfahren zur Herstellung von kuenstlichen Daermen
US4736882A (en) * 1986-07-22 1988-04-12 Olin Corporation Thermode design for tab and method of use
JPH0740600B2 (ja) * 1987-04-30 1995-05-01 三菱電機株式会社 半導体装置
US5162896A (en) * 1987-06-02 1992-11-10 Kabushiki Kaisha Toshiba IC package for high-speed semiconductor integrated circuit device
US4937707A (en) * 1988-05-26 1990-06-26 International Business Machines Corporation Flexible carrier for an electronic device
DE3824008A1 (de) * 1988-07-15 1990-01-25 Contraves Ag Elektronische schaltung sowie verfahren zu deren herstellung
US4912547A (en) * 1989-01-30 1990-03-27 International Business Machines Corporation Tape bonded semiconductor device
US5289346A (en) * 1991-02-26 1994-02-22 Microelectronics And Computer Technology Corporation Peripheral to area adapter with protective bumper for an integrated circuit chip
US5218168A (en) * 1991-09-26 1993-06-08 Micron Technology, Inc. Leads over tab
US5350947A (en) * 1991-11-12 1994-09-27 Nec Corporation Film carrier semiconductor device
US5389739A (en) * 1992-12-15 1995-02-14 Hewlett-Packard Company Electronic device packaging assembly
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
US5367763A (en) * 1993-09-30 1994-11-29 Atmel Corporation TAB testing of area array interconnected chips
US5673479A (en) * 1993-12-20 1997-10-07 Lsi Logic Corporation Method for mounting a microelectronic circuit peripherally-leaded package including integral support member with spacer
JP2833996B2 (ja) * 1994-05-25 1998-12-09 日本電気株式会社 フレキシブルフィルム及びこれを有する半導体装置

Also Published As

Publication number Publication date
WO1996021947A1 (de) 1996-07-18
US5956232A (en) 1999-09-21
DE19500655B4 (de) 2004-02-12
DE19500655A1 (de) 1996-07-18
JP3473912B2 (ja) 2003-12-08

Similar Documents

Publication Publication Date Title
US5717252A (en) Solder-ball connected semiconductor device with a recessed chip mounting area
EP0702404B1 (en) Semiconductor device comprising a film carrier tape and bump
TW501208B (en) Semiconductor device and manufacturing method of the same
JP5226087B2 (ja) 基板を介してヒートスプレッダ及び補強材を接地する方法、装置及びフリップチップパッケージ
JPH11502059A (ja) チップ支持体構造及びチップケーシングを製造するためのチップ支持体
JP2000294719A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP4070470B2 (ja) 半導体装置用多層回路基板及びその製造方法並びに半導体装置
US6781215B2 (en) Intermediate base for a semiconductor module and a semiconductor module using the intermediate base
JPH0831868A (ja) Bga型半導体装置
JP2870533B1 (ja) 半導体装置およびその製造方法
TW550717B (en) Improvement of flip-chip package
JPH0864635A (ja) 半導体装置
JP2012084795A (ja) 実装部品仮固定用接着剤の供給方法、半導体装置の製造方法、部品実装用基板および半導体装置
JP3624512B2 (ja) 電子部品搭載用基板の製造方法
JPH0936275A (ja) 表面実装型半導体装置の製造方法
JP4364181B2 (ja) 半導体装置の製造方法
JP2000286378A (ja) 樹脂封止型半導体装置
JP2970595B2 (ja) Bga型半導体装置
JP3707639B2 (ja) エリアアレイパッケージ型半導体装置の構造
JP3910937B2 (ja) 半導体装置
JP2006210796A (ja) 回路装置およびその製造方法
JP3618253B2 (ja) 半導体装置
JPH0837204A (ja) 半導体装置および半導体装置の製造方法
JPH04119653A (ja) 集積回路素子
JPH02252251A (ja) フィルムキャリヤーテープ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees