JPH1145980A - 低電流発振器においてノイズを減少させる方法及び装置 - Google Patents
低電流発振器においてノイズを減少させる方法及び装置Info
- Publication number
- JPH1145980A JPH1145980A JP10059788A JP5978898A JPH1145980A JP H1145980 A JPH1145980 A JP H1145980A JP 10059788 A JP10059788 A JP 10059788A JP 5978898 A JP5978898 A JP 5978898A JP H1145980 A JPH1145980 A JP H1145980A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- low
- circuit
- noise
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 239000003990 capacitor Substances 0.000 claims description 48
- 239000013078 crystal Substances 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 25
- 239000004020 conductor Substances 0.000 claims description 8
- 230000001939 inductive effect Effects 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/18—Packaging or power distribution
- G06F1/181—Enclosures
- G06F1/182—Enclosures with special features, e.g. for use in industrial environments; grounding or shielding against radio frequency interference [RFI] or electromagnetical interference [EMI]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B1/00—Details
- H03B1/04—Reducing undesired oscillations, e.g. harmonics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Filters And Equalizers (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 高電流高周波数集積回路チップ上に設けた、
低電流低周波数回路におけるノイズを減少させる技術を
提供する。 【解決手段】 低電流低周波数回路６２のノイズに影響
を受けるコンポーネントをオフチップ配置として集積回
路チップ５２の外部に配置させる。専用の電源基準線Ｖ
ｓｓ(REF) を集積回路チップ内部の電源バスからタップ
を介して取出す。該専用の電源基準線Ｖｓｓ(REF) は低
電流低周波数回路に近接した物理的位置においてオンチ
ップの内部電源バスからタップを介して取り出され且つ
オフチップにおいて経路づけされる。該ノイズによって
影響を受けるコンポーネントは低電流低周波数回路６２
と電源基準線Ｖｓｓ(REF) との間に接続し、その場合
に、オフチップの低電流低周波数回路へ供給されるパワ
ー及びノイズによって提供を受けるコンポーネントへ供
給されるパワーにおけるノイズ差を最小とさせる。
低電流低周波数回路におけるノイズを減少させる技術を
提供する。 【解決手段】 低電流低周波数回路６２のノイズに影響
を受けるコンポーネントをオフチップ配置として集積回
路チップ５２の外部に配置させる。専用の電源基準線Ｖ
ｓｓ(REF) を集積回路チップ内部の電源バスからタップ
を介して取出す。該専用の電源基準線Ｖｓｓ(REF) は低
電流低周波数回路に近接した物理的位置においてオンチ
ップの内部電源バスからタップを介して取り出され且つ
オフチップにおいて経路づけされる。該ノイズによって
影響を受けるコンポーネントは低電流低周波数回路６２
と電源基準線Ｖｓｓ(REF) との間に接続し、その場合
に、オフチップの低電流低周波数回路へ供給されるパワ
ー及びノイズによって提供を受けるコンポーネントへ供
給されるパワーにおけるノイズ差を最小とさせる。
Description
【０００１】
【発明の属する技術分野】本発明は、大略、低電流回路
においてノイズを減少させる方法及び装置に関するもの
であって、更に詳細には、高電流高周波数集積回路チッ
プ内に設けられている低電流回路においてノイズを減少
させる方法及び装置に関するものである。
においてノイズを減少させる方法及び装置に関するもの
であって、更に詳細には、高電流高周波数集積回路チッ
プ内に設けられている低電流回路においてノイズを減少
させる方法及び装置に関するものである。
【０００２】
【従来の技術】半導体クロックチップにおいて使用する
オシレータ即ち発振器は数百ナノアンペア（ｎＡ）の範
囲における非常に低い電流レベルで動作する。このよう
な半導体クロックチップの１例としては、例えば、テキ
サス州カーロルトンのＳＧＳ−トムソンマイクロエレク
トロニクス、インコーポレイテッドから市販されている
部品番号Ｍ４８Ｔ８６等の実時間クロックチップがあ
る。数百ナノアンペアの範囲において非常に低い電流レ
ベルでの最適な性能を得るためには、ノイズに関する考
察が深刻な懸念事項となる。ノイズ考察に対処するため
に、オシレータクリスタル即ち発振器クリスタルを除い
て、オシレータコンポーネント即ち発振器部品の全て
が、典型的に、可及的に低いノイズ環境において「オン
チップ」に位置される。発振器回路供給電圧Ｖｓｓ及び
Ｖｃｃが、専用の電源線を使用して、発振器回路部品へ
供給される。更に、シールディング即ち遮蔽は、低電流
発振器回路を具備するシステムクロックチップの設計の
重要な一部である。このようなクロックチップも、通
常、低ノイズ環境において実現される。
オシレータ即ち発振器は数百ナノアンペア（ｎＡ）の範
囲における非常に低い電流レベルで動作する。このよう
な半導体クロックチップの１例としては、例えば、テキ
サス州カーロルトンのＳＧＳ−トムソンマイクロエレク
トロニクス、インコーポレイテッドから市販されている
部品番号Ｍ４８Ｔ８６等の実時間クロックチップがあ
る。数百ナノアンペアの範囲において非常に低い電流レ
ベルでの最適な性能を得るためには、ノイズに関する考
察が深刻な懸念事項となる。ノイズ考察に対処するため
に、オシレータクリスタル即ち発振器クリスタルを除い
て、オシレータコンポーネント即ち発振器部品の全て
が、典型的に、可及的に低いノイズ環境において「オン
チップ」に位置される。発振器回路供給電圧Ｖｓｓ及び
Ｖｃｃが、専用の電源線を使用して、発振器回路部品へ
供給される。更に、シールディング即ち遮蔽は、低電流
発振器回路を具備するシステムクロックチップの設計の
重要な一部である。このようなクロックチップも、通
常、低ノイズ環境において実現される。
【０００３】コンピュータ及びコンピュータワークステ
ーションは、典型的に、タイムキーパー（時間維持器）
パーツ、即ちクロックチップを使用する。タイムキーパ
ーパーツに関して、該パーツは、典型的に、クリスタル
オシレータ（発振器）の使用と共に動作するタイミング
機能を有すると共に、主電源が取除かれた場合（即ち、
ターンオフされた場合）のためにバッテリバックアップ
を有している。バッテリバックアップは、主電源がオフ
された場合であっても、該クロックチップが機能を継続
することを可能とさせる。典型的に、分、時、週の日ま
たは月の日等を記録するレジスタは、バッテリバックア
ップで活性状態を維持し、従って、システムパワーが復
帰すると、全てがアップデート即ち更新され且つ現在の
状態となる。換言すると、パワーが復帰すると、タイム
キーパー部品即ちクロックチップが正しい時間及び日付
等を読出すことが可能である。特定のバッテリ再充電及
び／又はバッテリ寿命の長さは、部分的には、主電源が
ＯＦＦである場合にクロック回路を動作させるのに必要
とされる電流の量に依存する。
ーションは、典型的に、タイムキーパー（時間維持器）
パーツ、即ちクロックチップを使用する。タイムキーパ
ーパーツに関して、該パーツは、典型的に、クリスタル
オシレータ（発振器）の使用と共に動作するタイミング
機能を有すると共に、主電源が取除かれた場合（即ち、
ターンオフされた場合）のためにバッテリバックアップ
を有している。バッテリバックアップは、主電源がオフ
された場合であっても、該クロックチップが機能を継続
することを可能とさせる。典型的に、分、時、週の日ま
たは月の日等を記録するレジスタは、バッテリバックア
ップで活性状態を維持し、従って、システムパワーが復
帰すると、全てがアップデート即ち更新され且つ現在の
状態となる。換言すると、パワーが復帰すると、タイム
キーパー部品即ちクロックチップが正しい時間及び日付
等を読出すことが可能である。特定のバッテリ再充電及
び／又はバッテリ寿命の長さは、部分的には、主電源が
ＯＦＦである場合にクロック回路を動作させるのに必要
とされる電流の量に依存する。
【０００４】コンピュータ及び／又はワークステーショ
ンに関して、且つできるだけ少ない数のチップ内にでき
るだけ多くの機能を集積化させる努力において、特定の
マイクロプロセサに対するチップセット内に低電流発振
器を包含させることが望ましい。該低電流発振器は主電
源がダウンした場合に、バッテリ寿命を延長させること
を可能とする。然しながら、チップセットは低電流発振
器が動作するのには極めてノイズの多い環境を与える。
即ち、チップセットは高電流高周波数ノイズ環境を有し
ている。低電流発振器はかなり低速の部分であり、クロ
ックチップ用の低電流発振器は、典型的に、キロヘルツ
範囲において動作する。マイクロプロセサ及びそれの対
応するチップセットは、典型的に、メガヘルツ範囲にお
いて動作する。
ンに関して、且つできるだけ少ない数のチップ内にでき
るだけ多くの機能を集積化させる努力において、特定の
マイクロプロセサに対するチップセット内に低電流発振
器を包含させることが望ましい。該低電流発振器は主電
源がダウンした場合に、バッテリ寿命を延長させること
を可能とする。然しながら、チップセットは低電流発振
器が動作するのには極めてノイズの多い環境を与える。
即ち、チップセットは高電流高周波数ノイズ環境を有し
ている。低電流発振器はかなり低速の部分であり、クロ
ックチップ用の低電流発振器は、典型的に、キロヘルツ
範囲において動作する。マイクロプロセサ及びそれの対
応するチップセットは、典型的に、メガヘルツ範囲にお
いて動作する。
【０００５】幾つかの例において、特定の回路のあるコ
ンポーネント即ち部品は、半導体製造処理上の制限のた
めに、特定の回路の集積回路コンポーネント即ち部品の
残部と共に単一の集積回路チップ上に製造することが可
能でない場合がある。例えば、特定の半導体製造プロセ
スは、発振器回路の主要部分と同一のチップ上に発振器
回路の高精度コンデンサを形成することを可能とさせる
ものでない場合があり、その場合には、該特定の半導体
製造プロセスは、主に、特定の技術（例えば、０．５μ
ｍ，０．３５μｍ，０．２５μｍ以下）を使用してマイ
クロプロセサ及び／又はマイクロプロセサチップセット
を製造するためのものである。その結果、発振器回路の
製造は、例えば、分割されねばならず、その場合にプロ
セスに適合しないコンデンサはオフチップで製造するこ
とが必要とされる。このことは欠点である。何故なら
ば、発振器回路の全てを単一のチップ上に製造すること
が望ましく、その場合には、集積回路チップの発振器回
路部分を製造する場合に使用するプロセスに関して非常
に厳格な制御を行なうことが可能だからである。
ンポーネント即ち部品は、半導体製造処理上の制限のた
めに、特定の回路の集積回路コンポーネント即ち部品の
残部と共に単一の集積回路チップ上に製造することが可
能でない場合がある。例えば、特定の半導体製造プロセ
スは、発振器回路の主要部分と同一のチップ上に発振器
回路の高精度コンデンサを形成することを可能とさせる
ものでない場合があり、その場合には、該特定の半導体
製造プロセスは、主に、特定の技術（例えば、０．５μ
ｍ，０．３５μｍ，０．２５μｍ以下）を使用してマイ
クロプロセサ及び／又はマイクロプロセサチップセット
を製造するためのものである。その結果、発振器回路の
製造は、例えば、分割されねばならず、その場合にプロ
セスに適合しないコンデンサはオフチップで製造するこ
とが必要とされる。このことは欠点である。何故なら
ば、発振器回路の全てを単一のチップ上に製造すること
が望ましく、その場合には、集積回路チップの発振器回
路部分を製造する場合に使用するプロセスに関して非常
に厳格な制御を行なうことが可能だからである。
【０００６】上述した如く、コンピュータチップセット
の集積回路チップ内に発振器回路を設けることが望まし
い場合があり、その場合に、コンピュータチップセット
の集積回路チップの環境は極めてノイズが高いものとな
る。電源接地Ｖｓｓへ発振器クリスタルの各側へ接続し
ている２つのコンデンサを包含する低電流発振器回路の
場合においては、該コンデンサが、ある半導体製造プロ
セスにおいて得ることの不可能な精度を必要とする場合
がある。例えば、該コンデンサは側部当たり１００μｍ
の程度の寸法を有するかなり大型のものである場合があ
る。このような大型のコンデンサは、コンピュータチッ
プセットの集積回路チップと同一の集積回路製造プロセ
ス内に容易に組込むことが不可能であるか又は包含させ
ることが望ましくないエキストラな処理ステップを必要
とする。更に、該コンデンサを同一の製造プロセス内に
組込むことが歩留まりに影響を与え且つエキストラな処
理ステップが必要とされるために集積回路の製造コスト
を増加させる場合がある。特定の条件が、更に、両方の
クリスタルのノードからＶｓｓへの該コンデンサがチッ
プの外側に位置されること（即ち、オフチップ）を必要
とする場合がある。このような極めてノイズの高い環境
においては、チップの外側に位置されるＶｓｓは、チッ
プ内側の同一の信号と比較した場合に異なる絶対値を有
することとなる。このような差は、低電流発振器回路の
タイミング動作に悪影響を与える。
の集積回路チップ内に発振器回路を設けることが望まし
い場合があり、その場合に、コンピュータチップセット
の集積回路チップの環境は極めてノイズが高いものとな
る。電源接地Ｖｓｓへ発振器クリスタルの各側へ接続し
ている２つのコンデンサを包含する低電流発振器回路の
場合においては、該コンデンサが、ある半導体製造プロ
セスにおいて得ることの不可能な精度を必要とする場合
がある。例えば、該コンデンサは側部当たり１００μｍ
の程度の寸法を有するかなり大型のものである場合があ
る。このような大型のコンデンサは、コンピュータチッ
プセットの集積回路チップと同一の集積回路製造プロセ
ス内に容易に組込むことが不可能であるか又は包含させ
ることが望ましくないエキストラな処理ステップを必要
とする。更に、該コンデンサを同一の製造プロセス内に
組込むことが歩留まりに影響を与え且つエキストラな処
理ステップが必要とされるために集積回路の製造コスト
を増加させる場合がある。特定の条件が、更に、両方の
クリスタルのノードからＶｓｓへの該コンデンサがチッ
プの外側に位置されること（即ち、オフチップ）を必要
とする場合がある。このような極めてノイズの高い環境
においては、チップの外側に位置されるＶｓｓは、チッ
プ内側の同一の信号と比較した場合に異なる絶対値を有
することとなる。このような差は、低電流発振器回路の
タイミング動作に悪影響を与える。
【０００７】次に、図１を参照すると、高電流高周波数
集積回路チップパッケージ１２を上側に装着した回路ボ
ード即ち回路基板１０が示されている。回路基板１０は
種々のコンポーネントパーツ即ち部品パーツの相互接続
のための多数の導体を有している。該導体は、例えば、
基板レベル電源正電圧Ｖｃｃ線１４及び基板レベル電源
接地Ｖｓｓ線１６を包含している。パッケージ１２はス
タンダードな技術によって回路基板１０へ接続してい
る。
集積回路チップパッケージ１２を上側に装着した回路ボ
ード即ち回路基板１０が示されている。回路基板１０は
種々のコンポーネントパーツ即ち部品パーツの相互接続
のための多数の導体を有している。該導体は、例えば、
基板レベル電源正電圧Ｖｃｃ線１４及び基板レベル電源
接地Ｖｓｓ線１６を包含している。パッケージ１２はス
タンダードな技術によって回路基板１０へ接続してい
る。
【０００８】図１に示したように、パッケージ１２は、
その上に装着されている高電流高周波数集積回路１８を
包含している。チップ１８は、例えば、ボンドワイヤ２
０、又は当該技術分野において公知のその他の適宜の相
互接続を使用してパッケージ１２と相互接続している。
チップ１８は、更に、それと集積化されている低速低電
流発振器回路部分２２を包含している。低電流発振器回
路２２は、クリスタル２４及びコンデンサ２６，２８を
包含しており、それらはチップ１８及びパッケージ１２
の外部（即ち、オフチップ）に装着されている。コンデ
ンサ２６，２８は回路基板１０上に装着されており、各
々は、夫々、クリスタル２４の反対側の端部と基板電源
接地Ｖｓｓ１６との間に接続している。
その上に装着されている高電流高周波数集積回路１８を
包含している。チップ１８は、例えば、ボンドワイヤ２
０、又は当該技術分野において公知のその他の適宜の相
互接続を使用してパッケージ１２と相互接続している。
チップ１８は、更に、それと集積化されている低速低電
流発振器回路部分２２を包含している。低電流発振器回
路２２は、クリスタル２４及びコンデンサ２６，２８を
包含しており、それらはチップ１８及びパッケージ１２
の外部（即ち、オフチップ）に装着されている。コンデ
ンサ２６，２８は回路基板１０上に装着されており、各
々は、夫々、クリスタル２４の反対側の端部と基板電源
接地Ｖｓｓ１６との間に接続している。
【０００９】集積回路チップは、典型的に、パッケージ
へボンドされ且つ該パッケージは回路基板へボンドされ
る。任意の数の集積回路チップ接続部を使用することが
可能である。パッケージと半導体チップとの間の電気的
相互接続は、ワイヤボンディング、フリップフロップ、
熱活性化ボンディング、半田バンプ、及び／又は当該技
術分野において公知のその他のチップ対パッケージ相互
接続技術を使用して行なうことが可能である。該パッケ
ージは、取付けた集積回路チップ内へ信号を送るか又は
それから取出すために任意の適宜の入力／出力接続部を
有している。該パッケージは、更に、当該技術分野にお
いて公知の任意の適宜の技術を使用して、回路基板と相
互接続している。
へボンドされ且つ該パッケージは回路基板へボンドされ
る。任意の数の集積回路チップ接続部を使用することが
可能である。パッケージと半導体チップとの間の電気的
相互接続は、ワイヤボンディング、フリップフロップ、
熱活性化ボンディング、半田バンプ、及び／又は当該技
術分野において公知のその他のチップ対パッケージ相互
接続技術を使用して行なうことが可能である。該パッケ
ージは、取付けた集積回路チップ内へ信号を送るか又は
それから取出すために任意の適宜の入力／出力接続部を
有している。該パッケージは、更に、当該技術分野にお
いて公知の任意の適宜の技術を使用して、回路基板と相
互接続している。
【００１０】本明細書に説明する低電流発振器回路の動
作の典型的な周波数は、数十キロヘルツの程度であり且
つより詳細には、例えば、３２，７６８Ｈｚである。こ
のような低電流発振器回路は非常に低い周波数のクリス
タルを使用する。低電流発振器回路が、上述した如く、
半導体製造処理上の制限のために、所望の集積回路チッ
プ内に完全に製造することが不可能である場合には、低
電流発振器回路が意図される環境が、高電流高周波数環
境を包含する場合がある。このような高電流高周波数環
境は、典型的に、メガヘルツ範囲（例えば、３３，６
６，１００ＭＨｚ等の数十メガメルツ範囲）において動
作し、且つ、例えば、コンピュータ又はマイクロプロセ
サのチップセットを包含している。コンピュータチップ
セットの集積回路チップ内のノイズは、非常に高い周波
数範囲内にある。上述したことから、注意すべきことで
あるが、低電流発振器回路の動作範囲とノイズの周波数
とにおいてはかなり大きな数桁の差異が存在している。
ノイズなしの低電流発振器回路の出力信号３２は、通
常、図４に示したように、正弦波の形態にある。ノイズ
がない場合には、トリップ点８０は容易に認識され、そ
の場合に、トリップ点８０は発振器出力信号と予め定め
た電圧トリップレベル８２との交差によって決定され
る。出力信号内に誘起された高周波数ノイズを有する低
電流発振器回路の出力信号３４は、例えば、図５に示し
たようなものである。注意すべきことであるが、図５に
おいては、トリップ点８４は発振器出力信号上に高い周
波数のノイズが存在しているので、容易に認識すること
は不可能である。実際に、この高周波数ノイズは図示し
たものよりも著しく大きなものである。
作の典型的な周波数は、数十キロヘルツの程度であり且
つより詳細には、例えば、３２，７６８Ｈｚである。こ
のような低電流発振器回路は非常に低い周波数のクリス
タルを使用する。低電流発振器回路が、上述した如く、
半導体製造処理上の制限のために、所望の集積回路チッ
プ内に完全に製造することが不可能である場合には、低
電流発振器回路が意図される環境が、高電流高周波数環
境を包含する場合がある。このような高電流高周波数環
境は、典型的に、メガヘルツ範囲（例えば、３３，６
６，１００ＭＨｚ等の数十メガメルツ範囲）において動
作し、且つ、例えば、コンピュータ又はマイクロプロセ
サのチップセットを包含している。コンピュータチップ
セットの集積回路チップ内のノイズは、非常に高い周波
数範囲内にある。上述したことから、注意すべきことで
あるが、低電流発振器回路の動作範囲とノイズの周波数
とにおいてはかなり大きな数桁の差異が存在している。
ノイズなしの低電流発振器回路の出力信号３２は、通
常、図４に示したように、正弦波の形態にある。ノイズ
がない場合には、トリップ点８０は容易に認識され、そ
の場合に、トリップ点８０は発振器出力信号と予め定め
た電圧トリップレベル８２との交差によって決定され
る。出力信号内に誘起された高周波数ノイズを有する低
電流発振器回路の出力信号３４は、例えば、図５に示し
たようなものである。注意すべきことであるが、図５に
おいては、トリップ点８４は発振器出力信号上に高い周
波数のノイズが存在しているので、容易に認識すること
は不可能である。実際に、この高周波数ノイズは図示し
たものよりも著しく大きなものである。
【００１１】一般的に、クロックチップの動作の殆ど
は、発振器信号を得ることに関するものを除いて、ノイ
ズに対して感受性を有するものではない。一度得られる
と、発振器信号は、典型的に、当該技術分野において公
知の如く、それが振幅を取り始め且つレールツーレール
（即ち、ＶｓｓからＶｃｃへ）でスイングするまで分割
される。クロックチップの最も敏感な部分は発振器及び
最初の幾つかの分割器回路である。ノイズが分割器段の
入力端へ導入されると、発振器回路出力信号が遷移即ち
トリップ点を介して通過する度に該入力がその特定の段
を一度だけトリップすべきである場合に、その特定の段
を多数回トリップ（即ち、トリガ）する可能性がある。
特定の高電流高周波数集積回路チップへの電源接続は、
典型的に、多数の外部電源ピン入力端（不図示）を使用
して行なわれる。外部ピン入力端は、例えば、Ｖｓｓ
（電源接地）及びＶｃｃ（電源電圧）に対応している。
多くの外部ピン入力端はチップ上の対応する内部バスへ
接続しており、電源ノイズの量をボルト程度、より特定
的には、数百ミリボルドの程度の量へ減少される。
は、発振器信号を得ることに関するものを除いて、ノイ
ズに対して感受性を有するものではない。一度得られる
と、発振器信号は、典型的に、当該技術分野において公
知の如く、それが振幅を取り始め且つレールツーレール
（即ち、ＶｓｓからＶｃｃへ）でスイングするまで分割
される。クロックチップの最も敏感な部分は発振器及び
最初の幾つかの分割器回路である。ノイズが分割器段の
入力端へ導入されると、発振器回路出力信号が遷移即ち
トリップ点を介して通過する度に該入力がその特定の段
を一度だけトリップすべきである場合に、その特定の段
を多数回トリップ（即ち、トリガ）する可能性がある。
特定の高電流高周波数集積回路チップへの電源接続は、
典型的に、多数の外部電源ピン入力端（不図示）を使用
して行なわれる。外部ピン入力端は、例えば、Ｖｓｓ
（電源接地）及びＶｃｃ（電源電圧）に対応している。
多くの外部ピン入力端はチップ上の対応する内部バスへ
接続しており、電源ノイズの量をボルト程度、より特定
的には、数百ミリボルドの程度の量へ減少される。
【００１２】電源が高電流高周波数チップ１８へ供給さ
れる場合においては、電源は絶対的にクリーンな出力信
号を有することが可能であり、即ち、その出力は認知可
能なノイズを有するものではない。そのパワー即ち電力
がパッケージピン、ボンドワイヤ、の組み合わせを介し
て進行し且つ半導体チップダイ上へ進行すると、そのク
リーンな電源出力信号は最早クリーンなものではなくな
る。その代わりに、該電源信号は、例えば、導電性リー
ドのＲＣＬ特性やチップ上で発生するスイッチングに起
因して、認知可能な量のノイズを有することとなる。該
スイッチングはチップ上の論理回路の出力スイッチング
の関数である。高速チップ上においては、高々５０−７
５％の出力が、典型的に、任意のある時刻においてスイ
ッチングする場合がある。マイクロプロセサ用のチップ
セットはこのような高速のチップを包含しており、その
場合に該チップセットは、特定のコンピュータ及び／又
はコンピュータアーキテクチュアに従って、マイクロプ
ロセサ（又はプロセサ）が機能する環境を確立するため
に使用される。
れる場合においては、電源は絶対的にクリーンな出力信
号を有することが可能であり、即ち、その出力は認知可
能なノイズを有するものではない。そのパワー即ち電力
がパッケージピン、ボンドワイヤ、の組み合わせを介し
て進行し且つ半導体チップダイ上へ進行すると、そのク
リーンな電源出力信号は最早クリーンなものではなくな
る。その代わりに、該電源信号は、例えば、導電性リー
ドのＲＣＬ特性やチップ上で発生するスイッチングに起
因して、認知可能な量のノイズを有することとなる。該
スイッチングはチップ上の論理回路の出力スイッチング
の関数である。高速チップ上においては、高々５０−７
５％の出力が、典型的に、任意のある時刻においてスイ
ッチングする場合がある。マイクロプロセサ用のチップ
セットはこのような高速のチップを包含しており、その
場合に該チップセットは、特定のコンピュータ及び／又
はコンピュータアーキテクチュアに従って、マイクロプ
ロセサ（又はプロセサ）が機能する環境を確立するため
に使用される。
【００１３】オンチップ即ちチップ上には多数のノイズ
発生源が存在している。上述したように、チップへの電
源がクリーンなもの（即ち、ノイズを有するものでな
い）ものであったとしても、そのパワー即ち電力がチッ
プに到達するまでに、電源信号内にノイズが存在するこ
ととなる。このことは、部分的には、オンチップで発生
するスイッチングに加えて、導体及び接続部における抵
抗、チップ接続リード上のインダクタンスから発生し、
非常にノイズの高い環境とさせる。図２は導電性経路の
抵抗、容量及びインダクタンスの特性を示したＲＣＬ回
路を例示している。図３は、更に、チップ１８と集積化
された発振器回路２２を例示しており、回路２２は、更
に、集積回路チップ１８外部に接続されているクリスタ
ル２４及びコンデンサ２６，２８を包含している。コン
デンサ２６，２８は、夫々、クリスタル２４の両側の端
部と基板Ｖｓｓ電源１６との間に接続している。オフチ
ップの電流ｉINは高電流高周波数集積回路チップ１８か
らの回路誘起ノイズの結果として、オンチップ電流ｉ
(chip+OSC)とは異なったものとなる。図３は、更に、導
電性相互接続部のＲＣＬ特性３０を例示している。
発生源が存在している。上述したように、チップへの電
源がクリーンなもの（即ち、ノイズを有するものでな
い）ものであったとしても、そのパワー即ち電力がチッ
プに到達するまでに、電源信号内にノイズが存在するこ
ととなる。このことは、部分的には、オンチップで発生
するスイッチングに加えて、導体及び接続部における抵
抗、チップ接続リード上のインダクタンスから発生し、
非常にノイズの高い環境とさせる。図２は導電性経路の
抵抗、容量及びインダクタンスの特性を示したＲＣＬ回
路を例示している。図３は、更に、チップ１８と集積化
された発振器回路２２を例示しており、回路２２は、更
に、集積回路チップ１８外部に接続されているクリスタ
ル２４及びコンデンサ２６，２８を包含している。コン
デンサ２６，２８は、夫々、クリスタル２４の両側の端
部と基板Ｖｓｓ電源１６との間に接続している。オフチ
ップの電流ｉINは高電流高周波数集積回路チップ１８か
らの回路誘起ノイズの結果として、オンチップ電流ｉ
(chip+OSC)とは異なったものとなる。図３は、更に、導
電性相互接続部のＲＣＬ特性３０を例示している。
【００１４】集積回路チップの典型的なオンチップバス
に関して、ノイズは特定のチップの仕様に依存する。特
定のノイズは、高々１ボルトとなることが可能である。
良好に設計された集積回路チップの場合には、多数の電
力供給即ち電源ピンを使用して、１０分の数ボルトの程
度のレベル以内に維持することが可能である。従って、
ノイズはチップの特定の機能、チップの特定の特性、を
包含する多数のファクタ、及び例えば高速スイッチング
が発生しているか否か等の任意のある時間において動作
しているチップ上の回路の特定の部分に依存する。チッ
プ上の回路の機能性も、例えば高電流高周波数回路等の
チップ上のノイズに貢献を与える。
に関して、ノイズは特定のチップの仕様に依存する。特
定のノイズは、高々１ボルトとなることが可能である。
良好に設計された集積回路チップの場合には、多数の電
力供給即ち電源ピンを使用して、１０分の数ボルトの程
度のレベル以内に維持することが可能である。従って、
ノイズはチップの特定の機能、チップの特定の特性、を
包含する多数のファクタ、及び例えば高速スイッチング
が発生しているか否か等の任意のある時間において動作
しているチップ上の回路の特定の部分に依存する。チッ
プ上の回路の機能性も、例えば高電流高周波数回路等の
チップ上のノイズに貢献を与える。
【００１５】再度図１を参照すると、低速低電流発振器
２２が高電流高周波数チップ１８上に集積化されてい
る。チップ１８の動作期間中にチップ上で発生されるノ
イズは発振器２２及び対応するクロック機能に影響を与
える場合がある。換言すると、ノイズ問題が発生する。
発振器回路２２は非常に高速のチップ１８のシリコンの
小さな部分を占有するものであるが、発振器回路２２は
非常に高いスイッチング速度（即ち、１５ｎｓ（ナノ
秒）未満の範囲内）を有する環境において存在する場合
がある。従って、その環境は低電流低ノイズ発振器２２
にとって非常にノイズが高いものである。発振器２２の
出力端における振れの量は非常に小さく、ピークツーピ
ークが０．５乃至１ボルトの程度であり、ノイズマージ
ンは数ミリボルトの程度である。発振器回路の典型的な
出力は正弦波であり、その場合に振れの量は±ある量の
ボルト又はミリボルトの信号である。
２２が高電流高周波数チップ１８上に集積化されてい
る。チップ１８の動作期間中にチップ上で発生されるノ
イズは発振器２２及び対応するクロック機能に影響を与
える場合がある。換言すると、ノイズ問題が発生する。
発振器回路２２は非常に高速のチップ１８のシリコンの
小さな部分を占有するものであるが、発振器回路２２は
非常に高いスイッチング速度（即ち、１５ｎｓ（ナノ
秒）未満の範囲内）を有する環境において存在する場合
がある。従って、その環境は低電流低ノイズ発振器２２
にとって非常にノイズが高いものである。発振器２２の
出力端における振れの量は非常に小さく、ピークツーピ
ークが０．５乃至１ボルトの程度であり、ノイズマージ
ンは数ミリボルトの程度である。発振器回路の典型的な
出力は正弦波であり、その場合に振れの量は±ある量の
ボルト又はミリボルトの信号である。
【００１６】チップが高電流高周波数ノイズ環境によっ
て特性づけられる場合に、チップ内部の電力供給（電
源）接地と、チップ外部に位置している電力供給（電
源）接地Ｖｓｓの絶対値との間の差を減少させることが
極めて望ましい。
て特性づけられる場合に、チップ内部の電力供給（電
源）接地と、チップ外部に位置している電力供給（電
源）接地Ｖｓｓの絶対値との間の差を減少させることが
極めて望ましい。
【００１７】
【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した如く、高電流高周
波数集積回路チップ内において構成される低電流回路に
関連するノイズ問題を解消することの可能な技術を提供
することを目的とする。
鑑みなされたものであって、上述した如く、高電流高周
波数集積回路チップ内において構成される低電流回路に
関連するノイズ問題を解消することの可能な技術を提供
することを目的とする。
【００１８】
【課題を解決するための手段】本発明の１実施形態にお
いては、高電流高周波数集積回路チップ上に設けられた
低電流低周波数回路に関して過剰な内部オンチップ回路
誘起ノイズを発生する特性の高電流高周波数集積回路チ
ップに関して、該低電流低周波数回路内のノイズを減少
させる方法を提供している。本方法は、該低電流低周波
数回路のノイズに敏感なコンポーネント即ち部品をオフ
チップ配置に対応する集積回路チップ外部に配置させ
る。該集積回路チップ内部の電源バスに接続して専用の
電源基準線Ｖ(REF) を設ける。この専用の電源基準線Ｖ
(REF) は該低電流低周波数回路に近接した物理的位置に
おいてオンチップの内部電源バスへ接続しており且つオ
フチップに経路づけされている。該ノイズに敏感なコン
ポーネント（部品）は該低電流低周波数回路と電源基準
線Ｖ(REF) との間に接続しており、その場合にオンチッ
プの該低電流低周波数回路へ供給されるパワー即ち電力
とオフチップのノイズに敏感なコンポーネント（部品）
へ供給されるパワー即ち電力におけるノイズ差は最小と
される。
いては、高電流高周波数集積回路チップ上に設けられた
低電流低周波数回路に関して過剰な内部オンチップ回路
誘起ノイズを発生する特性の高電流高周波数集積回路チ
ップに関して、該低電流低周波数回路内のノイズを減少
させる方法を提供している。本方法は、該低電流低周波
数回路のノイズに敏感なコンポーネント即ち部品をオフ
チップ配置に対応する集積回路チップ外部に配置させ
る。該集積回路チップ内部の電源バスに接続して専用の
電源基準線Ｖ(REF) を設ける。この専用の電源基準線Ｖ
(REF) は該低電流低周波数回路に近接した物理的位置に
おいてオンチップの内部電源バスへ接続しており且つオ
フチップに経路づけされている。該ノイズに敏感なコン
ポーネント（部品）は該低電流低周波数回路と電源基準
線Ｖ(REF) との間に接続しており、その場合にオンチッ
プの該低電流低周波数回路へ供給されるパワー即ち電力
とオフチップのノイズに敏感なコンポーネント（部品）
へ供給されるパワー即ち電力におけるノイズ差は最小と
される。
【００１９】本発明の別の実施形態によれば、集積回路
装置が提供される。該集積回路装置は、高電流高周波数
集積回路チップ上に設けた低電流低周波数回路において
ノイズを減少させる。高電流高周波数集積回路チップ
は、低周波数低電流回路に関して過剰な内部オンチップ
回路誘起ノイズを発生させる特性を有している。該集積
回路装置は、オフチップ配置に対応する集積回路チップ
外部に配置させた低電流低周波数回路のノイズに敏感な
コンポーネント（部品）を包含している。更に、専用の
電源基準線Ｖ(REF) が集積回路チップ内部の電源バスへ
接続している。更に詳細には、該専用の電源基準線Ｖ
(REF) は低電流低周波数回路に近接した物理的位置にお
いて内部電源バスへ接続しており且つ更にオフチップに
経路づけされている。該専用の電源基準線Ｖ(REF) は該
ノイズ感受性即ち影響を受け易いコンポーネント（部
品）へ接続しており、その場合に該ノイズ感受性コンポ
ーネントはオンチップの低電流低周波数回路と専用の電
源基準線Ｖ(REF) との間に接続しており、その場合に、
オンチップの低電流低周波数回路へ供給されるパワー
（電力）とオフチップのノイズ感受性コンポーネント
（部品）へ供給されるパワー（電力）におけるノイズ差
を最小とさせる。
装置が提供される。該集積回路装置は、高電流高周波数
集積回路チップ上に設けた低電流低周波数回路において
ノイズを減少させる。高電流高周波数集積回路チップ
は、低周波数低電流回路に関して過剰な内部オンチップ
回路誘起ノイズを発生させる特性を有している。該集積
回路装置は、オフチップ配置に対応する集積回路チップ
外部に配置させた低電流低周波数回路のノイズに敏感な
コンポーネント（部品）を包含している。更に、専用の
電源基準線Ｖ(REF) が集積回路チップ内部の電源バスへ
接続している。更に詳細には、該専用の電源基準線Ｖ
(REF) は低電流低周波数回路に近接した物理的位置にお
いて内部電源バスへ接続しており且つ更にオフチップに
経路づけされている。該専用の電源基準線Ｖ(REF) は該
ノイズ感受性即ち影響を受け易いコンポーネント（部
品）へ接続しており、その場合に該ノイズ感受性コンポ
ーネントはオンチップの低電流低周波数回路と専用の電
源基準線Ｖ(REF) との間に接続しており、その場合に、
オンチップの低電流低周波数回路へ供給されるパワー
（電力）とオフチップのノイズ感受性コンポーネント
（部品）へ供給されるパワー（電力）におけるノイズ差
を最小とさせる。
【００２０】
【発明の実施の形態】本発明はノイズに関連する問題に
対処し且つノイズ問題を解消するために高電流高周波数
チップ上にどのようにして低電流発振器回路を構成する
かの問題を解決している。本発明によれば、高電流高周
波数チップのノイズ環境は効果的に使用されており且つ
チップ外部に取り出されている。即ち、本発明は、以下
に詳細に説明するように、ノイズ環境にある電力供給
（電源）線を効果的にタップオフ即ち取出している。
対処し且つノイズ問題を解消するために高電流高周波数
チップ上にどのようにして低電流発振器回路を構成する
かの問題を解決している。本発明によれば、高電流高周
波数チップのノイズ環境は効果的に使用されており且つ
チップ外部に取り出されている。即ち、本発明は、以下
に詳細に説明するように、ノイズ環境にある電力供給
（電源）線を効果的にタップオフ即ち取出している。
【００２１】次に、図６を参照すると、プリント回路基
板５０がその上に装着されている集積回路チップパッケ
ージ５２を包含している。回路基板５０は、更に、基板
レベル電源Ｖｃｃ線５４及び基板レベル電源接地Ｖｓｓ
線５６を包含している。パッケージ５２は高電流高周波
数集積回路チップ５８を包含している。チップ５８は例
えばボンドワイヤ６０を介して、当該技術において公知
の任意の適宜の相互接続を介してパッケージ５２へボン
ドされ且つ相互接続されている。
板５０がその上に装着されている集積回路チップパッケ
ージ５２を包含している。回路基板５０は、更に、基板
レベル電源Ｖｃｃ線５４及び基板レベル電源接地Ｖｓｓ
線５６を包含している。パッケージ５２は高電流高周波
数集積回路チップ５８を包含している。チップ５８は例
えばボンドワイヤ６０を介して、当該技術において公知
の任意の適宜の相互接続を介してパッケージ５２へボン
ドされ且つ相互接続されている。
【００２２】図６に示したように、本発明によれば、基
準接地電源Ｖｓｓ(REF) はオフチップに取出されてお
り、その場合に、クリスタル６４及びオンチップの低電
流発振器回路６２の対応するコンデンサ６６，６８がそ
れに取付けられている。基準接地電源Ｖｓｓ(REF) が、
オフチップクリスタル６４及び対応するコンデンサ６
６，６８のオンチップ発振器回路６２への必要な接続部
の近傍においてチップ５８内の接地電力バスからタップ
オフ即ち取出されている。従って、オフチップに取出さ
れた基準接地電源Ｖｓｓ(REF) は、チップ即ちダイ５８
内部において（即ち、オンチップで）実際に発生されて
いることを基準にしている。従って、基準接地電源Ｖｓ
ｓ(REF) は、発振器回路の２つの外部コンデンサ６６，
６８及びクリスタル６４の接地基準として効果的に使用
される。従って、（ｉ）オンチップの発振器回路６２と
（ii）オフチップの発振器回路のクリスタル６４及びコ
ンデンサ６６，６８部分の接地電源線における差（即
ち、ノイズ差）は、効果的に、最小に維持される。参照
番号６９によって示される線における電流（図６）は非
常に低く且つこれらの線上の差電圧は非常に小さい。導
電性相互接続部のＲＣＬ特性７０を図７に示してある。
（ｉ）オンチップの発振器回路７２と（ii）オフチップ
の発振器回路７４のクリスタル及びコンデンサ部分の夫
々の接地電源線における同相ノイズは相殺し、従って発
振器回路２２に対する夫々オンチップ７２及びオフチッ
プ７４の２つの接地点間の差は非常にゼロに近いもので
ある。その理由の１つは、該発振器回路はマイクロアン
ペア乃至ナノアンペア範囲内の低電流回路であり、従っ
てこれら２つの外部オフチップコンデンサを介して殆ど
電流が流れることがないからである。更に詳細には、該
発振器回路は１μＡ未満の電流を必要とするに過ぎな
い。本発明は効果的にノイズが存在する環境をオフチッ
プで所望の位置へ持込み、その場合に外部基準接地電源
Ｖｓｓ(REF) は可及的に発振器回路２２に近接したオン
チップの位置において内部ノイズと等しいか又は実質的
に等しいノイズを有することとなる。従って、発振器回
路２２の動作の信頼性はオンチップノイズが存在する場
合であっても維持される。
準接地電源Ｖｓｓ(REF) はオフチップに取出されてお
り、その場合に、クリスタル６４及びオンチップの低電
流発振器回路６２の対応するコンデンサ６６，６８がそ
れに取付けられている。基準接地電源Ｖｓｓ(REF) が、
オフチップクリスタル６４及び対応するコンデンサ６
６，６８のオンチップ発振器回路６２への必要な接続部
の近傍においてチップ５８内の接地電力バスからタップ
オフ即ち取出されている。従って、オフチップに取出さ
れた基準接地電源Ｖｓｓ(REF) は、チップ即ちダイ５８
内部において（即ち、オンチップで）実際に発生されて
いることを基準にしている。従って、基準接地電源Ｖｓ
ｓ(REF) は、発振器回路の２つの外部コンデンサ６６，
６８及びクリスタル６４の接地基準として効果的に使用
される。従って、（ｉ）オンチップの発振器回路６２と
（ii）オフチップの発振器回路のクリスタル６４及びコ
ンデンサ６６，６８部分の接地電源線における差（即
ち、ノイズ差）は、効果的に、最小に維持される。参照
番号６９によって示される線における電流（図６）は非
常に低く且つこれらの線上の差電圧は非常に小さい。導
電性相互接続部のＲＣＬ特性７０を図７に示してある。
（ｉ）オンチップの発振器回路７２と（ii）オフチップ
の発振器回路７４のクリスタル及びコンデンサ部分の夫
々の接地電源線における同相ノイズは相殺し、従って発
振器回路２２に対する夫々オンチップ７２及びオフチッ
プ７４の２つの接地点間の差は非常にゼロに近いもので
ある。その理由の１つは、該発振器回路はマイクロアン
ペア乃至ナノアンペア範囲内の低電流回路であり、従っ
てこれら２つの外部オフチップコンデンサを介して殆ど
電流が流れることがないからである。更に詳細には、該
発振器回路は１μＡ未満の電流を必要とするに過ぎな
い。本発明は効果的にノイズが存在する環境をオフチッ
プで所望の位置へ持込み、その場合に外部基準接地電源
Ｖｓｓ(REF) は可及的に発振器回路２２に近接したオン
チップの位置において内部ノイズと等しいか又は実質的
に等しいノイズを有することとなる。従って、発振器回
路２２の動作の信頼性はオンチップノイズが存在する場
合であっても維持される。
【００２３】再度図６を参照すると、電源信号５６が集
積回路チップ５８へ供給され、ノイズが存在する環境内
へ導入され、次いでオンチップの低電流発振器回路６２
の外部コンポーネント部分へ接続するために基準が必要
とされる箇所に近接したチップの区域からオフチップへ
取出される。説明の便宜上、図示したように、外部コン
ポーネントパーツは低電流発振器６２のクリスタル６４
及び２個のコンデンサ６６，６８に対応している。換言
すると、基準電源接地Ｖｓｓ(REF) がオフチップへ取出
される区域は、集積回路チップ５８内部の発振器回路６
２と接続するために外部コンポーネントが必要とされる
物理的な位置に近接している。基準電源接地Ｖｓｓ
(REF) は接地されたコンデンサの基準となるチップ内部
の回路に対してなされる接続部に近接してオフチップへ
取出される。基準電源接地Ｖｓｓ(REF) はオフチップの
クリスタル６４及び２個のコンデンサ６６，６８のみに
接続する専用の外部オフチップ電源線である。外部オフ
チップ基準電源接地Ｖｓｓ(REF) は、更に、その他の目
的のために使用されることはない。基準電源接地Ｖｓｓ
(REF) がオンチップの低電流発振器回路６２から異なっ
ており且つそれと近接していない集積回路チップのその
他の区域又は部分から取られる場合には、オフチップ基
準電源接地及びオンチップ低電流発振器回路用の接地は
全く異なるものに見える場合がある。
積回路チップ５８へ供給され、ノイズが存在する環境内
へ導入され、次いでオンチップの低電流発振器回路６２
の外部コンポーネント部分へ接続するために基準が必要
とされる箇所に近接したチップの区域からオフチップへ
取出される。説明の便宜上、図示したように、外部コン
ポーネントパーツは低電流発振器６２のクリスタル６４
及び２個のコンデンサ６６，６８に対応している。換言
すると、基準電源接地Ｖｓｓ(REF) がオフチップへ取出
される区域は、集積回路チップ５８内部の発振器回路６
２と接続するために外部コンポーネントが必要とされる
物理的な位置に近接している。基準電源接地Ｖｓｓ
(REF) は接地されたコンデンサの基準となるチップ内部
の回路に対してなされる接続部に近接してオフチップへ
取出される。基準電源接地Ｖｓｓ(REF) はオフチップの
クリスタル６４及び２個のコンデンサ６６，６８のみに
接続する専用の外部オフチップ電源線である。外部オフ
チップ基準電源接地Ｖｓｓ(REF) は、更に、その他の目
的のために使用されることはない。基準電源接地Ｖｓｓ
(REF) がオンチップの低電流発振器回路６２から異なっ
ており且つそれと近接していない集積回路チップのその
他の区域又は部分から取られる場合には、オフチップ基
準電源接地及びオンチップ低電流発振器回路用の接地は
全く異なるものに見える場合がある。
【００２４】オンチップの低電流発振器回路６２のノイ
ズレベルトリランス（許容値）は数ミリボルトの程度ま
で低いものとすることが可能である。オシレータ即ち発
振器の特定のノイズ許容値はその特定のデザインに依存
する。対照的に、低電流発振器６２に関するノイズのタ
イプに対して、高電流高周波数チップ５８の入力パワー
に関連し且つ許容可能なノイズのタイプは数桁異なるも
のである。オンチップの発振器回路における電源接地Ｖ
ｓｓ５６上のノイズと低電流発振器回路６２の外部オフ
チップクリスタル６４及び２個のコンデンサ６６，６８
の構成の２つのコンデンサに対するオフチップの基準電
源接地Ｖｓｓ(REF) 上のノイズとの間の差異は数ミリボ
ルトの程度であることが必要とされる。このような小さ
な差異はオンチップの低電流発振器回路の最適性能動作
を確保するために必要である。
ズレベルトリランス（許容値）は数ミリボルトの程度ま
で低いものとすることが可能である。オシレータ即ち発
振器の特定のノイズ許容値はその特定のデザインに依存
する。対照的に、低電流発振器６２に関するノイズのタ
イプに対して、高電流高周波数チップ５８の入力パワー
に関連し且つ許容可能なノイズのタイプは数桁異なるも
のである。オンチップの発振器回路における電源接地Ｖ
ｓｓ５６上のノイズと低電流発振器回路６２の外部オフ
チップクリスタル６４及び２個のコンデンサ６６，６８
の構成の２つのコンデンサに対するオフチップの基準電
源接地Ｖｓｓ(REF) 上のノイズとの間の差異は数ミリボ
ルトの程度であることが必要とされる。このような小さ
な差異はオンチップの低電流発振器回路の最適性能動作
を確保するために必要である。
【００２５】集積回路が対応するパッケージにどのよう
にして接続されているか及び該パッケージがどのように
して対応している回路基板へ接続されているかに拘らず
に、チップ上の回路の臨界的な回路部分に対して問題と
なり得るノイズがチップ内（即ち、チップの内部）に存
在する場合には、本発明に従って、そのノイズは効果的
にチップ外部（オフチップ）へ取出される。本発明によ
れば、該ノイズは臨界的な回路部分及び該臨界的な回路
部分の対応する外部オフチップコンポーネントと共に専
用で使用するために臨界的回路部分の物理的位置に近接
した位置において基準電源信号としてオフチップへ取出
される。
にして接続されているか及び該パッケージがどのように
して対応している回路基板へ接続されているかに拘らず
に、チップ上の回路の臨界的な回路部分に対して問題と
なり得るノイズがチップ内（即ち、チップの内部）に存
在する場合には、本発明に従って、そのノイズは効果的
にチップ外部（オフチップ）へ取出される。本発明によ
れば、該ノイズは臨界的な回路部分及び該臨界的な回路
部分の対応する外部オフチップコンポーネントと共に専
用で使用するために臨界的回路部分の物理的位置に近接
した位置において基準電源信号としてオフチップへ取出
される。
【００２６】前述したように、システム電源Ｖｓｓは、
外部回路基板／パッケージ／チップ相互接続部を介し
て、集積回路チップ５８へ外部的に供給される。システ
ム電源Ｖｓｓも必要に応じて、チップの１つ又はそれ以
上の側部上の多数の位置におけるチップへ供給され、そ
の場合に、これらの位置の全ては内部的に接続させるこ
とが可能である。オンチップにおいて、電源Ｖｓｓは、
特定の集積回路チップ構成に従って、種々の内部バス及
び／又はオンチップ導体を介してチップの種々の部分へ
供給される。本発明は、以下に説明するように、基準電
源Ｖｓｓが必要とされる箇所に近接した位置においてオ
ンチップの内部電源Ｖｓｓ(REF) バスから効果的にタッ
プオフ即ち電圧を取出す。
外部回路基板／パッケージ／チップ相互接続部を介し
て、集積回路チップ５８へ外部的に供給される。システ
ム電源Ｖｓｓも必要に応じて、チップの１つ又はそれ以
上の側部上の多数の位置におけるチップへ供給され、そ
の場合に、これらの位置の全ては内部的に接続させるこ
とが可能である。オンチップにおいて、電源Ｖｓｓは、
特定の集積回路チップ構成に従って、種々の内部バス及
び／又はオンチップ導体を介してチップの種々の部分へ
供給される。本発明は、以下に説明するように、基準電
源Ｖｓｓが必要とされる箇所に近接した位置においてオ
ンチップの内部電源Ｖｓｓ(REF) バスから効果的にタッ
プオフ即ち電圧を取出す。
【００２７】従って、電源信号におけるノイズに関連す
る問題が効果的に減少される。即ち、専用の基準電源Ｖ
ｓｓ(REF) は外部コンポーネント又は集積回路チップの
特定のノイズに影響を受け易い回路のコンポーネントと
基準電源Ｖｓｓ(REF) が接続することが必要とされる箇
所に近接した位置において内部Ｖｓｓバスからタップオ
フ即ち取出される。換言すると、低電流発振器回路６２
の例においては、基準電源Ｖｓｓ(REF) がチップ５８が
取出される位置は、クリスタル６４と共に動作する発振
器回路６２に対する内部接地Ｖｓｓが存在する物理的位
置に近接している。本発明は専用のクリーンな基板レベ
ル電源Ｖｓｓを集積回路チップへ単に供給することを上
回る改良点を提供している。
る問題が効果的に減少される。即ち、専用の基準電源Ｖ
ｓｓ(REF) は外部コンポーネント又は集積回路チップの
特定のノイズに影響を受け易い回路のコンポーネントと
基準電源Ｖｓｓ(REF) が接続することが必要とされる箇
所に近接した位置において内部Ｖｓｓバスからタップオ
フ即ち取出される。換言すると、低電流発振器回路６２
の例においては、基準電源Ｖｓｓ(REF) がチップ５８が
取出される位置は、クリスタル６４と共に動作する発振
器回路６２に対する内部接地Ｖｓｓが存在する物理的位
置に近接している。本発明は専用のクリーンな基板レベ
ル電源Ｖｓｓを集積回路チップへ単に供給することを上
回る改良点を提供している。
【００２８】更に、オフチップにおいては、基準電源Ｖ
ｓｓ(REF) はパッケージから最小距離離隔されている最
小寸法のラインを使用して外部コンデンサ６６，６８と
接続するために経路づけされる。基準電源Ｖｓｓ(REF)
は、更に、回路基板５０上へ経路づけ、そこで、適宜の
シールディングを使用し且つ非常に制御された態様でコ
ンデンサ６６，６８と接続される。
ｓｓ(REF) はパッケージから最小距離離隔されている最
小寸法のラインを使用して外部コンデンサ６６，６８と
接続するために経路づけされる。基準電源Ｖｓｓ(REF)
は、更に、回路基板５０上へ経路づけ、そこで、適宜の
シールディングを使用し且つ非常に制御された態様でコ
ンデンサ６６，６８と接続される。
【００２９】本発明によれば、Ｖｓｓラインがチップ内
部から取出され且つ専用の基準電源接地Ｖｓｓ(REF) 線
となるべくチップ外部へ経路づけされている。このよう
な基準電源接地Ｖｓｓ(REF) 線は、効果的に、発振器回
路におけるチップ内部のＶｓｓ線上に存在するノイズに
追従する。基準電源接地Ｖｓｓ(REF) 線７４上の電流ｉ
(OSC)2は、２つの前述したコンデンサと共に使用するた
めの専用のものである。基準電源接地Ｖｓｓ線における
電流は全発振器電流よりも小さく、従って差動電圧は最
小とされている。即ち、基準電源接地Ｖｓｓ(REF) 線電
流ｉ(OSC)2は、充分に小さいものであって、良好な工学
的慣習で実現した場合には、専用の基準接地電源Ｖｓｓ
(REF) は、差動電圧差が殆どない状態で内部Ｖｓｓに追
従する。電流ｉ(OSC)2はほぼ電流ｉ(OSC)1に等しい。
部から取出され且つ専用の基準電源接地Ｖｓｓ(REF) 線
となるべくチップ外部へ経路づけされている。このよう
な基準電源接地Ｖｓｓ(REF) 線は、効果的に、発振器回
路におけるチップ内部のＶｓｓ線上に存在するノイズに
追従する。基準電源接地Ｖｓｓ(REF) 線７４上の電流ｉ
(OSC)2は、２つの前述したコンデンサと共に使用するた
めの専用のものである。基準電源接地Ｖｓｓ線における
電流は全発振器電流よりも小さく、従って差動電圧は最
小とされている。即ち、基準電源接地Ｖｓｓ(REF) 線電
流ｉ(OSC)2は、充分に小さいものであって、良好な工学
的慣習で実現した場合には、専用の基準接地電源Ｖｓｓ
(REF) は、差動電圧差が殆どない状態で内部Ｖｓｓに追
従する。電流ｉ(OSC)2はほぼ電流ｉ(OSC)1に等しい。
【００３０】図７に示したような模式的回路は本発明方
法及び装置を例示している。図７に示したように、注意
すべきことであるが、該模式的回路においては、オフチ
ップで設けられているコンデンサは基板Ｖｓｓへ接続さ
れておらず、その代わりに、オンチップの発振器回路に
おける実際のＶｓｓである基準電源接地Ｖｓｓ線へ接続
している。
法及び装置を例示している。図７に示したように、注意
すべきことであるが、該模式的回路においては、オフチ
ップで設けられているコンデンサは基板Ｖｓｓへ接続さ
れておらず、その代わりに、オンチップの発振器回路に
おける実際のＶｓｓである基準電源接地Ｖｓｓ線へ接続
している。
【００３１】低電流発振器の場合には、基板から集積回
路チップボンドパッドへ延在するボンディングワイヤに
おける電流は非常に低い。夫々のライン上の差動電圧は
その結果非常に小さく、ミリボルト、より詳細には、数
十ミリボルトの程度の差電圧を有している。興味のある
特定のボンディングワイヤは、参照番号６９によって図
６中に示してある。
路チップボンドパッドへ延在するボンディングワイヤに
おける電流は非常に低い。夫々のライン上の差動電圧は
その結果非常に小さく、ミリボルト、より詳細には、数
十ミリボルトの程度の差電圧を有している。興味のある
特定のボンディングワイヤは、参照番号６９によって図
６中に示してある。
【００３２】各ボンドワイヤ（ボンディングワイヤ）又
は集積回路チップ内の金属トレース及び回路基板上の任
意のトレースは、実際には、ＲＣＬ回路である。本明細
書において説明したように、オシレータ即ち発振器の動
作周波数は充分に低いものであって、それは、発振器回
路と接続されているボンディングワイヤ又は金属トレー
スと関連する等価ＲＣＬ回路構成要素に関して有する影
響は最小である。ＲＣＬ特性のために、オンチップの発
振器回路に近接したオンチップＶｓｓ及びオフチップＶ
ｓｓ(REF) における僅かな差が存在するが、Ｖｓｓ
(REF) 線上の電流ｉ(OSC)2の量は非常に小さく、従っ
て、それはそうでない場合に存在するもの以外の新たな
ノイズにおける認知可能な増加（即ち、電圧信号差）を
導入するものではない。このことは、本発明に基づく実
施例はオフチップＶｓｓ(REF) を使用して認知可能な付
加的なノイズを導入するものではないことを強調する。
は集積回路チップ内の金属トレース及び回路基板上の任
意のトレースは、実際には、ＲＣＬ回路である。本明細
書において説明したように、オシレータ即ち発振器の動
作周波数は充分に低いものであって、それは、発振器回
路と接続されているボンディングワイヤ又は金属トレー
スと関連する等価ＲＣＬ回路構成要素に関して有する影
響は最小である。ＲＣＬ特性のために、オンチップの発
振器回路に近接したオンチップＶｓｓ及びオフチップＶ
ｓｓ(REF) における僅かな差が存在するが、Ｖｓｓ
(REF) 線上の電流ｉ(OSC)2の量は非常に小さく、従っ
て、それはそうでない場合に存在するもの以外の新たな
ノイズにおける認知可能な増加（即ち、電圧信号差）を
導入するものではない。このことは、本発明に基づく実
施例はオフチップＶｓｓ(REF) を使用して認知可能な付
加的なノイズを導入するものではないことを強調する。
【００３３】従って、本発明は、低電流発振器回路を高
電流高周波数集積回路チップと共に集積化させることを
可能とし、その場合に発振器は所望のトリップ点におい
てクリーンな出力信号を供給する。このことは発振器出
力信号が高周波数ノイズを包含しており且つ信号トリッ
プ点の認識がクリーンなものでないという状態と対比さ
れる。本発明を発振器回路に関して説明したが、本発明
は、更に、ノイズに影響を受け易い要素を具備するその
他の回路構成に適用可能である。例えば、その他の回路
構成としては、ミリボルドの程度の低い差動オフセット
を具備するオペアンプ等の任意のタイプのアナログ回路
等を包含している。従って、本発明は、チップ上の内部
環境と外部環境との間において可能なノイズ差未満のも
のを必要とする回路構成の場合に使用するために適用可
能である。
電流高周波数集積回路チップと共に集積化させることを
可能とし、その場合に発振器は所望のトリップ点におい
てクリーンな出力信号を供給する。このことは発振器出
力信号が高周波数ノイズを包含しており且つ信号トリッ
プ点の認識がクリーンなものでないという状態と対比さ
れる。本発明を発振器回路に関して説明したが、本発明
は、更に、ノイズに影響を受け易い要素を具備するその
他の回路構成に適用可能である。例えば、その他の回路
構成としては、ミリボルドの程度の低い差動オフセット
を具備するオペアンプ等の任意のタイプのアナログ回路
等を包含している。従って、本発明は、チップ上の内部
環境と外部環境との間において可能なノイズ差未満のも
のを必要とする回路構成の場合に使用するために適用可
能である。
【００３４】上述した如く、本発明は、オンチップ電源
とオフチップ電源との間の電源線上のノイズにおける低
い差動オフセットを必要とする回路に対して適用可能で
ある。特定の低い差動オフセットは、特定のチップの内
部電源と外部電源との間において可能なノイズ差未満の
ものである。更に、適用可能な回路としては、特定の回
路の大部分がオンチップで構成され且つ特定な回路の大
部分がオフチップで構成されるもの等がある。又、本発
明を電源接地Ｖｓｓを使用する場合について説明した
が、本発明は、更に、電源電圧Ｖｃｃを使用する場合に
適用することも可能である。発振器回路具体例において
使用した特定のクリスタルは特定の発振器回路の条件及
び仕様に従って選択されている。チップ外部（即ち、オ
フチップ）の低電流発振器回路の回路要素は、高精度コ
ンデンサを包含している。
とオフチップ電源との間の電源線上のノイズにおける低
い差動オフセットを必要とする回路に対して適用可能で
ある。特定の低い差動オフセットは、特定のチップの内
部電源と外部電源との間において可能なノイズ差未満の
ものである。更に、適用可能な回路としては、特定の回
路の大部分がオンチップで構成され且つ特定な回路の大
部分がオフチップで構成されるもの等がある。又、本発
明を電源接地Ｖｓｓを使用する場合について説明した
が、本発明は、更に、電源電圧Ｖｃｃを使用する場合に
適用することも可能である。発振器回路具体例において
使用した特定のクリスタルは特定の発振器回路の条件及
び仕様に従って選択されている。チップ外部（即ち、オ
フチップ）の低電流発振器回路の回路要素は、高精度コ
ンデンサを包含している。
【００３５】従って、本発明は、基準電源接地Ｖｓｓ
(REF) をオフチップへ取り出すことによってノイズに関
連する問題を効果的に取り除いている。低電流発振器回
路６２の場合には、クリスタル６４と関連する２つの高
精度コンデンサ６６，６８がオフチップ基準電源接地Ｖ
ｓｓ(REF) と接続している。オフチップ基準電源接地Ｖ
ｓｓ(REF) は、該２つの高精度コンデンサと接続するた
めに専用的に使用されており、且つその他の接続のため
に使用されるものではない。
(REF) をオフチップへ取り出すことによってノイズに関
連する問題を効果的に取り除いている。低電流発振器回
路６２の場合には、クリスタル６４と関連する２つの高
精度コンデンサ６６，６８がオフチップ基準電源接地Ｖ
ｓｓ(REF) と接続している。オフチップ基準電源接地Ｖ
ｓｓ(REF) は、該２つの高精度コンデンサと接続するた
めに専用的に使用されており、且つその他の接続のため
に使用されるものではない。
【００３６】更に、バッテリバックアップに関して簡単
に上述した如く、Ｖｃｃが消失する場合（即ち、メイン
パワーがオフ）に所望の回路動作を維持するために、典
型的に、集積回路チップと関連するバッテリが存在して
いる。本発明の場合には、低電流発振器回路は、高電流
高周波数ノイズ環境において実現することが可能であ
る。従って、発振器回路を動作させるのに必要な特定の
寸法のバッテリに対する条件は、発振器回路の電流条件
がマイクロアンペア乃至ナノアンペアの範囲内における
低いものであることに鑑み、著しく減少されている。該
低電流条件は、最大のバッテリ寿命を効果的に提供して
いる。
に上述した如く、Ｖｃｃが消失する場合（即ち、メイン
パワーがオフ）に所望の回路動作を維持するために、典
型的に、集積回路チップと関連するバッテリが存在して
いる。本発明の場合には、低電流発振器回路は、高電流
高周波数ノイズ環境において実現することが可能であ
る。従って、発振器回路を動作させるのに必要な特定の
寸法のバッテリに対する条件は、発振器回路の電流条件
がマイクロアンペア乃至ナノアンペアの範囲内における
低いものであることに鑑み、著しく減少されている。該
低電流条件は、最大のバッテリ寿命を効果的に提供して
いる。
【００３７】本発明を回路基板５０上に装着されている
パッケージ５２上に装着した集積回路チップ５８に関し
て説明したが、このことは本発明を制限するものではな
い。例えば、クリスタル６４及びコンデンサ６６，６８
は、パッケージ５２が充分な寸法のものである場合に
は、チップ５８外部であるがパッケージ５２上に装着す
ることも可能である。
パッケージ５２上に装着した集積回路チップ５８に関し
て説明したが、このことは本発明を制限するものではな
い。例えば、クリスタル６４及びコンデンサ６６，６８
は、パッケージ５２が充分な寸法のものである場合に
は、チップ５８外部であるがパッケージ５２上に装着す
ることも可能である。
【００３８】従って、本発明は、低電流回路を高パワー
チップセットの半導体チップ内に集積化させており、そ
の場合に、同一のチップ上に集積化させることの不可能
な低電流回路の回路要素の一部はオフチップに設けられ
ている。オフチップ接続は、低電流回路のオフチップ回
路要素と接続するための専用の基準電源接地Ｖｓｓ
(REF) を包含している。この専用の基準電源Ｖｓｓ
(REF) は、集積回路チップの低電流ノイズに影響を受け
る発振器回路のオフチップの外部的な１個又は複数個の
コンポーネントと接続するために、基準電源Ｖｓｓ
(REF) が必要とされる箇所に近接した物理的位置におい
て内部オンチップＶｓｓバスからタップにより取り出さ
れる。
チップセットの半導体チップ内に集積化させており、そ
の場合に、同一のチップ上に集積化させることの不可能
な低電流回路の回路要素の一部はオフチップに設けられ
ている。オフチップ接続は、低電流回路のオフチップ回
路要素と接続するための専用の基準電源接地Ｖｓｓ
(REF) を包含している。この専用の基準電源Ｖｓｓ
(REF) は、集積回路チップの低電流ノイズに影響を受け
る発振器回路のオフチップの外部的な１個又は複数個の
コンポーネントと接続するために、基準電源Ｖｓｓ
(REF) が必要とされる箇所に近接した物理的位置におい
て内部オンチップＶｓｓバスからタップにより取り出さ
れる。
【００３９】本発明を低電流発振器回路に関して説明し
たが、本発明はそれにのみ制限されるべきものではな
い。即ち、本発明は改良した装置（即ち、低ノイズ）性
能を提供するために、必要である場合には、Ｖｃｃ又は
半導体チップ上の低電流回路のその他のノードに関して
同様に適用可能である。１例として、発振器回路内のい
ずれかのコンポーネントを該チップの内側及び該チップ
の外側の両方に共通のノード間において半導体チップの
外側へ位置させるべき場合には、本発明方法は、オフチ
ップのチップノードを、該ノードをより少ない回路誘起
ノイズで使用することが可能な位置へ取出すために使用
することが可能である。
たが、本発明はそれにのみ制限されるべきものではな
い。即ち、本発明は改良した装置（即ち、低ノイズ）性
能を提供するために、必要である場合には、Ｖｃｃ又は
半導体チップ上の低電流回路のその他のノードに関して
同様に適用可能である。１例として、発振器回路内のい
ずれかのコンポーネントを該チップの内側及び該チップ
の外側の両方に共通のノード間において半導体チップの
外側へ位置させるべき場合には、本発明方法は、オフチ
ップのチップノードを、該ノードをより少ない回路誘起
ノイズで使用することが可能な位置へ取出すために使用
することが可能である。
【００４０】以上、例えばコンピュータチップセットの
集積回路チップ等の高電流高周波数集積回路チップ上に
集積化した低電流発振器においてノイズを提供させる方
法及び装置について説明した。本発明を、以上の如く、
特定の実施例について詳細に説明したが、本発明は、こ
れら特定の実施例にのみ限定されるべきものではなく、
本発明の技術的範囲を逸脱することなしに種々の変形が
可能であることは勿論である。
集積回路チップ等の高電流高周波数集積回路チップ上に
集積化した低電流発振器においてノイズを提供させる方
法及び装置について説明した。本発明を、以上の如く、
特定の実施例について詳細に説明したが、本発明は、こ
れら特定の実施例にのみ限定されるべきものではなく、
本発明の技術的範囲を逸脱することなしに種々の変形が
可能であることは勿論である。
【図１】 基板レベル電源接地Ｖｓｓへ接続している臨
界的な回路コンポーネントを具備しており、回路基板上
に装着されているパッケージ上に装着されている集積回
路チップを示した概略平面図。
界的な回路コンポーネントを具備しており、回路基板上
に装着されているパッケージ上に装着されている集積回
路チップを示した概略平面図。
【図２】 回路基板から集積回路チップへの導電性経路
の抵抗、容量及びインダクタンスのＲＣＬ回路を示した
概略図。
の抵抗、容量及びインダクタンスのＲＣＬ回路を示した
概略図。
【図３】 集積回路外部に接続されており、更に基板レ
ベルＶｓｓ電源接地へ結合されているクリスタル及び対
応するコンデンサを具備しており、集積回路チップと集
積化されている発振器回路を示した概略図。
ベルＶｓｓ電源接地へ結合されているクリスタル及び対
応するコンデンサを具備しており、集積回路チップと集
積化されている発振器回路を示した概略図。
【図４】 ノイズを有することのない低電流発振器回路
の正弦波出力を示した説明図。
の正弦波出力を示した説明図。
【図５】 非常に高い周波数ノイズを有する低電流発振
器回路の正弦波出力を示した説明図。
器回路の正弦波出力を示した説明図。
【図６】 本発明に従ってオフチップ基準電源接地Ｖｓ
ｓへ結合されている外部のクリスタル及び対応するコン
デンサを具備する低電流発振器回路を有する高電流高周
波数集積回路チップを示した概略平面図。
ｓへ結合されている外部のクリスタル及び対応するコン
デンサを具備する低電流発振器回路を有する高電流高周
波数集積回路チップを示した概略平面図。
【図７】 集積回路チップと集積化した低電流発振器回
路であって、本発明に従ってオフチップの基準電源接地
Ｖｓｓへ集積回路チップ外部において接続したクリスタ
ルと対応するコンデンサとを具備している発振器回路を
示した概略図。
路であって、本発明に従ってオフチップの基準電源接地
Ｖｓｓへ集積回路チップ外部において接続したクリスタ
ルと対応するコンデンサとを具備している発振器回路を
示した概略図。
５０ プリント回路 ５２ 集積回路チップパッケージ ５４ 基板レベル電源Ｖｃｃ線 ５６ 基板レベル電源接地Ｖｓｓ線 ５８ 高電流高周波数集積回路チップ ６０ ボンドワイヤ（ボンディングワイヤ） ６２ オンチップ低電流発振器回路 ６４ クリスタル ６６，６８ コンデンサ
Claims (20)
- 【請求項１】 高電流高周波数集積回路チップ上に設け
られた低電流低周波数回路におけるノイズを減少させる
方法において、前記高電流高周波数集積回路チップは前
記低電流低周波数回路に関して過剰な内部オンチップ回
路誘起ノイズを発生させる特性を有しており、 オフチップ配置に対応して前記集積回路チップの外部に
前記低電流低周波数回路のノイズ感応性部品を配置し、 前記集積回路チップ内部の電源バスに接続した専用の電
源基準線Ｖ(REF) を設け、前記専用の電源基準線Ｖ
(REF) は前記低電流低周波数回路に近接した物理的な位
置において前記内部電源バスへ接続しており、前記電源
基準線Ｖ(REF) は更にオフチップに経路付けされてお
り、 前記低電流低周波数回路と前記電源基準線Ｖ(REF) との
間に前記ノイズ感応性部品を接続させ、オンチップの前
記低電流低周波数回路へ供給されるパワー及びオフチッ
プの前記ノイズ感応性部品へ供給されるパワーにおける
ノイズ差を最小とさせる、ことを特徴とする方法。 - 【請求項２】 請求項１において、 前記低電流低周波数回路がマイクロアンペア乃至ナノア
ンペア（μＡ乃至ｎＡ）の範囲内の低電流及びキロヘル
ツ（ＫＨｚ）の範囲内の低周波数で動作し、且つ前記集
積回路チップがアンペア（Ａ）の範囲における高電流及
びメガヘルツ（ＭＨｚ）の範囲における高周波数で動作
する、ことを特徴とする方法。 - 【請求項３】 請求項１において、 前記低電流低周波数回路が発振器回路を有しており、 前記ノイズ感応性部品が１個のクリスタルと２個のコン
デンサとを有しており、該クリスタルは導体を介してそ
の両端部がオンチップの前記発振器回路へ結合されてお
り且つ前記２個のコンデンサの各々はその一端部が、前
記クリスタルの第一端部及び反対側の端部へ夫々接続し
ており、前記２個のコンデンサは、更に、各々がその反
対の端部が前記専用の電源基準線Ｖ(REF) へ接続してい
ることを特徴とする方法。 - 【請求項４】 請求項１において、前記低電流低周波数
回路がミリボルトの程度のノイズレベル許容値を有して
いることを特徴とする方法。 - 【請求項５】 請求項１において、前記専用の電源基準
線Ｖ(REF) が専用の電源接地基準Ｖｓｓ(REF) を有して
いることを特徴とする方法。 - 【請求項６】 請求項１において、前記専用の電源基準
線Ｖ(REF) が専用の電源正電圧基準Ｖｃｃ(REF) を有し
ていることを特徴とする方法。 - 【請求項７】 請求項１において、前記専用の電源基準
線Ｖ(REF) が前記オンチップの低電流低周波数回路が前
記外部のノイズ感応性部品と接続するために必要とされ
る物理的位置に近接した位置においてオフチップにおい
て経路付けされていることを特徴とする方法。 - 【請求項８】 請求項１において、更に、 基板パッケージ上に前記集積回路チップを装着し、 前記基板パッケージを回路基板上に装着する、上記各ス
テップを有しており、更に、前記ノイズ感応性部品が前
記回路基板上に装着されることを特徴とする方法。 - 【請求項９】 請求項１において、更に、 前記集積回路チップ及び前記ノイズ感応性部品を単一の
基板パッケージ上に装着させる、上記ステップを有する
ことを特徴とする方法。 - 【請求項１０】 高電流高周波数集積回路チップ上に設
けられる低電流低周波数発振器回路においてノイズを減
少させる方法において、前記高電流高周波数集積回路チ
ップは低電流低周波数発振器回路に関して過剰な内部的
オンチップ回路誘起ノイズを発生する特性を有してお
り、 オフチップ配置に対応して、前記集積回路チップ外部に
前記低電流低周波数発振器回路のノイズ感応性部品を配
置させ、 前記集積回路チップ内部の電源バスに接続して専用の電
源基準線Ｖ(REF) を設け、前記専用の電源基準線Ｖ
(REF) は前記低電流低周波数発振器回路に近接した物理
的位置においてオンチップの前記内部電源バスへ接続し
ており、前記電源基準線Ｖ(REF) は、更に、オフチップ
で経路付けされており、 前記低電流低周波数発振器回路と前記電源基準線Ｖ
(REF) との間に前記ノイズ感応性部品を接続し、オフチ
ップの前記低電流低周波数オシレータ回路へ供給される
パワー及びオフチップの前記ノイズ感応性部品へ供給さ
れるパワーにおけるノイズ差を最小とさせ、更に、 前記ノイズ感応性部品は１個のクリスタルと２個のコン
デンサとを有しており、前記クリスタルは、導体を介し
て、その両端がオンチップの前記発振器回路へ結合して
おり且つ前記２個のコンデンサの各々は、その一端部
が、夫々、前記クリスタルの第一端及び反対端へ接続し
ており、前記２個のコンデンサは、更に、各々が、その
反対端部が、前記専用の電源基準線Ｖ(REF) へ接続して
おり、更に、 前記低電流低周波数発振器回路がマイクロアンペア乃至
ナノアンペア（μＡ乃至ｎＡ）の範囲における低電流及
びキロヘルツ（ＫＨｚ）の範囲における低周波数で動作
し、且つ、 前記集積回路チップがアンペア（Ａ）の範囲における高
電流及びメガヘルツ（ＭＨｚ）の範囲における高周波数
で動作する、ことを特徴とする方法。 - 【請求項１１】 高電流高周波数集積回路チップ上に設
けられた低電流低周波数回路におけるノイズを減少させ
る集積回路装置において、前記高電流高周波数集積回路
チップは前記低周波数低電流回路に関して過剰な内部オ
ンチップ回路誘起ノイズを発生させる特性を有してお
り、 オフチップ配置に対応しており、前記集積回路チップ外
部に配置させた前記低電流低周波数回路のノイズ感応性
部品、 前記集積回路チップ内部の電源バスに接続した専用の電
源基準線Ｖ(REF) であって、前記専用の電源基準線Ｖ
(REF) が前記低電流低周波数回路に近接した物理的位置
において前記内部電源バスへ接続しており、前記専用の
電源基準線Ｖ(REF ) は、更に、オフチップで経路付けさ
れており且つ前記ノイズ感応性部品へ接続しており、前
記ノイズ感応性部品はオンチップの前記低電流低周波数
回路と前記専用の電源基準線Ｖ(REF) との間に接続して
おり、更に、オンチップの前記低電流低周波数回路へ供
給されるパワー及びオフチップの前記ノイズ感応性部品
へ供給されるパワーにおけるノイズ差が最小とされる、
を有することを特徴とする集積回路装置。 - 【請求項１２】 請求項１１において、 前記低電流低周波数回路がマイクロアンペア乃至ナノア
ンペア（μＡ乃至ｎＡ）の範囲における低電流及びキロ
ヘルツ（ＫＨｚ）の範囲における低周波数で動作し、且
つ前記集積回路チップはアンペア（Ａ）の範囲における
高電流及びメガヘルツ（ＭＨｚ）の範囲における高周波
数で動作する、ことを特徴とする集積回路装置。 - 【請求項１３】 請求項１１において、 前記低電流低周波数回路は発振器回路を有しており、 前記ノイズ感応性部品は１個のクリスタルと２個のコン
デンサとを有しており、前記クリスタルは、導体を介し
て、その両端がオンチップの前記発振器回路へ結合して
おり且つ前記２個のコンデンサは、各々、その一端が夫
々前記クリスタルの第一端及び反対端へ接続しており、
前記２個のコンデンサは、更に、各々がその反対端にお
いて前記専用の電源基準線Ｖ(REF) へ接続している、こ
とを特徴とする集積回路装置。 - 【請求項１４】 請求項１２において、前記低電流低周
波数回路がミリボルトの程度のノイズレベル許容値を有
していることを特徴とする集積回路装置。 - 【請求項１５】 請求項１１において、前記専用の電源
基準線Ｖ(REF) が専用の電源接地基準Ｖｓｓ(REF) を有
することを特徴とする集積回路装置。 - 【請求項１６】 請求項１１において、前記専用の電源
基準線Ｖ(REF) が専用の電源正電圧基準Ｖｃｃ(REF) を
有することを特徴とする集積回路装置。 - 【請求項１７】 請求項１１において、前記専用の電源
基準線Ｖ(REF) がオンチップの前記低電流低周波数回路
が前記外部のノイズ感応性部品と接続することが必要と
される物理的位置に対して近接する位置においてオフチ
ップで経路付けされていることを特徴とする集積回路装
置。 - 【請求項１８】 請求項１１において、更に、 基板パッケージ、尚前記集積回路チップは前記基板パッ
ケージ上に装着されており、 回路基板、尚前記基板パッケージ及び前記ノイズ感応性
部品は前記回路基板上に装着されており、を有すること
を特徴とする集積回路装置。 - 【請求項１９】 請求項１１において、更に、 基板パッケージ、尚前記集積回路チップ及び前記ノイズ
感応性部品は前記基板パッケージ上に装着されている、
を有することを特徴とする集積回路装置。 - 【請求項２０】 高電流高周波数集積回路チップ上に設
けられている低電流低周波数発振器回路におけるノイズ
を減少させる集積回路装置において、前記高電流高周波
数集積回路チップは前記低周波数低電流発振器回路に関
して過剰な内部オンチップ回路誘起ノイズを発生させる
特性を有しており、 オフチップ配置に対応して、前記集積回路チップ外部
に、前記低電流低周波数発振器回路のノイズ感応性部品
を配置させ、 専用の電源基準線Ｖ(REF) を前記集積回路チップ内部の
電源バスへ接続し、前記専用の電源基準線Ｖ(REF) は前
記低電流低周波数発振器回路に近接した物理的位置にお
いて前記内部電源バスへ接続しており、前記専用の電源
基準線Ｖ(REF)は、更に、オフチップで経路付けされて
おり且つ前記ノイズ感応性部品へ接続しており、前記ノ
イズ感応性部品は前記低電流低周波数発振器回路と前記
専用の電源基準線Ｖ(REF) との間に接続されており、更
にオンチップの前記低電流低周波数発振器回路へ供給さ
れるパワー及びオフチップの前記ノイズ感応性部品へ供
給されるパワーにおけるノイズ差異が最小とされ、更
に、 前記ノイズ感応性部品が１個のクリスタルと２個のコン
デンサとを有しており、前記クリスタルは、導体を介し
て、その両端においてオンチップの前記発振器回路へ結
合されており且つ前記２個のコンデンサの各々はその一
方の端部において、夫々、前記クリスタルの第一端部及
び反対端部へ接続しており、前記２個のコンデンサは、
更に、その各々がその反対端において前記専用の電源基
準線Ｖ(REF) へ接続しており、更に、 前記低電流低周波数発振器回路はマイクロアンペア乃至
ナノアンペア（μＡ乃至ｎＡ）の範囲における低電流及
びキロヘルツ（ＫＨｚ）の範囲における低周波数で動作
し、且つ前記集積回路チップは、アンペア（Ａ）の範囲
における高電流及びメガヘルツ（ＭＨｚ）の範囲におけ
る高周波数で動作する、ことを特徴とする集積回路装
置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/814,332 US5942951A (en) | 1997-03-11 | 1997-03-11 | Method and apparatus for reducing a noise differential in an electronic circuit |
| US08/814332 | 1997-03-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1145980A true JPH1145980A (ja) | 1999-02-16 |
Family
ID=25214740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10059788A Pending JPH1145980A (ja) | 1997-03-11 | 1998-03-11 | 低電流発振器においてノイズを減少させる方法及び装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5942951A (ja) |
| EP (1) | EP0865154B1 (ja) |
| JP (1) | JPH1145980A (ja) |
| DE (1) | DE69821537T2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1294642C (zh) * | 2002-08-21 | 2007-01-10 | 矽统科技股份有限公司 | 电源杂讯的分析方法及降低方法 |
| US8244310B2 (en) * | 2010-02-16 | 2012-08-14 | Research In Motion Limited | Mobile communication device employing power pack with multiple pairs of taps |
| JP6323643B2 (ja) * | 2013-11-07 | 2018-05-16 | セイコーエプソン株式会社 | 半導体回路装置、発振器、電子機器及び移動体 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3593042A (en) * | 1968-09-23 | 1971-07-13 | Itt | R. f. coupled line receiver with d. c. isolation |
| US4168531A (en) * | 1978-01-24 | 1979-09-18 | General Electric Company | Real-time clock having programmable time initialization and read-out |
| US4701858A (en) * | 1984-12-31 | 1987-10-20 | Energy Optics Inc. | Nonvolatile realtime clock calendar module |
| US4827226A (en) * | 1988-05-31 | 1989-05-02 | Motorola, Inc. | Fully integrated, adjustable oscillator for use with a crystal |
| US5167024A (en) * | 1989-09-08 | 1992-11-24 | Apple Computer, Inc. | Power management for a laptop computer with slow and sleep modes |
| KR970005691B1 (ko) * | 1993-09-06 | 1997-04-18 | 삼성전자주식회사 | 전원노이즈감소를 위한 전원라인구조를 가지는 반도체칩 |
| US5696950A (en) * | 1993-09-29 | 1997-12-09 | Seiko Epson Corporation | Flexible clock and reset signal generation and distribution system having localized programmable frequency synthesizers |
| US5369377A (en) * | 1993-10-13 | 1994-11-29 | Zilog, Inc. | Circuit for automatically detecting off-chip, crystal or on-chip, RC oscillator option |
| US5453719A (en) * | 1993-12-17 | 1995-09-26 | Nec Corporation | Oscillator circuit generating oscillation signal responsive to one of resonant element and external clock signal |
-
1997
- 1997-03-11 US US08/814,332 patent/US5942951A/en not_active Expired - Lifetime
-
1998
- 1998-03-04 DE DE69821537T patent/DE69821537T2/de not_active Expired - Lifetime
- 1998-03-04 EP EP98301616A patent/EP0865154B1/en not_active Expired - Lifetime
- 1998-03-11 JP JP10059788A patent/JPH1145980A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US5942951A (en) | 1999-08-24 |
| EP0865154B1 (en) | 2004-02-11 |
| EP0865154A3 (en) | 2000-11-22 |
| DE69821537T2 (de) | 2004-12-16 |
| EP0865154A2 (en) | 1998-09-16 |
| DE69821537D1 (de) | 2004-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5444402A (en) | Variable strength clock signal driver and method of manufacturing the same | |
| JPH0468717B2 (ja) | ||
| US4979016A (en) | Split lead package | |
| JPH1145980A (ja) | 低電流発振器においてノイズを減少させる方法及び装置 | |
| JP2002083930A (ja) | 半導体装置 | |
| US20010045873A1 (en) | Noise reduction circuit and semiconductor device including the same | |
| JP2006121377A (ja) | 入力回路及び半導体装置 | |
| JP3167966B2 (ja) | 集積回路のスプリアス放射減少端末構造 | |
| JPH0774322A (ja) | Ｃｍｏｓインバータを備えた集積回路 | |
| US4837463A (en) | Three-state complementary field effect integrated circuit | |
| US5877930A (en) | Input and output noise reduction circuit | |
| JP5254596B2 (ja) | 半導体集積回路および電子回路 | |
| JPH08172160A (ja) | 信号の質に影響されやすい集積回路用の、信号の質の改善をなすパッケージ内取着式ストレージコンデンサを備えた半導体パッケージ | |
| JPH01239964A (ja) | 半導体集積回路の電源配線レイアウト法 | |
| JPH077133A (ja) | シングルインラインメモリモジュール | |
| JP2001102869A (ja) | 表面実装パッケージ | |
| US8907528B2 (en) | Semiconductor device | |
| JP3693481B2 (ja) | 半導体集積回路 | |
| JP2008010469A (ja) | 電子装置 | |
| JPH05183032A (ja) | 半導体集積回路装置のエージング方法 | |
| JP3335682B2 (ja) | 半導体装置の製造方法 | |
| JP2003318352A (ja) | システムおよび半導体装置 | |
| EP1542360B1 (en) | Integrated circuit power supply circuit | |
| KR100487502B1 (ko) | 트리플 와이어 본딩을 이용한 마이크로컴퓨터 | |
| KR100310380B1 (ko) | 집적회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050310 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080812 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090127 |