JPH1145904A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH1145904A
JPH1145904A JP20126897A JP20126897A JPH1145904A JP H1145904 A JPH1145904 A JP H1145904A JP 20126897 A JP20126897 A JP 20126897A JP 20126897 A JP20126897 A JP 20126897A JP H1145904 A JPH1145904 A JP H1145904A
Authority
JP
Japan
Prior art keywords
adhesive
curing
semiconductor chip
lead
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20126897A
Other languages
Japanese (ja)
Other versions
JP3381563B2 (en
Inventor
Keiichi Fujimoto
敬一 藤本
Koji Nose
幸之 野世
Hisashi Funakoshi
久士 船越
Tadahisa Inui
忠久 乾
Kenji Maeda
健児 前田
Toru Nomura
徹 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP20126897A priority Critical patent/JP3381563B2/en
Publication of JPH1145904A publication Critical patent/JPH1145904A/en
Application granted granted Critical
Publication of JP3381563B2 publication Critical patent/JP3381563B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To efficiently harden adhesives in adhering steps of a semiconductor chip to hold leads esp. in preliminary hardening thereof to improve the adhesion and reduce the manufacturing process time of a semiconductor device i.e., the unit process time. SOLUTION: A process of adhering and fixing a semiconductor chip to hold leads 5a using a thermal/ultraviolet hardening adhesive 15 takes two steps preliminary and regular hardening steps to solve the slow speed in the mass production process. The prelim. hardening hardens a surface portion of the adhesive 15 to resist against shocks at carrying and followed by the regular hardening. The prelim. hardening irradiates an ultraviolet beam 16 spot to spot to accelerates hardening irradiated portions and radiates the beam 16 in many directions to more effectively harden esp. the adhesive 15 beneath the leads 5a.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体チップの主面
上にインナーリードが延在するLOC(リード・オン・
チップ)構造を有する半導体装置の製造方法に関するも
のであり、特に製造工程において製造効率を上げること
ができる半導体装置の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a LOC (lead-on-
The present invention relates to a method for manufacturing a semiconductor device having a (chip) structure, and more particularly to a method for manufacturing a semiconductor device capable of improving manufacturing efficiency in a manufacturing process.

【0002】[0002]

【従来の技術】近年、主としてメモリーチップなどに代
表される半導体チップのパッケージング技術としては、
リードフレームのインナーリード部が半導体チップの主
面上に延在し、そのリード部と半導体チップ主面とを接
着して固定して半導体チップを保持する、いわゆるLO
C技術が開発されている。従来のLOC型の半導体装置
としては、半導体チップ主面とインナーリード部の一部
とを絶縁テープを介して接着して固定するものがある
が、最近は半導体チップとリードとを接着剤により固定
するタイプのLOC型半導体装置も開発されている。
2. Description of the Related Art In recent years, as a semiconductor chip packaging technology mainly represented by a memory chip, etc.,
The inner lead portion of the lead frame extends over the main surface of the semiconductor chip, and the lead portion and the main surface of the semiconductor chip are bonded and fixed to hold the semiconductor chip.
C technology has been developed. As a conventional LOC type semiconductor device, there is a device in which a main surface of a semiconductor chip and a part of an inner lead portion are bonded and fixed via an insulating tape, but recently, a semiconductor chip and a lead are fixed with an adhesive. LOC type semiconductor devices have been developed.

【0003】以下、従来のLOC型の半導体装置の製造
方法について図面を参照しながら説明する。図11〜図
13は従来の半導体装置の製造方法を示す断面図であ
る。
Hereinafter, a method for manufacturing a conventional LOC type semiconductor device will be described with reference to the drawings. 11 to 13 are cross-sectional views illustrating a conventional method for manufacturing a semiconductor device.

【0004】まずチップ接着工程(ダイスボンド工程)
について説明する。図11(a)に示すように、半導体
チップ1を真空取り付け可能なステージ2上に載置す
る。ここでは半導体チップが不要な移動を起こさないよ
うに真空吸着により固定する。ステージ2にはリードフ
レームの位置を規制するピン2aが設けられている。
First, a chip bonding step (die bonding step)
Will be described. As shown in FIG. 11A, the semiconductor chip 1 is placed on a stage 2 which can be vacuum-mounted. Here, the semiconductor chip is fixed by vacuum suction so as not to cause unnecessary movement. The stage 2 is provided with pins 2a for regulating the position of the lead frame.

【0005】そして図11(b)に示すように、半導体
チップ1上の所定の位置、すなわちリードフレームの保
持リード部との接着箇所に熱硬化型の接着剤3をノズル
4により塗布する。
As shown in FIG. 11B, a thermosetting adhesive 3 is applied to a predetermined position on the semiconductor chip 1, that is, a place where the semiconductor chip 1 is bonded to the holding lead portion of the lead frame by a nozzle 4.

【0006】次に図11(c)に示すように、接着剤3
が塗布された半導体チップ1とリードフレーム5とを位
置合わせして、リードフレーム5の保持リード部5aと
半導体チップ1とを接着する。なお、リードフレーム5
はその外側の位置規制孔(図示せず)をステージ2に設
けたピン2aが係合することにより規制される。
[0006] Next, as shown in FIG.
The semiconductor chip 1 to which the lead frame 5 has been applied is aligned with the lead frame 5, and the holding lead portions 5a of the lead frame 5 and the semiconductor chip 1 are bonded. Note that lead frame 5
Is restricted by engaging a pin 2a provided on the stage 2 with a position regulating hole (not shown) on the outside thereof.

【0007】そして図11(d)に示すように、半導体
チップ1を保持したリードフレーム5を硬化炉等のステ
ージ6にセットし、一定時間加熱処理を行うことによ
り、接着剤3を硬化させる。接着剤3の加熱硬化時間
は、30[sec]程度である。
[0007] Then, as shown in FIG. 11 (d), the lead frame 5 holding the semiconductor chip 1 is set on a stage 6 such as a curing furnace, and a heating process is performed for a predetermined time to cure the adhesive 3. The heat curing time of the adhesive 3 is about 30 [sec].

【0008】次にワイヤーボンド工程について説明す
る。図12(a)に示すように、半導体チップ1を保持
したリードフレーム5に対して、その半導体チップ1を
ヒーターブロック7上に真空吸着により固定する。な
お、図中、半導体チップ1とリードフレーム5とは分離
しているように示しているが、前記した保持リード部は
半導体チップと接着しているものであり、図示している
箇所は、リードフレーム5の半導体チップ1と電気的な
接続を行うインナーリード部8である。
Next, the wire bonding step will be described. As shown in FIG. 12A, the semiconductor chip 1 is fixed on the heater block 7 by vacuum suction with respect to the lead frame 5 holding the semiconductor chip 1. In the figure, the semiconductor chip 1 and the lead frame 5 are shown as being separated from each other, but the holding lead portion is bonded to the semiconductor chip. An inner lead portion 8 for making an electrical connection with the semiconductor chip 1 of the frame 5.

【0009】そして図12(b)に示すように、クラン
パー9a,9bにより、インナーリード部8およびリー
ドフレーム5を押さえ、半導体チップ1主面上にインナ
ーリード部8を接触させる。そしてワイヤーボンダーの
キャピラリー10により金属細線11をインナーリード
部8と半導体チップ1の電極パッド1aとに接続する。
ここで半導体チップ1主面上にインナーリード部8を接
触させる目的は、金属細線11の接続を安定に行うため
である。
Then, as shown in FIG. 12B, the inner leads 8 and the lead frame 5 are pressed by the clampers 9a and 9b, and the inner leads 8 are brought into contact with the main surface of the semiconductor chip 1. Then, the thin metal wire 11 is connected to the inner lead portion 8 and the electrode pad 1a of the semiconductor chip 1 by the capillary 10 of the wire bonder.
Here, the purpose of bringing the inner lead portion 8 into contact with the main surface of the semiconductor chip 1 is to stably connect the thin metal wires 11.

【0010】次に図12(c)に示すように、クランパ
ーを除去することにより、インナーリード部8が元の状
態に戻り、図12(d)に示すように、インナーリード
部8と半導体チップ1とが金属細線11により電気的に
接続される。
Next, as shown in FIG. 12C, by removing the clamper, the inner lead portion 8 returns to the original state, and as shown in FIG. 1 are electrically connected by a thin metal wire 11.

【0011】次に樹脂封止工程について説明する。図1
3(a)に示すように、半導体チップ1と保持リード部
5aとが接着剤3により接着されたリードフレーム5を
封止用の金型12a,12b内にセットする。
Next, the resin sealing step will be described. FIG.
As shown in FIG. 3A, the lead frame 5 in which the semiconductor chip 1 and the holding lead portion 5a are adhered by the adhesive 3 is set in the molds 12a and 12b for sealing.

【0012】そして図13(b)に示すように、金型1
2bのゲート口13より封止樹脂14を注入する。樹脂
注入後の状態を図13(c)に示す。
[0013] Then, as shown in FIG.
The sealing resin 14 is injected from the gate port 13 of 2b. FIG. 13C shows the state after the resin injection.

【0013】以上のような工程により、図13(d)に
示すような半導体チップ1とリード5aとを接着剤3に
より固定し、外囲を封止樹脂14で封止したLOC型の
半導体装置が製造されるものである。
According to the above steps, the semiconductor chip 1 and the leads 5a are fixed with the adhesive 3 as shown in FIG. 13D, and the outer periphery is sealed with the sealing resin 14. Is manufactured.

【0014】[0014]

【発明が解決しようとする課題】しかしながら従来の半
導体装置の製造方法では、以下に示す課題があった。す
なわち、半導体チップとリードフレームの保持リード部
とを接着剤により接着した後、その接着剤を加熱により
硬化させているため、製造工程上、接着剤の硬化工程で
時間の律速が起こり、量産プロセスには不向きであると
いう課題があった。
However, the conventional method for manufacturing a semiconductor device has the following problems. In other words, since the semiconductor chip and the holding lead portion of the lead frame are bonded by an adhesive and then the adhesive is cured by heating, a time-limiting process occurs in the adhesive curing step in the manufacturing process, and the mass production process Had a problem of being unsuitable.

【0015】本発明は前記従来の課題を解決するもので
あり、半導体チップを接着剤を介してリード部で保持す
る構造の半導体装置の製造方法において、半導体チップ
と保持リード部との接着工程に着目し、特に接着剤の仮
硬化で効率よく硬化させ、接着強度を向上させつつ、か
つ半導体装置の製造工程の時間短縮、すなわちタクトタ
イムの短縮を実現できる半導体装置の製造方法を提供す
ることを目的とする。
The present invention solves the above-mentioned conventional problems. In a method of manufacturing a semiconductor device having a structure in which a semiconductor chip is held at a lead portion via an adhesive, a method for bonding a semiconductor chip to a holding lead portion is provided. Attention has been paid to providing a method of manufacturing a semiconductor device that can efficiently cure by temporary curing of an adhesive, improve the adhesive strength, and reduce the time of the manufacturing process of the semiconductor device, that is, shorten the tact time. Aim.

【0016】[0016]

【課題を解決するための手段】前記課題を解決するため
に本発明の半導体装置の製造方法は、接着剤を介してリ
ードフレームの第1のリード部で半導体チップが保持さ
れた構造の半導体装置の製造方法において、リードフレ
ームの第1のリード部と半導体チップとを接着剤により
接着し、接着剤を硬化させる工程は、まずその接着剤を
仮硬化させる第1硬化工程と、次いでその接着剤を硬化
させる第2硬化工程とを有するものである。
According to the present invention, there is provided a method of manufacturing a semiconductor device having a structure in which a semiconductor chip is held by a first lead portion of a lead frame via an adhesive. In the manufacturing method, the step of bonding the first lead portion of the lead frame and the semiconductor chip with an adhesive and curing the adhesive includes first a first curing step of temporarily curing the adhesive, and then the adhesive And a second curing step of curing.

【0017】より具体的には、半導体チップを支持する
のに用いる複数の第1のリード部と、半導体チップと電
気的な接続をするための複数のインナーリード部と、イ
ンナーリード部と接続した複数のアウターリード部とを
有するリードフレームを用意する工程と、第1のリード
部と半導体チップとを位置合わせする工程と、第1のリ
ード部と半導体チップの主面との間に接着剤を供給して
半導体チップを第1のリードに接着する工程と、接着剤
を硬化させる第1硬化工程と、第1硬化工程後にその接
着剤をさらに硬化させる第2硬化工程と、半導体チップ
とインナーリード部とを電気的に接続する工程と、アウ
ターリード部を露出させて半導体チップの外囲を封止樹
脂で封止する工程とよりなるものである。そして接着剤
には熱硬化であって紫外線硬化型の接着剤を用いた場
合、第1硬化工程は紫外線の照射または加熱、またはそ
れらの組み合わせによる短時間で効果的な硬化を行う仮
硬化工程であり、第2硬化工程は接着剤を本硬化する工
程である。
More specifically, a plurality of first lead portions used to support the semiconductor chip, a plurality of inner lead portions for electrically connecting the semiconductor chip, and an inner lead portion are connected. A step of preparing a lead frame having a plurality of outer lead parts; a step of aligning the first lead part and the semiconductor chip; and a step of applying an adhesive between the first lead part and the main surface of the semiconductor chip. Supplying and bonding the semiconductor chip to the first lead, a first curing step of curing the adhesive, a second curing step of further curing the adhesive after the first curing step, a semiconductor chip and an inner lead And a step of exposing the outer lead portion and sealing the outer periphery of the semiconductor chip with a sealing resin. When a thermosetting and ultraviolet-curable adhesive is used as the adhesive, the first curing step is a temporary curing step of performing effective curing in a short time by irradiating or heating with ultraviolet rays or a combination thereof. The second curing step is a step of fully curing the adhesive.

【0018】前記構成の通り、接着剤を仮硬化する第1
硬化工程と本硬化する第2硬化工程との組み合わせによ
り、タクトタイムの短縮を実現できるものである。
As described above, the first method for temporarily curing the adhesive is as follows.
Tact time can be shortened by combining the curing step and the second curing step for main curing.

【0019】また発明者らは、接着剤の硬化工程の律速
を解消するために、多段階硬化という手段を行った場合
においては、十分な接着強度を得られない場合があり、
多段階硬化において、各硬化工程の移動の際には、その
移動の衝撃により半導体チップとリードとが外れてしま
うという新規な課題も発生することに鑑み、さらに追究
し、仮硬化の硬化的な手段をも導き出したものである。
すなわち、接着剤の仮硬化では、接着剤の表面部分を硬
化させ、搬送時の衝撃に耐性を有するようにし、その
後、本硬化するものである。そして単に熱/紫外線硬化
型の接着剤を硬化するために、紫外線の照射と加熱とを
行っているものではなく、仮硬化では、紫外線の照射を
スポット的に行い、照射される部分の硬化を促進させた
り、また、特に保持リード部の下部に介在している接着
剤をより効果的に効果させるために紫外線を多方向から
照射することにより、接着剤の仮硬化工程における効果
的な硬化手段を有する半導体装置の製造方法である。
In addition, the inventors may not be able to obtain sufficient adhesive strength when performing a multi-step curing in order to eliminate the rate-limiting step of curing the adhesive.
In multi-stage curing, when moving in each curing step, there is a new problem that the semiconductor chip and the lead may come off due to the impact of the movement. It also derives the means.
That is, in the temporary curing of the adhesive, the surface portion of the adhesive is cured so as to be resistant to the impact at the time of transport, and then is fully cured. In order to harden the heat / ultraviolet curable adhesive, ultraviolet irradiation and heating are not performed. In temporary curing, ultraviolet irradiation is performed in a spot manner to cure the irradiated portion. Effective curing means in the temporary curing step of the adhesive by irradiating ultraviolet rays from multiple directions in order to promote or to make the adhesive interposed in particular under the holding lead part more effective. Is a method for manufacturing a semiconductor device having:

【0020】[0020]

【発明の実施の形態】以下、本発明の一実施形態につい
て図面を参照しながら説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings.

【0021】図1〜図4は本発明の一実施形態の半導体
装置の製造方法を示す断面図である。
FIGS. 1 to 4 are sectional views showing a method of manufacturing a semiconductor device according to an embodiment of the present invention.

【0022】まず半導体チップの主面とリードとを接着
する構造の半導体装置の製造方法のチップ接着工程(ダ
イスボンド工程)について説明する。
First, a chip bonding step (die bonding step) of a method for manufacturing a semiconductor device having a structure in which a main surface of a semiconductor chip is bonded to a lead will be described.

【0023】図1(a)に示すように、半導体チップ1
を真空取り付け可能なステージ2上に載置する。ここで
は半導体チップが不要な移動を起こさないように真空吸
着により固定する。ステージ2にはリードフレームの位
置を規制するピン2aが設けられている。
As shown in FIG. 1A, the semiconductor chip 1
Is mounted on a stage 2 that can be vacuum-mounted. Here, the semiconductor chip is fixed by vacuum suction so as not to cause unnecessary movement. The stage 2 is provided with pins 2a for regulating the position of the lead frame.

【0024】そして図1(b)に示すように、半導体チ
ップ1上の所定の位置、すなわちリードフレームの保持
リード部との接着箇所に熱/紫外線硬化型の接着剤15
をノズル4により塗布する。
Then, as shown in FIG. 1B, a heat / ultraviolet curable adhesive 15 is applied to a predetermined position on the semiconductor chip 1, that is, a place where the lead frame is bonded to the holding lead.
Is applied by the nozzle 4.

【0025】次に図1(c)に示すように、接着剤15
が塗布された半導体チップ1とリードフレーム5とを位
置合わせして、リードフレーム5の保持リード部5aと
半導体チップ1とを接着する。なお、リードフレーム5
はその外側の位置規制孔(図示せず)をステージ2に設
けたピン2aが係合することにより規制される。またこ
こでは接着強度を上げるために、接着剤15に対して、
保持リード部5aと半導体チップ1との間に接着剤15
のフィレット15aが形成されるように接着する。フィ
レットとは、表面張力により被接着体からはみ出した部
分であり、このフィレットの有無により、接着強度が変
化し、フィレットを形成した場合、接着強度が向上する
ものである。
Next, as shown in FIG.
The semiconductor chip 1 to which the lead frame 5 has been applied is aligned with the lead frame 5, and the holding lead portions 5a of the lead frame 5 and the semiconductor chip 1 are bonded. Note that lead frame 5
Is restricted by engaging a pin 2a provided on the stage 2 with a position regulating hole (not shown) on the outside thereof. Also, here, in order to increase the adhesive strength,
An adhesive 15 is provided between the holding lead 5a and the semiconductor chip 1.
Are adhered so that the fillet 15a is formed. The fillet is a portion that protrudes from the adherend due to surface tension. The adhesive strength changes depending on the presence or absence of the fillet, and when the fillet is formed, the adhesive strength is improved.

【0026】そして図1(d)に示すように、半導体チ
ップ1を保持したリードフレーム5の保持リード部5a
付近に対して、一定時間、紫外線16を照射することに
より、接着剤15の表面部分を硬化させ、仮硬化状態と
する。ここでは接着剤15を完全に硬化させず、保持で
きる程度に接着剤15の表面部分を紫外線16(UV:
365[nm])の照射により硬化させる。なお、接着
剤15に対する紫外線16の照射時間は、2[sec]
程度である。
As shown in FIG. 1D, the holding lead portion 5a of the lead frame 5 holding the semiconductor chip 1
By irradiating the vicinity with ultraviolet rays 16 for a certain period of time, the surface portion of the adhesive 15 is cured and brought into a temporarily cured state. Here, the adhesive 15 is not completely cured, and the surface of the adhesive 15 is exposed to ultraviolet rays 16 (UV:
365 [nm]). The irradiation time of the ultraviolet rays 16 to the adhesive 15 is 2 [sec].
It is about.

【0027】そして図1(e)に示すように、半導体チ
ップ1を保持したリードフレーム5を硬化炉等のステー
ジ6にセットし、一定時間、加熱処理を行うことによ
り、接着剤15を硬化させる。ここでは接着剤15を完
全硬化させる。なお、接着剤15の加熱硬化時間は、3
0[sec]程度である。
Then, as shown in FIG. 1 (e), the lead frame 5 holding the semiconductor chip 1 is set on a stage 6 such as a curing furnace, and is subjected to a heat treatment for a predetermined time to cure the adhesive 15. . Here, the adhesive 15 is completely cured. The heat curing time of the adhesive 15 is 3
It is about 0 [sec].

【0028】なお、本実施形態で用いる接着剤15は、
熱/紫外線硬化型の接着剤であり、アクリル酸素を含む
樹脂により構成されているものである。また接着剤15
の塗布や、リードとの接着時において、接着剤15の余
分なはみ出しを防止するために、主面接着では600
[ポイズ]〜1500[ポイズ]の粘度の接着剤を用い
るものである。
The adhesive 15 used in this embodiment is:
It is a heat / ultraviolet curable adhesive and is made of a resin containing acrylic oxygen. Adhesive 15
In order to prevent the adhesive 15 from being excessively protruded during the application of the adhesive or the bonding with the lead, the main surface is bonded with 600.
An adhesive having a viscosity of [poise] to 1500 [poise] is used.

【0029】また別の構造として、半導体チップの側面
とリードとを接着する構造の半導体装置の製造方法のチ
ップ接着工程(ダイスボンド工程)について説明する。
As another structure, a chip bonding step (die bonding step) of a method of manufacturing a semiconductor device having a structure in which a side surface of a semiconductor chip and a lead are bonded will be described.

【0030】図2(a)に示すように、半導体チップ1
を真空取り付け可能なステージ2上に載置する。ここで
は半導体チップが不要な移動を起こさないように真空吸
着により固定する。ステージ2にはリードフレームの位
置を規制するピン2aが設けられている。
As shown in FIG. 2A, the semiconductor chip 1
Is mounted on a stage 2 that can be vacuum-mounted. Here, the semiconductor chip is fixed by vacuum suction so as not to cause unnecessary movement. The stage 2 is provided with pins 2a for regulating the position of the lead frame.

【0031】次に図2(b)に示すように、半導体チッ
プ1とリードフレーム5とを位置合わせして、リードフ
レーム5の保持リード部5aに対して半導体チップ1を
合わせる。なお、リードフレーム5はその外側の位置規
制孔(図示せず)をステージ2に設けたピン2aが係合
することにより規制される。
Next, as shown in FIG. 2B, the semiconductor chip 1 and the lead frame 5 are aligned, and the semiconductor chip 1 is aligned with the holding lead portion 5a of the lead frame 5. The lead frame 5 is regulated by engaging a pin 2a provided on the stage 2 with a position regulating hole (not shown) on the outside thereof.

【0032】そして図2(c)に示すように、半導体チ
ップ1と保持リード部5aとの間隔に熱/紫外線硬化型
の接着剤15をノズル4により塗布する。この場合、余
分な接着剤15のはみ出しが発生しないように塗布す
る。
Then, as shown in FIG. 2C, a heat / ultraviolet curable adhesive 15 is applied by a nozzle 4 to the space between the semiconductor chip 1 and the holding lead 5a. In this case, the adhesive 15 is applied so that the excess adhesive 15 does not protrude.

【0033】そして図2(d)に示すように、半導体チ
ップ1側面と保持リード部5aとの間の接着剤15に対
して、一定時間、紫外線16を照射することにより、接
着剤15の表面部分を硬化させ、仮硬化状態とする。こ
こでは接着剤15を完全に硬化させず、保持できる程度
に接着剤15の表面部分を紫外線16(UV:365
[nm])の照射により硬化させる。なお、接着剤15
に対する紫外線16の照射時間は、2[sec]程度で
ある。またここでは接着強度を上げるために、保持リー
ド部5aと半導体チップ1との間に接着剤15のフィレ
ット15aが形成されている。
Then, as shown in FIG. 2D, the adhesive 15 between the side surface of the semiconductor chip 1 and the holding lead portion 5a is irradiated with ultraviolet rays 16 for a predetermined time, so that the surface of the adhesive 15 is The part is cured to a temporary cured state. Here, the adhesive 15 is not completely cured, and the surface of the adhesive 15 is irradiated with ultraviolet rays 16 (UV: 365) to such an extent that the adhesive 15 can be held.
[Nm]). The adhesive 15
The irradiation time of the ultraviolet rays 16 is about 2 [sec]. Here, a fillet 15a of the adhesive 15 is formed between the holding lead portion 5a and the semiconductor chip 1 in order to increase the bonding strength.

【0034】そして図2(e)に示すように、半導体チ
ップ1を保持したリードフレーム5を硬化炉等のステー
ジ6にセットし、一定時間加熱処理を行うことにより、
接着剤15を硬化させる。ここでは接着剤15を完全硬
化させる。なお、接着剤15の加熱硬化時間は、30
[sec]程度である。
Then, as shown in FIG. 2E, the lead frame 5 holding the semiconductor chip 1 is set on a stage 6 such as a curing furnace, and is subjected to a heat treatment for a certain period of time.
The adhesive 15 is cured. Here, the adhesive 15 is completely cured. The heat curing time of the adhesive 15 is 30
[Sec].

【0035】また本実施形態で用いる接着剤15は、熱
/紫外線硬化型の接着剤であり、アクリル酸素を含む樹
脂により構成されているものである。また接着剤15の
塗布や、リードとの接着時において、接着剤15の余分
なはみ出しやタレを防止するために、側面接着において
は50[ポイズ]〜350[ポイズ]の粘度の接着剤を
用いるものである。
The adhesive 15 used in the present embodiment is a heat / ultraviolet curable adhesive, and is made of a resin containing acrylic oxygen. In addition, in order to prevent the adhesive 15 from being excessively protruded or sagged when the adhesive 15 is applied or bonded to the lead, an adhesive having a viscosity of 50 [poise] to 350 [poise] is used for side surface bonding. Things.

【0036】なお、図1,図2において、紫外線の接着
剤15の領域に対する照射は、接着剤15で接着された
保持リード5aと接着剤15の部分、もしくは接着剤1
5の部分に対して、スポット的に照射し、短時間で接着
剤15が硬化を起こすように処理する。また接着剤15
のフィレット15aを形成しているので、そのフィレッ
ト15aの部分が保持リード部5aから露出しているの
で、紫外線照射による硬化が最も促進され、接着強度を
向上させるものである。
In FIG. 1 and FIG. 2, the irradiation of the region of the adhesive 15 with ultraviolet rays is performed by holding the lead 5 a bonded with the adhesive 15 and the portion of the adhesive 15 or the adhesive 1.
The portion 5 is spot-irradiated and processed so that the adhesive 15 is cured in a short time. Adhesive 15
Since the fillet 15a is formed, the fillet 15a is exposed from the holding lead portion 5a, so that the curing by the irradiation of ultraviolet rays is most promoted and the adhesive strength is improved.

【0037】次にワイヤーボンド工程について説明す
る。図3(a)に示すように、半導体チップ1を保持し
たリードフレーム5に対して、その半導体チップ1をヒ
ーターブロック7上に真空吸着により固定する。なお、
図中、半導体チップ1とリードフレーム5とは分離して
いるように示しているが、前記した保持リード部は半導
体チップと接着しているものであり、図示している箇所
は、リードフレーム5の半導体チップ1と電気的な接続
を行うインナーリード部8である。
Next, the wire bonding step will be described. As shown in FIG. 3A, the semiconductor chip 1 is fixed on the heater block 7 by vacuum suction with respect to the lead frame 5 holding the semiconductor chip 1. In addition,
In the figure, the semiconductor chip 1 and the lead frame 5 are shown as being separated from each other. However, the holding lead portion is bonded to the semiconductor chip. Inner lead portion 8 for making an electrical connection with the semiconductor chip 1 of FIG.

【0038】そして図3(b)に示すように、クランパ
ー9a,9bにより、インナーリード部8およびリード
フレーム5を押さえ、半導体チップ1主面上にインナー
リード部8を接触させる。そしてワイヤーボンダーのキ
ャピラリー10により金属細線11をインナーリード部
8と半導体チップ1の電極パッド1aとに接続する。こ
こで半導体チップ1主面上にインナーリード部8を接触
させる目的は、金属細線11の接続を安定に行うためで
ある。
Then, as shown in FIG. 3B, the inner leads 8 and the lead frame 5 are pressed by the clampers 9a and 9b, and the inner leads 8 are brought into contact with the main surface of the semiconductor chip 1. Then, the thin metal wire 11 is connected to the inner lead portion 8 and the electrode pad 1a of the semiconductor chip 1 by the capillary 10 of the wire bonder. Here, the purpose of bringing the inner lead portion 8 into contact with the main surface of the semiconductor chip 1 is to stably connect the thin metal wires 11.

【0039】次に図3(c)に示すように、クランパー
を除去することにより、インナーリード部8が元の状態
に戻り、図3(d)に示すように、インナーリード部8
と半導体チップ1とが金属細線11により電気的に接続
される。
Next, as shown in FIG. 3C, by removing the clamper, the inner lead portion 8 returns to the original state, and as shown in FIG.
And the semiconductor chip 1 are electrically connected by the thin metal wires 11.

【0040】次に樹脂封止工程について説明する。図4
(a)に示すように、半導体チップ1と保持リード部5
aとが接着剤15により接着されたリードフレーム5を
封止用の金型12a,12b内にセットする。
Next, the resin sealing step will be described. FIG.
As shown in (a), the semiconductor chip 1 and the holding lead 5
The lead frame 5 to which a is adhered by the adhesive 15 is set in the molds 12a and 12b for sealing.

【0041】そして図4(b)に示すように、金型12
bのゲート口13より封止樹脂14を注入する。樹脂注
入後の状態を図4(c)に示す。
Then, as shown in FIG.
The sealing resin 14 is injected from the gate port 13 of b. FIG. 4C shows the state after the resin injection.

【0042】以上のような工程により、図4(d)に示
すような半導体チップ1と保持リード部5aとを接着剤
15により固定し、外囲を封止樹脂14で封止したLO
C型の半導体装置が製造されるものである。
According to the above steps, the semiconductor chip 1 and the holding lead portion 5a as shown in FIG. 4D are fixed with the adhesive 15, and the outer periphery is sealed with the sealing resin 14.
A C-type semiconductor device is manufactured.

【0043】次に本実施形態の半導体装置の製造方法に
おいて、特に半導体チップとリードとの接着後の接着剤
の硬化工程について、別の実施形態を説明する。図5〜
図9は、本実施形態の半導体チップとリードを接着した
後の接着剤の硬化工程(仮硬化+本硬化)を示す断面図
である。
Next, another embodiment of the method of manufacturing a semiconductor device according to the present embodiment will be described, particularly with respect to the step of curing the adhesive after bonding the semiconductor chip and the lead. Figure 5
FIG. 9 is a cross-sectional view illustrating a curing step (temporary curing + main curing) of the adhesive after the semiconductor chip and the lead of the present embodiment are adhered.

【0044】まず図5に示すように、図5(a)では、
半導体チップ1の主面であって、その周辺部分に接着剤
15を塗布し、保持リード部5aを接着し、紫外線16
を照射して接着剤15の表面部分、すなわち保持リード
部5aの下部以外の部分の接着剤15を仮硬化させ(図
中、接着剤15の硬化している部分にハッチングを付し
ている)、そして図5(b)では、ヒータープレート1
7およびオーブン等の加熱雰囲気中での加熱により、接
着剤15に対して加熱処理を行い、接着剤15を完全硬
化させているものである。この工程では、紫外線硬化
(仮)+熱硬化(本)の2段階硬化を行うものである。
なお、図5(b)では、本硬化での加熱はプロキシミテ
ィーベーク的にヒータープレート17と半導体チップ1
とに間隔をあけて半導体チップ1を載置することによ
り、本硬化を行っているが、直接、ヒータープレート1
7上に半導体チップ1を載置して加熱して、硬化させて
もよい。
First, as shown in FIG. 5, in FIG.
An adhesive 15 is applied to the main surface of the semiconductor chip 1 and a peripheral portion thereof, and the holding lead portion 5a is adhered thereto.
To temporarily cure the adhesive 15 on the surface portion of the adhesive 15, that is, the portion other than the lower portion of the holding lead portion 5 a (in the figure, the hardened portion of the adhesive 15 is hatched). In FIG. 5B, the heater plate 1
The adhesive 15 is subjected to a heat treatment by heating in a heating atmosphere such as 7 and an oven to completely cure the adhesive 15. In this step, two-stage curing of ultraviolet curing (temporary) and thermal curing (book) is performed.
In FIG. 5B, the heating in the main curing is performed in proximity bake on the heater plate 17 and the semiconductor chip 1.
The main curing is performed by placing the semiconductor chip 1 at an interval from the heater plate 1.
The semiconductor chip 1 may be placed on 7 and heated to be cured.

【0045】次に図6に示すように、図6(a)では、
半導体チップ1の主面であって、その周辺部分に接着剤
15を塗布し、保持リード部5aを接着し、紫外線16
を照射して接着剤15の表面部分、すなわち保持リード
部5aの下部以外の部分の接着剤15を仮硬化させ(図
中、接着剤15の硬化している部分にハッチングを付し
ている)、そして図6(b)では、さらに紫外線16を
照射して、接着剤15を完全硬化させているものであ
る。この工程では、紫外線硬化(仮)+紫外線硬化
(本)の2段階硬化を行うものである。
Next, as shown in FIG. 6, in FIG.
An adhesive 15 is applied to the main surface of the semiconductor chip 1 and a peripheral portion thereof, and the holding lead portion 5a is adhered thereto.
To temporarily cure the adhesive 15 on the surface portion of the adhesive 15, that is, the portion other than the lower portion of the holding lead portion 5 a (in the figure, the hardened portion of the adhesive 15 is hatched). In FIG. 6B, the adhesive 15 is completely cured by further irradiating ultraviolet rays 16. In this step, two-stage curing of ultraviolet curing (temporary) + ultraviolet curing (book) is performed.

【0046】次に図7に示すように、図7(a)では、
半導体チップ1の主面であって、その周辺部分に接着剤
15を塗布し、保持リード部5aを接着し、ヒータープ
レート17およびオーブン等の加熱雰囲気中での加熱に
より、接着剤15に対して加熱処理を行い、接着剤15
の表面部分、すなわち保持リード部5aの下部以外の部
分の接着剤15を仮硬化させ(図中、接着剤15の硬化
している部分にハッチングを付している)、そして図7
(b)では、ヒータープレート17およびオーブン等の
加熱雰囲気中での加熱により、接着剤15に対して加熱
処理を行い、接着剤15を完全硬化させているものであ
る。この工程では、加熱硬化(仮)+加熱硬化(本)の
2段階硬化を行うものである。なお、仮硬化での加熱は
直接、ヒータープレート17上に半導体チップ1を載置
することにより、仮硬化を促進させるものである。ま
た、図7(b)では、本硬化での加熱はプロキシミティ
ーベーク的にヒータープレート17と半導体チップ1と
に間隔をあけて半導体チップ1を載置することにより、
本硬化を行っているが、直接、ヒータープレート17上
に半導体チップ1を載置して加熱して、硬化させてもよ
い。
Next, as shown in FIG. 7, in FIG.
An adhesive 15 is applied to the main surface of the semiconductor chip 1 and a peripheral portion thereof, the holding lead portion 5a is adhered, and the adhesive 15 is applied to the adhesive 15 by heating in a heating atmosphere such as a heater plate 17 and an oven. After performing a heat treatment, the adhesive 15
7 is temporarily cured (the hatched portion of the adhesive 15 is shown in the figure), that is, the portion of the adhesive 15 other than the lower portion of the holding lead portion 5a is temporarily cured.
In (b), heat treatment is performed on the adhesive 15 by heating in a heating atmosphere such as the heater plate 17 and an oven, so that the adhesive 15 is completely cured. In this step, two-stage curing of heat curing (temporary) and heat curing (book) is performed. The heating in the temporary curing promotes the temporary curing by directly placing the semiconductor chip 1 on the heater plate 17. In FIG. 7B, the heating in the main curing is performed by placing the semiconductor chip 1 at intervals between the heater plate 17 and the semiconductor chip 1 in a proximity bake manner.
Although the main curing is performed, the semiconductor chip 1 may be directly placed on the heater plate 17 and heated to be cured.

【0047】次に図8に示すように、図8(a)では、
半導体チップ1の主面であって、その周辺部分に接着剤
15を塗布し、保持リード部5aを接着し、ヒータープ
レート17およびオーブン等の加熱雰囲気中での加熱に
より、接着剤15に対して加熱処理を行い、接着剤15
の表面部分、すなわち保持リード部5aの下部以外の部
分の接着剤15を仮硬化させ(図中、接着剤15の硬化
している部分にハッチングを付している)、そして図8
(b)では、ヒータープレート17およびオーブン等の
加熱雰囲気中での加熱に加えて、紫外線16を照射し、
接着剤15を完全硬化させているものである。この工程
では、加熱硬化(仮)+加熱/紫外線硬化(本)の2段
階硬化を行うものである。なお、仮硬化および本硬化で
の加熱は直接、ヒータープレート17上に半導体チップ
1を載置することにより、仮硬化を促進させるものであ
る。
Next, as shown in FIG. 8, in FIG.
An adhesive 15 is applied to the main surface of the semiconductor chip 1 and a peripheral portion thereof, the holding lead portion 5a is adhered, and the adhesive 15 is applied to the adhesive 15 by heating in a heating atmosphere such as a heater plate 17 and an oven. After performing a heat treatment, the adhesive 15
8, that is, the adhesive 15 in a portion other than the lower portion of the holding lead portion 5a is temporarily cured (in the figure, the hardened portion of the adhesive 15 is hatched), and FIG.
In (b), in addition to heating in a heating atmosphere such as a heater plate 17 and an oven, ultraviolet rays 16 are irradiated,
The adhesive 15 is completely cured. In this step, two-stage curing of heat curing (temporary) + heating / ultraviolet curing (book) is performed. The heating in the temporary curing and the main curing promotes the temporary curing by directly placing the semiconductor chip 1 on the heater plate 17.

【0048】以上、紫外線硬化(仮)+熱硬化(本)、
紫外線硬化(仮)+紫外線硬化(本)、加熱硬化(仮)
+加熱硬化(本)、加熱硬化(仮)+加熱/紫外線硬化
(本)の2段階硬化を説明したが、仮硬化工程において
も、熱+紫外線による硬化を行い、本硬化工程でも熱+
紫外線による硬化を行ってもよい。
As described above, ultraviolet curing (temporary) + thermal curing (book),
UV curing (temporary) + UV curing (book), heat curing (temporary)
Although the two-stage curing of + heat curing (book), heat curing (temporary) + heating / ultraviolet curing (book) has been described, also in the temporary curing step, curing by heat + ultraviolet light is performed, and even in the main curing step, heat +
Curing by ultraviolet rays may be performed.

【0049】次に紫外線による半導体チップとリードと
の接着後の接着剤の硬化工程について、別の実施形態を
説明する。図9,図10は半導体チップと保持リード部
とを接着剤により接着し、紫外線を照射して硬化させて
いる状態を示している断面図である。
Next, another embodiment of the step of curing the adhesive after bonding the semiconductor chip and the lead with ultraviolet rays will be described. FIGS. 9 and 10 are cross-sectional views showing a state in which the semiconductor chip and the holding lead portion are bonded with an adhesive and are cured by irradiating ultraviolet rays.

【0050】図9に示すように、紫外線16を多方向か
ら照射することにより、保持リード部5aの下部の接着
剤15にも紫外線16が照射され、接着剤15の硬化が
促進するものである。
As shown in FIG. 9, by irradiating the ultraviolet rays 16 from multiple directions, the ultraviolet rays 16 are also applied to the adhesive 15 below the holding lead portion 5a, and the curing of the adhesive 15 is accelerated. .

【0051】また図10では、半導体チップ1上の接着
剤15を付設する領域に高反射率の反射物質18の物質
を形成し、紫外線16を多方向から照射することによ
り、保持リード部5aの下部の接着剤15にも紫外線1
6が照射され、接着剤15の硬化が促進するものであ
る。反射物質18としては、ニッケル(Ni)膜などの
反射率の高い金属膜等、半導体製造プロセスで用いてい
るような金属膜を形成するものである。また多方向から
の紫外線16の照射では、拡散照射型の紫外線ランプを
用いる、紫外線ランプを多方向に設置して照射する、紫
外線ランプを移動させながら照射するなど、適宜、手段
を選ぶことができる。
In FIG. 10, a material of a reflective material 18 having a high reflectivity is formed in a region on the semiconductor chip 1 where the adhesive 15 is to be provided, and ultraviolet rays 16 are irradiated from multiple directions, so that the holding lead 5a is formed. UV light 1 on the lower adhesive 15
6 is irradiated to accelerate the curing of the adhesive 15. As the reflective material 18, a metal film such as a nickel (Ni) film or the like having a high reflectivity, which is used in a semiconductor manufacturing process, is formed. In the irradiation of the ultraviolet light 16 from multiple directions, a means can be appropriately selected, such as using a diffusion irradiation type ultraviolet lamp, installing and irradiating the ultraviolet lamp in multiple directions, or irradiating while moving the ultraviolet lamp. .

【0052】本実施形態では、熱/紫外線硬化型の接着
剤を用いて、半導体チップと保持用のリードとを接着し
て固定する工程において、仮硬化+本硬化という2段階
硬化工程により、量産プロセスにおける律速を解消し、
製造効率を向上させているものである。そして仮硬化で
は、接着剤の表面部分を硬化させ、搬送時の衝撃に耐性
を有するようにし、その後、本硬化するものであるが、
単に熱/紫外線硬化型の接着剤を硬化するために、紫外
線の照射と加熱とを行っているものではなく、仮硬化で
は、紫外線の照射をスポット的に行い、照射される部分
の硬化を促進させたり、また、特に保持リード部の下部
に介在している接着剤をより効果的に効果させるために
紫外線を多方向から照射したり、保持リード部の下部の
接着剤が介在する部分の半導体チップ上に反射率の高い
物質を形成し、硬化の効率を上げ、保持リード部の下部
の接着剤も紫外線硬化するようにしたものである。した
がって、半導体チップと保持用のリードとを接着剤を介
して接着、固定するタイプの半導体装置の製造方法にお
いて、接着剤の仮硬化工程における効果的な硬化手段を
有する半導体装置の製造方法である。
In the present embodiment, in the step of bonding and fixing the semiconductor chip and the holding lead by using a heat / ultraviolet curable adhesive, mass production is performed by a two-step curing step of temporary curing and main curing. Eliminate the rate limiting in the process,
This improves the production efficiency. Then, in the temporary curing, the surface portion of the adhesive is cured so that it has resistance to impact during transport, and then is fully cured,
UV irradiation and heating are not performed simply to cure the heat / ultraviolet curable adhesive. In temporary curing, ultraviolet irradiation is performed in a spot manner to accelerate curing of the irradiated part. Or to irradiate ultraviolet rays from multiple directions in order to make the adhesive interposed in the lower part of the holding lead part more effective, and to reduce the semiconductor in the part where the adhesive intervenes in the lower part of the holding lead part. A material having a high reflectance is formed on the chip to increase the curing efficiency, and the adhesive under the holding lead portion is also cured by ultraviolet rays. Therefore, in a method of manufacturing a semiconductor device of a type in which a semiconductor chip and a holding lead are bonded and fixed via an adhesive, the method is a method of manufacturing a semiconductor device having effective curing means in a temporary curing step of the adhesive. .

【0053】[0053]

【発明の効果】以上、本発明の半導体装置の製造方法
は、特に、熱/紫外線硬化型の接着剤を用いて、半導体
チップと保持用のリードとを接着して固定する工程にお
いて、仮硬化+本硬化という2段階硬化工程により、量
産プロセスにおける律速を解消し、製造効率を向上させ
ることができるものである。そして接着剤の仮硬化で
は、接着剤の表面部分を硬化させ、搬送時の衝撃に耐性
を有するようにし、その後、本硬化するものであるが、
単に熱/紫外線硬化型の接着剤を硬化するために、紫外
線の照射と加熱とを行っているものではなく、仮硬化で
は、紫外線の照射をスポット的に行い、照射される部分
の硬化を促進させたり、また、特に保持リード部の下部
に介在している接着剤をより効果的に効果させるために
紫外線を多方向から照射したりするなど、半導体チップ
と保持用のリードとを接着剤を介して接着、固定するタ
イプの半導体装置の製造方法において、接着剤の仮硬化
工程における効果的な硬化手段を有する半導体装置の製
造方法である。
As described above, the method of manufacturing a semiconductor device according to the present invention is particularly advantageous in the step of bonding and fixing a semiconductor chip and a holding lead using a heat / ultraviolet curing adhesive. By the two-stage curing process of the main curing, the rate-limiting in the mass production process can be eliminated, and the production efficiency can be improved. Then, in the temporary curing of the adhesive, the surface portion of the adhesive is cured, so that it is resistant to the impact at the time of transport, and thereafter, is fully cured,
UV irradiation and heating are not performed simply to cure the heat / ultraviolet curable adhesive. In temporary curing, ultraviolet irradiation is performed in a spot manner to accelerate curing of the irradiated part. In addition, the semiconductor chip and the holding lead may be bonded to each other by, for example, irradiating ultraviolet rays from multiple directions in order to make the adhesive interposed in the lower portion of the holding lead portion more effective. This is a method for manufacturing a semiconductor device having a method of manufacturing a semiconductor device of a type of bonding and fixing through an intervening process, which has an effective curing means in a temporary curing step of an adhesive.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態の半導体装置の製造方法を
示す断面図
FIG. 1 is a sectional view showing a method for manufacturing a semiconductor device according to an embodiment of the present invention;

【図2】本発明の一実施形態の半導体装置の製造方法を
示す断面図
FIG. 2 is a sectional view showing the method for manufacturing the semiconductor device according to the embodiment of the present invention;

【図3】本発明の一実施形態の半導体装置の製造方法を
示す断面図
FIG. 3 is a sectional view showing the method of manufacturing the semiconductor device according to one embodiment of the present invention;

【図4】本発明の一実施形態の半導体装置の製造方法を
示す断面図
FIG. 4 is a sectional view showing the method of manufacturing the semiconductor device according to one embodiment of the present invention;

【図5】本発明の一実施形態の半導体装置の製造方法を
示す断面図
FIG. 5 is a sectional view showing the method of manufacturing the semiconductor device according to one embodiment of the present invention;

【図6】本発明の一実施形態の半導体装置の製造方法を
示す断面図
FIG. 6 is a sectional view showing the method of manufacturing the semiconductor device according to one embodiment of the present invention;

【図7】本発明の一実施形態の半導体装置の製造方法を
示す断面図
FIG. 7 is a sectional view showing the method of manufacturing the semiconductor device according to one embodiment of the present invention;

【図8】本発明の一実施形態の半導体装置の製造方法を
示す断面図
FIG. 8 is a sectional view showing the method of manufacturing the semiconductor device according to one embodiment of the present invention;

【図9】本発明の一実施形態の半導体装置の製造方法を
示す断面図
FIG. 9 is a sectional view showing the method of manufacturing the semiconductor device according to one embodiment of the present invention;

【図10】本発明の一実施形態の半導体装置の製造方法
を示す断面図
FIG. 10 is a sectional view showing the method of manufacturing the semiconductor device according to one embodiment of the present invention;

【図11】従来の半導体装置の製造方法を示す断面図FIG. 11 is a sectional view showing a conventional method for manufacturing a semiconductor device.

【図12】従来の半導体装置の製造方法を示す断面図FIG. 12 is a sectional view showing a conventional method for manufacturing a semiconductor device.

【図13】従来の半導体装置の製造方法を示す断面図FIG. 13 is a sectional view showing a conventional method for manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

1 半導体チップ 2 ステージ 3 接着剤 4 ノズル 5 リードフレーム 6 ステージ 7 ヒーターブロック 8 インナーリード部 9 クランパー 10 キャピラリー 11 金属細線 12 金型 13 ゲート口 14 封止樹脂 15 接着剤 16 紫外線 17 ヒータープレート 18 反射物質 DESCRIPTION OF SYMBOLS 1 Semiconductor chip 2 Stage 3 Adhesive 4 Nozzle 5 Lead frame 6 Stage 7 Heater block 8 Inner lead part 9 Clamper 10 Capillary 11 Fine metal wire 12 Mold 13 Gate opening 14 Sealing resin 15 Adhesive 16 Ultraviolet ray 17 Heater plate 18 Reflective substance

フロントページの続き (72)発明者 乾 忠久 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 前田 健児 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 野村 徹 大阪府門真市大字門真1006番地 松下電器 産業株式会社内Continued on the front page (72) Inventor Tadahisa Inui, 1006 Kadoma, Kazuma, Osaka Prefecture, Matsushita Electric Industrial Co., Ltd. Person Toru Nomura 1006 Kadoma Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd.

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 接着剤を介してリードフレームの第1の
リード部で半導体チップが保持された構造の半導体装置
の製造方法において、前記リードフレームの第1のリー
ド部と半導体チップとを接着剤により接着し、前記接着
剤を硬化させる工程は、前記接着剤を仮硬化させる第1
硬化工程と、前記接着剤を硬化させる第2硬化工程とを
有することを特徴とする半導体装置の製造方法。
1. A method of manufacturing a semiconductor device having a structure in which a semiconductor chip is held by a first lead portion of a lead frame via an adhesive, wherein the first lead portion of the lead frame and the semiconductor chip are bonded by an adhesive. And the step of curing the adhesive is a first step of temporarily curing the adhesive.
A method for manufacturing a semiconductor device, comprising: a curing step; and a second curing step of curing the adhesive.
【請求項2】 半導体チップを支持するのに用いる複数
の第1のリード部と、前記半導体チップと電気的な接続
をするための複数のインナーリード部と、前記インナー
リード部と接続した複数のアウターリード部とを有する
リードフレームを用意する工程と、前記第1のリード部
と半導体チップとを位置合わせする工程と、前記第1の
リード部と半導体チップの主面との間に接着剤を供給し
て半導体チップを第1のリードに接着する工程と、前記
接着剤を硬化させる第1硬化工程と、前記第1硬化工程
後に前記接着剤を硬化させる第2硬化工程と、前記半導
体チップと前記インナーリード部とを電気的に接続する
工程と、前記アウターリード部を露出させて前記半導体
チップの外囲を封止樹脂で封止する工程とよりなること
を特徴とする半導体装置の製造方法。
2. A plurality of first lead portions used to support a semiconductor chip, a plurality of inner lead portions for making electrical connection with the semiconductor chip, and a plurality of first lead portions connected to the inner lead portion. A step of preparing a lead frame having an outer lead part; a step of aligning the first lead part and the semiconductor chip; and an step of applying an adhesive between the first lead part and the main surface of the semiconductor chip. Supplying and bonding the semiconductor chip to the first lead; a first curing step of curing the adhesive; a second curing step of curing the adhesive after the first curing step; A semiconductor comprising: a step of electrically connecting the inner lead portion; and a step of exposing the outer lead portion and sealing the outer periphery of the semiconductor chip with a sealing resin. Device manufacturing method.
【請求項3】 半導体チップを支持するのに用いる複数
の第1のリード部と、前記半導体チップと電気的な接続
をするための複数のインナーリード部と、前記インナー
リード部と接続した複数のアウターリード部とを有する
リードフレームに対して、前記第1のリード部を所定の
角度で折り曲げる工程と、前記折り曲げた第1のリード
部と半導体チップとを位置合わせする工程と、前記折り
曲げた第1のリード部と半導体チップの側面との間に接
着剤を供給して半導体チップを第1のリードに接着する
工程と、前記接着剤を硬化させる第1硬化工程と、前記
第1硬化工程後に前記接着剤を硬化させる第2硬化工程
と、前記半導体チップと前記インナーリード部とを電気
的に接続する工程と、前記アウターリード部を露出させ
て前記半導体チップの外囲を封止樹脂で封止する工程と
よりなることを特徴とする半導体装置の製造方法。
3. A plurality of first lead portions used to support a semiconductor chip, a plurality of inner lead portions for making an electrical connection with the semiconductor chip, and a plurality of first lead portions connected to the inner lead portion. A step of bending the first lead part at a predetermined angle with respect to a lead frame having an outer lead part; a step of aligning the bent first lead part with the semiconductor chip; A step of supplying an adhesive between the first lead portion and the side surface of the semiconductor chip to adhere the semiconductor chip to the first lead, a first curing step of curing the adhesive, and after the first curing step A second curing step of curing the adhesive, a step of electrically connecting the semiconductor chip to the inner lead, and a step of exposing the outer lead to the semiconductor chip. And sealing the outer periphery with a sealing resin.
【請求項4】 半導体チップを支持するのに用いる複数
の第1のリード部と、前記半導体チップと電気的な接続
をするための複数のインナーリード部と、前記インナー
リード部と接続した複数のアウターリード部とを有する
リードフレームを用意する工程と、前記第1のリード部
と半導体チップとを位置合わせする工程と、前記第1の
リード部と半導体チップの主面との間に熱硬化であって
紫外線硬化型の接着剤を供給して半導体チップを第1の
リードに接着し、前記第1のリード部と半導体チップと
の間に接着剤層および接着剤のフィレット部を形成する
工程と、前記接着剤に紫外線を照射して前記接着剤のフ
ィレット部を硬化させ、前記接着剤を仮硬化する第1硬
化工程と、前記第1硬化工程後に加熱または紫外線照射
またはそれらの組み合わせにより前記接着剤を本硬化さ
せる第2硬化工程と、前記半導体チップと前記インナー
リード部とを電気的に接続する工程と、前記アウターリ
ード部を露出させて前記半導体チップの外囲を封止樹脂
で封止する工程とよりなることを特徴とする半導体装置
の製造方法。
4. A plurality of first lead portions used to support a semiconductor chip, a plurality of inner lead portions for making electrical connection with the semiconductor chip, and a plurality of first lead portions connected to the inner lead portion. A step of preparing a lead frame having an outer lead part; a step of aligning the first lead part with the semiconductor chip; and a step of thermosetting between the first lead part and the main surface of the semiconductor chip. Supplying an ultraviolet curable adhesive to adhere the semiconductor chip to the first lead, and forming an adhesive layer and a fillet of the adhesive between the first lead portion and the semiconductor chip; Irradiating the adhesive with ultraviolet rays to cure a fillet portion of the adhesive, and temporarily curing the adhesive; and heating or irradiating ultraviolet rays or a combination thereof after the first curing step. A second curing step of fully curing the adhesive by bonding, a step of electrically connecting the semiconductor chip to the inner lead portion, and exposing the outer lead portion to seal an outer periphery of the semiconductor chip. A method of manufacturing a semiconductor device, comprising a step of sealing with a resin.
【請求項5】 紫外線の照射は接着剤の部分に焦点を当
ててスポット的に照射することを特徴とする請求項4記
載の半導体装置の製造方法。
5. The method of manufacturing a semiconductor device according to claim 4, wherein the irradiation of the ultraviolet rays focuses on a portion of the adhesive and irradiates the adhesive in spots.
【請求項6】 紫外線の照射は接着剤の部分に多方向か
ら紫外線を照射することを特徴とする請求項4記載の半
導体装置の製造方法。
6. The method of manufacturing a semiconductor device according to claim 4, wherein the irradiation of the ultraviolet ray irradiates the adhesive portion with the ultraviolet ray from multiple directions.
【請求項7】 半導体チップはその表面に反射率の高い
物質が形成されていることを特徴とする請求項4記載の
半導体装置の製造方法。
7. The method for manufacturing a semiconductor device according to claim 4, wherein a material having a high reflectance is formed on a surface of the semiconductor chip.
【請求項8】 接着剤は、熱硬化であって紫外線硬化型
の接着剤であることを特徴とする請求項1〜請求項3の
いずれかに記載の半導体装置の製造方法。
8. The method for manufacturing a semiconductor device according to claim 1, wherein the adhesive is a thermosetting and ultraviolet-curable adhesive.
【請求項9】 半導体チップと第1のリード部とを接着
剤により接着する工程において、600[ポイズ]〜1
500[ポイズ]の粘度の接着剤により接着することを
特徴とする請求項1または請求項2に記載の半導体装置
の製造方法。
9. In the step of bonding the semiconductor chip and the first lead portion with an adhesive, 600 [poise] to 1 [poise].
3. The method for manufacturing a semiconductor device according to claim 1, wherein the bonding is performed with an adhesive having a viscosity of 500 [poise].
【請求項10】 半導体チップの側面と第1のリード部
とを接着剤により接着する工程において、第1のリード
部の先端部と半導体チップとの領域に前記接着剤のフィ
レットを形成することを特徴とする請求項1〜請求項3
のいずれかに記載の半導体装置の製造方法。
10. A step of bonding a side surface of a semiconductor chip and a first lead portion with an adhesive, wherein forming a fillet of the adhesive in a region between a tip portion of the first lead portion and the semiconductor chip. Claims 1 to 3
The method for manufacturing a semiconductor device according to any one of the above.
【請求項11】 第1硬化工程は紫外線照射による光硬
化を行い、第2硬化工程は、加熱による熱硬化を行うこ
とを特徴とする請求項1〜請求項3のいずれかに記載の
半導体装置の製造方法。
11. The semiconductor device according to claim 1, wherein the first curing step performs light curing by irradiating ultraviolet rays, and the second curing step performs heat curing by heating. Manufacturing method.
【請求項12】 第1硬化工程は紫外線照射による光硬
化を行い、第2硬化工程は、紫外線照射による光硬化を
行うことを特徴とする請求項1〜請求項3のいずれかに
記載の半導体装置の製造方法。
12. The semiconductor according to claim 1, wherein the first curing step performs light curing by irradiation with ultraviolet light, and the second curing step performs light curing by irradiation with ultraviolet light. Device manufacturing method.
【請求項13】 第1硬化工程は加熱による熱硬化を行
い、第2硬化工程は、加熱による熱硬化を行うことを特
徴とする請求項1〜請求項3のいずれかに記載の半導体
装置の製造方法。
13. The semiconductor device according to claim 1, wherein the first curing step performs heat curing by heating, and the second curing step performs heat curing by heating. Production method.
【請求項14】 第1硬化工程は加熱による熱硬化を行
い、第2硬化工程は、加熱による熱硬化と紫外線照射に
よる光硬化を行うことを特徴とする請求項1〜請求項3
のいずれかに記載の半導体装置の製造方法。
14. The method according to claim 1, wherein the first curing step performs heat curing by heating, and the second curing step performs heat curing by heating and light curing by irradiation with ultraviolet rays.
The method for manufacturing a semiconductor device according to any one of the above.
JP20126897A 1997-07-28 1997-07-28 Method for manufacturing semiconductor device Expired - Fee Related JP3381563B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20126897A JP3381563B2 (en) 1997-07-28 1997-07-28 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20126897A JP3381563B2 (en) 1997-07-28 1997-07-28 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH1145904A true JPH1145904A (en) 1999-02-16
JP3381563B2 JP3381563B2 (en) 2003-03-04

Family

ID=16438145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20126897A Expired - Fee Related JP3381563B2 (en) 1997-07-28 1997-07-28 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3381563B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007102482A1 (en) 2006-03-07 2007-09-13 Sony Chemical & Information Device Corporation Mounting method, board with electrical component, and electrical apparatus
WO2007111290A1 (en) 2006-03-28 2007-10-04 Sony Chemical & Information Device Corporation Method for manufacturing substrate having electric component
US7414303B2 (en) 2004-03-23 2008-08-19 Samsung Electronics Co., Ltd. Lead on chip semiconductor package
JP2012019099A (en) * 2010-07-08 2012-01-26 Aisin Aw Co Ltd Electronic component bonding device and bonding method
JP2018190865A (en) * 2017-05-09 2018-11-29 住友電工デバイス・イノベーション株式会社 Semiconductor module, and method of manufacturing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7414303B2 (en) 2004-03-23 2008-08-19 Samsung Electronics Co., Ltd. Lead on chip semiconductor package
WO2007102482A1 (en) 2006-03-07 2007-09-13 Sony Chemical & Information Device Corporation Mounting method, board with electrical component, and electrical apparatus
WO2007111290A1 (en) 2006-03-28 2007-10-04 Sony Chemical & Information Device Corporation Method for manufacturing substrate having electric component
US8402645B2 (en) 2006-03-28 2013-03-26 Sony Chemical & Information Device Corporation Method for producing an electric component-mounted substrate
JP2012019099A (en) * 2010-07-08 2012-01-26 Aisin Aw Co Ltd Electronic component bonding device and bonding method
JP2018190865A (en) * 2017-05-09 2018-11-29 住友電工デバイス・イノベーション株式会社 Semiconductor module, and method of manufacturing the same

Also Published As

Publication number Publication date
JP3381563B2 (en) 2003-03-04

Similar Documents

Publication Publication Date Title
JP2727443B2 (en) Semiconductor chip bonding method
JPH1145904A (en) Manufacture of semiconductor device
JP3531580B2 (en) Bonding method
US7008493B2 (en) Method for applying a semiconductor chip to a carrier element
JP3216314B2 (en) Semiconductor device, method of manufacturing the same, and semiconductor device manufacturing apparatus
JP2002368165A (en) Resin-sealed semiconductor device
JP2978862B2 (en) LOC semiconductor device and method of manufacturing the same
JP3022910B2 (en) Method for manufacturing semiconductor device
JP3001483B2 (en) Lead frame, semiconductor device and method of manufacturing the same
JP3805108B2 (en) Semiconductor device and manufacturing method thereof
JPH1145971A (en) Semiconductor device and manufacture thereof
JP2793899B2 (en) Bonding and curing method of resin adhesive
JPH10340927A (en) Manufacture of semiconductor device and bonding device
JPH0927518A (en) Method of bonding electronic component
JPS62252946A (en) Manufacture of semiconductor device
JPS62283581A (en) Joint apparatus
JP3189621B2 (en) Die bonding method and substrate
JPH05198615A (en) Production of semiconductor device
JPH04180242A (en) Ic semiconductor device connection method
JP2000150758A (en) Semiconductor device and its manufacture
JPH0561779B2 (en)
JPH10321749A (en) Sealing method of package for solid-state image-pickup device
JP2001156082A (en) Led chip mounting method
JPH07321162A (en) Packaging method and packaged product of semiconductor device
JPH04239143A (en) Manufacture of resin-sealed semiconductor device and metal mold for that

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees