JPH10340927A - Manufacture of semiconductor device and bonding device - Google Patents

Manufacture of semiconductor device and bonding device

Info

Publication number
JPH10340927A
JPH10340927A JP14885897A JP14885897A JPH10340927A JP H10340927 A JPH10340927 A JP H10340927A JP 14885897 A JP14885897 A JP 14885897A JP 14885897 A JP14885897 A JP 14885897A JP H10340927 A JPH10340927 A JP H10340927A
Authority
JP
Japan
Prior art keywords
semiconductor chip
substrate
resin
electrode
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14885897A
Other languages
Japanese (ja)
Inventor
Koichi Nagao
浩一 長尾
Nobuitsu Takehashi
信逸 竹橋
Hiroaki Fujimoto
博昭 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP14885897A priority Critical patent/JPH10340927A/en
Publication of JPH10340927A publication Critical patent/JPH10340927A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83859Localised curing of parts of the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874Ultraviolet [UV] curing

Landscapes

  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor device and a bonding device, which can avoid connection failures caused by the warpage of a semiconductor chip and a circuit board to realize a semiconductor device having high reliability. SOLUTION: After starting pressurization on a semiconductor chip 1 and a circuit board 3 by means of a bonding tool 2, a resin on the side surface of the semiconductor chip 1 is subjected to ultraviolet irradiation. Then, the semiconductor chip 1 and the circuit board 3 are heated to thermally cure the resin. After the semiconductor chip 1, the circuit board 3 and a resin 9 returned to normal temperatures, the pressurization is removed, and the resin is cooled sufficiently so as to maintain the condition where the warpage of the semiconductor chip 1 is corrected, thus eliminating the occurrence of connection failures between a bump and a connection electrode.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はフリップチップ実装
方式による半導体装置の製造方法およびそれに使用する
ボンディング装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device by a flip-chip mounting method and a bonding apparatus used for the method.

【0002】[0002]

【従来の技術】半導体チップの実装方法の1つとして、
フリップチップ実装方式がある。フリップチップ実装方
式は、ガラスやセラミック、またはシリコンチップなど
の回路基板の接続電極をバンプを介して直接半導体チッ
プをフェースダウンで実装するもので、単体の半導体チ
ップをパッケージレスで直接実装が行なえ、これにより
半導体装置の小型、薄型、低コスト化、さらには電気特
性に優れた半導体装置を実現できる技術である。
2. Description of the Related Art One of the mounting methods of a semiconductor chip is as follows.
There is a flip chip mounting method. The flip-chip mounting method mounts the semiconductor chip directly face down via bumps on the connection electrodes of a circuit board such as glass, ceramic, or silicon chip, so that a single semiconductor chip can be directly mounted without a package. This is a technology that can realize a small, thin, low-cost semiconductor device and a semiconductor device with excellent electrical characteristics.

【0003】図5は従来のフリップチップ実装方式の製
造工程を示した工程図であり、図中、30は半導体チッ
プ、31はパッド電極、32はバンプ、33は回路基
板、34は基板電極、35はボンディングツール、36
は紫外線硬化型樹脂、37は紫外線、38は基板上の外
部電極であり、外部装置との電気的接続用の電極であ
る。なお図中、破線で示した構成は、半導体チップ30
を真空吸着するための孔である。以下、従来のフリップ
チップ実装方式について説明する。
FIG. 5 is a process diagram showing a manufacturing process of a conventional flip-chip mounting method, in which 30 is a semiconductor chip, 31 is a pad electrode, 32 is a bump, 33 is a circuit board, 34 is a board electrode, 35 is a bonding tool, 36
Is an ultraviolet curing resin, 37 is ultraviolet light, and 38 is an external electrode on the substrate, which is an electrode for electrical connection with an external device. In the figure, the configuration shown by the broken line is the semiconductor chip 30
For vacuum suction. Hereinafter, a conventional flip chip mounting method will be described.

【0004】まず図5(A)に示すように、半導体チッ
プ30のパッド電極31にはバンプ32が形成され、半
導体チップ30はボンディングツール35にフェースダ
ウンで真空保持される。そして半導体チップ30のパッ
ド電極31には通常、バンプ32と称される突起電極が
形成されるものである。バンプ材料には金(Au)やは
んだなどが用いられ、バンプ32の形成手段としては、
めっきや蒸着、ワイヤーボンダーによるボールボンディ
ング法がある。
First, as shown in FIG. 5A, bumps 32 are formed on pad electrodes 31 of a semiconductor chip 30, and the semiconductor chip 30 is vacuum-held face down by a bonding tool 35. The pad electrodes 31 of the semiconductor chip 30 are usually formed with bump electrodes called bumps 32. Gold (Au), solder, or the like is used for the bump material.
There are plating, vapor deposition, and ball bonding using a wire bonder.

【0005】なお、近年では半導体チップ同士をこのフ
リップチップ実装方式で張り合わせる技術も実用化さ
れ、半導体装置の動作速度、電気特性向上のために一方
または双方の半導体チップの素子上に電極が形成される
場合がある。この際、電極が素子上に形成されているた
め、双方の半導体チップの接続に際しては、素子特性へ
の変動を及ばさない低温、低荷重で接続する必要があ
る。そのためにはバンプ材料は低融点で、かつ低硬度な
金属材料たとえばインジウム(In)などが用いられる
場合がある。
In recent years, a technique of bonding semiconductor chips to each other by the flip-chip mounting method has also been put into practical use. In order to improve the operation speed and electric characteristics of a semiconductor device, electrodes are formed on one or both semiconductor chip elements. May be done. At this time, since the electrodes are formed on the element, it is necessary to connect both semiconductor chips at a low temperature and with a low load that do not affect the element characteristics. For this purpose, a metal material having a low melting point and a low hardness, such as indium (In), may be used as the bump material.

【0006】次に図5(B)に示すように、ボンディン
グツール35に吸着固定された半導体チップ30のバン
プ32と回路基板33のバンプとを位置合わせした後、
回路基板33上に紫外線硬化型樹脂36を塗布する。
Next, as shown in FIG. 5B, after the bumps 32 of the semiconductor chip 30 and the bumps of the circuit board 33, which are fixed by suction to the bonding tool 35, are aligned,
An ultraviolet curable resin 36 is applied on the circuit board 33.

【0007】次に図5(C)に示すように、ボンディン
グツール35を降下させ、半導体チップ30と回路基板
33を所定の時間で加熱加圧を行う。これにより、半導
体チップ30と回路基板33間に介在した紫外線硬化型
樹脂36が熱硬化することによる硬化収縮により、半導
体チップ30のバンプ32と回路基板33の基板電極3
4とは、半導体チップ30のバンプ32を介して電気的
な接続がなされる。これらはバンプ32の材料、接続方
式、回路基板33の基板電極34の材料によって最適な
接合方式が設定されるものである。また、紫外線硬化型
樹脂36により、半導体チップ30と回路基板33との
間隙が樹脂充填されるものである。
Next, as shown in FIG. 5C, the bonding tool 35 is lowered, and the semiconductor chip 30 and the circuit board 33 are heated and pressed for a predetermined time. As a result, the ultraviolet curable resin 36 interposed between the semiconductor chip 30 and the circuit board 33 is thermally cured and contracted by curing, so that the bumps 32 of the semiconductor chip 30 and the substrate electrodes 3 of the circuit board 33 are formed.
4 is electrically connected via the bumps 32 of the semiconductor chip 30. The optimum bonding method is set according to the material of the bump 32, the connection method, and the material of the substrate electrode 34 of the circuit board 33. The gap between the semiconductor chip 30 and the circuit board 33 is filled with the ultraviolet curing resin 36.

【0008】次に図5(D)に示すように、半導体チッ
プ30側面にはみ出した紫外線硬化型樹脂36を硬化さ
せるため、紫外線37を照射して半導体チップ30と回
路基板33間に介在した紫外線硬化型樹脂36を完全硬
化させるための熱硬化を行い、フリップチップ実装プロ
セスが完了するものである。
Next, as shown in FIG. 5D, in order to cure the ultraviolet curing resin 36 protruding from the side surface of the semiconductor chip 30, ultraviolet rays 37 are irradiated to irradiate the ultraviolet ray 37 between the semiconductor chip 30 and the circuit board 33. Thermal curing for completely curing the curable resin 36 is performed, and the flip chip mounting process is completed.

【0009】以上のような工程により、従来は基板に対
して、半導体チップをフリップチップ実装していた。
Conventionally, a semiconductor chip is flip-chip mounted on a substrate by the above-described steps.

【0010】[0010]

【発明が解決しようとする課題】しかしながら従来の方
法では、以下のような課題を有するものである。すなわ
ち、半導体チップと回路基板間に介在した樹脂は、加熱
したボンディングツールで加圧加熱して熱硬化させるも
のであり、加圧によって半導体チップ、回路基板のそり
を矯正して接合するプロセスのため、半導体チップと回
路基板間の硬化樹脂が十分に冷却してない状態では樹脂
が軟化し、弾性率は極めて低い状態となりボンディング
ツールの加圧を解除すると、特に大面積な半導体チップ
ではそりが復帰し、バンプと基板電極との接続不良が発
生して、製造した半導体装置の歩留まり低下や信頼性を
著しく低下させるという課題があった。
However, the conventional method has the following problems. In other words, the resin interposed between the semiconductor chip and the circuit board is heated and hardened by pressurizing and heating with a heated bonding tool. If the cured resin between the semiconductor chip and the circuit board is not sufficiently cooled, the resin softens, the elastic modulus becomes extremely low, and when the pressure on the bonding tool is released, the warpage returns, especially for large-area semiconductor chips. However, there has been a problem that a connection failure between the bump and the substrate electrode occurs, which lowers the yield and reliability of the manufactured semiconductor device.

【0011】また、紫外線硬化型樹脂が塗布された回路
基板に半導体チップを加圧により接合させる際、加圧の
際に生じる半導体チップ側面全周からの樹脂の広がり量
が、樹脂の塗布量によって大きく異なり、樹脂の広がり
量の制御が著しく困難となる。これにより、図6に示す
ように、半導体チップ30の側面全周からはみ出し、広
がった紫外線硬化型樹脂36が、ワイヤボンディングを
行うべき部分である回路基板33の外部電極38上にま
で延在することにより、外部電極38へのワイヤボンデ
ィングができないばかりか、ボンディング強度が著しく
低下し、半導体装置の信頼性が低下するという課題もあ
った。
When a semiconductor chip is bonded to a circuit board coated with an ultraviolet-curable resin by pressing, the amount of resin spread from the entire periphery of the side surface of the semiconductor chip at the time of pressing depends on the amount of resin applied. This greatly differs, and it becomes extremely difficult to control the spread amount of the resin. As a result, as shown in FIG. 6, the ultraviolet curable resin 36 that has protruded from the entire periphery of the side surface of the semiconductor chip 30 and spreads extends onto the external electrodes 38 of the circuit board 33 where wire bonding is to be performed. As a result, not only the wire bonding to the external electrode 38 cannot be performed, but also the bonding strength is significantly reduced, and the reliability of the semiconductor device is reduced.

【0012】さらに、半導体チップと回路基板を接続す
るために使用される紫外線硬化型樹脂には、誘電率を考
慮して設計された樹脂が用いられている。このため樹脂
物性は嫌気性で、空気中の酸素が触れる領域は熱硬化し
ないといった硬化特性を有するため、半導体チップと回
路基板との間に介在した樹脂を熱加熱させるため、ボン
ディングツールで長時間加熱加圧が必要であるという工
程タクト上の課題もあった。さらには半導体チップ側面
周辺よりはみ出した樹脂を完全硬化させるために、再度
の紫外線照射による光硬化工程を必要とするため、工程
数の増大に伴い工程タクトが著しく長くなり、生産性の
低下や生産コストが増大するという課題もあった。
Further, as an ultraviolet curing resin used for connecting a semiconductor chip and a circuit board, a resin designed in consideration of a dielectric constant is used. For this reason, the resin properties are anaerobic, and the area in contact with oxygen in the air has curing characteristics such that it does not thermally cure, so that the resin interposed between the semiconductor chip and the circuit board is heated by heating, so the bonding tool requires a long time. There is also a problem in the process tact that heating and pressurization are required. Furthermore, in order to completely cure the resin protruding from the periphery of the side of the semiconductor chip, a photo-curing step by re-irradiating ultraviolet rays is required. There was also a problem that costs increased.

【0013】本発明は前記従来の課題を解決するための
ものであり、半導体チップおよび回路基板のそりによる
接続不良を回避でき、信頼性の高い半導体装置を実現で
きる半導体装置の製造方法およびボンディング装置を提
供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems, and a method of manufacturing a semiconductor device and a bonding apparatus capable of avoiding a connection failure due to warpage of a semiconductor chip and a circuit board and realizing a highly reliable semiconductor device. The purpose is to provide.

【0014】[0014]

【課題を解決するための手段】前記従来の課題を解決す
るために、本発明の半導体装置の製造方法は、ボンディ
ングツールで半導体チップと回路基板の加圧を開始した
後、半導体チップ側面へ紫外線照射を行い、その後半導
体チップと回路基板を加熱するものである。また、本発
明のボンディング装置はボンディングツールおよび半導
体チップにパルス加熱機構、ボンディングツール加圧時
に半導体チップへ紫外線を照射する機構を備え、これら
の機構を所定の時間でシーケンスできる機能を有したも
のである。すなわち、ボンディング装置のステージ上
に、主面に電極を有した基板をその電極面を上にして載
置する工程と、前記基板に対して半導体チップの主面を
対向させて保持する工程と、前記半導体チップの主面に
設けたバンプ電極と前記基板の電極とを位置合わせする
工程と、前記半導体チップの主面または前記基板上に紫
外線硬化型樹脂を塗布する工程と、前記半導体チップの
バンプ電極と前記基板上の電極とを接続し、前記半導体
チップをその裏面側から加圧して前記バンプ電極と前記
基板上の電極とを加圧接合する工程と、前記半導体チッ
プを加圧した状態で、前記半導体チップと前記基板との
間隙領域に紫外線を照射し、前記半導体チップの側面領
域に形成された樹脂表面を硬化させる工程と、前記半導
体チップを加圧した状態で前記半導体チップと基板との
間隙に介在した前記樹脂を熱硬化させる工程と、前記半
導体チップ、基板が常温となった以降、前記半導体チッ
プの加圧を解除する工程とを有するものである。さらに
半導体チップと基板との間隙領域に紫外線を照射する照
射時間は、半導体チップを加圧する加圧時間よりも短い
ものである。
In order to solve the above-mentioned conventional problems, a method of manufacturing a semiconductor device according to the present invention comprises the steps of starting the pressing of a semiconductor chip and a circuit board with a bonding tool and then applying an ultraviolet light to a side surface of the semiconductor chip. Irradiation is performed, and then the semiconductor chip and the circuit board are heated. Further, the bonding apparatus of the present invention is provided with a pulse heating mechanism for the bonding tool and the semiconductor chip, and a mechanism for irradiating the semiconductor chip with ultraviolet rays when the bonding tool is pressed, and has a function capable of sequencing these mechanisms in a predetermined time. is there. That is, on a stage of a bonding apparatus, a step of mounting a substrate having an electrode on the main surface with its electrode surface facing up, and a step of holding the main surface of the semiconductor chip facing the substrate and holding the same. A step of aligning a bump electrode provided on the main surface of the semiconductor chip with an electrode of the substrate; a step of applying an ultraviolet curable resin on the main surface of the semiconductor chip or the substrate; Connecting the electrodes to the electrodes on the substrate, pressing the semiconductor chip from the back side thereof to pressure-bond the bump electrodes and the electrodes on the substrate, and Irradiating ultraviolet light to a gap region between the semiconductor chip and the substrate to cure a resin surface formed in a side surface region of the semiconductor chip; and A step of said resin interposed in the gap between the conductor chip and the substrate is heat-cured, after which the semiconductor chip, substrate becomes normal temperature, and a step of releasing the pressurization of the semiconductor chip. Further, the irradiation time for irradiating the gap region between the semiconductor chip and the substrate with ultraviolet rays is shorter than the pressing time for pressing the semiconductor chip.

【0015】またボンディング装置は、半導体チップを
保持するボンディングツールと、基板を保持するステー
ジと、前記ボンディングツールに設けられ、前記半導体
チップを加熱する第1のヒーターと、前記ステージに設
けられ、前記基板を加熱する第2のヒーターと、前記ボ
ンディングツールで保持した前記半導体チップを前記基
板に対して加圧接合した状態で、前記半導体チップの側
面領域に紫外線を照射するために前記ステージ近傍に設
けられた紫外線照射手段とよりなるものである。
A bonding tool for holding a semiconductor chip, a stage for holding a substrate, a first heater provided on the bonding tool for heating the semiconductor chip, a bonding tool provided on the stage, A second heater for heating a substrate, and a semiconductor chip held by the bonding tool, which is pressure-bonded to the substrate, is provided near the stage to irradiate ultraviolet light to a side surface region of the semiconductor chip. And ultraviolet irradiation means.

【0016】本発明は上記手段により、半導体チップと
回路基板との接合時間、すなわち半導体チップと回路基
板間に介在した樹脂の硬化工程の簡素化、生産性向上を
図ることができる。さらには半導体チップおよび回路基
板のそりによる接続不良を回避でき、信頼性の高い半導
体装置を低コストでかつ容易に実現できるものである。
According to the present invention, by the above means, the joining time between the semiconductor chip and the circuit board, that is, the step of curing the resin interposed between the semiconductor chip and the circuit board can be simplified and the productivity can be improved. Further, a connection failure due to warpage of the semiconductor chip and the circuit board can be avoided, and a highly reliable semiconductor device can be easily realized at low cost.

【0017】[0017]

【発明の実施の形態】以下、本発明の一実施形態につい
て、図面を参照しながら説明する。まず本発明の半導体
装置の製造方法において、使用するボンディング装置の
一実施形態について説明する。図1は本実施形態におけ
るボンディング装置を示したものである。
An embodiment of the present invention will be described below with reference to the drawings. First, an embodiment of a bonding apparatus used in the method for manufacturing a semiconductor device of the present invention will be described. FIG. 1 shows a bonding apparatus according to the present embodiment.

【0018】本実施形態のボンディング装置は、半導体
チップ1を加圧加熱するボンディングツール2と、回路
基板3を設置するステージ4とから構成され、ボンディ
ングツール2の先端部と、回路基板3を設置するステー
ジ4にはパルス電流を印加すると発熱するパルスヒータ
ー5a,5bが共に設けられている。さらに、ボンディ
ングツール2で半導体チップ1を加圧した状態で、半導
体チップ1の側面全周に紫外線を照射することができる
ように、ステージ4の近傍には光学ファイバー6が設け
られている。なお図中、破線で示した構成は、真空吸着
用の孔である。
The bonding apparatus of this embodiment comprises a bonding tool 2 for pressurizing and heating a semiconductor chip 1 and a stage 4 for mounting a circuit board 3. The tip of the bonding tool 2 and the circuit board 3 are mounted. The stage 4 is provided with both pulse heaters 5a and 5b that generate heat when a pulse current is applied. Further, an optical fiber 6 is provided in the vicinity of the stage 4 so that the entire periphery of the side surface of the semiconductor chip 1 can be irradiated with ultraviolet rays while the semiconductor chip 1 is pressed by the bonding tool 2. In the drawing, the configuration shown by a broken line is a hole for vacuum suction.

【0019】そしてボンディングツール2およびステー
ジ4の加熱温度、加熱時間はそれぞれのパルスヒーター
5a,5bのパルス電流、電流印加時間を変えることに
より、任意に設定することができる機構となっている。
その設定は、図2および図3に示すようなフローチャー
トを示す図、タイムチャートを示す図で行われる。ま
た、それぞれの接合条件によって、ボンディングツール
2の加熱温度、加熱時間、ステージ4の加熱温度、加熱
時間および紫外線照射時間をシーケンス制御できる機能
を有するものである。
The heating temperature and the heating time of the bonding tool 2 and the stage 4 can be arbitrarily set by changing the pulse current and the current application time of the respective pulse heaters 5a and 5b.
The setting is performed in a diagram showing a flowchart as shown in FIGS. 2 and 3 and a diagram showing a time chart. Further, it has a function capable of sequence-controlling the heating temperature and heating time of the bonding tool 2, the heating temperature of the stage 4, the heating time, and the ultraviolet irradiation time depending on each bonding condition.

【0020】次に本発明の半導体装置の製造方法の一実
施形態を図4を参照しながら説明する。図4において、
1は半導体チップ、2はボンディングツール、3は回路
基板、4はステージ、5a,5bはパルスヒーター、6
は光学ファイバーであり、図1に示した構成と同様であ
り、7はバンプ、8は接続電極、9は紫外線硬化型樹
脂、10は基板上の外部電極、11は樹脂フィレット、
12は紫外線である。
Next, an embodiment of a method of manufacturing a semiconductor device according to the present invention will be described with reference to FIG. In FIG.
1 is a semiconductor chip, 2 is a bonding tool, 3 is a circuit board, 4 is a stage, 5a and 5b are pulse heaters, 6
Numeral denotes an optical fiber, which is the same as the configuration shown in FIG. 1, 7 is a bump, 8 is a connection electrode, 9 is an ultraviolet curable resin, 10 is an external electrode on a substrate, 11 is a resin fillet,
Reference numeral 12 denotes ultraviolet rays.

【0021】まず、図4(A)に示すように、半導体チ
ップ1は図1で示したようなボンディング装置のパルス
ヒーター5aをその先端部に有したボンディングツール
2で保持され、回路基板3はパルスヒーター5bを有し
たステージ4上に載置されている。そして半導体チップ
1のパッド電極には、バンプ7が形成され、半導体チッ
プ1はボンディングツール2にフェースダウンで真空吸
着保持される。バンプ7の形成は、半導体チップ1側に
限定されることはなく、回路基板3側または半導体チッ
プ1と回路基板3の両側に行っても良い。この状態にお
いて、半導体チップ1のバンプ7と回路基板3の接続電
極8との位置合わせを行う。このときの両者の位置合わ
せは、半導体チップ1と回路基板3間に間隔を設け、そ
の間に両者のバンプ7および接続電極8を同時に観察で
きる光学機構を有したカメラ(図示せず)を挿入して位
置合わせすることができる。
First, as shown in FIG. 4A, a semiconductor chip 1 is held by a bonding tool 2 having a pulse heater 5a of a bonding apparatus as shown in FIG. It is mounted on a stage 4 having a pulse heater 5b. Then, bumps 7 are formed on the pad electrodes of the semiconductor chip 1, and the semiconductor chip 1 is vacuum-adsorbed and held face down by the bonding tool 2. The formation of the bumps 7 is not limited to the semiconductor chip 1 side, but may be performed on the circuit board 3 side or on both sides of the semiconductor chip 1 and the circuit board 3. In this state, the alignment between the bumps 7 of the semiconductor chip 1 and the connection electrodes 8 of the circuit board 3 is performed. At this time, the alignment between the two is provided by providing a space between the semiconductor chip 1 and the circuit board 3 and inserting a camera (not shown) having an optical mechanism capable of simultaneously observing the bumps 7 and the connection electrodes 8 therebetween. Can be aligned.

【0022】次に図4(B)に示すように、半導体チッ
プ1のバンプ7と回路基板3の接続電極8との位置合わ
せ完了後、回路基板3上の半導体チップ1を搭載する領
域に紫外線硬化型樹脂9を定量塗布する。
Next, as shown in FIG. 4B, after the alignment between the bumps 7 of the semiconductor chip 1 and the connection electrodes 8 of the circuit board 3 is completed, an ultraviolet ray is applied to a region on the circuit board 3 where the semiconductor chip 1 is to be mounted. A fixed amount of the curable resin 9 is applied.

【0023】次に図4(C)に示すように、半導体チッ
プ1を真空吸着保持したボンディングツール2を徐々に
降下させ、ステージ4上の回路基板3に所定の荷重で加
圧し、半導体チップ1のバンプ7と回路基板3の接続電
極8との接続を行う。この際、回路基板3上に塗布され
た紫外線硬化型樹脂9は、半導体チップ1が圧接される
と同時に半導体チップ1側面まで押し出され樹脂フィレ
ット11として半導体チップ1の全周囲に形成される。
次に前記した図2に示すフローチャートに沿って加圧を
保持した状態で、半導体チップ1の側面に形成された樹
脂フィレット11部分に光学ファイバーにより紫外線1
2を照射する。そしてボンディングツール2およびステ
ージ4のパルスヒーター5a,5bにパルス電流を印加
して、半導体チップ1および回路基板3の加熱を行う。
これら一連のフローに対してのタイムチャートは、前記
図3に示す通りである。
Next, as shown in FIG. 4C, the bonding tool 2 holding the semiconductor chip 1 by vacuum suction is gradually lowered, and a predetermined load is applied to the circuit board 3 on the stage 4 so that the semiconductor chip 1 is pressed. The connection between the bump 7 and the connection electrode 8 of the circuit board 3 is performed. At this time, the ultraviolet curable resin 9 applied on the circuit board 3 is pushed out to the side surface of the semiconductor chip 1 at the same time when the semiconductor chip 1 is pressed and formed around the entire periphery of the semiconductor chip 1 as a resin fillet 11.
Next, while applying pressure according to the flowchart shown in FIG. 2 described above, an ultraviolet ray is applied to the resin fillet 11 formed on the side surface of the semiconductor chip 1 by an optical fiber.
Irradiate 2. Then, a pulse current is applied to the bonding tool 2 and the pulse heaters 5 a and 5 b of the stage 4 to heat the semiconductor chip 1 and the circuit board 3.
A time chart for these series of flows is as shown in FIG.

【0024】図3に示すように、ツールにより半導体チ
ップ1を加圧した後、所定時間t1が経過後、紫外線1
2を所定時間t2照射する。また、その紫外線照射の照
射開始から所定時間t3が経過後、ボンディングツール
2およびステージ4の加熱を所定時間t4行う。加圧時
間t5と紫外線照射時間t2、およびボンディングツー
ル2およびステージ4の加熱時間t4の関係はt2≦t
4<t5であり、少なくとも紫外線12の照射が終了し
た後、ボンディングツール2およびステージ4の加熱を
終了させ、さらには半導体チップ1および回路基板3、
さらには紫外線硬化型樹脂9が常温となった時点でボン
ディングツール2の加圧を解除する。すなわち半導体チ
ップ1、回路基板3、紫外線硬化型樹脂9が常温にもど
るための所定時間(遅延時間)を加えた時間、加圧を行
うものである。
As shown in FIG. 3, after a predetermined time t1 has elapsed after the semiconductor chip 1 has been pressurized by the tool, the ultraviolet rays 1
2 is irradiated for a predetermined time t2. After a predetermined time t3 has elapsed from the start of the ultraviolet irradiation, the bonding tool 2 and the stage 4 are heated for a predetermined time t4. The relationship between the pressing time t5 and the ultraviolet irradiation time t2 and the heating time t4 of the bonding tool 2 and the stage 4 is t2 ≦ t.
4 <t5, the heating of the bonding tool 2 and the stage 4 is terminated after at least the irradiation of the ultraviolet light 12 is completed, and further, the semiconductor chip 1 and the circuit board 3,
Further, the pressurization of the bonding tool 2 is released when the temperature of the UV-curable resin 9 reaches room temperature. That is, pressurization is performed for a time obtained by adding a predetermined time (delay time) for returning the semiconductor chip 1, the circuit board 3, and the ultraviolet curable resin 9 to room temperature.

【0025】以上により、ボンディングツール2の加圧
解除は、半導体チップ1と回路基板3との間の紫外線硬
化型樹脂9が十分に冷却した後で行うため、半導体チッ
プ1のそりを矯正した状態を保持することができ、半導
体チップ1上のバンプ7と接続電極8との接続不良が発
生することはなくなる。
As described above, the pressure release of the bonding tool 2 is performed after the ultraviolet curing resin 9 between the semiconductor chip 1 and the circuit board 3 is sufficiently cooled, so that the warpage of the semiconductor chip 1 is corrected. Can be maintained, and a connection failure between the bump 7 on the semiconductor chip 1 and the connection electrode 8 does not occur.

【0026】また、ボンディングツール2で加圧して、
その加圧した状態で半導体チップ1側面に形成した樹脂
フィレット11に紫外線12を照射して樹脂硬化させる
ため、紫外線硬化型樹脂9の広がり量を定量的に少なく
することが可能となり、ワイヤボンディングを行う回路
基板3の外部電極10の樹脂汚染を皆無とすることがで
きる。なお、半導体チップ1および回路基板3の加熱
は、ボンディングツール2またはステージ4のパルスヒ
ーター5a,5bのいずれかを発熱させて加熱しても同
様な効果を得ることができる。また紫外線硬化型樹脂9
は、紫外線硬化型に限ることはなく、熱硬化型樹脂も使
用することができるものである。
Further, pressure is applied by the bonding tool 2,
Since the resin fillet 11 formed on the side surface of the semiconductor chip 1 is irradiated with ultraviolet rays 12 in the pressurized state to cure the resin, the spread amount of the ultraviolet curing type resin 9 can be quantitatively reduced, and the wire bonding can be performed. The resin contamination of the external electrodes 10 of the circuit board 3 to be performed can be eliminated. The same effect can be obtained by heating the semiconductor chip 1 and the circuit board 3 by heating either the bonding tool 2 or the pulse heaters 5a and 5b of the stage 4. UV curable resin 9
Is not limited to an ultraviolet curable resin, and a thermosetting resin can also be used.

【0027】次に図4(D)に示すように、これら一連
のフローが完了し、ボンディングツール2を上昇させ、
加圧解除することで本実施形態の半導体装置の製造工程
が完了する。
Next, as shown in FIG. 4D, a series of these flows is completed, and the bonding tool 2 is raised.
When the pressure is released, the manufacturing process of the semiconductor device of the present embodiment is completed.

【0028】なお本実施形態では、紫外線硬化型樹脂9
の塗布は回路基板3側に行ったが、半導体チップ1側で
もよい。またその塗布方法については、ポッティングが
可能である。さらに、本実施形態では、半導体チップ1
をボンディングツール2により保持し、半導体チップ1
の裏面側から押圧して加圧する方法を示したが、回路基
板3側に対して押圧し、半導体チップ1と回路基板3と
を接合するようにしてもよい。すなわち、ボンディング
ツール2で保持する被保持物は、半導体チップでも回路
基板でもよく、またそれらを押圧によって加圧処理を加
える方向も半導体チップ側、回路基板側のどちらでもよ
い。特に今後、回路基板が小型/薄型化していき、半導
体チップと同等の大きさとなった場合には、加圧方向、
保持する被保持物は、半導体チップでも回路基板でもよ
いものである。また、代表的に半導体チップ1と回路基
板3との接合について説明したが、半導体チップと基板
との接合に限定するものではなく、2つの半導体チップ
間の接合、すなわち第1の半導体チップと第2の半導体
チップとの接合の場合でも同様に実施可能である。
In this embodiment, the ultraviolet curable resin 9 is used.
Was applied to the circuit board 3 side, but may be applied to the semiconductor chip 1 side. Potting is possible for the application method. Further, in the present embodiment, the semiconductor chip 1
Is held by the bonding tool 2 and the semiconductor chip 1
Although the method of pressing and pressing from the back side of the above has been described, the semiconductor chip 1 and the circuit board 3 may be joined by pressing against the circuit board 3 side. That is, the object to be held by the bonding tool 2 may be a semiconductor chip or a circuit board, and the direction in which they are subjected to a pressure treatment by pressing may be on either the semiconductor chip side or the circuit board side. In particular, in the future, if the circuit board becomes smaller and thinner and becomes the same size as a semiconductor chip,
The object to be held may be a semiconductor chip or a circuit board. Further, although the joining of the semiconductor chip 1 and the circuit board 3 has been described as a representative, the joining is not limited to the joining of the semiconductor chip and the board, but the joining between the two semiconductor chips, that is, the first semiconductor chip and the first The same can be applied to the case of bonding with the second semiconductor chip.

【0029】以上、本実施形態で示したように、半導体
装置の製造方法は、フリップチップ実装の際、ボンディ
ングツール2の加圧解除は、半導体チップ1と回路基板
3との間の紫外線硬化型樹脂9が十分に冷却した後、す
なわち常温まで降温した後で行われるため、半導体チッ
プ1のそりを矯正した状態が保持され、バンプ接合が正
常に行われ、バンプ7と接続電極8との接続不良の発生
をなくすことができる。
As described in the present embodiment, in the method of manufacturing a semiconductor device, the pressure release of the bonding tool 2 during the flip-chip mounting is performed by the ultraviolet curing type between the semiconductor chip 1 and the circuit board 3. After the resin 9 is sufficiently cooled, that is, after the temperature is lowered to room temperature, the warpage of the semiconductor chip 1 is corrected, the bumps are normally performed, and the connection between the bumps 7 and the connection electrodes 8 is performed. The occurrence of defects can be eliminated.

【0030】また本実施形態の半導体装置の製造方法で
用いるボンディング装置においては、ボンディングツー
ル2の先端部と、回路基板3を設置するステージ4には
パルス電流を印加すると発熱するパルスヒーター5a,
5bが共に設けられており、またボンディングツール2
で半導体チップ1を加圧した状態で、半導体チップ1の
側面全周に紫外線を照射することができるように、ステ
ージ4の近傍には光学ファイバー6が設けられているの
で、加熱加圧した状態で紫外線照射も行うことができ
る。すなわち、ボンディングツール2によって加圧し、
その加圧した状態で半導体チップ1の側面の全周囲に形
成された樹脂フィレット11に紫外線12を照射して樹
脂硬化させることができ、樹脂の塗布量によらず回路基
板基板上の樹脂の広がり量を定量的に少なくすることが
可能となり、ワイヤボンディングを行う回路基板3の外
部電極10の樹脂汚染が皆無となる。そのためワイヤボ
ンディング強度の低下をなくし、信頼性の高いワイヤボ
ンディングが行えるので、製造した半導体装置の信頼性
を高めることができる。
In the bonding apparatus used in the method for manufacturing a semiconductor device according to the present embodiment, the pulse heaters 5a, 5a, which generate heat when a pulse current is applied to the tip of the bonding tool 2 and the stage 4 on which the circuit board 3 is installed.
5b are provided together, and the bonding tool 2
The optical fiber 6 is provided in the vicinity of the stage 4 so that the entire periphery of the side surface of the semiconductor chip 1 can be irradiated with ultraviolet rays in a state where the semiconductor chip 1 is pressurized. UV irradiation can also be performed. That is, pressure is applied by the bonding tool 2,
In the pressurized state, the resin fillet 11 formed around the entire side surface of the semiconductor chip 1 can be irradiated with ultraviolet rays 12 to cure the resin, and the resin spread on the circuit board substrate regardless of the amount of the resin applied. The amount can be quantitatively reduced, and the resin contamination of the external electrodes 10 of the circuit board 3 for performing wire bonding is eliminated. Therefore, a reduction in wire bonding strength is prevented, and highly reliable wire bonding can be performed, so that the reliability of the manufactured semiconductor device can be improved.

【0031】[0031]

【発明の効果】以上のように本発明の効果は、フリップ
チップ実装の際、ボンディングツールの加圧解除は半導
体チップと回路基板間の硬化樹脂が十分に冷却した後で
行われるため、半導体チップのそりを矯正した状態が保
持されるためバンプと接続電極の接続不良の発生がなく
なる。そのため製造した半導体装置の歩留まりおよび信
頼性を高めることが可能となる。
As described above, the effects of the present invention are as follows. In flip-chip mounting, the pressure release of the bonding tool is performed after the cured resin between the semiconductor chip and the circuit board is sufficiently cooled. Since the warped state is maintained, a connection failure between the bump and the connection electrode does not occur. Therefore, the yield and reliability of the manufactured semiconductor device can be improved.

【0032】また、ボンディングツールによって加圧
し、その加圧した状態で半導体チップ側面の全周囲に形
成された樹脂フィレットに紫外線を照射して樹脂硬化さ
せるため、樹脂の塗布量によらず回路基板基板上の樹脂
の広がり量を定量的に少なくすることが可能となり、ワ
イヤボンディングを行う回路基板の外部電極の樹脂汚染
が皆無となり、ワイヤボンディング強度の低下をなく
し、信頼性の高いワイヤボンディングが行えるので、製
造した半導体装置の信頼性を高めることができる。
Further, the circuit board substrate is pressurized by a bonding tool, and the resin fillet formed around the entire side surface of the semiconductor chip is irradiated with ultraviolet rays to cure the resin under the pressurized state. It is possible to quantitatively reduce the spread amount of the resin on the top, and there is no resin contamination of the external electrodes of the circuit board where the wire bonding is performed, so that the wire bonding strength is not reduced and highly reliable wire bonding can be performed. Thus, the reliability of the manufactured semiconductor device can be improved.

【0033】また、半導体チップの側面に形成した樹脂
フィレットに対して紫外線を照射し、硬化させる処理が
ボンディングツールでの加圧工程で行うことが可能とな
るため、別工程として個別に紫外線照射での光硬化させ
る工程が不必要となる。これにより工程数削減で生産性
の向上により生産コストの低減を図ることが可能とな
る。
Also, since the resin fillet formed on the side surface of the semiconductor chip can be irradiated with ultraviolet rays and cured by a pressing step using a bonding tool, the ultraviolet rays are separately irradiated as a separate step. The step of photo-curing is unnecessary. As a result, it is possible to reduce the number of steps and to reduce the production cost by improving the productivity.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態におけるボンディング装置
の構成を示す構成図
FIG. 1 is a configuration diagram showing a configuration of a bonding apparatus according to an embodiment of the present invention.

【図2】本発明の一実施形態におけるボンディングツー
ルによる加圧開始から加圧解除までの工程を示した工程
フロー図
FIG. 2 is a process flow chart showing steps from the start of pressurization to the release of pressurization by a bonding tool according to an embodiment of the present invention.

【図3】本発明の一実施形態におけるボンディングツー
ルによる加圧開始から加圧解除までの工程所要時間を示
す図
FIG. 3 is a diagram showing a process required time from the start of pressurization to the release of pressurization by a bonding tool according to an embodiment of the present invention.

【図4】本発明の一実施形態における半導体装置の製造
方法を示した工程図
FIG. 4 is a process diagram showing a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図5】従来の半導体装置の製造方法を示した工程図FIG. 5 is a process chart showing a conventional method for manufacturing a semiconductor device.

【図6】従来の半導体装置の製造方法における課題を示
す断面図
FIG. 6 is a sectional view showing a problem in a conventional method of manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

1 半導体チップ 2 ボンディングツール 3 回路基板 4 ステージ 5 パルスヒーター 6 光学ファイバー 7 バンプ 8 接続電極 9 紫外線硬化型樹脂 10 外部電極 11 樹脂フィレット 12 紫外線 REFERENCE SIGNS LIST 1 semiconductor chip 2 bonding tool 3 circuit board 4 stage 5 pulse heater 6 optical fiber 7 bump 8 connection electrode 9 ultraviolet curing resin 10 external electrode 11 resin fillet 12 ultraviolet

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 ボンディング装置のステージ上に、主面
に電極を有した基板をその電極面を上にして載置する工
程と、前記基板に対して半導体チップの主面を対向させ
て保持する工程と、前記半導体チップの主面に設けたバ
ンプ電極と前記基板の電極とを位置合わせする工程と、
前記半導体チップの主面または前記基板上に紫外線硬化
型樹脂を塗布する工程と、前記半導体チップのバンプ電
極と前記基板上の電極とを接続し、前記半導体チップを
その裏面側から加圧して前記バンプ電極と前記基板上の
電極とを加圧接合する工程と、前記半導体チップを加圧
した状態で、前記半導体チップと前記基板との間隙領域
に紫外線を照射し、前記半導体チップの側面領域に形成
された樹脂表面を硬化させる工程と、前記半導体チップ
を加圧した状態で前記半導体チップと基板との間隙に介
在した前記樹脂を熱硬化させる工程と、前記半導体チッ
プ、基板が常温となった以降、前記半導体チップの加圧
を解除する工程とを有することを特徴とする半導体装置
の製造方法。
1. A step of mounting a substrate having an electrode on a main surface thereof on a stage of a bonding apparatus with the electrode surface of the substrate facing upward, and holding the semiconductor chip with the main surface of the semiconductor chip facing the substrate. And aligning the bump electrode provided on the main surface of the semiconductor chip and the electrode of the substrate,
Applying a UV-curable resin on the main surface of the semiconductor chip or the substrate, connecting the bump electrodes of the semiconductor chip to the electrodes on the substrate, and pressing the semiconductor chip from the back side thereof, A step of press-bonding the bump electrode and the electrode on the substrate, and irradiating the gap region between the semiconductor chip and the substrate with ultraviolet light in a state where the semiconductor chip is pressed, to a side surface region of the semiconductor chip. A step of curing the formed resin surface, a step of thermally curing the resin interposed in the gap between the semiconductor chip and the substrate while the semiconductor chip is being pressed, and the semiconductor chip and the substrate are at room temperature. Releasing a pressurization of the semiconductor chip.
【請求項2】 半導体チップと基板との間隙領域に紫外
線を照射する照射時間は、半導体チップを加圧する加圧
時間よりも短いことを特徴とする請求項1記載の半導体
装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein an irradiation time for irradiating the gap region between the semiconductor chip and the substrate with ultraviolet rays is shorter than a pressing time for pressing the semiconductor chip.
【請求項3】 ボンディング装置のステージ上に、主面
に電極を有した第1の半導体チップをその電極面を上に
して載置する工程と、前記第1の半導体チップに対し
て、第2の半導体チップの主面を対向させて保持する工
程と、前記第2の半導体チップの主面に設けたバンプ電
極と前記第1の半導体チップの電極とを位置合わせする
工程と、前記第1の半導体チップの主面または前記第2
の半導体チップ上に紫外線硬化型樹脂を塗布する工程
と、前記第2の半導体チップのバンプ電極と前記第1の
半導体チップ上の電極とを接続し、前記第2の半導体チ
ップをその裏面側から加圧して前記バンプ電極と前記第
1の半導体チップ上の電極とを加圧接合する工程と、前
記第2の半導体チップを加圧した状態で、前記第1の半
導体チップと前記第2の半導体チップとの間隙領域に紫
外線を照射し、前記第2の半導体チップの側面領域に形
成された樹脂表面を硬化させる工程と、前記第2の半導
体チップを加圧した状態で前記第1の半導体チップと第
2の半導体チップとの間隙に介在した前記樹脂を熱硬化
させる工程と、前記第1,第2の半導体チップが常温と
なった以降、前記第2の半導体チップの加圧を解除する
工程とを有することを特徴とする半導体装置の製造方
法。
3. A step of mounting a first semiconductor chip having an electrode on a main surface on a stage of a bonding apparatus with its electrode surface facing up, and a second semiconductor chip with respect to the first semiconductor chip. Holding the main surfaces of the semiconductor chip in opposition to each other, aligning the bump electrodes provided on the main surface of the second semiconductor chip with the electrodes of the first semiconductor chip, The main surface of the semiconductor chip or the second surface
Applying an ultraviolet-curable resin to the semiconductor chip, connecting the bump electrodes of the second semiconductor chip to the electrodes on the first semiconductor chip, and removing the second semiconductor chip from the back side. Pressurizing and joining the bump electrode and the electrode on the first semiconductor chip by pressing, and pressing the second semiconductor chip and the second semiconductor chip while pressing the second semiconductor chip. Irradiating ultraviolet light to a gap region between the first semiconductor chip and the first semiconductor chip in a state where the second semiconductor chip is pressurized; Thermally curing the resin interposed in the gap between the first semiconductor chip and the second semiconductor chip, and releasing the pressurization of the second semiconductor chip after the first and second semiconductor chips reach room temperature. Having The method of manufacturing a semiconductor device according to claim.
【請求項4】 第1の半導体チップと第2の半導体チッ
プとの間隙領域に紫外線を照射する照射時間は、第2の
半導体チップを加圧する加圧時間よりも短いことを特徴
とする請求項3記載の半導体装置の製造方法。
4. The irradiation time for irradiating the gap region between the first semiconductor chip and the second semiconductor chip with ultraviolet light is shorter than the pressing time for pressing the second semiconductor chip. 4. The method for manufacturing a semiconductor device according to item 3.
【請求項5】 半導体チップを保持するボンディングツ
ールと、基板を保持するステージと、前記ボンディング
ツールに設けられ、前記半導体チップを加熱する第1の
ヒーターと、前記ステージに設けられ、前記基板を加熱
する第2のヒーターと、前記ボンディングツールで保持
した前記半導体チップを前記基板に対して加圧接合した
状態で、前記半導体チップの側面領域に紫外線を照射す
るために前記ステージ近傍に設けられた紫外線照射手段
とよりなることを特徴とするボンディング装置。
5. A bonding tool for holding a semiconductor chip, a stage for holding a substrate, a first heater provided on the bonding tool for heating the semiconductor chip, and a heater provided on the stage for heating the substrate. A second heater and an ultraviolet light provided in the vicinity of the stage for irradiating ultraviolet light to a side surface region of the semiconductor chip in a state where the semiconductor chip held by the bonding tool is pressure-bonded to the substrate. A bonding apparatus comprising irradiation means.
JP14885897A 1997-06-06 1997-06-06 Manufacture of semiconductor device and bonding device Pending JPH10340927A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14885897A JPH10340927A (en) 1997-06-06 1997-06-06 Manufacture of semiconductor device and bonding device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14885897A JPH10340927A (en) 1997-06-06 1997-06-06 Manufacture of semiconductor device and bonding device

Publications (1)

Publication Number Publication Date
JPH10340927A true JPH10340927A (en) 1998-12-22

Family

ID=15462323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14885897A Pending JPH10340927A (en) 1997-06-06 1997-06-06 Manufacture of semiconductor device and bonding device

Country Status (1)

Country Link
JP (1) JPH10340927A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6927099B2 (en) * 2003-07-08 2005-08-09 Lintec Corporation Process for producing semiconductor device and semiconductor device
WO2007102482A1 (en) * 2006-03-07 2007-09-13 Sony Chemical & Information Device Corporation Mounting method, board with electrical component, and electrical apparatus
WO2015111599A1 (en) * 2014-01-21 2015-07-30 デクセリアルズ株式会社 Connection body production method and electronic component connection method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6927099B2 (en) * 2003-07-08 2005-08-09 Lintec Corporation Process for producing semiconductor device and semiconductor device
WO2007102482A1 (en) * 2006-03-07 2007-09-13 Sony Chemical & Information Device Corporation Mounting method, board with electrical component, and electrical apparatus
JP2007242752A (en) * 2006-03-07 2007-09-20 Sony Chemical & Information Device Corp Mounting method, board with electrical component, and electrical device
WO2015111599A1 (en) * 2014-01-21 2015-07-30 デクセリアルズ株式会社 Connection body production method and electronic component connection method
JP2015138850A (en) * 2014-01-21 2015-07-30 デクセリアルズ株式会社 Manufacturing method for connection body, and connection method for electronic component

Similar Documents

Publication Publication Date Title
CN109103117B (en) Apparatus for bonding semiconductor chips and method of bonding semiconductor chips
JP2833326B2 (en) Electronic component mounted connector and method of manufacturing the same
US20070261233A1 (en) Method and system for fabricating a semiconductor device
KR100747134B1 (en) Solder bump and wire bonding by infrared heating
US6966964B2 (en) Method and apparatus for manufacturing semiconductor device
JP3303832B2 (en) Flip chip bonder
KR102221588B1 (en) Apparatus for Bonding Semiconductor Chip and Method for Bonding Semiconductor Chip
JP2806348B2 (en) Semiconductor device mounting structure and method of manufacturing the same
JPH10340927A (en) Manufacture of semiconductor device and bonding device
JP2000286302A (en) Method and device for assembling semiconductor chip
JP4640380B2 (en) Mounting method of semiconductor device
KR100936781B1 (en) Flip chip bonding apparatus and bonding method using the same
JPH10154726A (en) Semiconductor device and its manufacture
JP3381563B2 (en) Method for manufacturing semiconductor device
JP3014577B2 (en) Method for manufacturing semiconductor device
JP2001244298A (en) Method of flip chip bonding
JP3419398B2 (en) Method for manufacturing semiconductor device
JP2002016104A (en) Mounting method of semiconductor device and manufacturing method of semiconductor device mounted assembly
JP2006229106A (en) Semiconductor device and method and apparatus for mounting the same
JP2001077295A (en) Manufacture of semiconductor device
JP2002270637A (en) Flip-chip connecting method and chip bonder
JPH0778847A (en) Packaging method for semiconductor chip
JP2001007488A (en) Method and structure for mounting semiconductor device
JPH11251512A (en) Lamination method of semiconductor chip and semiconductor device using the same
JP2003258030A (en) Electronic component mounting method