JPH1141490A - クランプ装置 - Google Patents

クランプ装置

Info

Publication number
JPH1141490A
JPH1141490A JP9196709A JP19670997A JPH1141490A JP H1141490 A JPH1141490 A JP H1141490A JP 9196709 A JP9196709 A JP 9196709A JP 19670997 A JP19670997 A JP 19670997A JP H1141490 A JPH1141490 A JP H1141490A
Authority
JP
Japan
Prior art keywords
clamp
level
signal
video signal
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9196709A
Other languages
English (en)
Inventor
Reigo Yanagisawa
玲互 柳澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9196709A priority Critical patent/JPH1141490A/ja
Publication of JPH1141490A publication Critical patent/JPH1141490A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

(57)【要約】 【課題】 映像信号を所定のレベルにクランプするクラ
ンプ装置において、どのような初期状態から開始しても
正確にクランプを行うことを目的とする。 【解決手段】 第1のクランプ手段11、第2のクラン
プ手段12、AD変換手段13、同期信号分離手段1
5、クランプパルス発生手段16からなるループで、高
速なクランプを行い、映像信号のサグを削除する。第2
のクランプ手段12、AD変換手段13、誤差レベル検
出手段14、クランプレベル設定手段19、DA変換手
段17からなるループで、映像信号の直流レベルを所定
のレベルにクランプする。クランプエラー検出手段18
は、水平同期信号の幅を計数し、計数した幅が所定の幅
を越えた時に映像信号が黒側に沈んでいると判断し、エ
ラー信号を出力する。エラー信号が出力されるとクラン
プレベル設定手段19でクランプレベルを所定のレベル
にすげ替え、黒側に沈んだ状態から復帰させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、テレビ、ビデオテ
ープレコーダ等で、映像信号を一定レベルにクランプす
るために用いられるクランプ装置に関する。
【0002】
【従来の技術】従来、クランプ装置は特開平6−860
94号公報に記載されたものが知られている。
【0003】図4に従来のクランプ装置のブロック図を
示す。図4において、11は第1のクランプ手段、12
は第2のクランプ手段、13はAD変換手段、14は誤
差レベル検出手段、15は同期信号分離手段、16はク
ランプパルス発生手段、17はDA変換手段、110は
アナログ映像信号入力端子、111はディジタル映像信
号出力端子、41はレベル変換手段である。以下、図4
を用いて従来のクランプ装置について説明する。
【0004】端子110より入力されたアナログ映像信
号は、第1のクランプ手段11で、クランプパルス発生
手段16からクランプパルスが出力される期間、所定の
レベルにクランプされる。第2のクランプ手段12で
は、DA変換手段17から出力されるアナログクランプ
レベルに応じて、第1のクランプ手段11の出力信号の
直流レベルを可変し、AD変換手段13のダイナミック
レンジ内にアナログ映像信号が入るよう直流レベルを調
整する。アナログ映像信号はAD変換手段13でアナロ
グ−ディジタル変換され、端子111よりディジタル映
像信号として出力される。このディジタル映像信号に
は、この後YC分離等のディジタル信号処理が施され
る。
【0005】同期信号分離手段15では、ディジタル映
像信号より水平同期信号を分離する。分離された水平同
期信号を基準にして、クランプパルス発生手段16でク
ランプパルスを発生する。図3(a)にディジタル映像
信号、同図(b)に水平同期信号、同図(c)にクラン
プパルスの例を示す。水平同期信号はディジタル映像信
号の水平同期部分で1となる信号であり、クランプパル
スはこの水平同期信号の立ち上がりエッジを基準に生成
され、シンクチップ部分で1となるパルスである。第1
のクランプ手段11では、クランプパルスが1となる期
間のみアナログ映像信号を所定のレベルにクランプする
動作を行う。このクランプにより、1H(Hは水平走査
周期)ごとのアナログ映像信号の変動(以下、サグと呼
ぶ)が取り除かれる。
【0006】誤差レベル検出手段14では、ディジタル
映像信号のシンクチップ部分のレベルS1と基準レベル
S0との差S=S1−S0を求め誤差信号として出力す
る。S1、S0、Sの関係を図3(a)に示す。S1は
例えば、1H期間中の最小値を求めることで得られる。
S0はシンクチップ部分がクランプされるレベルであ
る。AD変換手段13により、例えば8ビットのディジ
タル映像信号に変換されるとすると、ディジタル映像信
号は0から255までの値をとりうる。映像信号のダイ
ナミックレンジを考慮してS0は通常0付近に選ばれ、
例えばS0=8である。
【0007】レベル変換手段41は、誤差信号S=S1
−S0をディジタルクランプレベルに変換する。図5に
レベル変換手段41の構成例を示す。図5において、2
5は符号判別回路、26は選択回路、27は加算器、2
8はフリップフロップ、210は誤差信号入力端子、2
11はディジタルクランプレベル出力端子である。
【0008】符号判別回路25は、誤差信号S=S1−
S0の符号が正か0か負かを判別する。S=S1−S0
>0の時、選択回路26では−1が選択され、加算器2
7,フリップフロップ28で構成されるカウンタの値が
−1される。よってフリップフロップ28の出力は−1
され、ディジタルクランプレベルとして以前より1小さ
い値が端子211より出力される。ディジタルクランプ
レベルはDA変換手段17でディジタル−アナログ変換
され、アナログクランプレベルとなり、第2のクランプ
手段12に入力される。アナログクランプレベルはディ
ジタルクランプレベルの1に相当する分小さくなってい
るので、第2のクランプ手段12でクランプされる直流
レベルは以前より小さくなる。これによりAD変換後の
ディジタル映像信号のレベルが下に下り、シンクチップ
レベルS1が低くなるため、誤差信号S=S1−S0は
0に近づく。全く同様に、誤差信号S=S1−S0<0
の時は選択回路26で1が選択されるため、ディジタル
クランプレベルは以前より1大きい値になる。これによ
り、アナログクランプレベルが大きくなるため第2のク
ランプ手段12でクランプされる直流レベルは以前より
大きくなり、AD変換後のディジタル映像信号のレベル
が上に上がり、シンクチップレベルS1が大きくなる。
よって誤差信号S=S1−S0は、マイナス側から0に
近づく。以上の動作を繰り返して、最終的に誤差信号S
=S1−S0が0になると、選択回路26は0を選択し
出力する。これによりフリップフロップ28の出力は一
定となり、ディジタルクランプレベル、アナログクラン
プレベルは一定レベルを保つ。この時S1=S0であっ
て、ディジタル映像信号のシンクチップレベルS1が基
準レベルS0にクランプされる。
【0009】以上のように、第1のクランプ手段11と
第2のクランプ手段12で2回に分けてクランプを行う
のは、高速かつ安定なクランプを行うためである。すな
わち、第1のクランプ手段11では、クランプパルスに
より1H毎にクランプを行い、アナログ映像信号のサグ
が取り除けるような高速なクランプを行う。一方、第2
のクランプ手段12では、第1のクランプ手段11より
も応答速度を遅くし、直流レベルを安定化させ、ディジ
タル映像信号に明るさの変動(フリッカ)が発生しない
ようにしている。
【0010】さて、上記の動作では、アナログ映像信号
がAD変換手段13の入力で、アナログ−ディジタル変
換可能な範囲に収まっていることを前提に説明した。と
ころが電源投入時等の初期状態では、アナログ映像信号
がAD変換手段13の、アナログ−ディジタル変換可能
な範囲に収まっていない場合が発生する。その一例を図
3(d)に示す。
【0011】図3(d)は、アナログ映像信号の直流レ
ベルが、正規にクランプされた時のレベルより、小さく
なった場合のディジタル映像信号の一例を示している。
このような時、AD変換手段13の下側の限界範囲を越
えてアナログ映像信号が入力されているので、ディジタ
ル映像信号の同期信号の部分がクリップされてしまう。
このように同期信号部分が縮むと、同期信号分離手段1
5が持つ同期信号を分離するためのしきい値がペデスタ
ルレベルよりも上になり、本来の水平同期信号(図3
(b))よりも幅の広い、図3(e)に示すような水平
同期信号が出力される。
【0012】クランプパルス発生手段16は、この水平
同期信号の立ち上がりを基準にクランプパルスを生成す
るので、図3(f)に示すようなクランプパルスを出力
する。このクランプパルスを用いて第1のクランプ手段
11でクランプを行うと、アナログ映像信号のフロント
ポーチの部分でクランプがかかり、フロントポーチ部分
を下に下げようとする。一方、第2のクランプ手段12
では、ディジタル映像信号が基準レベルより下にきてい
るので、上に持ち上げようとする。最終的には両者が釣
り合い、図3(d)のような黒側に沈んだ状態で安定化
してしまう。この状態では同期信号部分が縮んでいるた
め、ディジタル映像信号の明るさが、本来の明るさより
も明るくなってしまう。
【0013】このような状態を避けるためには、AD変
換手段13のAD変換可能な範囲に必ずアナログ映像信
号が入るように、第2のクランプ手段12にクリップ回
路等で制限を設ければよい。
【0014】
【発明が解決しようとする課題】しかしながら上記した
従来の構成では、第2のクランプ手段12をアナログ部
品で構成するため、温度特性、性能のばらつき等の影響
で、上記したようなクリップ回路等による制限を精度よ
く設けることが困難であるという問題点を有していた。
【0015】本発明は上記従来の問題点を解決するもの
で、どのような状態でも正確にクランプを行うことが可
能な、クランプ装置を提供することを目的とする。
【0016】
【課題を解決するための手段】この課題を解決するため
に本発明のクランプ装置は、アナログクランプレベルに
より第2のクランプ手段でクランプされたアナログ映像
信号をディジタル映像信号に変換するAD変換手段と、
ディジタル映像信号より水平同期信号を分離し出力する
同期信号分離手段と、水平同期信号を基準にしてクラン
プパルスを生成するクランプパルス発生手段と、水平同
期信号の同期信号部分の幅を計数し、その幅が所定の幅
を越えたことを検出しエラー信号を出力するクランプエ
ラー検出手段と、ディジタル映像信号のシンクチップレ
ベルと基準レベルとの差を誤差信号として出力する誤差
レベル検出手段と、エラー信号が出力されない時は誤差
信号を変換しディジタルクランプレベルとして出力し、
エラー信号が出力された時は所定のクランプレベルをデ
ィジタルクランプレベルとして出力するクランプレベル
設定手段と、ディジタルクランプレベルをアナログクラ
ンプレベルに変換するDA変換手段とから構成されてい
る。
【0017】これにより、どのような初期状態から開始
しても正確にクランプを行うことが可能なクランプ装置
を得ることができる。
【0018】
【発明の実施の形態】本発明は、アナログ映像信号をク
ランプパルスに応じてクランプし第1のクランプされた
アナログ映像信号を出力する第1のクランプ手段と、前
記第1のクランプされたアナログ映像信号をアナログク
ランプレベルに応じたレベルにクランプし第2のクラン
プされたアナログ映像信号を出力する第2のクランプ手
段と、前記第2のクランプされたアナログ映像信号をデ
ィジタル映像信号に変換するAD変換手段と、前記ディ
ジタル映像信号より水平同期信号を分離し出力する同期
信号分離手段と、前記水平同期信号を基準にして前記ク
ランプパルスを生成するクランプパルス発生手段と、前
記水平同期信号の同期信号部分の幅を計数し前記幅が所
定の幅を越えたことを検出しエラー信号を出力するクラ
ンプエラー検出手段と、前記ディジタル映像信号のシン
クチップレベルと基準レベルとの差を誤差信号として出
力する誤差レベル検出手段と、前記エラー信号が出力さ
れない時は前記誤差信号を変換しディジタルクランプレ
ベルとして出力し、前記エラー信号が出力された時は所
定のクランプレベルを前記ディジタルクランプレベルと
して出力するクランプレベル設定手段と、前記ディジタ
ルクランプレベルを前記アナログクランプレベルに変換
するDA変換手段とを備えたものである。
【0019】これにより、第1のクランプ手段がアナロ
グ映像信号をクランプパルスの入力された期間クランプ
を行い、第1のクランプされたアナログ映像信号を出力
する。第2のクランプ手段は、第1のクランプされたア
ナログ映像信号をアナログクランプレベルに応じたレベ
ルにクランプし、第2のクランプされたアナログ映像信
号を出力する。AD変換手段で第2のクランプされたア
ナログ映像信号をディジタル映像信号に変換する。この
ディジタル映像信号より同期信号分離手段で水平同期信
号を分離し、これを基準にしてクランプパルス発生手段
がクランプパルスを生成する。クランプエラー検出手段
は、水平同期信号の同期信号部分の幅を計数し、計数し
た幅が所定の幅を越えたことを検出し、エラー信号を出
力する。一方誤差レベル検出手段はディジタル映像信号
のシンクチップレベルと基準レベルとの差を誤差信号と
して出力する。そしてクランプレベル設定手段で、エラ
ー信号が出力されない時は誤差信号をディジタルクラン
プレベルに変換して出力し、エラー信号が出力された時
は所定のクランプレベルをディジタルクランプレベルと
して出力する。DA変換手段はディジタルクランプレベ
ルをアナログクランプレベルに変換する。
【0020】以下、本発明の実施の形態について、図面
を用いて説明する。 (実施の形態1)図1は本発明の実施の形態のクランプ
装置のブロック図を示すものである。図1において、1
1は第1のクランプ手段、12は第2のクランプ手段、
13はAD変換手段、14は誤差レベル検出手段、15
は同期信号分離手段、16はクランプパルス発生手段、
17はDA変換手段、18はクランプエラー検出手段、
19はクランプレベル設定手段、110はアナログ映像
信号入力端子、111はディジタル映像信号出力端子で
ある。従来の技術の項で述べた図4と同じ動作をするも
のについては同じ番号を付けている。以下、図1を参照
しながら本実施の形態のクランプ装置について、特に本
発明の特徴的な部分であるクランプエラー検出手段1
8、クランプレベル設定手段19について説明する。
【0021】図2にクランプエラー検出手段18、クラ
ンプレベル設定手段19の具体的な構成例を示す。図2
において、21はカウンタ、22,24は比較器、23
はアップダウンカウンタ、25は符号判別回路、26,
29は選択回路、27は加算器、28はフリップフロッ
プ、210は誤差信号入力端子、211はディジタルク
ランプレベル出力端子、212は水平同期信号入力端子
である。従来の技術の項で述べた図5と同じ動作をする
ものについては、同じ番号を付けている。
【0022】クランプエラー検出手段18は、同期信号
分離手段15が出力する水平同期信号の同期信号部分の
幅を計数し、この幅が所定の幅より大きいと判断したと
きに、エラー信号を出力する。まずカウンタ21で、端
子212から入力される水平同期信号が1になる区間を
計数する。例えばAD変換手段13でアナログ−ディジ
タル変換した際のクロック周波数を14.31818M
Hzとすると、1H(約63μsec)は910クロック
になり、水平同期信号の部分は約4.8μsecであるか
ら68クロック、水平同期信号の部分にフロントポー
チ、バックポーチの部分を加えると約10.5μsecで
あるから150クロックとなる。よって図3(b)のよ
うに、図3(a)の同期信号部分と同じ幅の水平同期信
号が出力されている時、この幅は68クロックになるの
で、カウンタ21は同期信号部分の幅として68を出力
する。また図3(e)のように、水平同期信号が映像信
号以外の部分いっぱいまで広がった時、この幅は150
クロックになるので、カウンタ21は同期信号部分の幅
として150を出力する。
【0023】カウンタ21が出力する同期信号部分の幅
は、比較器22で定数Mと比較され、同期信号部分の幅
が定数Mを越えていれば、比較器22より1が出力され
る。ここで定数Mは、同期信号部分の幅が正規の幅より
広すぎることを検出するためのしきい値である。通常、
上で述べた68と150との中間に選べばよく、好まし
くはM=109である。
【0024】次に比較器22の出力がアップダウンカウ
ンタ23に入力され、比較器22の出力が1の時、アッ
プダウンカウンタ23の出力が1増加し、比較器22の
出力が0の時、アップダウンカウンタ23の出力が1減
少する。ただし、アップダウンカウンタ23の出力は負
になることはなく、最小値は0である。よって、図3
(b)のような幅の水平同期信号が入力されると、アッ
プダウンカウンタ23の出力は1ずつ減少し、最終的に
は0で一定になる。また図3(e)のような幅の広い水
平同期信号が入力されると、アップダウンカウンタ23
の出力は1ずつ増加していく。
【0025】比較器24は、アップダウンカウンタ23
の出力と定数Nとを比較し、アップダウンカウンタ23
の出力が定数Nを越えた時1を出力する。すなわち、エ
ラー信号が1となり、同期信号の幅が所定の幅Mより大
きいことが検出される。定数Nは、何回連続して水平同
期信号の幅が定数Mで定められる幅より大きかったかを
示す定数で、ノイズによる誤動作が発生しないよう、通
常は525回以上(1フレーム以上)に選ばれる。
【0026】エラー信号が0の時、すなわち水平同期信
号が正しく入力されている時、選択回路29は加算器2
7の出力を選択するので、クランプレベル設定手段19
は、従来の技術の項で説明した図5のレベル変換手段4
1と全く同じ動作を行う。エラー信号が1になると、選
択回路29は定数Lを選択し、端子211より出力する
ディジタルクランプレベルを強制的にLにすげ替える。
このためアナログクランプレベルがLに相当する分上に
上がり、アナログ映像信号およびディジタル映像信号の
直流レベルがLに相当する分だけ上にあがる。この時の
様子を図3(g)に示す。定数Lは、図3(d)の状態
から図3(a)の状態に復帰させるのに必要なレベル
で、ディジタル映像信号が0〜255の値をとる時はL
=128程度である。
【0027】図3(g)の状態になると、同期信号分離
手段15は正しい動作を行うようになるので、図3
(b)のように同期信号部分と等しい幅の水平同期信号
が出力されるようになる。すると、クランプエラー検出
手段18が出力するエラー信号が1から0に変化するた
め、選択回路29は加算器27の出力を選択する。以
降、従来の技術の項で説明したのと全く同じ動作で、デ
ィジタル映像信号のシンクチップレベルが基準レベルと
等しいレベルにクランプされる。
【0028】以上のように本実施の形態によれば、水平
同期信号の幅が所定の幅より大きくなったことを検出
し、この時に強制的にアナログクランプレベルを所定の
レベルにすげ替えることで、正常なクランプ状態に必ず
復帰させることができる。
【0029】
【発明の効果】以上のように本発明によれば、アナログ
映像信号をクランプパルスに応じてクランプする第1の
クランプ手段と、アナログクランプレベルに応じてクラ
ンプする第2のクランプ手段と、アナログ映像信号をデ
ィジタル映像信号に変換するAD変換手段と、ディジタ
ル映像信号より水平同期信号を分離する同期信号分離手
段と、水平同期信号を基準にクランプパルスを生成する
クランプパルス発生手段と、水平同期信号の同期信号部
分の幅を検出しエラー信号を出力するクランプエラー検
出手段と、ディジタル映像信号のシンクチップレベルと
基準レベルとの差を出力する誤差レベル検出手段と、エ
ラー信号に応じてディジタルクランプレベルを出力する
クランプレベル設定手段と、ディジタルクランプレベル
をアナログクランプレベルに変換するDA変換手段とを
設けることにより、どのような初期状態から開始しても
正確なクランプが可能となり、その実用的効果は大き
い。
【図面の簡単な説明】
【図1】本発明の実施の形態1におけるクランプ装置の
構成を示すブロック図
【図2】同装置のクランプエラー検出手段とクランプレ
ベル設定手段の具体的な構成例を示すブロック図
【図3】同装置の動作を説明する信号波形図
【図4】従来のクランプ装置の構成を示すブロック図
【図5】従来のクランプ装置のレベル変換手段の具体的
な構成例を示すブロック図
【符号の説明】
11 第1のクランプ手段 12 第2のクランプ手段 13 AD変換手段 14 誤差レベル検出手段 15 同期信号分離手段 16 クランプパルス発生手段 17 DA変換手段 18 クランプエラー検出手段 19 クランプレベル設定手段

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 アナログ映像信号をクランプパルスに応
    じてクランプし第1のクランプされたアナログ映像信号
    を出力する第1のクランプ手段と、 前記第1のクランプされたアナログ映像信号をアナログ
    クランプレベルに応じたレベルにクランプし第2のクラ
    ンプされたアナログ映像信号を出力する第2のクランプ
    手段と、 前記第2のクランプされたアナログ映像信号をディジタ
    ル映像信号に変換するAD変換手段と、 前記ディジタル映像信号より水平同期信号を分離し出力
    する同期信号分離手段と、 前記水平同期信号を基準にして前記クランプパルスを生
    成するクランプパルス発生手段と、 前記水平同期信号の同期信号部分の幅を計数し前記幅が
    所定の幅を越えたことを検出しエラー信号を出力するク
    ランプエラー検出手段と、 前記ディジタル映像信号のシンクチップレベルと基準レ
    ベルとの差を誤差信号として出力する誤差レベル検出手
    段と、 前記エラー信号が出力されない時は前記誤差信号を変換
    しディジタルクランプレベルとして出力し、前記エラー
    信号が出力された時は所定のクランプレベルを前記ディ
    ジタルクランプレベルとして出力するクランプレベル設
    定手段と、 前記ディジタルクランプレベルを前記アナログクランプ
    レベルに変換するDA変換手段とを備えたことを特徴と
    するクランプ装置。
JP9196709A 1997-07-23 1997-07-23 クランプ装置 Pending JPH1141490A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9196709A JPH1141490A (ja) 1997-07-23 1997-07-23 クランプ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9196709A JPH1141490A (ja) 1997-07-23 1997-07-23 クランプ装置

Publications (1)

Publication Number Publication Date
JPH1141490A true JPH1141490A (ja) 1999-02-12

Family

ID=16362293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9196709A Pending JPH1141490A (ja) 1997-07-23 1997-07-23 クランプ装置

Country Status (1)

Country Link
JP (1) JPH1141490A (ja)

Similar Documents

Publication Publication Date Title
JP3047927B2 (ja) 映像信号クランプ回路
JPH11289500A (ja) アナログ画像信号の信号処理方法
JPH1141490A (ja) クランプ装置
JP2517961B2 (ja) ビデオ信号のクランプ回路
JP3610882B2 (ja) 映像信号処理装置
JP2597650B2 (ja) クランプ回路
JP2785339B2 (ja) クランプ回路
JPH10164458A (ja) ビデオ信号処理装置
KR0183828B1 (ko) 영상기록장치의 소프트필터 구현방법 및 장치
JP3382453B2 (ja) 映像信号処理装置
JP2519566B2 (ja) ディジタルagc回路
JPH10200903A (ja) 蛍光灯フリッカ抑圧撮像装置
JP3862419B2 (ja) ビデオ信号処理装置
KR950002212Y1 (ko) 수직동기 분리회로
JP3078703B2 (ja) ディジタルドロップアウト補償装置
KR940002416B1 (ko) 동기신호삽입방식 및 회로
JP2568055Y2 (ja) テレビジョン信号のクランプ装置
JP2793726B2 (ja) 水平同期信号検出装置
JP4967922B2 (ja) 垂直表示タイミング調整回路
JP3412337B2 (ja) クランプパルス発生回路およびマルチスキャンディスプレイ
JP2586394B2 (ja) 固体撮像装置
JPH07177382A (ja) デジタルクランプ回路
JPS6323486A (ja) 映像信号処理装置
JPH0654009A (ja) 受信入力電界強度検出回路
JPH10304222A (ja) 垂直同期分離回路