JPH1140802A - 半導体装置とその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】溝の中に固定電位絶縁電極を有する半導体装置
において、浅いソース領域を実現し、良好なトランジス
タ特性となる素子構造と製造方法を提供する。 【解決手段】遮蔽膜３０を設け、従来ひとつであったソ
ース領域３、固定電位絶縁電極６とソース電極との間の
コンタクトホールを個別のコンタクトホール２３、２４
とし、ソース領域３を固定電位絶縁電極６形成後に形成
することにより、ソース領域を浅く形成できる。そのた
め固定電位絶縁電極用の溝を浅く形成でき、製造が容易
になる。またチャネル抵抗が低減される。また電流増幅
率が向上する。さらに溝が浅くなるので、固定電位絶縁
電極の端部をドレイン電界から保護するために深く形成
していたゲート領域の深さも浅くでき、横拡散によって
制限されていた半導体装置のセルサイズを縮小でき、半
導体装置の諸特性を向上できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＵ字型絶縁電極を利
用した縦型パワー素子に関する。

【０００２】

【従来の技術】本発明の背景となる従来技術として本出
願人が出願した特開平６−２５２４０８号公開特許公報
を引用する。図２６〜図２９は前記公報から引用した半
導体装置の構造図である。なお、図中番号および部位の
名称などは説明のため適宜変更して記載する。図２６は
当該半導体装置を示す斜視図。図２７は断面図で、図２
６中の前面の断面に相当する。図２８はこの半導体装置
の別の断面図で、この図の右半分は図２６の側面の断面
と同じ部位を示す。図２９は当該半導体装置の表面図
で、図２６の上面と同じ部位である。図２９中の線分Ａ
−Ａ’を通って紙面に垂直な面で切った断面図が図２７
であり、同じく線分Ｂ−Ｂ’に垂直な面で切った断面図
が図２８になる。

【０００３】図中番号、１はｎ+型基板領域、２はｎ-型
ドレイン領域、３はｎ+型ソース領域である。半導体表
面には側壁をほぼ垂直に、かつ、互いに平行に掘られた
複数の溝が存在する。その内壁にはｐ+型のポリシリコ
ンからなるＭＯＳ型電極４が、絶縁膜５によって周囲の
ｎ型領域と絶縁されて埋め込まれている。また、図２７
に示すようにソース電極１３はソース領域３とＭＯＳ型
電極４とにオーミックコンタクトしている。したがっ
て、ＭＯＳ型電極４はソース領域３と常に同電位であ
る。このことから、このＭＯＳ型電極４と絶縁膜５をあ
わせて「固定電位絶縁電極６」と呼ぶことにする。

【０００４】また、ドレイン領域２中で２つの固定電位
絶縁電極６に挟まれた部分は、この半導体装置のチャネ
ル領域７である。８はｐ型半導体領域からなるゲート領
域で、ソース領域３とは接しないで、ドレイン領域２と
絶縁膜５に接している。９は層間絶縁膜である。１１は
基板領域１とオーミックコンタクトするドレイン電極、
１８はゲート領域８にオーミックコンタクトするゲート
電極である。また、２３はソース電極１３がソース領域
３と固定電位絶縁電極６とにコンタクトするために層間
絶縁膜９に形成されたコンタクトホールを示す。図２８
中の破線は、紙面の前後に存在する固定電位絶縁電極の
存在を暗示している。なお、説明を明確にするため、図
２６と図２９においては、表面電極と層間絶縁膜を省い
て描いてある。

【０００５】この半導体装置の動作を説明する。図２６
〜図２９に示した半導体装置は、ソース電極１３を接地
（０Ｖに）し、ドレイン電極１１は負荷を介して然るべ
き正電位に接続して使用する。まず遮断状態であるが、
ゲート電極１８が接地状態の時、この半導体装置は遮断
状態である。図２７を用いて説明する。固定電位絶縁電
極６の周囲にはビルトイン電位に伴う空乏領域が形成さ
れているが、チャネル領域７内で対向する２つの固定電
位絶縁電極間の距離（以下、これを「チャネル厚みＨ」
と呼ぶことにする）が充分狭ければ、チャネル領域７内
にはこの空乏領域によって伝導電子に対する充分なポテ
ンシャル障壁が形成される。たとえば絶縁膜５の厚さを
１００ｎｍ以下、チャネル領域７の不純物濃度を１×１
０¹⁴ｃｍ~³以下、前記「チャネル厚みＨ」を２μｍ以下
に設定すれば、ｎ+型ソース領域３の伝導電子がチャネ
ル領域７を通ってドレイン領域２側へ移動する事を阻む
充分なポテンシャル障壁を形成することができる。ま
た、ドレイン領域２側からの電界の影響によってこのポ
テンシャル障壁の高さが低下することのないよう、ソー
ス領域３から固定電位絶縁電極６の底部までの距離（以
下、これを「チャネル長Ｌ」と呼ぶことにする）を、前
記チャネル厚みＨの２乃至３倍以上に設定してある。こ
の条件により、チャネル領域７の遮断状態はアバランシ
ェ降伏条件まで保持される。

【０００６】次にターンオンであるが、ゲート電極１８
に正電位が印加されるとｐ型ゲート領域８の電位が上昇
し、これと接する絶縁膜界面に正孔が流れ込んで反転層
が形成される。反転層はｐ+型であるＭＯＳ型電極４か
らチャネル領域７への電界を遮蔽するので、空乏領域が
縮小もしくは消滅してチャネルが開く。ゲート領域８の
電位がさらに高くなると、ｐ型のゲート領域８とｎ型の
ドレイン領域２もしくはチャネル領域７との間のｐｎ接
合が順バイアス状態となり、少数キャリアである正孔が
ｎ型領域へ注入される。これらｎ型領域は、高い耐圧も
しくはチャネルの遮断性を向上させるために不純物濃度
が低く作られているので、少数キャリアが大量に注入さ
れると伝導度が向上し、ソース領域３から放出された電
子は高い伝導度で基板領域１へと移動する。

【０００７】ところで、前記の「チャネル厚みＨ」は小
さい方がこのトランジスタの諸特性が向上する。チャネ
ルの遮断性もよくなるし、「チャネル長Ｌ」も短くて済
むのでチャネル抵抗が低下し、さらに絶縁膜上の反転層
の面積が小さくなることから、ドレイン領域２を伝導度
変調せずに反転層をつたってソース領域３へ流れ込む正
孔の量を抑えることができ、所謂「電流増幅率」と呼ば
れる「ドレイン電流値／ゲート電流値」の比が大きくな
る。そこで、通常はこの厚みをフォトプロセスの実現可
能最小幅で形成する。また、固定電位絶縁電極６自身の
幅（図２７中、ｔ）も、厳密には非活性領域であるか
ら、狭い方がソース領域の密度が向上する。よって、こ
の幅も同様にフォトプロセスの実現可能最小幅で形成す
る方が電流容量が増す。

【０００８】一方、半導体装置表面に形成する溝の深さ
は「ソース領域の深さ」と必要な「チャネル長Ｌ」の和
になるが、これは上記のように反転層面積を減らすため
にも、出来るだけ浅い方がよい。よってソース領域３は
浅く形成したい。そのためにはソース領域３は製造工程
のなるべく後半で形成し、ソース領域の不純物が製造工
程途中の熱処理で拡散しないようにするのが望ましい。

【０００９】

【発明が解決しようとする課題】しかし、上記のように
「チャネル厚みＨ」や固定電位絶縁電極６の幅をフォト
プロセスの実現可能最小幅で形成してしまうと、上記の
ような従来の構造では、固定電位絶縁電極６を形成して
から、その表面のｐ型半導体領域を避けてチャネル領域
７の表面にのみｎ型不純物をイオン注入することは現実
には極めて難しい。このような理由により、従来はソー
ス領域用のイオン注入工程を「固定電位絶縁電極６用の
溝を形成する前」に実施するしかなかった。よって、ソ
ース領域用の不純物は工程途中の熱処理でどうしても拡
散してしまい、前記溝の深さは一定以上浅く形成するこ
とができず、トランジスタの特性を向上してゆく上で困
難があった。

【００１０】本発明は上記のような問題点を解決し、上
記のような構造の半導体装置において浅いソース領域を
実現し、良好なトランジスタ特性を実現する素子構造を
実現する半導体装置の構造とその製造方法を提供するこ
とを目的としている。

【００１１】

【課題を解決するための手段】上記の目的を達成するた
め、本発明においては特許請求の範囲に記載する２種類
の構成を提供する。まず、請求項１においては、本発明
によって実現される半導体装置として次のような構成の
ものとする。すなわち、ドレイン領域である一導電型
（たとえばｎ型）の半導体基体の一主面に、同一導電型
（ここではｎ型）のソース領域と絶縁体よりなる島状の
遮蔽膜を有し、これらを挟み込んで、かつ、互いに平行
に配置された溝を複数有し、前記溝の内部には絶縁膜に
よって前記ドレイン領域とは絶縁された「固定電位絶縁
電極」を有する。これは前記絶縁膜を介して隣接する前
記ドレイン領域（ここではｎ型）に空乏領域を形成する
ような性質を有する導電性材料（たとえばｐ型ポリシリ
コン）からなる。さらに、前記固定電位絶縁電極と前記
ソース電極が存在する前記主面に接して層間絶縁膜を有
し、さらにその上にソース電極を有する。前記層間絶縁
膜は、前記ソース領域と接する部分に第一のコンタクト
ホールを有し、前記ソース領域はこれを介してソース電
極とオーミックコンタクトしている。また前記層間絶縁
膜は、前記固定電位絶縁電極が前記遮蔽膜と隣接してい
る部分に第二のコンタクトホールを有し、前記固定電位
絶縁電極はこれを介して前記ソース電極とオーミックコ
ンタクトしている。さらに、前記ソース領域には接しな
いで、かつ、前記ドレイン領域ならびに前記絶縁膜に接
する反対導電型（ここではｐ型）のゲート領域を有し、
前記ソース領域に隣接する前記ドレイン領域の一部であ
って、前記固定電位絶縁電極に挟まれたチャネル領域を
有し、前記ゲート領域の電位が前記ソース領域の電位と
同電位に保たれている状態では、前記チャネル領域内に
前記空乏領域が形成するポテンシャル障壁によって、前
記ソース領域と前記ドレイン領域とは電気的に遮断状態
であり、前記ゲート領域の電位が、前記ゲート領域と前
記ソース領域との間に形成されるｐｎ接合を順バイアス
状態にするような電位になると、前記ゲート領域が接す
る前記絶縁膜の界面に少数キャリア（ここでは正孔）に
よる反転層が形成されて、前記空乏領域を形成している
前記固定電位絶縁電極からの電界が遮蔽され、前記空乏
領域が縮小もしくは消失して前記チャネル領域が導通状
態となり、さらに前記ドレイン領域に少数キャリア（こ
こでは正孔）が注入されることで前記ドレイン領域の伝
導度が向上するような構成の半導体装置とする。なお、
これは後記図１〜図６ならびに図１３に示す実施の形態
に相当する。

【００１２】このような構成により、従来ひとつであっ
たソース領域ならびに固定電位絶縁電極とソース電極と
の間のコンタクトホールを個別のコンタクトホールと
し、すぐ後に説明するこの構造の製造方法と相まって、
ソース領域を固定電位絶縁電極形成後に形成することが
できる。

【００１３】次に、このような半導体装置の製造方法に
ついて、請求項２では次のような構成とする。すなわ
ち、前記半導体基体の前記主面の所定の領域に前記遮蔽
膜を形成する工程があり、それから前記遮蔽膜を横断
し、かつ、貫通して前記主面に前記溝を形成する工程が
あり、それから前記溝の内部に前記絶縁膜を形成する工
程があり、それから前記溝の内部を前記導電性材料によ
って埋め立てる工程があり、それから前記ソース領域を
形成すべく前記溝を横断する所定の領域に第一導電型の
不純物をイオン注入する工程があり、それから前記主面
に前記層間絶縁膜を形成する工程があり、それから前記
層間絶縁膜の前述の部分に前記第一と第二のコンタクト
ホールを形成する工程があり、それから前記層間絶縁膜
上に金属膜を形成し、これを整形してソース電極を形成
する工程があり、少なくともこれらの工程を含む製造方
法の構成とする。なお、これは後記図７〜図１２に示す
実施の形態に相当する。

【００１４】上記の製造方法においては、固定電位絶縁
電極（たとえばｐ型）を形成した後にソース（たとえば
ｎ型）用の不純物イオン注入をすることで、固定電位絶
縁電極表面はソース電極とコンタクトしてもオーミック
コンタクトを形成できなくなった。しかし、前記遮蔽膜
の存在によって前記チャネル領域とコンタクトすること
なく別の領域で前記固定電位絶縁電極と前記ソース電極
とがオーミックコンタクトするコンタクトホールを設け
ることができるようになる。よって、素子の特性および
動作には何等支障なくソース領域形成工程を製造工程の
後半に実施することが可能となり、ソース領域の不純物
は長時間の高温に曝されることなく、ソース領域は浅く
形成される。もし前記遮蔽膜がないと、固定電位絶縁電
極用のコンタクトホールを形成したとき、ソース電極と
チャネル領域がコンタクトしてしまう。するとそこには
ショットキー接合が形成され、半導体装置の導通時に前
記チャネル領域に充満するはずの少数キャリアがこのシ
ョットキー接合を介してソース電極へと流れてしまい、
チャネル領域を満足に伝導度変調することができず、導
通特性を劣化させてしまうことになる。

【００１５】次に請求項３によって実現される半導体装
置として、次のような構成のものとする。すなわち、ド
レイン領域である一導電型（たとえばｎ型）の半導体基
体の一主面に、同一導電型（例えばｎ型）のソース領域
を有し、前記主面に前記ソース領域を挟み込んで、か
つ、互いに平行に配置された第一の溝を複数有し、これ
に交差する第二の溝を有し、前記第一と第二の溝の内部
には絶縁膜によって前記ドレイン領域とは絶縁された固
定電位絶縁電極を有する。前記固定電位絶縁電極は、前
記絶縁膜を介して隣接する前記ドレイン領域に空乏領域
を形成するような性質を有する導電性材料（たとえばｐ
型ポリシリコン）からなる。さらに、前記固定電位絶縁
電極と前記ソース電極が存在する、前記主面に接して層
間絶縁膜を有し、さらにその上にソース電極を有する。

【００１６】前記層間絶縁膜の、前記ソース領域と接す
る部分には第一のコンタクトホールがあって前記ソース
領域と前記ソース電極とはオーミックコンタクトしてお
り、また、前記層間絶縁膜の、前記第一の溝と前記第二
の溝の交差する地点の前記固定電位絶縁電極と接する部
分には第二のコンタクトホールがあって前記固定電位絶
縁電極と前記ソース電極とはオーミックコンタクトして
いる。さらに、前記ソース領域には接しないで、かつ、
前記ドレイン領域ならびに前記絶縁膜に接する反対導電
型（ここではｐ型）のゲート領域を有し、さらに、前記
ソース領域に隣接する前記ドレイン領域の一部であっ
て、前記固定電位絶縁電極に挟まれたチャネル領域を有
する。前記ゲート領域の電位が、前記ソース領域の電位
と同電位に保たれている状態では、前記チャネル領域内
に前記空乏領域が形成するポテンシャル障壁によって、
前記ソース領域と前記ドレイン領域とは電気的に遮断状
態であり、前記ゲート領域の電位が、前記ゲート領域と
前記ソース領域との間に形成されるｐｎ接合を順バイア
ス状態にするような電位になると、前記ゲート領域が接
する前記絶縁膜の界面に少数キャリア（ここでは正孔）
による反転層が形成されて、前記空乏領域を形成してい
る前記固定電位絶縁電極からの電界が遮蔽され、前記空
乏領域が縮小もしくは消失して前記チャネル領域が導通
状態となり、さらに前記ドレイン領域に少数キャリア
（ここでは正孔）が注入されることで前記ドレイン領域
の伝導度が向上するような構成の半導体装置とする。な
お、これは後記図１４〜図１８に示す実施の形態に相当
する。

【００１７】このような構成とすることにより、従来ひ
とつであったソース領域ならびに固定電位絶縁電極とソ
ース電極との間のコンタクトホールを個別のコンタクト
ホールとし、すぐ後に説明するこの構造の製造方法と相
まってソース領域を固定電位絶縁電極形成後に形成する
ことができる。

【００１８】上記のような構造の半導体装置の製造方法
について、請求項４においては次のような構成をとる。
すなわち、前記半導体基体の前記主面に前記第一の溝と
前記第二の溝を形成する工程があり、それから前記溝の
内部に前記絶縁膜を形成する工程があり、それから前記
溝の内部を前記導電性材料によって埋め立てる工程があ
り、それから前記ソース領域を形成すべく前記溝を横断
する所定の領域に第一導電型の不純物をイオン注入する
工程があり、それから前記主面に前記層間絶縁膜を形成
する工程があり、それから前記層間絶縁膜の前述の部分
に第一と第二のコンタクトホールを形成する工程があ
り、それから前記層間絶縁膜上に金属膜を形成し、整形
してソース電極を形成する工程があり、これらを少なく
とも含む製造方法の構成とする。なお、これは後記図１
９〜図２５に示す実施の形態に相当する。

【００１９】上記の製造方法においては、前記請求項２
の場合と同様に、固定電位絶縁電極（たとえばｐ型）を
形成した後にソース（たとえばｎ型）用の不純物イオン
注入をすることで、固定電位絶縁電極表面はソース電極
とコンタクトしてもオーミックコンタクトを形成できな
くなった。しかし、固定電位絶縁電極と前記ソース電極
とのオーミックコンタクトは、前記２種類の溝の交差点
にフォトプロセスの実現可能最小幅以上の大きさでを設
けることができるので、素子の特性および動作には何等
支障なくソース領域形成工程を製造工程の後半に実施す
ることが可能となり、ソース領域用の不純物は長時間の
高温に曝されることなく、ソース領域は浅く形成され
る。

【００２０】

【発明の効果】上記のような構成とすると、請求項１と
請求項２の場合でも、請求項３と請求項４の場合にでも
ソース領域を浅く形成することができ、よって １．前記固定電位絶縁電極用の溝を浅く形成でき、半導
体装置の製造がより容易になる。 ２．チャネル抵抗が低減される。 ３．前記固定電位絶縁電極の周囲に形成される反転層の
面積が減って、前記ドレイン領域の伝導度変調に寄与せ
ずに前記ゲート領域から前記ソース領域へ流れる少数キ
ャリアの分量が減り、所謂「電流増幅率」が向上する。 ４．前記溝が浅くなることから、固定電位絶縁電極の端
部をドレイン電界から保護するために深く形成していた
前記反対導電型のゲート領域の深さも浅くでき、横拡散
によって制限されていた半導体装置のセルサイズを縮小
でき、半導体装置の諸特性を向上させることができる。
などの効果がある。

【００２１】さらに、請求項１と請求項２の場合には、
遮蔽膜を広くすれば、固定電位絶縁電極用のコンタクト
ホールも広くとることができ、コンタクト抵抗を低減
し、接続信頼性を向上できる、というさらなる効果を有
する。さらに、請求項３と請求項４の場合には、従来技
術の製造工程を変えずに課題が解決できる、というさら
なる効果を有する。

【００２２】

【発明の実施の形態】以下、本発明を図を用いて詳しく
説明する。まず、本発明第一の実施の形態について説明
する。なお、これは前記請求項１と請求項２に対応す
る。まず、図１〜図６は、この実施の形態で実現される
半導体装置の構造である。図１は斜視図。図２は断面図
で、図１中の前面の断面に相当する。図３はこの半導体
装置の別の断面図で、この右半分の部分が図１の側面と
同じ部位を示す。図４は当該半導体装置の表面図で、図
１の上面と同じ部位である。図４中の線分Ａ−Ａ’を通
って紙面に垂直な面で切った断面図が図２であり、これ
は固定電位絶縁電極６のコンタクトホール近傍を示す。
同じく線分Ｃ−Ｃ’を通る同様の面で切った断面図が図
５であり、ソース領域３近傍の様子を示す。さらに、線
分Ｂ−Ｂ’を通って紙面に垂直な面で切った断面図が図
３であり、チャネル領域の様子を示す。線分Ｄ−Ｄ’を
通る同様の面で切った断面図が図６であり、ソース電極
のコンタクトの様子を示す。

【００２３】図中番号、１はｎ+型基板領域、２はｎ-型
ドレイン領域、３はｎ+型ソース領域である。１３はソ
ース領域３とオーミックコンタクトするソース電極であ
る。３４は後記の工程でｐ型ポリシリコンの表面に形成
されてしまうｎ型領域を示す。半導体表面には側壁をほ
ぼ垂直に、かつ、互いに平行に掘られた複数の溝が存在
する。その内壁にはｐ+型のポリシリコンからなるＭＯ
Ｓ型電極４が、絶縁膜５によって周囲のｎ型領域と絶縁
されて埋め込まれている。ＭＯＳ型電極４はソース電極
１３とオーミックコンタクトしていて、常にソース領域
３と同電位である。このことから、このＭＯＳ型電極４
と絶縁膜５をあわせて「固定電位絶縁電極６」と呼ぶこ
とにする。図５中の領域７は２つの固定電位絶縁電極６
に挟まれたドレイン領域２の一部で、この半導体装置の
チャネル領域である。８はｐ型半導体領域からなるゲー
ト領域で、ソース領域３とは接しないで、ドレイン領域
２と絶縁膜５に接している。９は層間絶縁膜である。ま
た、２３はソース領域３がソース電極１３とオーミック
コンタクトするために層間絶縁膜９に形成されたコンタ
クトホールである。１１は基板領域１とオーミックコン
タクトするドレイン電極、１８はゲート領域８にオーミ
ックコンタクトするゲート電極である。また、図３中の
破線は、紙面の前後に存在する固定電位絶縁電極６の存
在を暗示している。以上の番号は従来技術を説明する前
記の図２６〜図２９中のものと同一である。

【００２４】さらに、３０は固定電位絶縁電極用のコン
タクトホール２４に隣接して半導体装置の表面に設けら
れた遮蔽膜である。２４は固定電位絶縁電極６のＭＯＳ
型電極４とソース電極がオーミックコンタクトするため
のコンタクトホールを示す。３４は後述するように、工
程の都合でｐ型ポリシリコンＬに形成されたｎ型領域で
ある。なお、説明を明確にするため、図１と図４におい
ては、表面電極と層間絶縁膜を省いて描いてある。

【００２５】この半導体装置の動作を簡単に説明する。
図１〜図６に示した半導体装置は、ソース電極１３を接
地（０Ｖに）し、ドレイン電極１１は負荷を介して然る
べき正電位に接続して使用する。ゲート電極１８が接地
状態の時、この半導体装置は遮断状態である。図５を使
って説明する。固定電位絶縁電極６の周囲にはビルトイ
ン電位に伴う空乏領域が形成されているが、チャネル領
域内で対向する２つの固定電位絶縁電極間の距離（以
下、これを「チャネル厚みＨ」と呼ぶことにする）が充
分狭ければ、チャネル領域７内にはこの空乏領域によっ
て伝導電子に対する充分なポテンシャル障壁が形成され
る。たとえば絶縁膜５の厚みを１００ｎｍ以下、チャネ
ル領域７の不純物濃度を１×１０¹⁴ｃｍ~³以下、前記
「チャネル厚みＨ」を２μｍ以下に設定すれば、ｎ+型
ソース領域３の伝導電子がチャネル領域７を通ってドレ
イン領域２側へ移動する事を阻む充分なポテンシャル障
壁を形成することができる。また、ドレイン領域２側か
らの電界の影響によってこのポテンシャル障壁の高さが
低下することのないよう、ソース領域３から固定電位絶
縁電極６の底部までの距離（以下、これを「チャネル長
Ｌ」と呼ぶことにする）を前記チャネル厚みＨの２乃至
３倍以上と設定してある。この条件により、チャネル領
域７の遮断状態はアバランシェ降伏条件まで保持され
る。

【００２６】次にターンオンであるが、ゲート電極１８
に正電位が印加されると、ｐ型ゲート領域８の電位が上
昇し、これと接する絶縁膜５界面に正孔が流れ込んで反
転層が形成される。反転層はｐ+型であるＭＯＳ型電極
４からチャネル領域７への電界を遮蔽するので、空乏領
域が縮小もしくは消滅してチャネルが開く。ゲート領域
８の電位がさらに高くなると、ｐ型のゲート領域８とｎ
型のドレイン領域２もしくはチャネル領域７との間のｐ
ｎ接合が順バイアス状態となり、少数キャリアである正
孔がｎ型領域へ注入される。これらｎ型領域は高い耐圧
もしくはチャネルの遮断性を向上させるために不純物濃
度が低く作られているので、少数キャリアが大量に注入
されると伝導度が向上し、ソース領域３から放出された
電子は高い伝導度で基板領域１へと移動する。

【００２７】次に、この実施の形態の構造的特徴と効果
を説明する。前記〔発明が解決しようとする課題〕の項
で説明したように、この半導体装置はチャネル厚みＨも
固定電位絶縁電極６の幅（図５中、ｔ）も、可能な限り
小さくつくった方が半導体装置の諸特性が向上する。チ
ャネルの遮断性もよくなるし、「チャネル長Ｌ」も短く
て済むのでチャネル抵抗が低下し、さらに絶縁膜上の反
転層の面積が小さくなることから、ドレイン領域２を伝
導度変調せずに反転層を伝わってソース領域３へ流れ込
む正孔の量を抑えることが出来、所謂「電流増幅率」と
呼ばれる「ドレイン電流値／ゲート電流値」の比が大き
くなる。しかし、そうすると従来の構造ではソース領域
３のための不純物イオン注入を製造工程の比較的前半で
ある固定電位絶縁電極６のための溝形成以前に実施しな
ければならず、工程途中の熱処理によってソース領域の
不純物拡散が進み、ソース領域の深さを浅くするのには
限界があった。つまり、この事によってトランジスタの
特性を向上してゆく上で困難があった。

【００２８】本実施の形態では、この課題を解決するた
めに遮蔽膜３０を設けており、かつ製造工程を変更し
た。この変更による効果を製造工程図７〜図１２を用い
て説明する。まず、図７に示すようにｎ型の半導体基体
の表面にｐ型のゲート領域８と、遮蔽膜３０を形成す
る。遮蔽膜３０は後記の層間絶縁膜のエッチングの際に
エッチングされない性質をもつ異種の材質、もしくは酸
化膜を含む複数の層からなるものでもよい。もしくはＬ
ＯＣＯＳ法によって形成した分厚い酸化膜とし、層間絶
縁膜にコンタクトホールを形成する際、酸化膜が残るよ
うにしてもよい。

【００２９】次に図８に示すように溝を形成するが、こ
の時、溝は絶縁膜３０を横断し、かつ、貫通して形成す
る。遮蔽膜３０はどのような形状でもよいが、後記の層
間絶縁膜にコンタクトホールを形成する工程で、下地の
チャネル領域が露出しないよう、このように溝との隙間
のできないように配置する必要がある。

【００３０】次に図９に示すように、この溝の内壁に絶
縁膜５を形成し、さらにｐ型ポリシリコンよりなるＭＯ
Ｓ型電極４を埋め込み、固定電位絶縁電極６を形成す
る。

【００３１】次に図１０に示すように、ソース領域３を
形成するためにｎ型不純物をイオン注入するが、この
時、図中の領域３’のように前記固定電位絶縁電極６を
横断するようにイオン注入し、極めて軽くアニールして
不純物を活性化する。すると、前記図６に示したよう
に、ソース領域３に隣接するｐ型のポリシリコン領域の
表面はｎ型になってしまい（図６中、領域３４）、後に
ここでソース電極１３とコンタクトしてもＭＯＳ型電極
４はオーミックコンタクトできないことになる。

【００３２】そこで図１１に示すように、層間絶縁膜９
を形成した後、ソース電極１３のために２種類のコンタ
クトホールをつくる。すなわち、第一のコンタクトホー
ル２３はソース領域３用とし、第二のコンタクトホール
２４は固定電位絶縁電極６用として遮蔽膜３０に隣接す
る領域に形成する。第一のコンタクトホール２３は隣接
する固定電位絶縁電極６にさしかかって、もしくは図１
１のように隣同士のコンタクトホールを融合させ、帯状
としてもかまわない。そうすると、このコンタクトホー
ルはフォトプロセスの実現可能最小幅に対して余裕を持
った幅で形成することができる。

【００３３】一方、第二のコンタクトホール２４は、離
れた場所で固定電位絶縁電極６がソース電極１３とオー
ミックコンタクトするために形成する。このコンタクト
ホールも前記と同様、固定電位絶縁電極６の幅よりも広
くつくるか、もしくは図１１のように隣同士が融合して
帯状としても構わない。そうすると、このコンタクトホ
ールもフォトプロセスの実現可能最小幅に対して余裕を
持った幅で形成することができる。

【００３４】層間絶縁膜９をエッチングしてこの第二の
コンタクトホールを形成する際、遮蔽膜３０は材質上、
エッチングされないか、エッチングされてもいくらかの
膜厚は残ってソース電極１３とチャネル領域７とがコン
タクトしないようにしておく。もし仮にチャネル領域７
とソース電極１３がコンタクトするとショットキー接合
を形成し、半導体装置の導通時にチャネル領域７に充満
するはずの少数キャリアがこのショットキー接合を介し
てソース電極１３へ流れてしまい、素子特性が劣化して
しまう。

【００３５】また、固定電位絶縁電極６の表面にはｎ型
になった領域３４があり、これがソース電極１３とコン
タクトしているが、ｐ型の領域も一方でソース電極１３
とオーミックコンタクトしているので、このｐｎ接合は
半導体装置の動作や特性には何等影響しない。また、遮
蔽膜３０を広くしておけば、第二のコンタクトホールは
広くとることができ、コンタクト抵抗を下げ、接続信頼
性を向上させることができる。その後、図１２に示すよ
うに、層間絶縁膜９上に金属膜を形成し、パターニング
することでソース電極１３とゲート電極１８を形成す
る。そしてトランジスタの底部にオーミックコンタクト
するドレイン電極１１を形成すれば、半導体装置が完成
する。このような製造工程にすると、第一、第二のコン
タクトホール２３、２４はフォトプロセスの最小実現可
能幅以上で形成することができ、さらにソース領域３も
浅く形成できる。

【００３６】なお、前記請求項１ではソース電極用のコ
ンタクトホールと固定電位絶縁電極用のコンタクトホー
ルを分けて定義したが、図１３に示すようにソース領域
３と遮蔽膜３０とが接していれば、両コンタクトホール
が融合してひとつになっても構わない。このようにする
と、固定電位絶縁電極６とソース電極１３とのコンタク
ト領域を広くとることができ、接続信頼性を向上させる
ことができる。

【００３７】次に、本発明第二の実施の形態を図１４〜
図１８を用いて説明する。なお、これは前記請求項３に
対応する。図１４は半導体装置を示す斜視図である。図
１７はこの半導体装置の表面図で、図１４の上面と同じ
部位である。図１７中の線分Ａ−Ａ’を通って紙面に垂
直な面で切った断面が、図１４の前面に相当する。同じ
く線分Ｂ−Ｂ’を通って同様の面で切った断面が図１５
になり、ソース領域３近傍を示す。また、図中の線分Ｃ
−Ｃ’を通って紙面に垂直な面で切った断面図が図１６
になり、図１６の右半分が図１４の側面に相当する。な
お、図１６中の破線は、紙面の前後に存在する固定電位
絶縁電極６の存在を暗示する。図中番号は前記図１〜図
４の構造と同じものを示す。また、この半導体装置の動
作も同じである。

【００３８】図１７をみると、固定電位絶縁電極６には
ソース領域３を挟み込む、互いに平行かつ等間隔に並ん
だ領域と、これらと交差する領域とがある。前記の「チ
ャネル厚みＨ」ならびに前記固定電位絶縁電極の幅をフ
ォトプロセスの実現可能最小幅ｗで形成しても、原理的
には交差した領域には直径ｒ＝ｗ√２（＞ｗ）の円が描
ける。また、一般に最小幅でフォトレジストを露光する
と、図１８のようにパターンの角部が丸くなるので、最
大でＲ＝２（２√２−１）ｗ＞２ｗまで可能となり、さ
らに余裕を持ってコンタクトホールを形成できる。すな
わち原理的にはこのサイズのコンタクトホールを形成す
ることが可能である。この様子を図１８中の半径ｒの円
として示す。

【００３９】図１８では、前記絶縁膜５の在在を省いて
描いている。図中の角部の破線は、パターンが厳密に形
成された場合を示し、実線はフォト装置とレジストの結
像限界によってパターンの端部が鈍った様子を示してい
る。溝同士が交差する角度は如何様でもよいが、チップ
面積の有効利用を考慮すると直角に近い方がよい。この
ように、ソース領域３用のコンタクトホールと、固定電
位絶縁電極６用のコンタクトホールを別々に設けると、
ソース領域３を工程の後半で形成することができる。

【００４０】図１９〜図２４は、この構造の製造工程を
示した工程図であり、前記図１４に対応する角度から眺
めた斜視図である。以下、これらの図を用いて製造工程
を説明する。まず、図１９に示すようにｎ型半導体基体
の表面にｐ型ゲート領域８のみを形成する。図中の破線
は、これから溝が形成される領域を暗示している。溝に
は互いに平行かつ等間隔で並んだ第一の溝と、これらと
交差する第二の溝がある。

【００４１】次に、図２０に示すように溝を形成する。
次に、図２１に示すように、この溝の内壁に絶縁膜５を
形成し、さらにｐ型ポリシリコンよりなるＭＯＳ型電極
４を埋め込んで、固定電位絶縁電極６を形成する。

【００４２】そしてさらに図２２に示すように、ソース
領域３を形成するために、図中の領域３’のように前記
第一の溝を横断するようにｎ型不純物をイオン注入し、
ごく軽くアニールして不純物を活性化する。すると、ソ
ース領域３に隣接するｐ型のポリシリコン領域の表面は
ｎ型になってしまい、ここでソース電極１３とコンタク
トしても電極自身はオーミックコンタクトできない。

【００４３】そこで図２３のように層間絶縁膜９を形成
した後、２種類のコンタクトホールを形成する。第一の
コンタクトホール２３はソース領域３用とし、第二のコ
ンタクトホール２４は前記第一と第二の溝の交差する部
分に固定電位絶縁電極６用として形成する。第一のコン
タクトホール２３は隣接する固定電位絶縁電極６にさし
かかって、もしくは図２３のように隣同志を融合させて
帯状に形成してもかまわない。そうすると、このコンタ
クトホールはフォトプロセスの実現可能最小幅に対して
余裕を持った幅で形成することができる。第二のコンタ
クトホール２４は前述したように、やはりフォトプロセ
スの実現可能最小幅以上で、それほど小さくなく形成す
ることができる。ここで、ソース電極１３はコンタクト
ホール２３を介して表面がｎ型になった領域３４とコン
タクトするが、ｐ型のポリシリコン領域も別途ソース電
極３とオーミックコンタクトしているので、このｐｎ接
合は、半導体装置の特性には何等影響しない。

【００４４】この後に図２４に示すように各電極を形成
すれば半導体装置が完成する。

【００４５】また、前記請求項３では、ソース領域用の
コンタクトホールと固定電位絶縁電極用のコンタクトホ
ールを分けて定義したが、図２５（前記図１７と同じ表
面図）に示すように、前記ソース領域３が前記第二の溝
に接していれば、両コンタクトホールは融合して一つに
なっても構わない。

【図面の簡単な説明】

【図１】本発明第一の実施の形態の半導体装置の構造を
示す斜視図。

【図２】前記図１の前面と同じ断面図。

【図３】前記図１の側面と同じ断面図。

【図４】前記図１の上部と同じ表面図。

【図５】前記図１の別の断面図。

【図６】前記図１の別の断面図。

【図７】第一の実施の形態に示した半導体装置の製造工
程の一部を示す斜視図。

【図８】第一の実施の形態に示した半導体装置の製造工
程の他の一部を示す斜視図。

【図９】第一の実施の形態に示した半導体装置の製造工
程の他の一部を示す斜視図。

【図１０】第一の実施の形態に示した半導体装置の製造
工程の他の一部を示す斜視図。

【図１１】第一の実施の形態に示した半導体装置の製造
工程の他の一部を示す斜視図。

【図１２】第一の実施の形態に示した半導体装置の製造
工程の他の一部を示す斜視図。

【図１３】本発明第一の実施の形態の半導体装置におけ
る他の構造を示す斜視図。

【図１４】本発明第二の実施の形態の半導体装置の構造
を示す斜視図。

【図１５】前記図１４の前面と同じ断面図。

【図１６】前記図１４の側面と同じ断面図。

【図１７】前記図１４の上部と同じ表面図。

【図１８】前記図１４におけるコンタクトホールのサイ
ズを説明する表面図。

【図１９】第二の実施の形態に示した半導体装置の製造
工程の一部を示す斜視図。

【図２０】第二の実施の形態に示した半導体装置の製造
工程の他の一部を示す斜視図。

【図２１】第二の実施の形態に示した半導体装置の製造
工程の他の一部を示す斜視図。

【図２２】第二の実施の形態に示した半導体装置の製造
工程の他の一部を示す斜視図。

【図２３】第二の実施の形態に示した半導体装置の製造
工程の他の一部を示す斜視図。

【図２４】第二の実施の形態に示した半導体装置の製造
工程の他の一部を示す斜視図。

【図２５】本発明第二の実施の形態の半導体装置におけ
る他の構造を示す斜視図。

【図２６】従来技術で実現する半導体装置の斜視図。

【図２７】前記図２６の前面と同じ断面図。

【図２８】前記図２６の側面と同じ断面図。

【図２９】前記図２６の上部と同じ表面図。

【符号の説明】

１…ｎ+型基板 ２…ｎ-型ドレイン領域 ３…ｎ+型ソース領域 ４…ＭＯＳ型電極（ｐ+型ポリシリコンよりなる） ５…絶縁膜 ６…固定電位絶縁電極 ７…チャネル領域 ８…ｐ型ゲート領域 ９…層間絶縁膜 １１…ドレイン電極 １３…ソース電極 １８…ゲート電極 ２３…主にソース領域３用コンタクトホール ２４…固定電位絶縁電極用コンタクトホール ３０…遮蔽膜 ３４…ｐ型ポリシリコンの表面に形成されてしまうｎ型
領域 Ｈ…チャネル厚み Ｌ…チャネル長 ｔ…固定電位絶縁電極６の幅 ｗ…フォトプロセスの実現可能最小幅

Claims (4)

【特許請求の範囲】
1. 【請求項１】ドレイン領域である一導電型の半導体基体
   の一主面に、同一導電型のソース領域と、絶縁体よりな
   る島状の遮蔽膜を有し、 前記主面に、前記ソース領域と前記遮蔽膜を挟み込ん
   で、かつ、互いに平行に配置された溝を複数有し、 前記溝の内部には、絶縁膜によって前記ドレイン領域と
   は絶縁された固定電位絶縁電極を有し、 前記固定電位絶縁電極は前記絶縁膜を介して隣接する前
   記ドレイン領域に空乏領域を形成するような性質を有す
   る導電性材料からなり、 前記固定電位絶縁電極と前記ソース領域とに接して前記
   主面に層間絶縁膜を有し、 前記層間絶縁膜の前記主面と対抗する面にソース電極を
   有し、 前記層間絶縁膜は前記ソース領域と接する部分に第一の
   コンタクトホールを有し、 前記ソース領域は前記第一のコンタクトホールを介して
   前記ソース電極とオーミックコンタクトしており、 前記層間絶縁膜は、前記固定電位絶縁電極が前記遮蔽膜
   と隣接している部分に第二のコンタクトホールを有し、 前記固定電位絶縁電極は前記第二のコンタクトホールを
   介して前記ソース電極とオーミックコンタクトしてお
   り、 前記ソース領域には接しないで、かつ、前記ドレイン領
   域ならびに前記絶縁膜に接する反対導電型のゲート領域
   を有し、 前記ソース領域に隣接する前記ドレイン領域の一部であ
   って、前記固定電位絶縁電極に挟まれたチャネル領域を
   有し、 前記ゲート領域の電位が、前記ソース領域の電位と同電
   位に保たれている状態では、前記チャネル領域内に前記
   空乏領域が形成するポテンシャル障壁によって、前記ソ
   ース領域と前記ドレイン領域とは電気的に遮断状態であ
   り、 前記ゲート領域の電位が、前記ゲート領域と前記ソース
   領域との間に形成されるｐｎ接合を順バイアス状態にす
   るような電位になると、前記ゲート領域が接する前記絶
   縁膜の界面に反転層が形成されて、前記空乏領域を形成
   している前記固定電位絶縁電極からの電界が遮蔽され、
   前記空乏領域が縮小もしくは消失して前記チャネル領域
   が導通状態となり、さらに前記ドレイン領域に少数キャ
   リアが注入されることで前記ドレイン領域の伝導度が向
   上する、ことを特徴とする半導体装置。
2. 【請求項２】前記半導体基体の前記主面の所定の領域に
   前記遮蔽膜を形成する工程と、 前記遮蔽膜を横断し、かつ、貫通して前記主面に前記溝
   を形成する工程と、 前記溝の内部に前記絶縁膜を形成する工程と、 前記溝の内部を前記導電性材料によって埋め立てる工程
   と、 前記各工程の後に、前記ソース領域を形成すべく前記溝
   を横断する所定の領域に第一導電型の不純物をイオン注
   入する工程と、 前記各工程の後に、前記主面に前記層間絶縁膜を形成す
   る工程と、 前記層間絶縁膜の前述の部分に前記第一と第二のコンタ
   クトホールを形成する工程と、 前記各工程の後に、前記層間絶縁膜上に金属膜を形成
   し、整形してソース電極を形成する工程と、を少なくと
   も含むことを特徴とする請求項１に記載の半導体装置の
   製造方法。
3. 【請求項３】ドレイン領域である一導電型の半導体基体
   の一主面に、同一導電型のソース領域を有し、 前記主面に、前記ソース領域を挟み込んで、かつ、互い
   に平行に配置された第一の溝を複数有し、 前記複数の第一の溝に交差する第二の溝を有し、 前記第一と第二の溝の内部には、絶縁膜によって前記ド
   レイン領域とは絶縁された固定電位絶縁電極を有し、 前記固定電位絶縁電極は前記絶縁膜を介して隣接する前
   記ドレイン領域に空乏領域を形成するような性質を有す
   る導電性材料からなり、 前記固定電位絶縁電極と前記ソース電極が存在する、前
   記主面に接して層間絶縁膜を有し、 前記層間絶縁膜の前記主面と対抗する面にソース電極を
   有し、 前記層間絶縁膜は前記ソース領域と接する部分に第一の
   コンタクトホールを有し、 前記ソース領域は前記第一のコンタクトホールを介して
   前記ソース電極とオーミックコンタクトしており、 前記層間絶縁膜は、前記第一の溝と前記第二の溝の交差
   する地点と接する部分に第二のコンタクトホールを有
   し、 前記固定電位絶縁電極は前記第二のコンタクトホールを
   介して前記ソース電極とオーミックコンタクトしてお
   り、 前記ソース領域には接しないで、かつ、前記ドレイン領
   域ならびに前記絶縁膜に接する反対導電型のゲート領域
   を有し、 前記ソース領域に隣接する前記ドレイン領域の一部であ
   って、前記固定電位絶縁電極に挟まれたチャネル領域を
   有し、 前記ゲート領域の電位が、前記ソース領域の電位と同電
   位に保たれている状態では、前記チャネル領域内に前記
   空乏領域が形成するポテンシャル障壁によって、前記ソ
   ース領域と前記ドレイン領域とは電気的に遮断状態であ
   り、 前記ゲート領域の電位が、前記ゲート領域と前記ソース
   領域との間に形成されるｐｎ接合を順バイアス状態にす
   るような電位になると、前記ゲート領域が接する前記絶
   縁膜の界面に反転層が形成されて、前記空乏領域を形成
   している前記固定電位絶縁電極からの電界が遮蔽され、
   前記空乏領域が縮小もしくは消失して前記チャネル領域
   が導通状態となり、さらに前記ドレイン領域に少数キャ
   リアが注入されることで前記ドレイン領域の伝導度が向
   上する、ことを特徴とする半導体装置。
4. 【請求項４】前記半導体基体の前記主面の所定の領域に
   前記第一と第二の溝を形成する工程と、 前記溝の内部に前記絶縁膜を形成する工程と、 前記溝の内部を前記導電性材料によって埋め立てる工程
   と、 前記各工程の後に、前記ソース領域を形成すべく前記溝
   を横断する所定の領域に第一導電型の不純物をイオン注
   入する工程と、 前記各工程の後に、前記主面に前記層間絶縁膜を形成す
   る工程と、 前記層間絶縁膜の前述の部分に前記第一と第二のコンタ
   クトホールを形成する工程と、 前記各工程の後に、前記層間絶縁膜上に金属膜を形成
   し、整形してソース電極を形成する工程と、を少なくと
   も含むことを特徴とする請求項３に記載の半導体装置の
   製造方法。