JPH1138427A - 液晶素子および液晶表示装置および電子機器 - Google Patents
液晶素子および液晶表示装置および電子機器Info
- Publication number
- JPH1138427A JPH1138427A JP19449697A JP19449697A JPH1138427A JP H1138427 A JPH1138427 A JP H1138427A JP 19449697 A JP19449697 A JP 19449697A JP 19449697 A JP19449697 A JP 19449697A JP H1138427 A JPH1138427 A JP H1138427A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- substrate
- electrodes
- width
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】表示特性に優れ、消費電力が少ない２端子型非
線形素子を用いた液晶素子、表示装置、電子機器を提供
すること。 【解決手段】対向基板上の対向電極と素子基板上のリー
ド電極との交差部分において、対向基板上での対向電極
の幅を、素子基板上の画素電極の幅よりも短くした。こ
のため、交差容量成分を低減させることができ、液晶素
子で消費される電力を低減させることができる。
線形素子を用いた液晶素子、表示装置、電子機器を提供
すること。 【解決手段】対向基板上の対向電極と素子基板上のリー
ド電極との交差部分において、対向基板上での対向電極
の幅を、素子基板上の画素電極の幅よりも短くした。こ
のため、交差容量成分を低減させることができ、液晶素
子で消費される電力を低減させることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、２端子型非線形素
子を備えた液晶素子、及びこれを用いた液晶表示装置、
電子機器に関する。
子を備えた液晶素子、及びこれを用いた液晶表示装置、
電子機器に関する。
【０００２】
【従来の技術】近年、液晶表示装置は、表示品位が向上
し、薄型、軽量、低消費電力などの特徴を有することか
ら、テレビ、パーソナルコンピューター、携帯電話など
の電子機器に広く利用されている。液晶表示装置のなか
でも、高い表示品位が求められる分野においては、スイ
ッチング素子を用いるアクティブマトリクス駆動方式の
液晶表示装置の需要が大きい。アクティブマトリクス駆
動を用いた液晶素子のスイッチング素子としては、アモ
ルファスや多結晶のシリコンを用いた薄膜トランジスタ
が、最も広く用いられている。一方で、金属−絶縁膜−
金属素子（以下ＭＩＭまたはＭＩＭ素子と略す）、ダイ
オード、バリスタなどの２端子型非線形素子をスイッチ
ング素子として用いた液晶素子は、構造が比較的簡単で
あるため、コスト面での優位性をもち、中小型の表示装
置に広く応用されている。
し、薄型、軽量、低消費電力などの特徴を有することか
ら、テレビ、パーソナルコンピューター、携帯電話など
の電子機器に広く利用されている。液晶表示装置のなか
でも、高い表示品位が求められる分野においては、スイ
ッチング素子を用いるアクティブマトリクス駆動方式の
液晶表示装置の需要が大きい。アクティブマトリクス駆
動を用いた液晶素子のスイッチング素子としては、アモ
ルファスや多結晶のシリコンを用いた薄膜トランジスタ
が、最も広く用いられている。一方で、金属−絶縁膜−
金属素子（以下ＭＩＭまたはＭＩＭ素子と略す）、ダイ
オード、バリスタなどの２端子型非線形素子をスイッチ
ング素子として用いた液晶素子は、構造が比較的簡単で
あるため、コスト面での優位性をもち、中小型の表示装
置に広く応用されている。
【０００３】上記２端子型非線形素子を用いた液晶素子
は、特開平５−４０２８０で示されるように、対向配置
された一対の基板により、液晶層を挟んだ構成となる。
以後、２端子型非線形素子を有する基板を素子基板とよ
び、素子基板に対向して配置される基板を対向基板とよ
ぶ。図８は、素子基板の平面図である。素子基板は、リ
ード電極１０１と画素電極１０３とを２端子型非線形素
子１０２によって接続した構成であり、リード電極１０
１は、走査信号線またはデータ信号線として用いられ
る。図９は対向基板の平面図であり、対向基板は素子基
板のリード電極１０１と垂直な方向に、対向電極１０４
が配置された構成となる。図１０は、素子基板と対向基
板を張り合わせ、液晶を封入した液晶素子の上面図を示
す。
は、特開平５−４０２８０で示されるように、対向配置
された一対の基板により、液晶層を挟んだ構成となる。
以後、２端子型非線形素子を有する基板を素子基板とよ
び、素子基板に対向して配置される基板を対向基板とよ
ぶ。図８は、素子基板の平面図である。素子基板は、リ
ード電極１０１と画素電極１０３とを２端子型非線形素
子１０２によって接続した構成であり、リード電極１０
１は、走査信号線またはデータ信号線として用いられ
る。図９は対向基板の平面図であり、対向基板は素子基
板のリード電極１０１と垂直な方向に、対向電極１０４
が配置された構成となる。図１０は、素子基板と対向基
板を張り合わせ、液晶を封入した液晶素子の上面図を示
す。
【０００４】
【発明が解決しようとする課題】従来の液晶表示装置に
おいては、対向電極１０４はストライプ状に形成される
ため、対向電極幅１０６は一定であり、組み立ての誤差
範囲内で画素電極の幅１０７とほぼ同様の長さであっ
た。したがって、リード電極１０１と対向電極１０４と
の電極間交差部分１０８で形成される容量成分が大き
く、消費電力が大きくなるという課題を有していた。ま
た、対向電極１０４の抵抗値による表示ムラ等の発生を
有していた。
おいては、対向電極１０４はストライプ状に形成される
ため、対向電極幅１０６は一定であり、組み立ての誤差
範囲内で画素電極の幅１０７とほぼ同様の長さであっ
た。したがって、リード電極１０１と対向電極１０４と
の電極間交差部分１０８で形成される容量成分が大き
く、消費電力が大きくなるという課題を有していた。ま
た、対向電極１０４の抵抗値による表示ムラ等の発生を
有していた。
【０００５】そこで、本発明は、低消費電力、及び表示
ムラ等を有効に防止することができ、表示特性の向上が
図られた液晶素子及び液晶表示装置を提供することを目
的とする。
ムラ等を有効に防止することができ、表示特性の向上が
図られた液晶素子及び液晶表示装置を提供することを目
的とする。
【０００６】また、本発明は、消費電力低減、高品位化
を可能とする電子機器を提供することを目的とする。
を可能とする電子機器を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に本発明は、２端子型非線形素子を介してリード電極と
画素電極とが接続されてなる第１の基板と、前記画素電
極と対応して対向電極が設けられた第２の基板と、前記
第１の基板と前記第２の基板との間に封入された液晶層
とからなり、前記非線形抵抗素子を介して、前記液晶層
に電圧を印加する構成の液晶素子であって、第１の基板
上のリード電極と第２の基板上の対向電極との交差部分
での対向電極の幅が、画素電極の幅よりも短いことを特
徴とする。
に本発明は、２端子型非線形素子を介してリード電極と
画素電極とが接続されてなる第１の基板と、前記画素電
極と対応して対向電極が設けられた第２の基板と、前記
第１の基板と前記第２の基板との間に封入された液晶層
とからなり、前記非線形抵抗素子を介して、前記液晶層
に電圧を印加する構成の液晶素子であって、第１の基板
上のリード電極と第２の基板上の対向電極との交差部分
での対向電極の幅が、画素電極の幅よりも短いことを特
徴とする。
【０００８】本発明によれば、リード電極と対向電極と
の交差部分での静電容量が減少するため、液晶素子を駆
動する際の、消費電力を減少できる。
の交差部分での静電容量が減少するため、液晶素子を駆
動する際の、消費電力を減少できる。
【０００９】また本発明は、２端子型非線形素子を介し
てリード電極と画素電極とが接続されてなる第１の基板
と、前記画素電極と対応して対向電極が設けられた第２
の基板と、前記第１の基板と前記第２の基板との間に封
入された液晶層とからなり、前記非線形抵抗素子を介し
て、前記液晶層に電圧を印加する構成の液晶素子であっ
て、第２の基板上の対向電極と第１の基板上のリード電
極との交差部分での対向電極の幅が、画素電極の幅より
も短く、該交差部分に対応する対向電極部分に低抵抗配
線材料を用いたことを特徴とする。
てリード電極と画素電極とが接続されてなる第１の基板
と、前記画素電極と対応して対向電極が設けられた第２
の基板と、前記第１の基板と前記第２の基板との間に封
入された液晶層とからなり、前記非線形抵抗素子を介し
て、前記液晶層に電圧を印加する構成の液晶素子であっ
て、第２の基板上の対向電極と第１の基板上のリード電
極との交差部分での対向電極の幅が、画素電極の幅より
も短く、該交差部分に対応する対向電極部分に低抵抗配
線材料を用いたことを特徴とする。
【００１０】本発明によれば、交差部分での対向電極部
分に低抵抗配線材料を用いるために、対向電極の抵抗値
を低減させ、表示ムラ等を有効に防止することができ
る。
分に低抵抗配線材料を用いるために、対向電極の抵抗値
を低減させ、表示ムラ等を有効に防止することができ
る。
【００１１】また、本発明に係る液晶表示装置は、前記
のいずれかの液晶素子を含むことを特徴とする。これら
の液晶素子を使用する表示装置は、低消費電力、表示特
性の向上が図ることができる。
のいずれかの液晶素子を含むことを特徴とする。これら
の液晶素子を使用する表示装置は、低消費電力、表示特
性の向上が図ることができる。
【００１２】さらに、本発明に係る電子機器は、前記液
晶表示装置を含むことを特徴とする。これらの液晶表示
装置を使用する電子機器は、消費電力低減、高品位化が
可能となる。
晶表示装置を含むことを特徴とする。これらの液晶表示
装置を使用する電子機器は、消費電力低減、高品位化が
可能となる。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて説明する。
て図面を用いて説明する。
【００１４】（実施例１）まず、図１０に示した従来の
液晶素子において、これまで用いられてきた一画素の等
価回路を図１１に示す。２端子型非線形素子および液晶
素子は、各々抵抗ＲＭ及び容量ＣＭの並列回路、抵抗Ｒ
Ｌ及び容量ＣＬの並列回路により表され、これらが画素
数分だけ配列されたモデルで取り扱われていた。これら
従来の構成による２端子型非線形素子を用いた液晶素子
の走査電極、信号電極に、図１２に示す４レベルからな
る走査駆動波形１１０と、Ｖ５とＶ６の間でデータ信号
に応じて変化するデータ駆動波形１１１を与え、画像表
示を行った際の表示装置の消費電力を実測すると、計算
から求められる値以上の電力が消費されていた。したが
って図１１に示すモデルでは、説明がつかず、さらに別
の容量成分が存在するであろうことがわかった。さら
に、高精細化した表示装置ほど、計算から求めた消費電
力と実測値の差が大きくなることもわかった。そこで、
図１０に示す液晶素子を詳細に観察した結果、リード電
極と対向電極の交差部分（以後、電極間交差部分とよ
ぶ）で容量成分（以後、交差部容量成分とよぶ）が存在
し、液晶素子が高精細化するほど、画素容量に比較して
大きくなることが確認された。したがって、液晶素子が
高精細化すると、図７に示すように交差部容量成分ＣＳ
を含むモデルで、等価回路として１画素が表される。対
角５インチのＶＧＡパネルでは、交差部容量成分ＣＳの
値は、全体の容量成分の約３０％程度となり、液晶素子
の消費電力を増加させている。
液晶素子において、これまで用いられてきた一画素の等
価回路を図１１に示す。２端子型非線形素子および液晶
素子は、各々抵抗ＲＭ及び容量ＣＭの並列回路、抵抗Ｒ
Ｌ及び容量ＣＬの並列回路により表され、これらが画素
数分だけ配列されたモデルで取り扱われていた。これら
従来の構成による２端子型非線形素子を用いた液晶素子
の走査電極、信号電極に、図１２に示す４レベルからな
る走査駆動波形１１０と、Ｖ５とＶ６の間でデータ信号
に応じて変化するデータ駆動波形１１１を与え、画像表
示を行った際の表示装置の消費電力を実測すると、計算
から求められる値以上の電力が消費されていた。したが
って図１１に示すモデルでは、説明がつかず、さらに別
の容量成分が存在するであろうことがわかった。さら
に、高精細化した表示装置ほど、計算から求めた消費電
力と実測値の差が大きくなることもわかった。そこで、
図１０に示す液晶素子を詳細に観察した結果、リード電
極と対向電極の交差部分（以後、電極間交差部分とよ
ぶ）で容量成分（以後、交差部容量成分とよぶ）が存在
し、液晶素子が高精細化するほど、画素容量に比較して
大きくなることが確認された。したがって、液晶素子が
高精細化すると、図７に示すように交差部容量成分ＣＳ
を含むモデルで、等価回路として１画素が表される。対
角５インチのＶＧＡパネルでは、交差部容量成分ＣＳの
値は、全体の容量成分の約３０％程度となり、液晶素子
の消費電力を増加させている。
【００１５】図１は、請求項１記載の発明により得られ
る２端子型非線形素子を用いた液晶素子の上面図であ
る。リード電極１０１と対向電極１０４が交差する部分
を減少させるため、電極間交差部分において対向電極の
幅を短くしており、結果として交差容量成分を低減され
ている。図２は、図１における対向電極部分のみを示し
ている。本実施例において、対向基板は、酸化インジウ
ム−錫（通常ＩＴＯとよばれる）や金属薄膜を形成し、
フォトリソグラフィ法により、対向電極としてパターン
化する。この際、フォトマスクの形状により、電極間交
差部分での対向電極幅を短くする。電極間交差部分での
対向電極幅を短くする際、対向電極のパターンとして図
２に示すように片側を削除した形状や、図３に示すよう
に両側を削除した形状、また図４に示すような数箇所を
ブロック状に削除した形状を用いることができる。
る２端子型非線形素子を用いた液晶素子の上面図であ
る。リード電極１０１と対向電極１０４が交差する部分
を減少させるため、電極間交差部分において対向電極の
幅を短くしており、結果として交差容量成分を低減され
ている。図２は、図１における対向電極部分のみを示し
ている。本実施例において、対向基板は、酸化インジウ
ム−錫（通常ＩＴＯとよばれる）や金属薄膜を形成し、
フォトリソグラフィ法により、対向電極としてパターン
化する。この際、フォトマスクの形状により、電極間交
差部分での対向電極幅を短くする。電極間交差部分での
対向電極幅を短くする際、対向電極のパターンとして図
２に示すように片側を削除した形状や、図３に示すよう
に両側を削除した形状、また図４に示すような数箇所を
ブロック状に削除した形状を用いることができる。
【００１６】２端子型非線形素子をＭＩＭとした場合の
素子基板は、まず、ガラス基板を酸化タンタルなどの保
護層でコーティングする。 次に膜厚０．２μｍ程度の
Ｔａ膜を形成し、リード電極パターンをもった所定のマ
スクを用いて、フォトリソグラフィ法により、リード電
極１０１を形成する。次にＴａからなるリード電極の表
面を陽極酸化し、０．０５μｍ程度の絶縁膜とする。続
いて、スパッタリング法により、基板全面にＣｒ膜を
０．１μｍ低度の厚みで堆積し、レジストを用いたパタ
ーンニングをおこない、ＭＩＭ素子を製作する。そし
て、レジストを剥離した後、画素電極となるＩＴＯまた
は、金属膜を全面に堆積し、フォトリソグラフィ法によ
り、画素電極１０３を得る。
素子基板は、まず、ガラス基板を酸化タンタルなどの保
護層でコーティングする。 次に膜厚０．２μｍ程度の
Ｔａ膜を形成し、リード電極パターンをもった所定のマ
スクを用いて、フォトリソグラフィ法により、リード電
極１０１を形成する。次にＴａからなるリード電極の表
面を陽極酸化し、０．０５μｍ程度の絶縁膜とする。続
いて、スパッタリング法により、基板全面にＣｒ膜を
０．１μｍ低度の厚みで堆積し、レジストを用いたパタ
ーンニングをおこない、ＭＩＭ素子を製作する。そし
て、レジストを剥離した後、画素電極となるＩＴＯまた
は、金属膜を全面に堆積し、フォトリソグラフィ法によ
り、画素電極１０３を得る。
【００１７】製作した素子基板、対向基板は、それぞれ
素子側、対向電極側に配向処理をおこない、配向処理を
施した面を向きあわせ、ガラスファイバー等のスぺーサ
ーを介して貼りあわせ、エポキシ系接着剤を用いてシー
ル処理を施す。この際のセルの厚さは、通常５μｍ程度
が用いられる。
素子側、対向電極側に配向処理をおこない、配向処理を
施した面を向きあわせ、ガラスファイバー等のスぺーサ
ーを介して貼りあわせ、エポキシ系接着剤を用いてシー
ル処理を施す。この際のセルの厚さは、通常５μｍ程度
が用いられる。
【００１８】この貼りあわせが終了した基板対に液晶材
料を注入し、液晶層とし、注入部分を封止して、本実施
例における２端子型非線形素子を用いた液晶素子が完成
する。
料を注入し、液晶層とし、注入部分を封止して、本実施
例における２端子型非線形素子を用いた液晶素子が完成
する。
【００１９】（実施例２）図５は、請求項2記載の発明
に係る２端子型非線形素子を用いた液晶素子の対向基板
の一部分を示す平面図である。電極間交差部分で、対向
電極の幅を短くすることによって、交差容量成分を低減
させている。対向基板は、ＩＴＯや金属薄膜を形成し、
フォトリソグラフィ法により、対向電極としてパターン
化する。この際、フォトマスクの形状により、電極間交
差部分での対向電極幅を短くする。ここで、本実施例に
おいては、さらに電極間交差部分１０８での抵抗値増加
を抑制し、さらに対向電極全体の抵抗値を下げるため
に、低抵抗配線材料を電極間交差部分１０８に積層して
いる。
に係る２端子型非線形素子を用いた液晶素子の対向基板
の一部分を示す平面図である。電極間交差部分で、対向
電極の幅を短くすることによって、交差容量成分を低減
させている。対向基板は、ＩＴＯや金属薄膜を形成し、
フォトリソグラフィ法により、対向電極としてパターン
化する。この際、フォトマスクの形状により、電極間交
差部分での対向電極幅を短くする。ここで、本実施例に
おいては、さらに電極間交差部分１０８での抵抗値増加
を抑制し、さらに対向電極全体の抵抗値を下げるため
に、低抵抗配線材料を電極間交差部分１０８に積層して
いる。
【００２０】２端子型非線形素子をＭＩＭとした場合の
素子基板は、まず、ガラス基板を酸化タンタルなどの保
護層でコーティングする。次に膜厚０．２μｍ程度のＴ
ａ膜を形成し、リード電極パターンをもった所定のマス
クを用いて、フォトリソグラフィ法により、リード電極
を形成する。次にＴａからなるリード電極の表面を陽極
酸化し、０．０５μｍ程度の絶縁膜とする。続いて、ス
パッタリング法により、基板全面にＣｒ膜を０．１μｍ
低度の厚みで堆積し、レジストを用いたパターンニング
をおこない、ＭＩＭ素子を製作する。そして、レジスト
を剥離した後、画素電極となるＩＴＯまたは、金属膜を
全面に堆積し、フォトリソグラフィ法により、画素電極
を得る。
素子基板は、まず、ガラス基板を酸化タンタルなどの保
護層でコーティングする。次に膜厚０．２μｍ程度のＴ
ａ膜を形成し、リード電極パターンをもった所定のマス
クを用いて、フォトリソグラフィ法により、リード電極
を形成する。次にＴａからなるリード電極の表面を陽極
酸化し、０．０５μｍ程度の絶縁膜とする。続いて、ス
パッタリング法により、基板全面にＣｒ膜を０．１μｍ
低度の厚みで堆積し、レジストを用いたパターンニング
をおこない、ＭＩＭ素子を製作する。そして、レジスト
を剥離した後、画素電極となるＩＴＯまたは、金属膜を
全面に堆積し、フォトリソグラフィ法により、画素電極
を得る。
【００２１】製作した素子基板、対向基板は、それぞれ
素子側、対向電極側に配向処理をおこない、配向処理を
施した面を向きあわせ、ガラスファイバー等のスぺーサ
ーを介して貼りあわせ、エポキシ系接着剤を用いてシー
ル処理を施す。この際のセルの厚さは、通常５μｍ程度
が用いられる。
素子側、対向電極側に配向処理をおこない、配向処理を
施した面を向きあわせ、ガラスファイバー等のスぺーサ
ーを介して貼りあわせ、エポキシ系接着剤を用いてシー
ル処理を施す。この際のセルの厚さは、通常５μｍ程度
が用いられる。
【００２２】この貼りあわせが終了した基板対に液晶材
料を注入し、液晶層とし、注入部分を封止して、本実施
例における２端子型非線形素子を用いた液晶素子が完成
する。
料を注入し、液晶層とし、注入部分を封止して、本実施
例における２端子型非線形素子を用いた液晶素子が完成
する。
【００２３】（実施例３）図６は、請求項３記載の発明
に係る液晶表示装置の実施例であり、その構成例を示す
図である。図６の液晶表示装置は、表示情報出力源２０
１、表示情報処理回路２０２、駆動回路２０３、液晶パ
ネル２０４、クロック発生回路２０５及び電源回路２０
６を含む。表示情報出力源２０１は、メモリー回路や同
調回路を含み、クロック発生回路２０５からのクロック
信号に基づき、表示情報を出力する。表示情報処理回路
２０２は、例えば増幅回路、ガンマ補正回路、階調発生
回路、クランプ回路等をふくむことができる。駆動回路
２０３は、走査信号駆動回路及びデータ信号駆動回路を
含み、液晶パネル２０４の駆動を行う。各回路に供給さ
れる電源は、電源回路２０６により与えられる。
に係る液晶表示装置の実施例であり、その構成例を示す
図である。図６の液晶表示装置は、表示情報出力源２０
１、表示情報処理回路２０２、駆動回路２０３、液晶パ
ネル２０４、クロック発生回路２０５及び電源回路２０
６を含む。表示情報出力源２０１は、メモリー回路や同
調回路を含み、クロック発生回路２０５からのクロック
信号に基づき、表示情報を出力する。表示情報処理回路
２０２は、例えば増幅回路、ガンマ補正回路、階調発生
回路、クランプ回路等をふくむことができる。駆動回路
２０３は、走査信号駆動回路及びデータ信号駆動回路を
含み、液晶パネル２０４の駆動を行う。各回路に供給さ
れる電源は、電源回路２０６により与えられる。
【００２４】このような構成を含む請求項４記載の電子
機器として、携帯型端末、パーソナルコンピュータ、テ
レビ、液晶プロジェクター、タッチパネルを備えた装置
などを挙げることができる。
機器として、携帯型端末、パーソナルコンピュータ、テ
レビ、液晶プロジェクター、タッチパネルを備えた装置
などを挙げることができる。
【００２５】以上、本発明をいくつかの実施例に基づ
き、図面を用いて説明したが、本発明はこれらの実施例
に限定されるものでなく、この他にも種々の形態での実
施が可能である。特に電極間交差部分での対向電極の形
状は、設計上適宜変更しうるものである。また本発明
は、特に液晶素子に適用することが望ましいが、それ以
外の表示パネル、例えばエレクトロ・ルミネッセンス、
プラズマディスプレイ等に適用することも可能である。
き、図面を用いて説明したが、本発明はこれらの実施例
に限定されるものでなく、この他にも種々の形態での実
施が可能である。特に電極間交差部分での対向電極の形
状は、設計上適宜変更しうるものである。また本発明
は、特に液晶素子に適用することが望ましいが、それ以
外の表示パネル、例えばエレクトロ・ルミネッセンス、
プラズマディスプレイ等に適用することも可能である。
【００２６】また本発明に係る液晶表示装置および電子
機器は、上記実施例３で説明したものに限らず、少なく
とも本発明に係る液晶素子を含む種々の電子機器を含
む。
機器は、上記実施例３で説明したものに限らず、少なく
とも本発明に係る液晶素子を含む種々の電子機器を含
む。
【００２７】
【発明の効果】本発明を適応した液晶素子によれば、リ
ード電極と対向電極との交差部分での静電容量を低減さ
せ、液晶素子を駆動する際の、消費電力を減少できる。
ード電極と対向電極との交差部分での静電容量を低減さ
せ、液晶素子を駆動する際の、消費電力を減少できる。
【００２８】本発明によれば、交差部分での対向電極部
分に低抵抗配線材料を用いるために、対向電極の抵抗値
を低減させ、表示ムラ等を有効に防止することができ
る。
分に低抵抗配線材料を用いるために、対向電極の抵抗値
を低減させ、表示ムラ等を有効に防止することができ
る。
【００２９】本発明に係る液晶素子を用いた液晶表示装
置は、低消費電力、表示特性の向上が図ることが可能で
あり、さらに本発明に係る液晶表示装置を用いた電子機
器は、消費電力低減、高品位化ができる。
置は、低消費電力、表示特性の向上が図ることが可能で
あり、さらに本発明に係る液晶表示装置を用いた電子機
器は、消費電力低減、高品位化ができる。
【図１】 本発明の実施例１に係る液晶素子の一部分を
示す上面図である。
示す上面図である。
【図２】 本発明の実施例１に係る液晶素子の対向基板
の一部分を示す平面図である。
の一部分を示す平面図である。
【図３】 本発明の実施例１に係る別の液晶素子の対向
基板の一部分を示す平面図である。
基板の一部分を示す平面図である。
【図４】 本発明の実施例１に係る更に別の液晶素子の
対向基板の一部分を示す平面図である。
対向基板の一部分を示す平面図である。
【図５】 本発明の実施例２に係る液晶素子の対向基板
の一部分を示す平面図である。
の一部分を示す平面図である。
【図６】 本発明の実施例３における液晶表示装置の構
成例を示す図である。
成例を示す図である。
【図７】 本発明における２端子型非線形素子を用いた
液晶素子の１画素の等価回路を示した図である。
液晶素子の１画素の等価回路を示した図である。
【図８】 従来の液晶素子の素子基板の一部分を示す平
面図である。
面図である。
【図９】 従来の液晶素子の対向基板の一部分を示す平
面図である。
面図である。
【図１０】 従来の液晶素子の一部分を示す上面図であ
る。
る。
【図１１】 従来の２端子型非線形素子を用いた液晶素
子の１画素の等価回路を示した図である。
子の１画素の等価回路を示した図である。
【図１２】 液晶素子の駆動波形の一例を示す図であ
る。
る。
１０１・・・リード電極 １０２・・・２端子型非線形素子 １０３・・・画素電極 １０４・・・対向電極 １０６・・・対向電極幅 １０７・・・画素電極幅 １０８・・・電極間交差部 １１０・・・走査駆動波形 １１１・・・データ駆動波形 ２０１・・・表示情報出力源 ２０２・・・表示情報処理回路 ２０３・・・駆動回路 ２０４・・・液晶パネル ２０５・・・クロック発生回路 ２０６・・・電源回路
Claims (4)
- 【請求項１】 ２端子型非線形素子を介してリード電極
と画素電極とが接続されてなる第１の基板と、前記画素
電極と対応して対向電極が設けられた第２の基板と、前
記第１の基板と前記第２の基板との間に封入された液晶
層とからなり、前記非線形抵抗素子を介して、前記液晶
層に電圧を印加する液晶素子において、 前記第１の基板上の前記リード電極と前記第２の基板上
の前記対向電極との交差部分において前記対向電極の幅
が、前記画素電極の幅よりも短いことを特徴とする液晶
素子。 - 【請求項２】 前記交差部分での対向電極部分に低抵抗
配線材料を用いたことを特徴とする請求項１に記載の液
晶素子。 - 【請求項３】 請求項１または２記載の液晶素子を含む
ことを特徴とする液晶表示装置。 - 【請求項４】 請求項３記載の液晶表示装置を含むこと
を特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19449697A JPH1138427A (ja) | 1997-07-18 | 1997-07-18 | 液晶素子および液晶表示装置および電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19449697A JPH1138427A (ja) | 1997-07-18 | 1997-07-18 | 液晶素子および液晶表示装置および電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1138427A true JPH1138427A (ja) | 1999-02-12 |
Family
ID=16325495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19449697A Withdrawn JPH1138427A (ja) | 1997-07-18 | 1997-07-18 | 液晶素子および液晶表示装置および電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1138427A (ja) |
-
1997
- 1997-07-18 JP JP19449697A patent/JPH1138427A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100361626B1 (ko) | 액티브 매트릭스형 액정표시장치 | |
| US7626646B2 (en) | Substrate for display device and display device equipped therewith | |
| US6037923A (en) | Active matrix display device | |
| JPH0677186B2 (ja) | 薄膜デコ−ダ積層型液晶表示装置 | |
| JPS62279392A (ja) | 電気光学ディスプレイおよび該ディスプレイの製造方法 | |
| JP2745880B2 (ja) | カラー液晶表示パネル | |
| JP3251401B2 (ja) | 半導体装置 | |
| JPH1138427A (ja) | 液晶素子および液晶表示装置および電子機器 | |
| EP0461648B1 (en) | Metal-insulator-metal type matrix liquid cristal display free from image sticking | |
| JPH0990428A (ja) | Ｔｆｔ液晶表示素子 | |
| JPH05203997A (ja) | 液晶表示装置 | |
| JPH01277217A (ja) | アクティブマトリックス型液晶表示素子アレイ | |
| JP2868758B1 (ja) | 液晶表示装置 | |
| JP2945893B1 (ja) | 液晶表示装置 | |
| JPH0915646A (ja) | アクティブマトリクス液晶表示素子 | |
| JPH06337437A (ja) | 液晶表示装置 | |
| JP2995335B2 (ja) | 二端子素子 | |
| JP2684835B2 (ja) | 液晶表示素子およびその製造方法 | |
| JP2002049332A (ja) | 電気光学装置および電子機器 | |
| JPH02306221A (ja) | アクティブマトリックス型電気光学装置 | |
| JPS58178320A (ja) | 電気光学装置 | |
| JPH0527268A (ja) | 液晶表示装置 | |
| JP2002196311A (ja) | 液晶表示装置 | |
| JPH05188404A (ja) | 液晶表示パネル | |
| JPS63253331A (ja) | 電気光学装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20050705 |