JPS58178320A - 電気光学装置 - Google Patents
電気光学装置Info
- Publication number
- JPS58178320A JPS58178320A JP57061432A JP6143282A JPS58178320A JP S58178320 A JPS58178320 A JP S58178320A JP 57061432 A JP57061432 A JP 57061432A JP 6143282 A JP6143282 A JP 6143282A JP S58178320 A JPS58178320 A JP S58178320A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- electrode
- film
- liquid crystal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1365—Active matrix addressed cells in which the switching element is a two-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電気光学装置に関する。更に詳しくは金属−醗
化膜一金属構造を持つ非Ｓ形素子（以下Ｍ工Ｍ素子と呼
ぶ）を用いて各画素電極に電荷を蓄積・保持させること
により表示を行なう液晶を用いた電気光学装置に関する
。
化膜一金属構造を持つ非Ｓ形素子（以下Ｍ工Ｍ素子と呼
ぶ）を用いて各画素電極に電荷を蓄積・保持させること
により表示を行なう液晶を用いた電気光学装置に関する
。
近年、液晶表示装置の実用化が進み腕時計、電卓を始め
として多くの分野に応用がなされている。しかし、他の
分野、例えば情報端末や個人用小屋電子機器等の表示部
への応用を考えた時、表示ユニットの容積が小さい、低
電圧駆動可能、消費電力が少ないなどという利点にもか
かわらず、駆動電圧−フンＦラスＦ特性があまり良くな
（、多桁のマトリクス駆動が出来ないため表示可能な情
報量が少ないという欠点が問題となっていた。
として多くの分野に応用がなされている。しかし、他の
分野、例えば情報端末や個人用小屋電子機器等の表示部
への応用を考えた時、表示ユニットの容積が小さい、低
電圧駆動可能、消費電力が少ないなどという利点にもか
かわらず、駆動電圧−フンＦラスＦ特性があまり良くな
（、多桁のマトリクス駆動が出来ないため表示可能な情
報量が少ないという欠点が問題となっていた。
この液晶表示装置の持つ欠点を解消するための一方法と
してＭ工Ｍ素子を用いたマトリクス駆動が考えられた。
してＭ工Ｍ素子を用いたマトリクス駆動が考えられた。
この方法は、第１図に一画素分の等価回路を示すように
非ＩＩＩＪ形抵抗ＲＭＺＭと容量Ｑ ＭＸＭが並列につ
ながったｙ口Ｉ子１及び抵抗ＲＬＯと容量ＣＬ・が並列
につながった液晶を誘電体としたコンデンサ２とが直列
に結合されていると考えることが出来、マトリクス駆動
の選択期間にｙ工Ｍ素子１の低抵抗状態を利用して液晶
を誘電体としたコンデンサ２に電荷を蓄積し、非選択期
間はＭ工ｙ素子１の高抵抗状態を利用して前述の電荷を
保持することにより液晶に電界を印加して液晶の配向状
態を制御して表示を行なうものである。
非ＩＩＩＪ形抵抗ＲＭＺＭと容量Ｑ ＭＸＭが並列につ
ながったｙ口Ｉ子１及び抵抗ＲＬＯと容量ＣＬ・が並列
につながった液晶を誘電体としたコンデンサ２とが直列
に結合されていると考えることが出来、マトリクス駆動
の選択期間にｙ工Ｍ素子１の低抵抗状態を利用して液晶
を誘電体としたコンデンサ２に電荷を蓄積し、非選択期
間はＭ工ｙ素子１の高抵抗状態を利用して前述の電荷を
保持することにより液晶に電界を印加して液晶の配向状
態を制御して表示を行なうものである。
この方式の場合、Ｍ工Ｍ素子１の非、ｉｌｌ性と液晶を
誘電体としたコンデンサ２の容量Ｑ ＬＯ値及び抵抗Ｒ
ＬＯ値の３者の相関で液晶に印加される実効値が決定さ
れる。これら３者のうち液晶を誘電体としたコンデンサ
２の容量ＯＬ’０ と抵抗ＲＬＯは画素電極の寸法と
セルギャップ及び使用する液晶を定めれば必然的にその
値が定まってしまう。
誘電体としたコンデンサ２の容量Ｑ ＬＯ値及び抵抗Ｒ
ＬＯ値の３者の相関で液晶に印加される実効値が決定さ
れる。これら３者のうち液晶を誘電体としたコンデンサ
２の容量ＯＬ’０ と抵抗ＲＬＯは画素電極の寸法と
セルギャップ及び使用する液晶を定めれば必然的にその
値が定まってしまう。
そのためＭ工Ｍ素子１には液晶部分に応じた特性が要求
され、例えばα４ｗ角の画素電極を持った７μ悟ギヤツ
プのセルに誘電異方性Δｇ＝２７ （１＋＋ 〜５５
、 ｇ工＝８ ） 、 Ｖｔｈ＝ １．１ ’Ｖｒｍ
＠。
され、例えばα４ｗ角の画素電極を持った７μ悟ギヤツ
プのセルに誘電異方性Δｇ＝２７ （１＋＋ 〜５５
、 ｇ工＝８ ） 、 Ｖｔｈ＝ １．１ ’Ｖｒｍ
＠。
Ｖ ｓａｔ ＝ １．５ Ｖ ｒｍｓのネマチック液晶
を封入してツイストネマチックセルとして１１５００デ
晶−ティで駆動したい場合には、例えばτａ Ｔ ａ
ｌ ０ｇ−Ｈｉ Ｏｒ ／ Ａ ｕ構造の輩工麗素子に
要求される寸法は約５μ愼角となる。
を封入してツイストネマチックセルとして１１５００デ
晶−ティで駆動したい場合には、例えばτａ Ｔ ａ
ｌ ０ｇ−Ｈｉ Ｏｒ ／ Ａ ｕ構造の輩工麗素子に
要求される寸法は約５μ愼角となる。
しかし、現状では、実用的に７オトリソグラフエ程で用
いられるマスクアライナの性能は、直径が高々６インチ
の範囲内でしか、このように高精度のアライニングが出
来ず、１０ｃｍ角程度０基板が最大限で、輩工Ｍ素子を
組込んだ大型の液晶表示装置の製造は困難であった。
いられるマスクアライナの性能は、直径が高々６インチ
の範囲内でしか、このように高精度のアライニングが出
来ず、１０ｃｍ角程度０基板が最大限で、輩工Ｍ素子を
組込んだ大型の液晶表示装置の製造は困難であった。
本発明はこのような欠点を避けてＭ工Ｍ素子を組込んだ
大型の液晶表示装置を得るために、Ｍ工Ｖ素子を形成す
る工程途中において、 （１）ｌジ型フォトレジスト表面層の変質処理（２）基
板裏側からの露光（セル７アライン）（１１）Ｍ工Ｍ素
子の一方の金属電極となる金属薄膜の不要部のリフトオ
フによる除去 の各工程を経ることによって、マスクアライナを用いて
のバターニング精度を緩くして該Ｍ工Ｍ素子の大型基板
上への形成を容易にするものである以下、実施例に従っ
て説明する。
大型の液晶表示装置を得るために、Ｍ工Ｖ素子を形成す
る工程途中において、 （１）ｌジ型フォトレジスト表面層の変質処理（２）基
板裏側からの露光（セル７アライン）（１１）Ｍ工Ｍ素
子の一方の金属電極となる金属薄膜の不要部のリフトオ
フによる除去 の各工程を経ることによって、マスクアライナを用いて
のバターニング精度を緩くして該Ｍ工Ｍ素子の大型基板
上への形成を容易にするものである以下、実施例に従っ
て説明する。
実施例
第２図に示す如く、パイレックスガラス等の透明基板３
上にＴ＆薄膜をスパッタリングし、リード電極４を形成
する。このリード電極４はＭ工Ｍ素子の一方の金属電極
としても使用される。次に、このＴ＆薄膜４表面を［１
０１ｗｔ％クエン酸水溶液中で陽極酸化を行ないＴ＆酸
化膜５を形成する。
上にＴ＆薄膜をスパッタリングし、リード電極４を形成
する。このリード電極４はＭ工Ｍ素子の一方の金属電極
としても使用される。次に、このＴ＆薄膜４表面を［１
０１ｗｔ％クエン酸水溶液中で陽極酸化を行ないＴ＆酸
化膜５を形成する。
さらに工Ｔｏ（Ｉｎｌｏｇ＋ｓｎｏ＊ ）等の透明電
極で画素電極６を形成する（第２図Ａ）。
極で画素電極６を形成する（第２図Ａ）。
次に表面にＡＺ−１３５０，ｒ（ＳＨＩＰＬＩＣＹ社製
品）あるいは０ＦＰＲ８００（東京応化製品）等のポジ
型レジストアを塗布しプレベークを行なう。このポジ型
レジスト７表面をモノクロルベンゼン等の薬品にさらし
、表面層に減感した変質層７′を形成した後、ボストベ
ーク及び基板裏側からの露光を行なう（第２図Ｂ）。
品）あるいは０ＦＰＲ８００（東京応化製品）等のポジ
型レジストアを塗布しプレベークを行なう。このポジ型
レジスト７表面をモノクロルベンゼン等の薬品にさらし
、表面層に減感した変質層７′を形成した後、ボストベ
ーク及び基板裏側からの露光を行なう（第２図Ｂ）。
この時、ポジ型７オトレジスト７及びその変質層７′は
、リード電極４自体をマスクとするセルファライン効果
で、リード電極４上部以外の部分が感光し、現像を行な
うことで第２図Ｏに示すような形状となる。
、リード電極４自体をマスクとするセルファライン効果
で、リード電極４上部以外の部分が感光し、現像を行な
うことで第２図Ｏに示すような形状となる。
この時ポジ型レジストア及びその変質層７′部分の断面
形状は、第３図に示すようにレジスト７厚１．７〜１．
８μｍ、レジスト変質層７′の厚さ約ｒ１．２μｍ、オ
ーバーハング長約［１３μ飢であった。ただし、レジス
ト処理条件は以下の通りである。即ち、Ａ Ｚ −１３
５０Ｊ Ｉ １．７〜１．８μ箒に塗布し、１２０℃２
０分のプレベーク後２５℃のモノクロルベンゼンに４０
分間浸漬する。次に、基板裏側から３０Ｗ／ｍ’の光源
を用いて４０秒間露光した後、現像、ボストベークを行
なった。
形状は、第３図に示すようにレジスト７厚１．７〜１．
８μｍ、レジスト変質層７′の厚さ約ｒ１．２μｍ、オ
ーバーハング長約［１３μ飢であった。ただし、レジス
ト処理条件は以下の通りである。即ち、Ａ Ｚ −１３
５０Ｊ Ｉ １．７〜１．８μ箒に塗布し、１２０℃２
０分のプレベーク後２５℃のモノクロルベンゼンに４０
分間浸漬する。次に、基板裏側から３０Ｗ／ｍ’の光源
を用いて４０秒間露光した後、現像、ボストベークを行
なった。
次に、ＭＩＭ素子の他の金属電極及び該ＭＩＭ素子と画
素電極を接続するリード部となる金属薄膜（例えば、Ｎ
ｉ Ｏｒ ／ Ａ ｕあるいはＯｒ ／ Ａ ｕ等）
８を形成した後、ポジ凰フォトレジスト７及びその変質
層７′部分をり７トオ７すると第２図りに示すようにな
る。
素電極を接続するリード部となる金属薄膜（例えば、Ｎ
ｉ Ｏｒ ／ Ａ ｕあるいはＯｒ ／ Ａ ｕ等）
８を形成した後、ポジ凰フォトレジスト７及びその変質
層７′部分をり７トオ７すると第２図りに示すようにな
る。
さらに、金属薄膜８の不要部をエツチングし第４図に示
すような平面形状とする。第４図でＭ工Ｍ素子はリード
部４とその表面の酸化膜５と、金属薄膜８の重なる部分
９に形成され、その面積は（リード部４あるいは金属薄
膜８の膜厚）×（リード部４とその表面の酸化膜５と金
属薄膜８の重なる部分９の長さ）となり、リード部４及
び金属薄膜８の膜厚を５００ｎｍとした場合、重なり部
分９の長さが約８０μ情で、５μ惰角の平面形Ｍ工Ｍ素
子とほぼ同面積となる。
すような平面形状とする。第４図でＭ工Ｍ素子はリード
部４とその表面の酸化膜５と、金属薄膜８の重なる部分
９に形成され、その面積は（リード部４あるいは金属薄
膜８の膜厚）×（リード部４とその表面の酸化膜５と金
属薄膜８の重なる部分９の長さ）となり、リード部４及
び金属薄膜８の膜厚を５００ｎｍとした場合、重なり部
分９の長さが約８０μ情で、５μ惰角の平面形Ｍ工Ｍ素
子とほぼ同面積となる。
薄膜形成は通常、蒸着、スパッタリング等の方法で行な
うために、その膜厚は数１０ｆＬｍ〜数μ鴨の範囲にわ
たって精度良く制御出来る。
うために、その膜厚は数１０ｆＬｍ〜数μ鴨の範囲にわ
たって精度良く制御出来る。
従って、本発明を用いればマスクアライナを用いてのパ
ターニング精度は線幅にして数１０μ惧程度で良くなり
、露光精度の悪い大型のマスクアライナを用いることが
出来、Ｍ工Ｍ素子を組込んだ大型の液晶表示装置を容易
に得ることが可能となる。
ターニング精度は線幅にして数１０μ惧程度で良くなり
、露光精度の悪い大型のマスクアライナを用いることが
出来、Ｍ工Ｍ素子を組込んだ大型の液晶表示装置を容易
に得ることが可能となる。
又、逆に基板寸法を現状のマスクアライナで露光可能な
寸法とすれば、実効面積の小さいＭ工Ｍ素子を製造出来
、より小さな寸法の画素にマツチングさせることで高密
度の表示が可能となる。
寸法とすれば、実効面積の小さいＭ工Ｍ素子を製造出来
、より小さな寸法の画素にマツチングさせることで高密
度の表示が可能となる。
以上説明したように、本発明の電気光学装置を用いれば
表示可能な情報量が多くなり、単に情報端末装置等の表
示部のみならず、複写機用の書込み装置等、広範な用途
に応用可能である。
表示可能な情報量が多くなり、単に情報端末装置等の表
示部のみならず、複写機用の書込み装置等、広範な用途
に応用可能である。
第１図は１画素分のＭ工Ｍ素子と液晶部分の等両回路で
ある。 第２図（Ａ）〜（Ｄ）は本発明実施例の製造工程を示す
断面図である。 第３図は本発明実施例におけるポジ型レジストの断面形
状である。 第４図は本発明実施例におけるリード部１Ｍ工ｙ素子部
及び画素電極の平面配置図である。 １・・・・・・Ｍ工Ｍ素子 ２・・・・・・液晶を鰐電体としたコンデンサ３・・・
・・・透明基板 ４・・・・・・リード電極 ５・・・・・・酸化膜 ６・・・・・・画素電極 ７．７′・・・・・・ポジ型レジスト及びその変質部８
・・・・・・金属薄膜 ９・・・・・・リード部４．醗化膜５及び金属薄膜８の
重なり部分（Ｍ工Ｍ素子形成部） 以 上 出願人 株式会社瞠訪精工舎 第２図 第４Ｌジ１
ある。 第２図（Ａ）〜（Ｄ）は本発明実施例の製造工程を示す
断面図である。 第３図は本発明実施例におけるポジ型レジストの断面形
状である。 第４図は本発明実施例におけるリード部１Ｍ工ｙ素子部
及び画素電極の平面配置図である。 １・・・・・・Ｍ工Ｍ素子 ２・・・・・・液晶を鰐電体としたコンデンサ３・・・
・・・透明基板 ４・・・・・・リード電極 ５・・・・・・酸化膜 ６・・・・・・画素電極 ７．７′・・・・・・ポジ型レジスト及びその変質部８
・・・・・・金属薄膜 ９・・・・・・リード部４．醗化膜５及び金属薄膜８の
重なり部分（Ｍ工Ｍ素子形成部） 以 上 出願人 株式会社瞠訪精工舎 第２図 第４Ｌジ１
Claims (1)
- 【特許請求の範囲】 ２枚の基板間に液晶を封入し、少なくとも一方の基板上
に独立した画素電極と、該画素電極に直列に接続された
金属−酸化膜−金属構造を持つ非線形素子を備えた電気
光学装置において、該非線形素子が （１）７＊トレジストの変質処理 （２）基板裏面からの露光 （８）該非線形素子の一方の金属電極となる金属薄膜の
不要部のリフトオフによる除失 の各工程を経て製造されることを特徴とする電気光学装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57061432A JPS58178320A (ja) | 1982-04-13 | 1982-04-13 | 電気光学装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57061432A JPS58178320A (ja) | 1982-04-13 | 1982-04-13 | 電気光学装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58178320A true JPS58178320A (ja) | 1983-10-19 |
Family
ID=13170896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57061432A Pending JPS58178320A (ja) | 1982-04-13 | 1982-04-13 | 電気光学装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58178320A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61162048A (ja) * | 1985-01-10 | 1986-07-22 | Fujitsu Ltd | 液晶表示装置の製造方法 |
| EP0464810A2 (en) * | 1990-07-06 | 1992-01-08 | Seiko Epson Corporation | Method for producing an element substrate for a liquid crystal display device |
| US5163220A (en) * | 1991-10-09 | 1992-11-17 | The Unites States Of America As Represented By The Secretary Of The Army | Method of enhancing the electrical conductivity of indium-tin-oxide electrode stripes |
-
1982
- 1982-04-13 JP JP57061432A patent/JPS58178320A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61162048A (ja) * | 1985-01-10 | 1986-07-22 | Fujitsu Ltd | 液晶表示装置の製造方法 |
| EP0464810A2 (en) * | 1990-07-06 | 1992-01-08 | Seiko Epson Corporation | Method for producing an element substrate for a liquid crystal display device |
| US5246468A (en) * | 1990-07-06 | 1993-09-21 | Seiko Epson Corporation | Method of fabricating a lateral metal-insulator-metal device compatible with liquid crystal displays |
| US5163220A (en) * | 1991-10-09 | 1992-11-17 | The Unites States Of America As Represented By The Secretary Of The Army | Method of enhancing the electrical conductivity of indium-tin-oxide electrode stripes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4861141A (en) | Electro optical device and method for manufacturing same | |
| JP3238223B2 (ja) | 液晶表示装置および表示装置 | |
| JPH1124095A (ja) | 液晶表示装置 | |
| JPS599635A (ja) | 電気光学装置 | |
| JPS58178320A (ja) | 電気光学装置 | |
| JPH10319433A (ja) | Ｔｆｔアレイ基板およびこれを用いた電気光学表示装置並びにｔｆｔアレイ基板の製造方法 | |
| JPH0446412B2 (ja) | ||
| JP2868758B1 (ja) | 液晶表示装置 | |
| JP2590670B2 (ja) | 電気光学装置の製造方法 | |
| JPH0543096B2 (ja) | ||
| JPS6126071B2 (ja) | ||
| JPH0731329B2 (ja) | 液晶表示用基板の製造方法 | |
| JPH0356456B2 (ja) | ||
| JP2995335B2 (ja) | 二端子素子 | |
| JPS5852680A (ja) | 液晶パネル基板の製造方法 | |
| JPH0326367B2 (ja) | ||
| JPS63294529A (ja) | マトリクス型表示装置 | |
| JPS59128519A (ja) | 電気光学装置の製造方法 | |
| JPH0327024A (ja) | 薄膜ダイオード | |
| JPS58127985A (ja) | 液晶表示装置 | |
| JPH04186233A (ja) | マトリックスアレイ基板 | |
| JPS61124922A (ja) | 電気光学装置の製造方法 | |
| JPH03119318A (ja) | アクティブマトリックス型電気光学装置の製造方法 | |
| JPH03116027A (ja) | マトリックスアレイ基板 | |
| JPS6037523A (ja) | 液晶表示装置 |