JPH11345492A - 不揮発性半導体記憶装置 - Google Patents

Abstract

(57)【要約】 【課題】 所定の最大消去パルス印加回数以内に全メモ
リセルを消去しきれずに、不良品になってしまったり、
逆に過度に消去しやすくなってオーバーイレーズが発生
しやすいなどの課題があった。 【解決手段】 製造プロセスのパラメーター変動によっ
てソース電位駆動トランジスタの利得βが変動した場合
や、メモリトランジスタのトンネル酸化膜厚が変動した
場合において、ソース電位駆動トランジスタ制御用レジ
スタのデータを書き換えることにより、複数個のソース
電位駆動トランジスタのうち適切な個数分だけＯＮさせ
て、トンネル電流値ｉを適切な値に調整する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、所定の最大消去
パルス印加回数以内に全メモリセルを消去でき、またオ
ーバーイレーズの発生を抑え、生産性（歩留まり）を向
上させることができる不揮発性半導体記憶装置に関する
ものである。

【０００２】

【従来の技術】図４は従来の不揮発性半導体記憶装置を
示す概略図である。図において、１はメモリセルのコン
トロールゲート（ワード線）、２はフローティングゲー
ト、３はソース、４はドレイン、５は消去時にメモリセ
ルのソース３に高電圧を与えるためのＰチャンネルトラ
ンジスタであり、信号ＥＲＳから発生されるゲート信号
ａにより制御される。６は非消去時にメモリセルのソー
ス３に接地電位を与えるためのＮチャンネルトランジス
タであり、ゲート信号ｂにより制御される。７はソース
３とトランジスタ５，６を接続する金属のソース配線で
ある。電源Ｖｐは消去時に１２Ｖ、非消去時に５Ｖにな
る。なお、メモリセルのドレイン４に接続されるビット
線やセンスアンプは以下の動作説明において重要ではな
いので、省略されている。

【０００３】次に動作について説明する。消去時におけ
るメモリセルのソース３の電位の制御方法について説明
する。消去パルス印加中はイレーズパルス信号ＥＲＳが
Ｖｃｃ（５Ｖ）になって、信号ａとｂが０Ｖとなり、Ｐ
チャンネルトランジスタ５はＯＮし、Ｎチャンネルトラ
ンジスタ６はＯＦＦする。よって、ソース３には電源Ｖ
ｐ（約１２Ｖ）の高電圧が印加される。また、このとき
コントロールゲート１は接地電位Ｖｓｓ（０Ｖ）にされ
る。よって、高電位のソース３と、接地電位のコントロ
ールゲート１に挟まれたフローティングゲートには大き
な電界が加えられ、フローティングゲートに蓄えられた
電子は量子力学的トンネル効果により、ソース３側へ引
き抜かれる。

【０００４】ただし、電子は負電荷をもつので、トンネ
ル電流ｉの流れる向きは上記と逆になる。すなわち、消
去中はソース３からフローティングゲートへトンネル電
流ｉが流れる。そして、消去パルス印加が何回か繰り返
されて、ある一定量の電子が引き抜かれるとメモリセル
は消去状態となる。また、消去パルスを印加していない
ときは、信号ａとｂが５Ｖとなり、かつ、先に述べたよ
うに電源Ｖｐは５Ｖとなる。この時、Ｐチャンネルトラ
ンジスタ５はＯＦＦし、Ｎチャンネルトランジスタ６は
ＯＮする。よって、ソース３は接地電位Ｖｓｓ（０Ｖ）
となる。

【０００５】次に消去パルス印加中のソース配線７の電
位と電流量の関係について述べる。ソース配線７の電位
をＶｓ、トランジスタ５を流れる電流値をＩとし、トラ
ンジスタ５のトランジスタ利得、トランジスタ闘値をそ
れぞれβ、Ｖｔｈとすると式（１）のようになる。

【０００６】 Ｉ＝β｛（−Ｖｐ−Ｖｔｈ）・（Ｖｓ−Ｖｐ）−１／２（Ｖｓ−Ｖｐ）² ｝ ・・・（１）

【０００７】次に、ソース３にＶｓが印加された時に単
一のメモリトランジスタを流れるトンネル電流をｉとお
き、メモリトランジスタの全ビット数をＮとする。ま
た、上記ｉはＶｓのみの関数としてｉ＝ｆ（Ｖｓ）とお
く。ここで、ｆはＶｓに対する単調増加関数である。ｉ
をＮ倍したものが上記Ｉに等しいから、式（２）のよう
になる。

【０００８】 Ｉ＝Ｎ・ｉ＝Ｎ・ｆ（Ｖｓ） ・・・（２）

【０００９】式（１）と式（２）のＩとＶｓは同一の値
をとるから、図５において式（１）を表すグラフを曲線
１、式（２）を表すグラフを曲線２とすると、曲線１と
曲線２の交点の座標値（Ｖ０，Ｉ０）が消去パルス印加
中のソース電位と電流値となる。また、メモリセル１ビ
ットあたりのトンネル電流ｉはｉ０＝Ｉ０／Ｎとなる。
図５、図６及び図７は従来の不揮発性半導体記憶装置の
ＰチャンネルトランジスタのＶ−Ｉの状態を示すグラフ
である。

【００１０】ここで、例えばβが小さくなった場合は、
式（１）が示すグラフは図６の曲線３のようになるので
曲線２と曲線３の交点で求められるＩ１の値がＩ０より
小さくなり、それに伴ってトンネル電流値ｉ１＝Ｉ１／
Ｎもｉ０より小さくなる。トンネル電流値ｉ１が小さく
なれば、全メモリセルを消去するまでに必要となる消去
パルス数は多くなる。この場合、所定の最大消去パルス
印加回数以内に全メモリセルを消去しきれない時は不良
品となる。

【００１１】次に、例えばβが大きくなった場合は、式
（１）が示すグラフは図６の曲線４のようになるので、
曲線２と曲線４の交点で求められるＩ２の値がＩ０より
大きくなる。それに伴ってトンネル電流値ｉ２＝Ｉ２／
Ｎもｉ０より大きくなる。トンネル電流ｉ２が大きくな
れば、全メモリセルを消去するまでに必要となる消去パ
ルス数は少なくなる。この場合、１回の消去パルス印加
によってフローティングゲートから引き抜かれる電荷量
が大きくなるので、全メモリセルの閾値分布が大きくな
り、オーバーイレーズが発生しやすくなる。

【００１２】次に、例えば、メモリトランジスタのトン
ネル酸化膜厚が大きくなった場合は、トンネル電流ｉ＝
ｆ（Ｖｓ）は小さくなり、式（２）が示すグラフは図７
の曲線５のようになる。よって、曲線１と曲線５の交点
で求められるＩ３の値がＩ０より小さくなり、それに伴
ってトンネル電流値ｉ３＝Ｉ３／Ｎもｉ０より小さくな
る。トンネル電流値ｉ３が小さくなれば、全メモリセル
を消去するまでに必要となる消去パルス数は多くなる。
この場合、所定の最大消去パルス印加回数以内に全メモ
リセルを消去しきれない時は不良品となる。

【００１３】次に、例えば、メモリトランジスタのトン
ネル酸化膜厚が小さくなった場合は、トンネル電流ｉ＝
ｆ（Ｖｓ）は大きくなり、式（１）が示すグラフは図７
の曲線６のようになるので、曲線１と曲線６の交点で求
められるＩ４の値がＩ０より大きくなる。それに伴って
トンネル電流値ｉ４＝Ｉ４／Ｎもｉ０より大きくなる。
トンネル電流ｉ４が大きくなれば、全メモリセルを消去
するまでに必要となる消去パルス数は少なくなる。この
場合、１回の消去パルス印加によってフローティングゲ
ートから引き抜かれる電荷量が大きくなるので、全メモ
リセルの闘値分布が大きくなり、オーバーイレーズが発
生しやすくなる。

【００１４】

【発明が解決しようとする課題】従来の不揮発性半導体
記憶装置は以上のように構成されているので、ソース電
位駆動トランジスタの大きさが固定され、製造プロセス
のパラメーター変動によってソース電位駆動トランジス
タの利得が変動した場合や、メモリトランジスタのトン
ネル酸化膜厚が変動した場合には、従来例で述べたソー
ス電位値Ｖｓ０とトンネル電流ｉ０が所望の値に収まる
ことができなくなり、所定の最大消去パルス印加回数以
内に全メモリセルを消去しきれずに、不良品になってし
まったり、逆に過度に消去しやすくなってオーバーイレ
ーズが発生しやすいなどの課題があった。

【００１５】この発明は上記のような課題を解決するた
めになされたもので、製造プロセスのパラメーター変動
によってソース電位駆動トランジスタの利得βが変動し
た場合や、メモリトランジスタのトンネル酸化膜厚が変
動した場合にも、所定の最大消去パルス印加回数以内に
全メモリセルを消去でき、またオーバーイレーズが発生
しにくい不揮発性半導体記憶装置を得ることを目的とす
る。

【００１６】また、この発明は、オーバーイレーズが発
生しやすいチップに対して、消去実行中のトンネル電流
を適正な値に調節し、不良品が発生しにくく、生産性
（歩留まり）を向上させることができる不揮発性半導体
記憶装置を得ることを目的とする。

【００１７】

【課題を解決するための手段】この発明に係る不揮発性
半導体記憶装置は、ソース電位駆動トランジスタを制御
するためのデータを保持するソース電位駆動トランジス
タ制御用レジスタを備え、製造プロセスのパラメーター
変動によってソース電位駆動トランジスタの利得βが変
動した場合や、メモリトランジスタのトンネル酸化膜厚
が変動した場合に、ソース電位駆動トランジスタ制御用
レジスタのデータを書き換え、複数個のソース電位駆動
トランジスタのうち所定の数のみ動作させ、トンネル電
流値を調整するようにしたものである。

【００１８】この発明に係る不揮発性半導体記憶装置
は、ソース電位駆動トランジスタ制御用レジスタを、不
揮発性メモリで構成したものである。

【００１９】この発明に係る不揮発性半導体記憶装置
は、ソース電位モニタ端子によって消去パルス印加中の
ソース線電位を外部から測定するようにしたものであ
る。

【００２０】この発明に係る不揮発性半導体記憶装置
は、自動消去時において、自動消去制御回路によって所
定のイレーズパルス印加数で消去完了しない場合に、パ
ルス数オーバーフロー検出信号を出力するようにしたも
のである。

【００２１】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による不
揮発性半導体記憶装置を示す構成図であり、図におい
て、１はメモリセルのコントロールゲート（ワード
線）、２はフローティングゲート、３はソース、４はド
レイン、１１はソース電位駆動トランジスタ制御用レジ
スタであり、ｇ０〜ｇ７はそれぞれ上記レジスタのビッ
ト０〜ビット７の値である。また、１２〜１９はＰチャ
ンネルトランジスタとしてのソース電位駆動トランジス
タである。

【００２２】次に動作について説明する。例えば、消去
パルス印加回数の設計標準値が５００回で、レジスタ１
１の初期値がｇ０〜ｇ６＝１、ｇ７＝０であるとする。
あるチップにおいて全てのメモリセルを消去するため
に、消去パルス印加回数が８００回必要であったとき、
レジスタ１１のｇ７を０から１に書き換えることによ
り、図１における電流Ｉを大きくすることができる。そ
して、電流Ｉが大きくなるのに伴ってトンネル電流ｉが
大きくなり、消去パルス印加回数を設計標準値である５
００回に近づけることができる。このようにして、所定
のイレーズパルス印加数範囲内で消去できるようにな
る。

【００２３】また、あるチップにおいて全てのメモリセ
ルを消去するために、消去パルス印加回数が２００回必
要であったとき、レジスタ１１のｇ６を１から０に書き
換えることにより、図１における電流Ｉを小さくするこ
とができる。そして、電流Ｉが小さくなるのに伴ってト
ンネル電流ｉが小さくなり、消去パルス印加回数を設計
標準値である５００回に近づけることができる。

【００２４】以上のように、この実施の形態１によれ
ば、製造プロセスのパラメーター変動によってソース電
位駆動トランジスタの利得βが変動した場合や、メモリ
トランジスタのトンネル酸化膜厚が変動した場合におい
て、ソース電位駆動トランジスタ制御用レジスタのデー
タを書き換えることにより、複数個のソース電位駆動ト
ランジスタのうち適切な個数分だけＯＮさせて、トンネ
ル電流値ｉを適切な値に調整することができるため、所
定の最大限度の消去パルス印加回数以内に全メモリセル
を消去でき、トンネル電流ｉを小さくすることにより、
オーバーイレーズの発生を抑えることができるなどの効
果が得られる。

【００２５】実施の形態２．この実施の形態２における
不揮発性半導体記憶装置は、図１のソース電位駆動トラ
ンジスタ制御用レジスタを不揮発性メモリで構成したも
のであるため、構成についての説明を省略する。この場
合、出荷前テストで消去パルス印加回数を測定して、パ
ルス印加回数が設計標準値になるように、適切なデータ
をソース電位駆動トランジスタ制御用レジスタに書き込
む。一旦書かれたデータは不揮発性メモリで構成された
ソース電位駆動トランジスタ制御用レジスタに保持され
るので、出荷後は消去前にソース電位駆動トランジスタ
制御用レジスタにデータを書き込む必要がなくなる。

【００２６】以上のように、この実施の形態２によれ
ば、ソース電位駆動トランジスタ制御用レジスタが不揮
発性メモリで構成されているので、出荷前テストにおい
て適切なデータをソース電位駆動トランジスタ制御用レ
ジスタに一旦書き込んでおくことにより、実施の形態１
の効果の他に、一旦最適化した状態を保持することがで
き、消去前にソース電位駆動トランジスタ制御用レジス
タにデータを書き込んでおく必要がなくなるなどの効果
が得られる。

【００２７】実施の形態３．図２はこの発明の実施の形
態３による不揮発性半導体記憶装置を示す構成図であ
り、図において、実施の形態１と同一の符号については
同一または相当部分を示すので説明を省略する。図２と
図１の相違点は、ソース電位モニタ端子２２が付加され
ている点のみである。この場合、消去パルス印加回数を
測定しなくても消去パルス印加中のソース配線７の電位
Ｖｓを外部から測定することができるので、測定される
ソース電位の高低に応じてソース電位駆動トランジスタ
制御用レジスタ１１に書き込むべきデータを決めること
ができる。この場合、実施の形態２のように全てのメモ
リセルを消去して、消去パルス印加回数を測定する必要
がない。

【００２８】以上のように、この実施の形態３によれ
ば、実施の形態１の装置に消去中のソース線電位を外部
からモニタするための端子を備えたので、ソース電位駆
動トランジスタ制御用レジスタに適切なデータが書き込
まれているか否かをチップ外部から容易に判定すること
ができるなどの効果が得られる。

【００２９】実施の形態４．図３はこの発明の実施の形
態４による不揮発性半導体記憶装置を示す構成図であ
り、図において、実施の形態１および実施の形態２と同
一の符号については同一または相当部分を示すので説明
を省略する。図３と図１の相違点は、センスアンプ２６
とＣＰＵ２３と自動消去制御回路２４と消去パルス数オ
ーバーフロー検出信号２５が付加されている点である。

【００３０】次に動作について説明する。以下では図３
を参照して自動消去時の動作を説明する。自動消去にお
いて所定の消去パルス印加の最大回数内で全てのメモリ
セル２１が消去できなかった場合、自動消去制御回路２
４は消去パルス数オーバーフロー検出信号を発生する。
この時ＣＰＵ２３は上記信号に応じてソース電位駆動ト
ランジスタ制御用レジスタ１１のデータを書き換えて、
消去時に流れる電流Ｉが大きくなるようにして再度自動
消去を実行する。再度の実行で全メモリセル２１が消去
できれば、終了する。

【００３１】一方、消去パルス数オーバーフロー検出信
号が発生すれば、この時ＣＰＵ２３は上記信号に応じて
ソース電位駆動トランジスタ制御用レジスタ１１のデー
タを再度書き換えて消去時に流れる電流Ｉが大きくなる
ようにして再度自動消去を実行する。すなわち、自動消
去実行時にＣＰＵ２３は全てのメモリセル２１を消去で
きるようにレジスタ１１の値を大きくしていく。このよ
うにして、従来は不良品となっていた消去しにくい不揮
発性半導体記憶装置を、ある程度救済することができ
る。

【００３２】以上のように、この実施の形態４によれ
ば、自動消去時において所定のイレーズパルス印加数で
消去完了しない場合に、パルス数オーバーフロー検出信
号を発生する回路を備え、そのオーバーフロー検出信号
が発生した時は、自動的にソース電位駆動トランジスタ
制御用レジスタ１１のデータが書き換えられて再度自動
消去が実行されるので、従来では不良品と判定されてい
た不揮発性半導体記憶装置も良品と判定され、生産性が
向上できるなどの効果が得られる。

【００３３】

【発明の効果】以上のように、この発明によれば、ソー
ス電位駆動トランジスタを制御するためのデータを保持
するソース電位駆動トランジスタ制御用レジスタを備
え、製造プロセスのパラメーター変動によってソース電
位駆動トランジスタの利得が変動した場合や、メモリト
ランジスタのトンネル酸化膜厚が変動した場合に、ソー
ス電位駆動トランジスタ制御用レジスタのデータを書き
換え、複数個のソース電位駆動トランジスタのうち所定
の数のみ動作させ、トンネル電流値を調整するように構
成したので、オーバーイレーズの発生を抑えることがで
きる効果がある。

【００３４】この発明によれば、ソース電位駆動トラン
ジスタ制御用レジスタは、不揮発性メモリで構成したの
で、一旦最適化した状態が保持することができ、消去前
にソース電位駆動トランジスタ制御用レジスタにデータ
を書き込んでおく必要がなくなるなどの効果がある。

【００３５】この発明によれば、ソース電位モニタ端子
によって消去パルス印加中のソース線電位を外部から測
定するように構成したので、ソース電位駆動トランジス
タ制御用レジスタに適切なデータが書き込まれているか
否かを外部から容易に判定することができる効果があ
る。

【００３６】この発明によれば、自動消去時において、
自動消去制御回路によって所定のイレーズパルス印加数
で消去完了しない場合に、パルス数オーバーフロー検出
信号を出力するように構成したので、従来では不良品と
判定されていた不揮発性半導体記憶装置も良品と判定さ
れ、生産性が向上できるなどの効果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１による不揮発性半導
体記憶装置を示す構成図である。

【図２】 この発明の実施の形態３による不揮発性半導
体記憶装置を示す構成図である。

【図３】 この発明の実施の形態４による不揮発性半導
体記憶装置を示す構成図である。

【図４】 従来の不揮発性半導体記憶装置を示す概略図
である。

【図５】 従来の不揮発性半導体記憶装置のＰチャンネ
ルトランジスタのＶ−Ｉの状態を示すグラフ図である。

【図６】 従来の不揮発性半導体記憶装置のＰチャンネ
ルトランジスタのＶ−Ｉの状態を示すグラフ図である。

【図７】 従来の不揮発性半導体記憶装置のＰチャンネ
ルトランジスタのＶ−Ｉの状態を示すグラフ図である。

【符号の説明】

１１ ソース電位駆動トランジスタ制御用レジスタ、１
２〜１９ ソース電位駆動トランジスタ、２２ ソース
電位モニタ端子、２４ 自動消去制御回路。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 複数のソース電位駆動トランジスタを備
   えた不揮発性半導体記憶装置において、 上記ソース電位駆動トランジスタを制御するためのデー
   タを保持するソース電位駆動トランジスタ制御用レジス
   タを備え、製造プロセスのパラメーター変動によってソ
   ース電位駆動トランジスタの利得が変動した場合や、メ
   モリトランジスタのトンネル酸化膜厚が変動した場合
   に、上記ソース電位駆動トランジスタ制御用レジスタの
   データを書き換え、複数個の上記ソース電位駆動トラン
   ジスタのうち所定の数のみ動作させ、トンネル電流値を
   調整することを特徴とする不揮発性半導体記憶装置。
2. 【請求項２】 ソース電位駆動トランジスタ制御用レジ
   スタは、不揮発性メモリで構成されたことを特徴とする
   請求項１記載の不揮発性半導体記憶装置。
3. 【請求項３】 消去パルス印加中のソース線電位を外部
   から測定するソース電位モニタ端子を備えたことを特徴
   とする請求項２記載の不揮発性半導体記憶装置。
4. 【請求項４】 自動消去時において所定のイレーズパル
   ス印加数で消去完了しない場合に、パルス数オーバーフ
   ロー検出信号を出力する自動消去制御回路を備えたこと
   を特徴とする請求項１記載の不揮発性半導体記憶装置。