JPH11338892A - セル配置装置及び方法並びにセル配置プログラムを記録したコンピュータ読取り可能な記録媒体 - Google Patents
セル配置装置及び方法並びにセル配置プログラムを記録したコンピュータ読取り可能な記録媒体Info
- Publication number
- JPH11338892A JPH11338892A JP10140921A JP14092198A JPH11338892A JP H11338892 A JPH11338892 A JP H11338892A JP 10140921 A JP10140921 A JP 10140921A JP 14092198 A JP14092198 A JP 14092198A JP H11338892 A JPH11338892 A JP H11338892A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- area
- usage rate
- restricted area
- restricted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Abstract
(57)【要約】
【課題】既配置セル等に起因したセル配置で特定領域の
配線密度が高くなって配線が困難になることを防止す
る。 【解決手段】制限領域指定部２２により指定した制限領
域とそのセル最大使用率ρmax を制限領域管理部２４に
入力して管理し、セル配置部２６は、制限領域管理部２
４で管理されている制限領域のセル使用率ρが指定され
たセル最大使用率ρmax を越えないようにセルを配置す
る。
配線密度が高くなって配線が困難になることを防止す
る。 【解決手段】制限領域指定部２２により指定した制限領
域とそのセル最大使用率ρmax を制限領域管理部２４に
入力して管理し、セル配置部２６は、制限領域管理部２
４で管理されている制限領域のセル使用率ρが指定され
たセル最大使用率ρmax を越えないようにセルを配置す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩやＶＬＳＩ
のコンピュータ支援の自動設計において論理設計に続い
て行われるレイアウト設計で使用されるセル配置装置及
び方法並びにセル配置プログラムを格納したコンピュー
タ読取り可能な記録媒体に関し、特に、セル上の配線密
度が混雑する領域のセル使用率を制限して最適なセル配
置を実現するセル配置装置及び方法並びにセル配置プロ
グラムを格納したコンピュータ読取り可能な記録媒体に
関する。
のコンピュータ支援の自動設計において論理設計に続い
て行われるレイアウト設計で使用されるセル配置装置及
び方法並びにセル配置プログラムを格納したコンピュー
タ読取り可能な記録媒体に関し、特に、セル上の配線密
度が混雑する領域のセル使用率を制限して最適なセル配
置を実現するセル配置装置及び方法並びにセル配置プロ
グラムを格納したコンピュータ読取り可能な記録媒体に
関する。
【０００２】
【従来の技術】ＶＬＳＩ、ＬＳＩ等の大規模半導体集積
回路をコンピュータの支援により自動設計するＣＡＤシ
ステムにあっては、まずＡＮＤ、ＯＲ等のセルと、セル
間の接続（ネット）を決定する論理設計を行い、次に、
論理設計で得られるネットリストに基づきチップ上のセ
ル位置を決定するセル配置処理を行い、最後に、チップ
上に配置したセル間のネットをどう引くかの配線を決め
る配線処理（ルーチング:routing) を行っている。
回路をコンピュータの支援により自動設計するＣＡＤシ
ステムにあっては、まずＡＮＤ、ＯＲ等のセルと、セル
間の接続（ネット）を決定する論理設計を行い、次に、
論理設計で得られるネットリストに基づきチップ上のセ
ル位置を決定するセル配置処理を行い、最後に、チップ
上に配置したセル間のネットをどう引くかの配線を決め
る配線処理（ルーチング:routing) を行っている。
【０００３】従来のセル配置処理としては、例えばパー
ティションニング・ベースド配置アルゴリズムが知られ
ている。パーティションニング・ベースド配置アルゴリ
ズムルは、まずチップ全体を２つの領域に分割し、全て
のセルを分割した２つの領域に振り分ける。セルの降り
分ける基準は、セルを２つの領域に降り分けたとき、２
つの領域に跨って存在するネットの数をコストとし、こ
のコストが最小となるようなグループ分けする。
ティションニング・ベースド配置アルゴリズムが知られ
ている。パーティションニング・ベースド配置アルゴリ
ズムルは、まずチップ全体を２つの領域に分割し、全て
のセルを分割した２つの領域に振り分ける。セルの降り
分ける基準は、セルを２つの領域に降り分けたとき、２
つの領域に跨って存在するネットの数をコストとし、こ
のコストが最小となるようなグループ分けする。
【０００４】このようなセル領域の分割とセルの振り分
けを、分割したブロックがセル１個に対応した最小ブロ
ックとなるまで繰り返す。この場合、チップ上にセルを
配置した結果、セルが１カ所に固まってしまったので
は、配線することができないので、セルの分布に制約条
件をつけて配置する。この制約条件は、まず２つの領域
のセル使用率ρ（１），ρ（２）を次式で求める。
けを、分割したブロックがセル１個に対応した最小ブロ
ックとなるまで繰り返す。この場合、チップ上にセルを
配置した結果、セルが１カ所に固まってしまったので
は、配線することができないので、セルの分布に制約条
件をつけて配置する。この制約条件は、まず２つの領域
のセル使用率ρ（１），ρ（２）を次式で求める。
【０００５】ρ（２）＝ｓ１／Ｓ１ ρ（２）＝ｓ２／Ｓ２ 次に２つの領域の使用率の差の絶対値が正の定数α以下
とする条件式、 ｜（ｓ１／Ｓ１）−（ｓ２／Ｓ２）｜≦α （１） 但し、αは正の定数 を制約条件とし、この条件式を満すようにセルをグルー
プ分けする。
とする条件式、 ｜（ｓ１／Ｓ１）−（ｓ２／Ｓ２）｜≦α （１） 但し、αは正の定数 を制約条件とし、この条件式を満すようにセルをグルー
プ分けする。
【０００６】このようにブロック分割した際のセル使用
率の相違が一定の範囲に入っているという条件を満たし
て配置することにより、セルを適度に分散させる。この
ようなセル使用率の制約条件を面積制約と呼ぶことにす
る。
率の相違が一定の範囲に入っているという条件を満たし
て配置することにより、セルを適度に分散させる。この
ようなセル使用率の制約条件を面積制約と呼ぶことにす
る。
【０００７】
【発明が解決しようとする課題】しかしながら、コンピ
ュータ支援のセル配置処理はチップ上に全てのセルを配
置するわけではなく、例えば、クロック信号の伝達用セ
ル、ＲＡＭ等のセルは、セルの自動配置を行う前に、既
に位置が決定しているのが普通である。このためセル配
置の制約条件として面積制約を設定した従来のセル配置
処理にあっては、チップ上に予め配置位置の決った既配
置セルが存在する場合、これらの既配置セルに接続して
いるネットのため、セル配置完了に続いて行う配線処理
において配線密度に片寄りを生じる可能性がある。
ュータ支援のセル配置処理はチップ上に全てのセルを配
置するわけではなく、例えば、クロック信号の伝達用セ
ル、ＲＡＭ等のセルは、セルの自動配置を行う前に、既
に位置が決定しているのが普通である。このためセル配
置の制約条件として面積制約を設定した従来のセル配置
処理にあっては、チップ上に予め配置位置の決った既配
置セルが存在する場合、これらの既配置セルに接続して
いるネットのため、セル配置完了に続いて行う配線処理
において配線密度に片寄りを生じる可能性がある。
【０００８】このため配線密度が高い部分では、配線に
使用する面積が他の部分よりも大きくなるなどの理由か
ら、セルの配置時に、セルの使用面積を他の部分よりも
下げておかなければならない。配線密度は概略配線を行
ってみれば、ほぼ正確に見積もれるので、セル配置が略
終了した段階で概略配線を行い、配線密度が高い部分か
らセルを取り除く作業を追加する方法が考えられる。
使用する面積が他の部分よりも大きくなるなどの理由か
ら、セルの配置時に、セルの使用面積を他の部分よりも
下げておかなければならない。配線密度は概略配線を行
ってみれば、ほぼ正確に見積もれるので、セル配置が略
終了した段階で概略配線を行い、配線密度が高い部分か
らセルを取り除く作業を追加する方法が考えられる。
【０００９】しかし、配線密度の高い部分からセルを取
り除いて他の部分に移す場合、セル配置処理におけるセ
ル使用率の制約条件が崩れるため、セル配置の品質が全
体的に悪化し、やはり配線できない可能性がある。また
シミュレーティド・アニーリングなどのアルゴリズムを
用いて、セル配置の品質を保証しながら配線密度の高い
部分からセルを取り除いて他の部分に移す操作を行うこ
とも可能である。しかし、セル配置の品質は保たれるも
のの、この方法では処理時間がかかることになる。
り除いて他の部分に移す場合、セル配置処理におけるセ
ル使用率の制約条件が崩れるため、セル配置の品質が全
体的に悪化し、やはり配線できない可能性がある。また
シミュレーティド・アニーリングなどのアルゴリズムを
用いて、セル配置の品質を保証しながら配線密度の高い
部分からセルを取り除いて他の部分に移す操作を行うこ
とも可能である。しかし、セル配置の品質は保たれるも
のの、この方法では処理時間がかかることになる。
【００１０】特定の領域のセル使用面積を下げる方法と
して、従来はセル配置禁止領域やフロアプランなどが使
用されている。しかし、セル配置禁止領域は、その範囲
内にセルを配置することを完全に禁止することを目的と
している。このため、ある領域に、セル使用面積を下げ
るためにセル配置禁止領域を部分的に設定した場合、こ
のセル配置禁止領域により配置できるセルの大きさが制
約され、大きめセルが配置できないという不都合の方が
大きくなる。
して、従来はセル配置禁止領域やフロアプランなどが使
用されている。しかし、セル配置禁止領域は、その範囲
内にセルを配置することを完全に禁止することを目的と
している。このため、ある領域に、セル使用面積を下げ
るためにセル配置禁止領域を部分的に設定した場合、こ
のセル配置禁止領域により配置できるセルの大きさが制
約され、大きめセルが配置できないという不都合の方が
大きくなる。
【００１１】またフロアプランは、あるロジックを構成
するモジュール（マクロセル）を配置する領域を指定す
るものであり、制御する単位がロジックによって決めら
れている。このためモジュール内に配線密度の高い領域
が存在しても、この部分のセル使用面積をフロアプラン
によって下げることはできない。また２つのモジュール
間に配線密度の高い領域が存在するような場合も、この
部分のセルの使用面積をフロアプランによって下げるこ
とはできない。
するモジュール（マクロセル）を配置する領域を指定す
るものであり、制御する単位がロジックによって決めら
れている。このためモジュール内に配線密度の高い領域
が存在しても、この部分のセル使用面積をフロアプラン
によって下げることはできない。また２つのモジュール
間に配線密度の高い領域が存在するような場合も、この
部分のセルの使用面積をフロアプランによって下げるこ
とはできない。
【００１２】即ち、セル配置禁止領域とフロアプラン
は、両者とも別の目的のために作られたものであり、配
線密度の高い領域のセルの使用面積を下げるために使用
できない。従って、チップ上に既配置セル等が存在する
場合、ネット及びセルともに密度が高い部分が生じて配
線が困難になり、これを回避するためにセル配置をやり
直すと処理に時間がかかるという問題点があった。
は、両者とも別の目的のために作られたものであり、配
線密度の高い領域のセルの使用面積を下げるために使用
できない。従って、チップ上に既配置セル等が存在する
場合、ネット及びセルともに密度が高い部分が生じて配
線が困難になり、これを回避するためにセル配置をやり
直すと処理に時間がかかるという問題点があった。
【００１３】本発明は、このような問題点に鑑みてなさ
れたもので、既配置セル等に起因したセル配置で特定領
域の配線密度が高くなって配線が困難になることを防止
するセル配置装置および方法並びにセル配置プログラム
を格納したコンピュータ読取り可能な記録媒体を提供す
ることを目的とする。
れたもので、既配置セル等に起因したセル配置で特定領
域の配線密度が高くなって配線が困難になることを防止
するセル配置装置および方法並びにセル配置プログラム
を格納したコンピュータ読取り可能な記録媒体を提供す
ることを目的とする。
【００１４】
【問題点を解決するための手段】図１は本発明の原理説
明図である。本発明のセル配置装置は、図１（Ａ）のよ
うに、制限領域指定部２２、制限領域管理部２４、及び
セル配置部２６で構成される。制限領域指定部２２は、
チップ上に占めるセルの面積割合を表すセル使用率を制
限する制限領域４０と、この制限領域のセル最大使用率
ρ、例えばρ＝５０％を各々指定する。制限領域管理モ
ジュール２４は、制限域指定部２２で指定された制限領
域５０及びセル最大使用率を入力して管理する。
明図である。本発明のセル配置装置は、図１（Ａ）のよ
うに、制限領域指定部２２、制限領域管理部２４、及び
セル配置部２６で構成される。制限領域指定部２２は、
チップ上に占めるセルの面積割合を表すセル使用率を制
限する制限領域４０と、この制限領域のセル最大使用率
ρ、例えばρ＝５０％を各々指定する。制限領域管理モ
ジュール２４は、制限域指定部２２で指定された制限領
域５０及びセル最大使用率を入力して管理する。
【００１５】セル配置モジュール２６は、制限領域管理
モジュール２４で管理されている制限領域４０のセル使
用率が指定されたセル最大使用率を越えないようにセル
を配置する。このように本発明の自動セル配置装置にあ
っては、チップ上の配線密度が高くなりそうな部分を、
セル使用率を制限する制限領域４０として指定すると共
に、制限領域内での最大セル使用率を指定しておくこと
で、指定された制限領域４０のセル使用率が、指定され
た最大セル使用率を超えないセルが配置され、配線密度
が高い領域はセル使用率が低いため、配線処理が確実に
でき、余分な時間をかけずに配線を完了できる。
モジュール２４で管理されている制限領域４０のセル使
用率が指定されたセル最大使用率を越えないようにセル
を配置する。このように本発明の自動セル配置装置にあ
っては、チップ上の配線密度が高くなりそうな部分を、
セル使用率を制限する制限領域４０として指定すると共
に、制限領域内での最大セル使用率を指定しておくこと
で、指定された制限領域４０のセル使用率が、指定され
た最大セル使用率を超えないセルが配置され、配線密度
が高い領域はセル使用率が低いため、配線処理が確実に
でき、余分な時間をかけずに配線を完了できる。
【００１６】制限領域の位置とセル最大使用率の決め方
として最も単純なものは、図１８Ａ）のように、ユーザ
が指定するものである。即ち、制限領域指定部２２は、
チップ上の既配置セル３６，３８の間の配設混雑領域等
を判断した利用者の操作入力に基づいて、制限領域４０
及びセル最大使用率を指定する。ここで制限領域４０の
セル最大使用率としては、チップ全体のセル使用率より
低い使用率を指定する。例えば、通常のチップのセル使
用率６０乃至７０％に対し、制限領域のセル最大使用率
ρmax として使用率５０％を指定する。
として最も単純なものは、図１８Ａ）のように、ユーザ
が指定するものである。即ち、制限領域指定部２２は、
チップ上の既配置セル３６，３８の間の配設混雑領域等
を判断した利用者の操作入力に基づいて、制限領域４０
及びセル最大使用率を指定する。ここで制限領域４０の
セル最大使用率としては、チップ全体のセル使用率より
低い使用率を指定する。例えば、通常のチップのセル使
用率６０乃至７０％に対し、制限領域のセル最大使用率
ρmax として使用率５０％を指定する。
【００１７】また制限領域の位置とセル最大使用率の別
の決め方として、制限領域指定部２２は、配置位置が固
定的に決められた既配置セルの位置に基づいてチップ上
でブロック分割した各部分の配線密度を見積もり、この
配線密度に基づいてセル使用率を制限する制限領域及び
制限領域のセル最大使用率を決定する。即ち、制限領域
指定部２２は、図１（Ｂ）のように、チップ上に配置位
置が固定的に決められた既配置セルを配置する既配置セ
ル配置モジュール６６、既配置セルを対象に概略配線を
行う概略配線モジュール６８、チップを所定サイズのブ
ロックに分割し、各ブロック毎に概略配線に基づいて配
線密度を検出して配線混雑領域か否か判定する配線混雑
領域判定モジュール７０、及び配線混雑領域をセル使用
率を制限する制限領域に決定し、この制限領域に通常の
セル使用率より低い使用率をセル最大使用率として決定
する制限領域指定モジュール７２で構成される。
の決め方として、制限領域指定部２２は、配置位置が固
定的に決められた既配置セルの位置に基づいてチップ上
でブロック分割した各部分の配線密度を見積もり、この
配線密度に基づいてセル使用率を制限する制限領域及び
制限領域のセル最大使用率を決定する。即ち、制限領域
指定部２２は、図１（Ｂ）のように、チップ上に配置位
置が固定的に決められた既配置セルを配置する既配置セ
ル配置モジュール６６、既配置セルを対象に概略配線を
行う概略配線モジュール６８、チップを所定サイズのブ
ロックに分割し、各ブロック毎に概略配線に基づいて配
線密度を検出して配線混雑領域か否か判定する配線混雑
領域判定モジュール７０、及び配線混雑領域をセル使用
率を制限する制限領域に決定し、この制限領域に通常の
セル使用率より低い使用率をセル最大使用率として決定
する制限領域指定モジュール７２で構成される。
【００１８】更に制限領域の位置とセル最大使用率の別
の決め方として制限領域指定部２２は、暫定配置（grob
al/rough placement) したセルの位置に基づいてチップ
上でブロック分割した各部分の配線密度を見積もり、こ
の配線密度に基づいてセル使用率を制限する制限領域及
び該制限領域のセル最大使用率を決定する。即ち、制限
領域指定部２２は、図１（Ｃ）のように、チップ上にセ
ルを暫定的に配置するセル暫定高速配置モジュール９
４、暫定配置セルを対象に概略配線を行う概略配線モジ
ュール６８、チップを所定サイズのブロックに分割し、
各ブロック毎に前記概略配線に基づいて配線密度を検出
して配線混雑領域か否か判定する配線混雑領域判定モジ
ュール、及び配線混雑領域をセル使用率を制限する制限
領域に決定し、制限領域に通常のセル使用率より低い使
用率をセル最大使用率として決定する制限領域指定モジ
ュール７２で構成される。
の決め方として制限領域指定部２２は、暫定配置（grob
al/rough placement) したセルの位置に基づいてチップ
上でブロック分割した各部分の配線密度を見積もり、こ
の配線密度に基づいてセル使用率を制限する制限領域及
び該制限領域のセル最大使用率を決定する。即ち、制限
領域指定部２２は、図１（Ｃ）のように、チップ上にセ
ルを暫定的に配置するセル暫定高速配置モジュール９
４、暫定配置セルを対象に概略配線を行う概略配線モジ
ュール６８、チップを所定サイズのブロックに分割し、
各ブロック毎に前記概略配線に基づいて配線密度を検出
して配線混雑領域か否か判定する配線混雑領域判定モジ
ュール、及び配線混雑領域をセル使用率を制限する制限
領域に決定し、制限領域に通常のセル使用率より低い使
用率をセル最大使用率として決定する制限領域指定モジ
ュール７２で構成される。
【００１９】ここでセルを暫定配置することで高速なセ
ル配置ができるが、最適化が不十分になるため、このセ
ル配置結果を使って配線処理を行うと、線長が長くな
り、配線がしにくく品質が下がり、配線処理に使用する
には不適切である。しかし、配線が混雑する領域をある
程度見積もることができるので、セル暫定配置の情報に
基づいた概略配線により配線混雑領域を判定して制限領
域と通常より低いセル最大使用率の指定を行うことで、
配線のしやすいセル配置結果が期待できる。
ル配置ができるが、最適化が不十分になるため、このセ
ル配置結果を使って配線処理を行うと、線長が長くな
り、配線がしにくく品質が下がり、配線処理に使用する
には不適切である。しかし、配線が混雑する領域をある
程度見積もることができるので、セル暫定配置の情報に
基づいた概略配線により配線混雑領域を判定して制限領
域と通常より低いセル最大使用率の指定を行うことで、
配線のしやすいセル配置結果が期待できる。
【００２０】図１（Ｂ）（Ｃ）の制限領域決定モジュー
ル７２は、制限領域のセル最大使用率としてチップのセ
ル使用率より低い使用率を決定する。また制限領域決定
モジュール７２は、制限領域のセル最大使用率を予め登
録した使用率情報（使用率リスト）を有し、この使用率
情報の参照により制限領域のセル最大使用率を決定す
る。
ル７２は、制限領域のセル最大使用率としてチップのセ
ル使用率より低い使用率を決定する。また制限領域決定
モジュール７２は、制限領域のセル最大使用率を予め登
録した使用率情報（使用率リスト）を有し、この使用率
情報の参照により制限領域のセル最大使用率を決定す
る。
【００２１】セル配置モジュール２６は、チップ領域に
ついて順次２分割を繰り返しながら、各分割毎に２分割
した領域間のネット数を示すコストが最小となるように
チップをグループ分けするパーティショニング・ベース
ド配置モジュール３０と、分割した２領域の合計面積
（Ｓ１＋Ｓ２）を、２領域の合計セル面積ｓに対する制
限領域のセル最大使用率に基づく各領域のセル有効面積
s1´,s2´ 比率で案分した各領域の面積Ｓ１´，Ｓ２´
に換算し、各領域の換算面積Ｓ１´，Ｓ２´に対する各
領域のセル合計面積に比率の差が所定の範囲内となるよ
うに、パーティショニング・ベースド配置モジュールに
よるセルのグループ分けを制御するセル配置制御モジュ
ール３２を備える。
ついて順次２分割を繰り返しながら、各分割毎に２分割
した領域間のネット数を示すコストが最小となるように
チップをグループ分けするパーティショニング・ベース
ド配置モジュール３０と、分割した２領域の合計面積
（Ｓ１＋Ｓ２）を、２領域の合計セル面積ｓに対する制
限領域のセル最大使用率に基づく各領域のセル有効面積
s1´,s2´ 比率で案分した各領域の面積Ｓ１´，Ｓ２´
に換算し、各領域の換算面積Ｓ１´，Ｓ２´に対する各
領域のセル合計面積に比率の差が所定の範囲内となるよ
うに、パーティショニング・ベースド配置モジュールに
よるセルのグループ分けを制御するセル配置制御モジュ
ール３２を備える。
【００２２】セル配置制御モジュール３２は、次の処理
を行う。 ２分割された第１領域と第２領域の各セル面積をｓ
１，ｓ２、全セル面積をｓ（＝s1＋s2) 、第１領域の面
積をＳ１、第２領域の面積をＳ２、ｉ番目の制限領域の
内の第１領域に入っている部分の面積をＳ１（ｉ）、ｉ
番目の制限領域の内の第２領域に入っている部分の面積
をＳ２（ｉ）、ｉ番目の制限領域で指定したセル使用率
をρ（ｉ）とした場合、 第１及び第２領域の各々についてセル使用率の制限の
ない部分の面積Ｓ１（０）、Ｓ２（０）を、 Ｓ１（０）Ｓ１−ΣＳ１（ｉ） Ｓ２（０）Ｓ２−ΣＳ２（ｉ） として求め、 次にセル使用率の制限のない部分の使用率ρ（０）
を、 ρ(0) ＝｛（全セル面積）−（使用率指定領域の合計セル面積）｝／（全面積） ＝［ｓ−Σ｛ρ(i) × (S1(i)+S2(i))｝］／S1(0)+S2(0)) として求め、 次に前記使用率ρ（０），ρ（ｉ）に基づいた第１及
び第２領域のセル有効面積ｓ１´，ｓ２´を、 s1´ ＝ρ(0) × S1(0)) ＋Σ（ρ(i) × (S1(i)) s2´ ＝ρ(0) × S2(0)) ＋Σ（ρ(i) × (S1(i)) として求め、 次に第１及び第２領域のセル有効面積ｓ１´，ｓ２´
のセル合計面積ｓに対する比率で第１及び第２領域を案
分した面積Ｓ１´，Ｓ２´を Ｓ１´＝（Ｓ１＋Ｓ２）×（ｓ１´／ｓ） Ｓ２´＝（Ｓ１＋Ｓ２）×（ｓ２´／ｓ） として換算し、 この第１及び第２領域の換算面積Ｓ１´，Ｓ２´に対
する各セル面積ｓ１，ｓ２の差の絶対値が ｜ｓ１／Ｓ１´−ｓ２／Ｓ２´｜≦α の条件を満たすように、パーティショニング・ベースド
配置モジュールによるセルのグループ分けを制御する。
を行う。 ２分割された第１領域と第２領域の各セル面積をｓ
１，ｓ２、全セル面積をｓ（＝s1＋s2) 、第１領域の面
積をＳ１、第２領域の面積をＳ２、ｉ番目の制限領域の
内の第１領域に入っている部分の面積をＳ１（ｉ）、ｉ
番目の制限領域の内の第２領域に入っている部分の面積
をＳ２（ｉ）、ｉ番目の制限領域で指定したセル使用率
をρ（ｉ）とした場合、 第１及び第２領域の各々についてセル使用率の制限の
ない部分の面積Ｓ１（０）、Ｓ２（０）を、 Ｓ１（０）Ｓ１−ΣＳ１（ｉ） Ｓ２（０）Ｓ２−ΣＳ２（ｉ） として求め、 次にセル使用率の制限のない部分の使用率ρ（０）
を、 ρ(0) ＝｛（全セル面積）−（使用率指定領域の合計セル面積）｝／（全面積） ＝［ｓ−Σ｛ρ(i) × (S1(i)+S2(i))｝］／S1(0)+S2(0)) として求め、 次に前記使用率ρ（０），ρ（ｉ）に基づいた第１及
び第２領域のセル有効面積ｓ１´，ｓ２´を、 s1´ ＝ρ(0) × S1(0)) ＋Σ（ρ(i) × (S1(i)) s2´ ＝ρ(0) × S2(0)) ＋Σ（ρ(i) × (S1(i)) として求め、 次に第１及び第２領域のセル有効面積ｓ１´，ｓ２´
のセル合計面積ｓに対する比率で第１及び第２領域を案
分した面積Ｓ１´，Ｓ２´を Ｓ１´＝（Ｓ１＋Ｓ２）×（ｓ１´／ｓ） Ｓ２´＝（Ｓ１＋Ｓ２）×（ｓ２´／ｓ） として換算し、 この第１及び第２領域の換算面積Ｓ１´，Ｓ２´に対
する各セル面積ｓ１，ｓ２の差の絶対値が ｜ｓ１／Ｓ１´−ｓ２／Ｓ２´｜≦α の条件を満たすように、パーティショニング・ベースド
配置モジュールによるセルのグループ分けを制御する。
【００２３】また本発明は、セル配置方法を提供するも
のであり、次の手順をもつ。チップ上に占めるセルの面
積割合を表すセル使用率を制限する制限領域と制限領域
のセル最大使用率を指定する制限領域指定過程と；制限
領域指定過程で指定された制限領域及びセル最大使用率
を入力して管理する制限領域管理過程と、制限領域管理
過程で管理されている前記制限領域のセル使用率が指定
されたセル最大使用率を越えないようにセルを配置する
セル配置過程と、を備えたことを特徴とする。
のであり、次の手順をもつ。チップ上に占めるセルの面
積割合を表すセル使用率を制限する制限領域と制限領域
のセル最大使用率を指定する制限領域指定過程と；制限
領域指定過程で指定された制限領域及びセル最大使用率
を入力して管理する制限領域管理過程と、制限領域管理
過程で管理されている前記制限領域のセル使用率が指定
されたセル最大使用率を越えないようにセルを配置する
セル配置過程と、を備えたことを特徴とする。
【００２４】このセル配置方法の詳細は、装置構成と同
じになる。また本発明は、セル配置プログラムを記録し
たコンピュータ読取り可能な記録媒体を提供するもので
あり、次の手順をもつ。チップ上に占めるセルの面積割
合を表すセル使用率を制限する制限領域と制限領域のセ
ル最大使用率を指定する制限領域指定過程；制限領域指
定過程で指定された制限領域及びセル最大使用率を入力
して管理する制限領域管理過程と、制限領域管理過程で
管理されている制限領域のセル使用率が指定されたセル
最大使用率を越えないようにセルを配置するセル配置過
程；このセル配置方法の詳細は、装置構成と同じにな
る。
じになる。また本発明は、セル配置プログラムを記録し
たコンピュータ読取り可能な記録媒体を提供するもので
あり、次の手順をもつ。チップ上に占めるセルの面積割
合を表すセル使用率を制限する制限領域と制限領域のセ
ル最大使用率を指定する制限領域指定過程；制限領域指
定過程で指定された制限領域及びセル最大使用率を入力
して管理する制限領域管理過程と、制限領域管理過程で
管理されている制限領域のセル使用率が指定されたセル
最大使用率を越えないようにセルを配置するセル配置過
程；このセル配置方法の詳細は、装置構成と同じにな
る。
【００２５】
【発明の実施の形態】図２は本発明のセル配置装置が使
用されるコンピュータ支援のＬＳＩ又はＶＬＳＩ自動設
計システムのブロック図である。このＬＳＩ自動設計シ
ステムは、論理設計システム１０とレイアウト設計シス
テム１４で構成される。論理設計システム１０は、設計
対象となる大規模集積回路の動作内容を表す情報を入力
とし、ライブラリに登録されているセルとセル間の接続
情報で表現した論理的な接続情報でなるネットリストデ
ータ１２を生成する。
用されるコンピュータ支援のＬＳＩ又はＶＬＳＩ自動設
計システムのブロック図である。このＬＳＩ自動設計シ
ステムは、論理設計システム１０とレイアウト設計シス
テム１４で構成される。論理設計システム１０は、設計
対象となる大規模集積回路の動作内容を表す情報を入力
とし、ライブラリに登録されているセルとセル間の接続
情報で表現した論理的な接続情報でなるネットリストデ
ータ１２を生成する。
【００２６】レイアウト設計システム１４は、論理設計
システム１０で生成されたネットリストデータ１２に基
づき、チップ上でのセルの配置と配置したセル間の配線
処理を行ってレイアウト設計データ１６を生成する。こ
のためレイアウト設計システム１４には、セル配置シス
テム１８とセル間配線システム２０が設けられている。
本発明のセル配置システムは、レイアウト設計システム
１４に設けられたセル配置システム１８として実現され
ている。
システム１０で生成されたネットリストデータ１２に基
づき、チップ上でのセルの配置と配置したセル間の配線
処理を行ってレイアウト設計データ１６を生成する。こ
のためレイアウト設計システム１４には、セル配置シス
テム１８とセル間配線システム２０が設けられている。
本発明のセル配置システムは、レイアウト設計システム
１４に設けられたセル配置システム１８として実現され
ている。
【００２７】図３は、図２のレイアウト設計システム１
４に設けた本発明のセル配置装置としてのセル配置シス
テム１８の第１実施形態であり、この実施形態にあって
は、ユーザによってチップ上のセル使用率を制限する制
限領域と、制限領域のセル最大使用率の指定を行うよう
にしたことを特徴とする。図３において、本発明のセル
配置装置として機能するセル配置システム１８は、ユー
ザインタフェースとして機能する制限領域指定部２２、
制限領域管理モジュール２４、セル配置モジュール２６
で構成される。セル配置モジュール２６にはパーティシ
ョニング・ベースド配置モジュール３０とセル配置制御
モジュール３２の機能が設けられる。
４に設けた本発明のセル配置装置としてのセル配置シス
テム１８の第１実施形態であり、この実施形態にあって
は、ユーザによってチップ上のセル使用率を制限する制
限領域と、制限領域のセル最大使用率の指定を行うよう
にしたことを特徴とする。図３において、本発明のセル
配置装置として機能するセル配置システム１８は、ユー
ザインタフェースとして機能する制限領域指定部２２、
制限領域管理モジュール２４、セル配置モジュール２６
で構成される。セル配置モジュール２６にはパーティシ
ョニング・ベースド配置モジュール３０とセル配置制御
モジュール３２の機能が設けられる。
【００２８】ユーザインタフェースとして機能する制限
領域指定部２２は、ユーザの操作入力に基づいてチップ
上に制限領域及びその制限領域のセル最大使用率を指定
する。制限領域指定部２２によるユーザによるセル使用
率を制限する制限領域の指定方法は、例えば図４に示す
ようにして行う。図４はセル配置処理の対象となるチッ
プ領域３４であり、このチップ領域３４については例え
ば２つの既配置セル３６，３８が存在していたとする。
既配置セル３６，３８は、クロック信号伝達用セルやＲ
ＡＭなどのメモリセルであり、チップ領域３４に対する
配置位置が予め固定的に決まっており、図３のセル配置
モジュール２６によるセル配置の対象から除外されたセ
ルである。
領域指定部２２は、ユーザの操作入力に基づいてチップ
上に制限領域及びその制限領域のセル最大使用率を指定
する。制限領域指定部２２によるユーザによるセル使用
率を制限する制限領域の指定方法は、例えば図４に示す
ようにして行う。図４はセル配置処理の対象となるチッ
プ領域３４であり、このチップ領域３４については例え
ば２つの既配置セル３６，３８が存在していたとする。
既配置セル３６，３８は、クロック信号伝達用セルやＲ
ＡＭなどのメモリセルであり、チップ領域３４に対する
配置位置が予め固定的に決まっており、図３のセル配置
モジュール２６によるセル配置の対象から除外されたセ
ルである。
【００２９】このようにチップ領域３４に既配置セル３
６，３８が存在する場合には、既配置セル３６，３８の
間の領域を通る配線数が図２の論理設計システム１０で
生成されたネットリストデータ１２の参照で分かり、こ
の既配置セル３６，３８に起因した配線に加えて、その
間に配置したセルの配線が加わることで、配線密度の高
い領域と判断することができる。
６，３８が存在する場合には、既配置セル３６，３８の
間の領域を通る配線数が図２の論理設計システム１０で
生成されたネットリストデータ１２の参照で分かり、こ
の既配置セル３６，３８に起因した配線に加えて、その
間に配置したセルの配線が加わることで、配線密度の高
い領域と判断することができる。
【００３０】そこで、ユーザは既配置セル３６と既配置
セル３８で挟まれた矩形の領域が配線密度が高くなるこ
とが予想される配線密度混雑領域と判断し、この領域を
セル使用率を制限する制限領域４０に指定する。このよ
うにしてユーザが既配置セル３６，３８の間の矩形領域
を制限領域４０に指定したならば、次に制限領域４０の
セル最大使用率を指定する。
セル３８で挟まれた矩形の領域が配線密度が高くなるこ
とが予想される配線密度混雑領域と判断し、この領域を
セル使用率を制限する制限領域４０に指定する。このよ
うにしてユーザが既配置セル３６，３８の間の矩形領域
を制限領域４０に指定したならば、次に制限領域４０の
セル最大使用率を指定する。
【００３１】このセル最大使用率の指定については、ま
ずチップ領域３４の全体のセル使用率ρ（Ｔ）を求め
る。即ち、 ρ（Ｔ）＝（全セル面積）／（チップ領域面積） とする。この場合、既配置セル３６，３８の設置面積は
セル禁止領域となることから、チップ領域面積から除
く。もちろん、既配置セル３６，３８のセル面積も全セ
ル面積には含めない。
ずチップ領域３４の全体のセル使用率ρ（Ｔ）を求め
る。即ち、 ρ（Ｔ）＝（全セル面積）／（チップ領域面積） とする。この場合、既配置セル３６，３８の設置面積は
セル禁止領域となることから、チップ領域面積から除
く。もちろん、既配置セル３６，３８のセル面積も全セ
ル面積には含めない。
【００３２】このようにしてチップ領域３４の全体のセ
ル使用率ρ（Ｔ）を算出し、例えばρ（Ｔ）＝７０％で
あったとすると、既配置セル３６，３８の間の制限領域
４０のセル最大使用率ρ（ｉ）＝５０％を指定する。こ
の種のコンピュータ支援による大規模集積回路の自動設
計において、経験的にチップ領域３４の全体的な使用率
は６０％〜７０％である。したがって制限領域４０につ
いては、この通常の使用率より低い例えば５０％とする
ことが望ましい。また制限領域４０の使用率は全体の使
用率に対応して変化させても良い。
ル使用率ρ（Ｔ）を算出し、例えばρ（Ｔ）＝７０％で
あったとすると、既配置セル３６，３８の間の制限領域
４０のセル最大使用率ρ（ｉ）＝５０％を指定する。こ
の種のコンピュータ支援による大規模集積回路の自動設
計において、経験的にチップ領域３４の全体的な使用率
は６０％〜７０％である。したがって制限領域４０につ
いては、この通常の使用率より低い例えば５０％とする
ことが望ましい。また制限領域４０の使用率は全体の使
用率に対応して変化させても良い。
【００３３】例えば全体の使用率が８０％であったなら
ば制限領域４０の使用率は６０％とし、また全体の使用
率が６０％であったならば制限領域４０の使用率は４０
％とする。即ち、制限領域４０の使用率は非制限領域の
使用率より低い値であれば必要に応じて適宜の値を指定
することができる。図５は図３のユーザインタフェース
としての制限領域指定部２２によりユーザが指定する制
限領域の他の例である。図５（Ａ）はセル配置対象とす
る大規模集積回路を構築するチップ４４の側面図であ
り、このチップ４４によっては例えば第０層４６、第１
層４８、第２層５０及び第３層５２の４層構造を持って
いる。このうち第０層４６がセル配置に使用され、それ
以外の第１層４８〜第３層５２はパワー供給や信号伝送
の予定に使用される。
ば制限領域４０の使用率は６０％とし、また全体の使用
率が６０％であったならば制限領域４０の使用率は４０
％とする。即ち、制限領域４０の使用率は非制限領域の
使用率より低い値であれば必要に応じて適宜の値を指定
することができる。図５は図３のユーザインタフェース
としての制限領域指定部２２によりユーザが指定する制
限領域の他の例である。図５（Ａ）はセル配置対象とす
る大規模集積回路を構築するチップ４４の側面図であ
り、このチップ４４によっては例えば第０層４６、第１
層４８、第２層５０及び第３層５２の４層構造を持って
いる。このうち第０層４６がセル配置に使用され、それ
以外の第１層４８〜第３層５２はパワー供給や信号伝送
の予定に使用される。
【００３４】図５（Ｂ）は、図５（Ａ）の第３層５２の
平面図であり、第３層５２には格子状にパワーライン５
４が形成されており、このパワーライン５４に対し垂直
方向のスルーホールによる接続で、下位に位置する第０
層４６から第２層５０に対し電源供給ができるようにし
ている。このパワーライン５４の幅は第０層４６に配置
されるセルのサイズに比べ十分広く、パワーライン５４
の幅の中に多数のセルが配置される関係にある。
平面図であり、第３層５２には格子状にパワーライン５
４が形成されており、このパワーライン５４に対し垂直
方向のスルーホールによる接続で、下位に位置する第０
層４６から第２層５０に対し電源供給ができるようにし
ている。このパワーライン５４の幅は第０層４６に配置
されるセルのサイズに比べ十分広く、パワーライン５４
の幅の中に多数のセルが配置される関係にある。
【００３５】図５（Ｃ）は、図５（Ａ）の第０層４６の
平面図であり、図５（Ｂ）の第３層５２のパワーライン
５４に対応した斜線で示す格子状の領域５６に存在する
セルが、第３層５２のパワーライン５４と垂直方向の配
線接続により電源供給を受け、このため配線密度の高い
領域ということができる。そこでオペレータは、図５
（Ｃ）の第０層４６で与えられるチップ領域のパワーラ
イン５４に対応した斜線部の領域をセル使用率を制限す
る制限領域５６に指定する。
平面図であり、図５（Ｂ）の第３層５２のパワーライン
５４に対応した斜線で示す格子状の領域５６に存在する
セルが、第３層５２のパワーライン５４と垂直方向の配
線接続により電源供給を受け、このため配線密度の高い
領域ということができる。そこでオペレータは、図５
（Ｃ）の第０層４６で与えられるチップ領域のパワーラ
イン５４に対応した斜線部の領域をセル使用率を制限す
る制限領域５６に指定する。
【００３６】このようにパワーライン５４に対応した制
限領域５６が指定できたならば、ユーザは第０層４６を
セル領域とした全体のセル使用率を算出し、この全体の
セル使用率より低い使用率を制限領域５６に指定する。
例えば図４と同様、全体の使用率が７０％であればパワ
ーライン対応の制限領域５６に使用率５０％を指定す
る。再び図３を参照するに、制限領域指定部２２による
ユーザ指定によって、例えば図４または図５（Ｃ）のよ
うに制限領域４０，５６とそのセル使用率が指定される
と、指定された制限領域とセル使用率は制限領域管理モ
ジュール２４に入力され、セル配置モジュール２６にお
けるセル配置処理の際の制御パラメータとして管理され
る。
限領域５６が指定できたならば、ユーザは第０層４６を
セル領域とした全体のセル使用率を算出し、この全体の
セル使用率より低い使用率を制限領域５６に指定する。
例えば図４と同様、全体の使用率が７０％であればパワ
ーライン対応の制限領域５６に使用率５０％を指定す
る。再び図３を参照するに、制限領域指定部２２による
ユーザ指定によって、例えば図４または図５（Ｃ）のよ
うに制限領域４０，５６とそのセル使用率が指定される
と、指定された制限領域とセル使用率は制限領域管理モ
ジュール２４に入力され、セル配置モジュール２６にお
けるセル配置処理の際の制御パラメータとして管理され
る。
【００３７】セル配置モジュール２６はパーティショニ
ング・ベースド配置モジュール３０により、ネットリス
トデータ１２に基づいて対象チップ上にセル配置を行
う。このときセル配置制御モジュール３２が制限領域管
理モジュール２４で管理されているユーザ指定の制限領
域とそのセル使用率に基づいたセルの振り分けを調整す
る。
ング・ベースド配置モジュール３０により、ネットリス
トデータ１２に基づいて対象チップ上にセル配置を行
う。このときセル配置制御モジュール３２が制限領域管
理モジュール２４で管理されているユーザ指定の制限領
域とそのセル使用率に基づいたセルの振り分けを調整す
る。
【００３８】パーティショニング・ベースド配置モジュ
ール３０によるセル配置を簡単に説明する。パーティシ
ョニング・ベースド配置モジュール３０は、対象チップ
領域についで順次２分割を繰り返しながら、各分割毎に
２分割した領域間のネット数を示すコストが最小となる
ようにチップをグループ分けする。このようなパーティ
ショニング・ベースド配置モジュール３０のセル配置に
対し、セル配置制御モジュール３２はパーティショニン
グ・ベースド配置モジュール３０でチップ領域の２分割
によるチップグループ分けが行われる毎に、分割した２
領域の合計面積（Ｓ１＋Ｓ２）を２領域の合計セル面積
ｓに対する制限領域のセル最大使用率に基づく各領域の
セル有効面積ｓ１´，ｓ２´との比率で案分した各領域
の面積ｓ１´，ｓ２´に換算し、この換算面積Ｓ１´，
Ｓ２´に対する各領域のセル合計面積ｓの比率の差が所
定の範囲内となるように、パーティショニング・ベース
ド配置モジュール３０におけるセルのグループ分けを制
御する。
ール３０によるセル配置を簡単に説明する。パーティシ
ョニング・ベースド配置モジュール３０は、対象チップ
領域についで順次２分割を繰り返しながら、各分割毎に
２分割した領域間のネット数を示すコストが最小となる
ようにチップをグループ分けする。このようなパーティ
ショニング・ベースド配置モジュール３０のセル配置に
対し、セル配置制御モジュール３２はパーティショニン
グ・ベースド配置モジュール３０でチップ領域の２分割
によるチップグループ分けが行われる毎に、分割した２
領域の合計面積（Ｓ１＋Ｓ２）を２領域の合計セル面積
ｓに対する制限領域のセル最大使用率に基づく各領域の
セル有効面積ｓ１´，ｓ２´との比率で案分した各領域
の面積ｓ１´，ｓ２´に換算し、この換算面積Ｓ１´，
Ｓ２´に対する各領域のセル合計面積ｓの比率の差が所
定の範囲内となるように、パーティショニング・ベース
ド配置モジュール３０におけるセルのグループ分けを制
御する。
【００３９】このパーティショニング・ベースド配置モ
ジュール３０とセル配置制御モジュール３２の処理の詳
細は後の説明で明らかにする。図６は、図３の実施形態
におけるセル配置処理のジェネリックなフローチャート
である。このセル配置処理にあっては、まずステップＳ
１でチップ上にセル使用率を制限する制限領域とそのセ
ル使用率を指定する。図３の実施形態にあっては、ユー
ザインタフェースとして機能する制限領域指定部２２に
よって、図４または図５に示したようにしてチップ上の
配線密度が混雑すると思われる領域をセル使用率の制限
領域に指定し、この制限領域についてセル全体の使用率
より低い使用率例えば５０％を指定している。
ジュール３０とセル配置制御モジュール３２の処理の詳
細は後の説明で明らかにする。図６は、図３の実施形態
におけるセル配置処理のジェネリックなフローチャート
である。このセル配置処理にあっては、まずステップＳ
１でチップ上にセル使用率を制限する制限領域とそのセ
ル使用率を指定する。図３の実施形態にあっては、ユー
ザインタフェースとして機能する制限領域指定部２２に
よって、図４または図５に示したようにしてチップ上の
配線密度が混雑すると思われる領域をセル使用率の制限
領域に指定し、この制限領域についてセル全体の使用率
より低い使用率例えば５０％を指定している。
【００４０】次にステップＳ２に進み、指定されたセル
使用率の制限領域に指定されたセル使用率を超えないよ
うにセル配置をセル配置モジュール２６が行う。図７
は、図６のステップＳ１のセル使用率制限領域指定処理
の詳細フローチャートであり、図３の実施形態のユーザ
インタフェースとして機能する制限領域指定部２２によ
るユーザ指定の場合のフローチャートである。このユー
ザ指定の制限領域指定処理にあっては、ステップＳ１で
例えば図４のように配置位置が固定的に決まっている既
配置セルがあれば、これを配置する。
使用率の制限領域に指定されたセル使用率を超えないよ
うにセル配置をセル配置モジュール２６が行う。図７
は、図６のステップＳ１のセル使用率制限領域指定処理
の詳細フローチャートであり、図３の実施形態のユーザ
インタフェースとして機能する制限領域指定部２２によ
るユーザ指定の場合のフローチャートである。このユー
ザ指定の制限領域指定処理にあっては、ステップＳ１で
例えば図４のように配置位置が固定的に決まっている既
配置セルがあれば、これを配置する。
【００４１】次にステップＳ２で、図５に示したように
セル配置層に対する電源やネット用の他層との接続領域
を設定する。次にステップＳ３で、図４の既配置セル３
６，３８の間の領域や図５（Ｃ）の他層のパワーライン
対応の領域５６を配線混雑領域と判断してセル使用率の
制限領域を指定し、この制限領域に他の領域より低い使
用率を指定する。
セル配置層に対する電源やネット用の他層との接続領域
を設定する。次にステップＳ３で、図４の既配置セル３
６，３８の間の領域や図５（Ｃ）の他層のパワーライン
対応の領域５６を配線混雑領域と判断してセル使用率の
制限領域を指定し、この制限領域に他の領域より低い使
用率を指定する。
【００４２】図８は、図６のジェネリックフローチャー
トのステップＳ２における指定されたセル使用率の制限
領域に指定されたセル使用率を超えないようにセルを配
置するためのセル配置処理、即ち図３のセル配置モジュ
ール２６に設けたパーティショニング・ベースド配置モ
ジュール３０及びセル配置制御モジュール３２によるセ
ル配置処理のフローチャートである。
トのステップＳ２における指定されたセル使用率の制限
領域に指定されたセル使用率を超えないようにセルを配
置するためのセル配置処理、即ち図３のセル配置モジュ
ール２６に設けたパーティショニング・ベースド配置モ
ジュール３０及びセル配置制御モジュール３２によるセ
ル配置処理のフローチャートである。
【００４３】図８のフローチャートにおいて、ステップ
Ｓ１，Ｓ２は図３のセル配置モジュール２６におけるパ
ーティショニング・ベースド配置モジュール３０の処理
であり、残りのステップＳ３〜Ｓ１１がセル配置モジュ
ール３２による処理となる。まずパーティショニング・
ベースド配置モジュール３０によるセル配置処理は、ス
テップＳ１で対象チップ領域を２分割し、次にステップ
Ｓ２で対象チップ領域のセルを分割した２領域に振り分
け、領域間のネットのコストが最小となるようにグルー
プ分けして配置候補を決定する。
Ｓ１，Ｓ２は図３のセル配置モジュール２６におけるパ
ーティショニング・ベースド配置モジュール３０の処理
であり、残りのステップＳ３〜Ｓ１１がセル配置モジュ
ール３２による処理となる。まずパーティショニング・
ベースド配置モジュール３０によるセル配置処理は、ス
テップＳ１で対象チップ領域を２分割し、次にステップ
Ｓ２で対象チップ領域のセルを分割した２領域に振り分
け、領域間のネットのコストが最小となるようにグルー
プ分けして配置候補を決定する。
【００４４】ステップＳ１における対象チップ領域の２
分割としては、図９（Ａ）（Ｂ）（Ｃ）（Ｄ）のものが
ある。図９（Ａ）は対象チップ領域３４を垂直ライン、
水平ライン、垂直ライン、水平ラインの順番に交互に２
分割していく分割である。例えば垂直ラインＬ１、水平
ラインＬ２、垂直ラインＬ３、水平ラインＬ４と分割
し、この垂直、水平の順番による分割をセル１つが入る
所定の最小ブロックサイズまで繰り返す。
分割としては、図９（Ａ）（Ｂ）（Ｃ）（Ｄ）のものが
ある。図９（Ａ）は対象チップ領域３４を垂直ライン、
水平ライン、垂直ライン、水平ラインの順番に交互に２
分割していく分割である。例えば垂直ラインＬ１、水平
ラインＬ２、垂直ラインＬ３、水平ラインＬ４と分割
し、この垂直、水平の順番による分割をセル１つが入る
所定の最小ブロックサイズまで繰り返す。
【００４５】図９（Ｂ）は対象領域を同時に同一サイズ
に４分割する分割である。即ち、１回目は垂直ラインＬ
１ａと水平ラインＬ１ｂを同時に引いて同一サイズの４
領域に分割する。２回目は４つの分割領域について２本
の垂直ラインＬ２ａと２本の水平ラインＬ２ｂを引い
て、それぞれ同一サイズの４領域に分割する。図９
（Ｃ）は水平ラインＬ１、次に２本の水平ラインＬ２ａ
により垂直方向について最小サイズまで分割し、次に垂
直ラインＬ３と２本の垂直ラインＬ４ａにより水平方向
について最小サイズまで順次分割する。
に４分割する分割である。即ち、１回目は垂直ラインＬ
１ａと水平ラインＬ１ｂを同時に引いて同一サイズの４
領域に分割する。２回目は４つの分割領域について２本
の垂直ラインＬ２ａと２本の水平ラインＬ２ｂを引い
て、それぞれ同一サイズの４領域に分割する。図９
（Ｃ）は水平ラインＬ１、次に２本の水平ラインＬ２ａ
により垂直方向について最小サイズまで分割し、次に垂
直ラインＬ３と２本の垂直ラインＬ４ａにより水平方向
について最小サイズまで順次分割する。
【００４６】図９（Ｄ）は水平ラインＬ１〜Ｌ４の順番
に最小サイズで垂直方向に分割した後、垂直ラインＬ
５、２本の垂直ラインＬ６ｂの順番に水平方向で順次最
小サイズまで分割する。この図９（Ａ）〜（Ｄ）のいず
れの分割法にあっても、１つの対象領域を２分割した際
の領域間のネットコストが最小となるようにセルをグル
ープ分けする。
に最小サイズで垂直方向に分割した後、垂直ラインＬ
５、２本の垂直ラインＬ６ｂの順番に水平方向で順次最
小サイズまで分割する。この図９（Ａ）〜（Ｄ）のいず
れの分割法にあっても、１つの対象領域を２分割した際
の領域間のネットコストが最小となるようにセルをグル
ープ分けする。
【００４７】図８のステップＳ２の分割された２領域に
領域間のネットコストが最小となるようにセルをグルー
プ分けするためのアルゴリズムとしては、次のものがあ
る。 Ｋｅｒｎｉｇｈａｎ−Ｌｉｎアルゴリズム（Ｋ−Ｌア
ルゴリズム） 拡張Ｋ−Ｌアルゴリズム Ｆｉｄｕｃｃｉａ−Ｍａｔｔｈｅｙｓｅｓアルゴリズ
ム これらのアルゴリズムは、例えばNaveed Sherwany 著の
「ALGORITHMS FORVLSI PHYSICAL DESIGN AUTOMATION」
（Kluwer Academic Publishers 1995年発行）に示され
る。
領域間のネットコストが最小となるようにセルをグルー
プ分けするためのアルゴリズムとしては、次のものがあ
る。 Ｋｅｒｎｉｇｈａｎ−Ｌｉｎアルゴリズム（Ｋ−Ｌア
ルゴリズム） 拡張Ｋ−Ｌアルゴリズム Ｆｉｄｕｃｃｉａ−Ｍａｔｔｈｅｙｓｅｓアルゴリズ
ム これらのアルゴリズムは、例えばNaveed Sherwany 著の
「ALGORITHMS FORVLSI PHYSICAL DESIGN AUTOMATION」
（Kluwer Academic Publishers 1995年発行）に示され
る。
【００４８】ここでステップＳ２にあっては、分割した
２領域間のネットのコストが最小となるようにグループ
分けをして配置候補を決定するが、決定した配置候補は
第１候補とし、それよりコストが大きい第２候補、第３
候補、第４候補などの下位の候補についても、グループ
分けの結果を保存しておく。ステップＳ２でネットコス
トを最小とするセルのグループ分けによる配置候補が決
定されたならば、図３のセル配置制御モジュール３２に
よるステップＳ３〜Ｓ１１の処理を実行する。
２領域間のネットのコストが最小となるようにグループ
分けをして配置候補を決定するが、決定した配置候補は
第１候補とし、それよりコストが大きい第２候補、第３
候補、第４候補などの下位の候補についても、グループ
分けの結果を保存しておく。ステップＳ２でネットコス
トを最小とするセルのグループ分けによる配置候補が決
定されたならば、図３のセル配置制御モジュール３２に
よるステップＳ３〜Ｓ１１の処理を実行する。
【００４９】このステップＳ３〜Ｓ１１の処理のため、
図１０（Ａ）の２分割された第１領域５８と第２領域６
０について、第１領域５８の面積をＳ１、第２領域６０
の面積をＳ２、第１領域５８に振り分けられたセル合計
面積をｓ１、第２領域６０に振り分けられたセル合計面
積をｓ２、セルの全面積をｓ（＝ｓ１＋ｓ２）、対象チ
ップ領域３４におけるｉ番目の制限領域のうちの第１領
域５８に入っている部分の面積をＳ１（ｉ）、同じくｉ
番目の制限領域のうちの第２領域６０に入っている部分
の面積をＳ２（ｉ）、ｉ番目の制限領域で指定したセル
使用率をρ（ｉ）として取得している。
図１０（Ａ）の２分割された第１領域５８と第２領域６
０について、第１領域５８の面積をＳ１、第２領域６０
の面積をＳ２、第１領域５８に振り分けられたセル合計
面積をｓ１、第２領域６０に振り分けられたセル合計面
積をｓ２、セルの全面積をｓ（＝ｓ１＋ｓ２）、対象チ
ップ領域３４におけるｉ番目の制限領域のうちの第１領
域５８に入っている部分の面積をＳ１（ｉ）、同じくｉ
番目の制限領域のうちの第２領域６０に入っている部分
の面積をＳ２（ｉ）、ｉ番目の制限領域で指定したセル
使用率をρ（ｉ）として取得している。
【００５０】このような条件の下に、まずステップＳ３
で第１領域５８についてセル使用率の制限のない部分の
面積Ｓ１（０）を次式により算出する。 Ｓ１（０）＝Ｓ１−ΣＳ１（ｉ） （２） 次にステップＳ４で、第２領域６０について同じくセル
使用率の制限のない部分の面積Ｓ２（０）を次式により
算出する。
で第１領域５８についてセル使用率の制限のない部分の
面積Ｓ１（０）を次式により算出する。 Ｓ１（０）＝Ｓ１−ΣＳ１（ｉ） （２） 次にステップＳ４で、第２領域６０について同じくセル
使用率の制限のない部分の面積Ｓ２（０）を次式により
算出する。
【００５１】 Ｓ２（０）＝Ｓ２−ΣＳ２（ｉ） （３） このステップＳ３，Ｓ４に対応して、図１０（Ａ）にあ
っては、第１領域５８，第２領域６０についてセル使用
率の制限のない部分６２−１，６２−２を斜線のセル使
用率の制限のある部分６４−１，６４−２に対し分けて
示し、それぞれの面積をＳ１（０），Ｓ２（０）と表し
ている。
っては、第１領域５８，第２領域６０についてセル使用
率の制限のない部分６２−１，６２−２を斜線のセル使
用率の制限のある部分６４−１，６４−２に対し分けて
示し、それぞれの面積をＳ１（０），Ｓ２（０）と表し
ている。
【００５２】次にステップＳ５に進み、対象チップ領域
３４全体としてのセル使用率の制限のない部分６２−
１，６２−２の使用率ρ（０）を次式により算出する。 ρ(0) ＝｛（全セル面積）−（使用率指定領域の合計セル面積）｝／（全面積） ＝［ｓ−Σ｛ρ(i) × (S1(i)+S2(i))｝］／S1(0)+S2(0)) （４） 続いてステップＳ６に進み、ステップＳ５で求めたセル
使用率の制限のない部分の使用率ρ（０）と既に指定さ
れているセル使用率の制限のある部分の使用率ρ（ｉ）
に基づいて、第１領域５８及び第２領域６０の各セル有
効面積ｓ１´，ｓ２´を次式により算出する。
３４全体としてのセル使用率の制限のない部分６２−
１，６２−２の使用率ρ（０）を次式により算出する。 ρ(0) ＝｛（全セル面積）−（使用率指定領域の合計セル面積）｝／（全面積） ＝［ｓ−Σ｛ρ(i) × (S1(i)+S2(i))｝］／S1(0)+S2(0)) （４） 続いてステップＳ６に進み、ステップＳ５で求めたセル
使用率の制限のない部分の使用率ρ（０）と既に指定さ
れているセル使用率の制限のある部分の使用率ρ（ｉ）
に基づいて、第１領域５８及び第２領域６０の各セル有
効面積ｓ１´，ｓ２´を次式により算出する。
【００５３】 s1´ ＝ρ(0) × S1(0)) ＋Σ｛ρ(i) × (S1(i)} （５） s2´ ＝ρ(0) × S2(0)) ＋Σ｛ρ(i) × (S1(i)} （６） 次にステップＳ７に進み、ステップＳ６で求めた第１及
び第２領域５８，６０のセル有効面積ｓ１´，ｓ２´の
セル合計面積ｓに対する比率で対象チップ領域３４即ち
第１及び第２領域を合わせた領域の面積（Ｓ１＋Ｓ２）
を案分した換算面積Ｓ１´，Ｓ２´を次式により求め
る。
び第２領域５８，６０のセル有効面積ｓ１´，ｓ２´の
セル合計面積ｓに対する比率で対象チップ領域３４即ち
第１及び第２領域を合わせた領域の面積（Ｓ１＋Ｓ２）
を案分した換算面積Ｓ１´，Ｓ２´を次式により求め
る。
【００５４】 Ｓ１´＝（Ｓ１＋Ｓ２）×（ｓ１´／ｓ） （７） Ｓ２´＝（Ｓ１＋Ｓ２）×（ｓ２´／ｓ） （８） このようにしてステップＳ７で第１及び第２領域５８，
６０を換算した図１０（Ｂ）の換算領域５８−１，６０
−１の換算面積Ｓ１´，Ｓ２´を求めたならば、この換
算面積Ｓ１´，Ｓ２´に対する図１０（Ａ）の元の第１
領域５８，第２領域６０の各セル面積ｓ１，ｓ２との比
率の差の絶対値が一定値α以下となる条件が成立するか
否か判定する。即ち、 ｜ｓ１／Ｓ１´−ｓ２／Ｓ２´｜≦α （９） の条件を判定する。この（９）式の条件を満足すれば、
ステップＳ２で決定した配置候補が、指定した制限領域
の指定した使用率を超えていないものと見なし、ステッ
プＳ９で最小ブロックサイズか否かチェックし、最小ブ
ロックサイズでなければステップＳ１に戻り、図９
（Ａ）の処理の済んだ第１領域５８，第２領域６０のそ
れぞれについて、次は水平線によりそれぞれを上下の２
領域に分割し、各２領域についてステップＳ２〜Ｓ９の
処理を繰り返し、これをステップＳ９で最小ブロックサ
イズとなるまで繰り返す。
６０を換算した図１０（Ｂ）の換算領域５８−１，６０
−１の換算面積Ｓ１´，Ｓ２´を求めたならば、この換
算面積Ｓ１´，Ｓ２´に対する図１０（Ａ）の元の第１
領域５８，第２領域６０の各セル面積ｓ１，ｓ２との比
率の差の絶対値が一定値α以下となる条件が成立するか
否か判定する。即ち、 ｜ｓ１／Ｓ１´−ｓ２／Ｓ２´｜≦α （９） の条件を判定する。この（９）式の条件を満足すれば、
ステップＳ２で決定した配置候補が、指定した制限領域
の指定した使用率を超えていないものと見なし、ステッ
プＳ９で最小ブロックサイズか否かチェックし、最小ブ
ロックサイズでなければステップＳ１に戻り、図９
（Ａ）の処理の済んだ第１領域５８，第２領域６０のそ
れぞれについて、次は水平線によりそれぞれを上下の２
領域に分割し、各２領域についてステップＳ２〜Ｓ９の
処理を繰り返し、これをステップＳ９で最小ブロックサ
イズとなるまで繰り返す。
【００５５】一方、ステップＳ８で（９）式の条件が成
立しなかった場合には、ステップＳ１０に進み、ステッ
プＳ２で決定している第１候補としての配置候補よりコ
ストが大きい第２候補を選択し、第２候補となるセルの
グループ分けについてステップＳ３〜Ｓ８の処理を繰り
返す。これによってステップＳ２で決定された複数の候
補のうち、ステップＳ８の条件を満足する候補が選択さ
れる。
立しなかった場合には、ステップＳ１０に進み、ステッ
プＳ２で決定している第１候補としての配置候補よりコ
ストが大きい第２候補を選択し、第２候補となるセルの
グループ分けについてステップＳ３〜Ｓ８の処理を繰り
返す。これによってステップＳ２で決定された複数の候
補のうち、ステップＳ８の条件を満足する候補が選択さ
れる。
【００５６】ステップＳ９で最小ブロックサイズまでの
処理が終了すると、ステップＳ１でセル配置結果を保存
し、一連のセル配置処理を終了し、図２に示す次のセル
間配線システム２０による配線処理に移行する。この図
８のフローチャートに示した本発明によるセル配置処理
によれば、図１０（Ａ）のように、第１領域５８と第２
領域６０に２分割してネットコストが最小となるように
セルを振り分けるグループ分けを行った際に、前記
（２）〜（８）式に従って、図１０（Ｂ）のような換算
領域５８−１，６０−１に分けられる。
処理が終了すると、ステップＳ１でセル配置結果を保存
し、一連のセル配置処理を終了し、図２に示す次のセル
間配線システム２０による配線処理に移行する。この図
８のフローチャートに示した本発明によるセル配置処理
によれば、図１０（Ａ）のように、第１領域５８と第２
領域６０に２分割してネットコストが最小となるように
セルを振り分けるグループ分けを行った際に、前記
（２）〜（８）式に従って、図１０（Ｂ）のような換算
領域５８−１，６０−１に分けられる。
【００５７】この換算領域５８−１，６０−１は、図１
０（Ａ）における本来の第１領域５８と第２領域６０の
境界線６５を大きなセル使用面積を制限した部分６４−
２をもつ第２領域６０側に移動して境界線６５−１と
し、この換算領域５８−１，６０−１について前記
（９）式の条件を満足するように、即ち換算領域５８−
１，６０−１にセルを振り分けたときのセル使用率の差
が±αの範囲に収まるように振り分けたことに相当す
る。
０（Ａ）における本来の第１領域５８と第２領域６０の
境界線６５を大きなセル使用面積を制限した部分６４−
２をもつ第２領域６０側に移動して境界線６５−１と
し、この換算領域５８−１，６０−１について前記
（９）式の条件を満足するように、即ち換算領域５８−
１，６０−１にセルを振り分けたときのセル使用率の差
が±αの範囲に収まるように振り分けたことに相当す
る。
【００５８】その結果、図１０（Ａ）において、セル使
用率が制限された部分６４−２が大きい第２領域６０の
換算領域６０−１の換算面積Ｓ２´が小さくなってお
り、第２領域６０に振り分けられるセルが第１領域５８
側に追い出されることになる。この結果、最小ブロック
サイズまで分割して同様なセル振り分け処理を行うと、
図１０のセル使用率を制限した部分６４−１，６４−２
については、それぞれの指定したセル使用率を超えない
ようなセル配置が実現できる。
用率が制限された部分６４−２が大きい第２領域６０の
換算領域６０−１の換算面積Ｓ２´が小さくなってお
り、第２領域６０に振り分けられるセルが第１領域５８
側に追い出されることになる。この結果、最小ブロック
サイズまで分割して同様なセル振り分け処理を行うと、
図１０のセル使用率を制限した部分６４−１，６４−２
については、それぞれの指定したセル使用率を超えない
ようなセル配置が実現できる。
【００５９】図１１は図２のレイアウト設計システム１
４に設けられたセル配置システム１８として実現される
本発明のセル配置装置の第２実施形態の機能ブロック図
である。この第２実施形態にあっては、セル使用率を制
限する制限領域の指定をチップ上に対する既配置セルの
配置に基づいて自動的に決定するようにしたことを特徴
とする。
４に設けられたセル配置システム１８として実現される
本発明のセル配置装置の第２実施形態の機能ブロック図
である。この第２実施形態にあっては、セル使用率を制
限する制限領域の指定をチップ上に対する既配置セルの
配置に基づいて自動的に決定するようにしたことを特徴
とする。
【００６０】図１１において、本発明のセル配置装置を
構成するセル配置システム１８は、制限領域指定部２
２、制限領域管理モジュール２４、セル配置モジュール
２６で構成され、セル配置モジュール２６にはパーティ
ショニング・ベースド配置モジュール３０とセル配置制
限モジュール３２が設けられており、セル配置モジュー
ル２６のセル配置処理で得られたセル配置データ２８を
ファイルに格納している。
構成するセル配置システム１８は、制限領域指定部２
２、制限領域管理モジュール２４、セル配置モジュール
２６で構成され、セル配置モジュール２６にはパーティ
ショニング・ベースド配置モジュール３０とセル配置制
限モジュール３２が設けられており、セル配置モジュー
ル２６のセル配置処理で得られたセル配置データ２８を
ファイルに格納している。
【００６１】この構成は図３の第１実施形態と基本的に
同じであるが、第１実施形態のユーザが制限領域とその
セル最大使用率を指定しているのに対し、図１１の第２
実施形態にあっては、制限領域指定部２２はユーザの操
作を必要とすることなく、図２の論理設計システム１０
の処理で得られたネットリストデータ１２に基づいて自
動的にセル使用率を制限する制限領域とそのセル最大使
用率を決定するようにしている。
同じであるが、第１実施形態のユーザが制限領域とその
セル最大使用率を指定しているのに対し、図１１の第２
実施形態にあっては、制限領域指定部２２はユーザの操
作を必要とすることなく、図２の論理設計システム１０
の処理で得られたネットリストデータ１２に基づいて自
動的にセル使用率を制限する制限領域とそのセル最大使
用率を決定するようにしている。
【００６２】このため、制限領域指定部２２には既配置
セル配置モジュール６６、概略配線モジュール６８、配
線混雑領域判定モジュール７０、制限領域決定モジュー
ル７２及び使用率リスト７４が設けられている。既配置
セル配置モジュール６６は例えば図１２のように、対象
チップ領域３４上に配置位置が固定的に決められた既配
置セルをネットリストデータ１２に含まれる既配置セル
の上限を除き、予め決められた位置に例えば既配置セル
７６，７８を図示のように配置する。概略配線モジュー
ル６８は図１２の対象チップ３４上に配置された例えば
２つの既配置セル７６，７８を対象に概略配線を行う。
この概略配線は既配置セル７６，７８のネットリストに
基づいて、例えば後の説明で明らかにするグリットグラ
フを利用して概略的な配線を行う。
セル配置モジュール６６、概略配線モジュール６８、配
線混雑領域判定モジュール７０、制限領域決定モジュー
ル７２及び使用率リスト７４が設けられている。既配置
セル配置モジュール６６は例えば図１２のように、対象
チップ領域３４上に配置位置が固定的に決められた既配
置セルをネットリストデータ１２に含まれる既配置セル
の上限を除き、予め決められた位置に例えば既配置セル
７６，７８を図示のように配置する。概略配線モジュー
ル６８は図１２の対象チップ３４上に配置された例えば
２つの既配置セル７６，７８を対象に概略配線を行う。
この概略配線は既配置セル７６，７８のネットリストに
基づいて、例えば後の説明で明らかにするグリットグラ
フを利用して概略的な配線を行う。
【００６３】配線混雑領域判定モジュール７０は、図１
２のように対象チップ領域３４を所定サイズのブロック
に分割し、各ブロック毎に概略配線モジュール６８で行
った既配置セル７６，７８についての概略配線の結果か
ら配線密度を検出し、各ブロックについて配線混雑領域
か否か判定する。図１２の２つの既配置セル７６，７８
の配置については、概略配線によってその間の６ブロッ
クが配線混雑領域と判別することができる。
２のように対象チップ領域３４を所定サイズのブロック
に分割し、各ブロック毎に概略配線モジュール６８で行
った既配置セル７６，７８についての概略配線の結果か
ら配線密度を検出し、各ブロックについて配線混雑領域
か否か判定する。図１２の２つの既配置セル７６，７８
の配置については、概略配線によってその間の６ブロッ
クが配線混雑領域と判別することができる。
【００６４】ここで対象チップ領域３４のブロックは左
上隅を原点として水平方向にｉ＝０〜７、垂直方向にｊ
＝０〜８を設定していることから、任意のブロックはＢ
ｉｊで表すことができる。このため、２つの既配置セル
７６，７８の間に位置する６つのブロックＢ63，Ｂ64，
Ｂ65，Ｂ73，Ｂ74，Ｂ75が配線混雑領域のブロックと判
定される。
上隅を原点として水平方向にｉ＝０〜７、垂直方向にｊ
＝０〜８を設定していることから、任意のブロックはＢ
ｉｊで表すことができる。このため、２つの既配置セル
７６，７８の間に位置する６つのブロックＢ63，Ｂ64，
Ｂ65，Ｂ73，Ｂ74，Ｂ75が配線混雑領域のブロックと判
定される。
【００６５】制限領域決定モジュール７２は、配線混雑
領域判定モジュール７０で配線混雑領域と判定されたブ
ロックで形成された領域をセル使用率を制限する制限領
域に決定する。即ち図１２にあっては、２つの既配置セ
ル７６，７８の間の６つのブロックが配線混雑領域と判
定されていることから、この６つのブロックを合わせた
領域を制限領域８０に決定する。
領域判定モジュール７０で配線混雑領域と判定されたブ
ロックで形成された領域をセル使用率を制限する制限領
域に決定する。即ち図１２にあっては、２つの既配置セ
ル７６，７８の間の６つのブロックが配線混雑領域と判
定されていることから、この６つのブロックを合わせた
領域を制限領域８０に決定する。
【００６６】次に制限領域決定モジュール７２は、決定
した制限領域８０について使用率を制限するためのセル
最大使用率を通常のセル使用率より低い値として決定す
る。この制限領域８０のセル最大使用率の決定は使用率
リスト７４を参照して行う。この使用率リスト７４に
は、図１３のように、全体セル使用率７７と制限領域セ
ル使用率７８が格納されている。
した制限領域８０について使用率を制限するためのセル
最大使用率を通常のセル使用率より低い値として決定す
る。この制限領域８０のセル最大使用率の決定は使用率
リスト７４を参照して行う。この使用率リスト７４に
は、図１３のように、全体セル使用率７７と制限領域セ
ル使用率７８が格納されている。
【００６７】全体セル使用率７７は５０％〜６０％、６
０％〜７０％、７０％〜８０％の３段階に分けられてお
り、これに対応して制限領域セル使用率７８は４０％、
５０％、６０％が設定されている。制限領域決定モジュ
ール７２は図１２のように、対象チップ領域３４につい
て制限領域８０が決定できたならば、セル合計面積をチ
ップ面積で割って全体セル使用率を算出し、図１３の使
用率リスト７４を参照し、該当する全体セル使用率７７
に対応する制限領域セル使用率７８を選択する。例えば
全体セル使用率７７が６０％〜７０％の間にあったとき
には、制限領域セル使用率７８として５０％を選択し、
これを図１２の制限領域８０のセル最大使用率とする。
０％〜７０％、７０％〜８０％の３段階に分けられてお
り、これに対応して制限領域セル使用率７８は４０％、
５０％、６０％が設定されている。制限領域決定モジュ
ール７２は図１２のように、対象チップ領域３４につい
て制限領域８０が決定できたならば、セル合計面積をチ
ップ面積で割って全体セル使用率を算出し、図１３の使
用率リスト７４を参照し、該当する全体セル使用率７７
に対応する制限領域セル使用率７８を選択する。例えば
全体セル使用率７７が６０％〜７０％の間にあったとき
には、制限領域セル使用率７８として５０％を選択し、
これを図１２の制限領域８０のセル最大使用率とする。
【００６８】図１４は図１１の制限領域指定部２２によ
る制限領域及びセル使用率の指定処理のフローチャート
である。まずステップＳ１で対象とするチップ上に配置
位置が固定的に決まっている既配置セルを配置する。次
にステップＳ２でチップ上に配置した既配置セルに対し
グリットグラフなどを利用して概略配線を行う。次にス
テップＳ３でチップを所定サイズのブロックに分割し、
ステップＳ４でブロック毎に配置セル間のネット数をコ
ストとして算出し、コストが所定値以上となるブロック
を配線混雑領域と判定する。最終的にステップＳ５で配
線混雑領域をセル使用率の制限領域に決定し、例えば図
１３のような使用率リスト７４の参照で他の領域より低
い使用率を指定する。
る制限領域及びセル使用率の指定処理のフローチャート
である。まずステップＳ１で対象とするチップ上に配置
位置が固定的に決まっている既配置セルを配置する。次
にステップＳ２でチップ上に配置した既配置セルに対し
グリットグラフなどを利用して概略配線を行う。次にス
テップＳ３でチップを所定サイズのブロックに分割し、
ステップＳ４でブロック毎に配置セル間のネット数をコ
ストとして算出し、コストが所定値以上となるブロック
を配線混雑領域と判定する。最終的にステップＳ５で配
線混雑領域をセル使用率の制限領域に決定し、例えば図
１３のような使用率リスト７４の参照で他の領域より低
い使用率を指定する。
【００６９】このようにして自動的に決定された制限領
域及びそのセル使用率は図１１の制限領域管理モジュー
ル２４に入力され、セル配置モジュール２６による配置
処理のために保存される。セル配置モジュール２６によ
る制限領域管理モジュール２４に管理された制限領域と
そのセル使用率に基づくセル配置処理は、図３の第１実
施形態と同じであり、具体的には図８のセル配置処理の
フローチャートに従ったセル配置が行われ、これによっ
て指定されたセル使用率の制限領域に指定されたセル使
用率を超えないようにセルを配置することができる。
域及びそのセル使用率は図１１の制限領域管理モジュー
ル２４に入力され、セル配置モジュール２６による配置
処理のために保存される。セル配置モジュール２６によ
る制限領域管理モジュール２４に管理された制限領域と
そのセル使用率に基づくセル配置処理は、図３の第１実
施形態と同じであり、具体的には図８のセル配置処理の
フローチャートに従ったセル配置が行われ、これによっ
て指定されたセル使用率の制限領域に指定されたセル使
用率を超えないようにセルを配置することができる。
【００７０】図１５は、図１４の使用率制限領域指定処
理のステップＳ２における既配置セルに対する概略配線
処理のフローチャートである。この概略配線処理は図２
のセル間配線システム２０における配線処理が 第１段階のグローバルルーチング（ルーズルーチン
グ） 詳細ルーチング の２段階の処理で行われており、このうち第１段階で行
うグローバルルーチングを利用することで高速概略配線
が実現できる。
理のステップＳ２における既配置セルに対する概略配線
処理のフローチャートである。この概略配線処理は図２
のセル間配線システム２０における配線処理が 第１段階のグローバルルーチング（ルーズルーチン
グ） 詳細ルーチング の２段階の処理で行われており、このうち第１段階で行
うグローバルルーチングを利用することで高速概略配線
が実現できる。
【００７１】このグローバルルーチングは、セル配置が
完了した段階でネットリストに基づき、実際の物理的な
配線のレイアウトを行わずに各ネットについての配線の
割当てだけを行うものである。このグローバルルーチン
グにおける配線処理としてグリッドグラフモデル、チェ
ッカボードモデル、チャネルインターセクショングラフ
モデルなどの手法があるが、図１５の概略配線処理にあ
っては処理が簡単なグリッドグラフモデルを使用してい
る。
完了した段階でネットリストに基づき、実際の物理的な
配線のレイアウトを行わずに各ネットについての配線の
割当てだけを行うものである。このグローバルルーチン
グにおける配線処理としてグリッドグラフモデル、チェ
ッカボードモデル、チャネルインターセクショングラフ
モデルなどの手法があるが、図１５の概略配線処理にあ
っては処理が簡単なグリッドグラフモデルを使用してい
る。
【００７２】図１５の概略配線処理を図１６のグリッド
グラフモデルによる配線処理の説明図を参照して説明す
ると次のようになる。まずステップＳ１でチップ上に配
置が決まった配置セルに対するピン割当てを行う。図１
６（Ａ）が対象チップ３４にセル８２，８４，８６，８
８，９０を配置した状態であり、これらのセルに対し例
えばピンｔ11，ｔ12，ｔ21，ｔ22を図示のように割り当
てる。
グラフモデルによる配線処理の説明図を参照して説明す
ると次のようになる。まずステップＳ１でチップ上に配
置が決まった配置セルに対するピン割当てを行う。図１
６（Ａ）が対象チップ３４にセル８２，８４，８６，８
８，９０を配置した状態であり、これらのセルに対し例
えばピンｔ11，ｔ12，ｔ21，ｔ22を図示のように割り当
てる。
【００７３】ここでピンｔ11〜ｔ12に対応したネットリ
ストは Ｎ１（ｔ11，ｔ12） Ｎ２（ｔ21，ｔ22） であったとする。続いてステップＳ２でグリッドグラフ
モデルを作成する。グリッドグラフモデルの作成は、図
１６（Ｂ）のように対象チップ領域３４を水平垂直のブ
ロックライン９２により分割して矩形セルに分ける。こ
の矩形セルのサイズはチャネル幅をｈ、線幅をｗとする
と、（ｈ×ｗ）に設定される。次に図１６（Ｃ）のよう
にグリッドグラフ９４を生成する。
ストは Ｎ１（ｔ11，ｔ12） Ｎ２（ｔ21，ｔ22） であったとする。続いてステップＳ２でグリッドグラフ
モデルを作成する。グリッドグラフモデルの作成は、図
１６（Ｂ）のように対象チップ領域３４を水平垂直のブ
ロックライン９２により分割して矩形セルに分ける。こ
の矩形セルのサイズはチャネル幅をｈ、線幅をｗとする
と、（ｈ×ｗ）に設定される。次に図１６（Ｃ）のよう
にグリッドグラフ９４を生成する。
【００７４】グリッドグラフ９４は図１６（Ｂ）の矩形
セルを頂点に変換して格子で結んでいる。このため図１
６（Ｂ）におけるセル８２は、図１６（Ｃ）のグリッド
グラフ９４においては黒丸の頂点８２−１，８２−２で
表現される。この点はセル８４，８６，８８，９０につ
いても同様であり、それぞれ黒丸の頂点８４−１，８６
−１，８６−２、８８−１，９０−１〜９０−３で表現
される。またピンｔ１１〜ｔ２２は○の頂点の対応位置
にｔ11，ｔ12，ｔ21，ｔ22として割り振られる。
セルを頂点に変換して格子で結んでいる。このため図１
６（Ｂ）におけるセル８２は、図１６（Ｃ）のグリッド
グラフ９４においては黒丸の頂点８２−１，８２−２で
表現される。この点はセル８４，８６，８８，９０につ
いても同様であり、それぞれ黒丸の頂点８４−１，８６
−１，８６−２、８８−１，９０−１〜９０−３で表現
される。またピンｔ１１〜ｔ２２は○の頂点の対応位置
にｔ11，ｔ12，ｔ21，ｔ22として割り振られる。
【００７５】このようにしてグリッドグラフが作成でき
たならば、ステップＳ３に進み、ネットＮｉ＝（ｔi1，
ｔi2）のパスを決定する。例えば図１６（Ｃ）のグリッ
ドグラフ９４について、ネットＮ１（ｔ11，ｔ12）を結
ぶルートは図１６（Ｄ）のように右回りのルートＲ１と
左回りのルートＲ２がある。しかしながら、ルートＲ１
を図１６（Ｃ）のグリッドグラフ９４について見ると、
ピンｔ11からｔ12にいくためには他のネットＮ２のピン
ｔ21，ｔ22を横切らなければならない。ここでルーチン
グの規則には他のネットを横切らないことが規定されて
いるため、右回りのルートＲ１は成立せず、他のネット
を横切ることのない左周りのルートＲ２が決定される。
たならば、ステップＳ３に進み、ネットＮｉ＝（ｔi1，
ｔi2）のパスを決定する。例えば図１６（Ｃ）のグリッ
ドグラフ９４について、ネットＮ１（ｔ11，ｔ12）を結
ぶルートは図１６（Ｄ）のように右回りのルートＲ１と
左回りのルートＲ２がある。しかしながら、ルートＲ１
を図１６（Ｃ）のグリッドグラフ９４について見ると、
ピンｔ11からｔ12にいくためには他のネットＮ２のピン
ｔ21，ｔ22を横切らなければならない。ここでルーチン
グの規則には他のネットを横切らないことが規定されて
いるため、右回りのルートＲ１は成立せず、他のネット
を横切ることのない左周りのルートＲ２が決定される。
【００７６】このようにしてステップＳ３でネットＮ１
のルートが決定できたならば、ステップＳ４で全ネット
の終了の有無をチェックし、終了していなければステッ
プＳ３に戻り、続いてネットＮ２のルートを決定する。
ネットＮ２については、ピンｔ21，ｔ22を結ぶ図１６
（Ｄ）のルートＲ３であり、グリッドグラフ９４から、
この場合、他のネットを横切ることがないことから、ル
ートＲ３が決定される。
のルートが決定できたならば、ステップＳ４で全ネット
の終了の有無をチェックし、終了していなければステッ
プＳ３に戻り、続いてネットＮ２のルートを決定する。
ネットＮ２については、ピンｔ21，ｔ22を結ぶ図１６
（Ｄ）のルートＲ３であり、グリッドグラフ９４から、
この場合、他のネットを横切ることがないことから、ル
ートＲ３が決定される。
【００７７】このようなグリッドグラフモデルを利用し
たルートの決定により、チップ上で配置が決まったセル
間のネットを実現するルートの概略が高速で生成され、
図１４のステップＳ３〜Ｓ５の混雑領域の判定によるセ
ル使用率の制限領域の決定と、決定した制限領域のセル
最大使用率の決定が確実にできる。図１７は図２のレイ
アウト設計システム１４に設けたセル配置システム１８
として提供される本発明のセル配置装置の第３実施形態
であり、この実施形態にあってはチップ上にセルを暫定
高速配置して概略配線を行うことにより自動的に配線混
雑領域を認識して、セル使用率の制限領域を決定するよ
うにしたことを特徴とする。
たルートの決定により、チップ上で配置が決まったセル
間のネットを実現するルートの概略が高速で生成され、
図１４のステップＳ３〜Ｓ５の混雑領域の判定によるセ
ル使用率の制限領域の決定と、決定した制限領域のセル
最大使用率の決定が確実にできる。図１７は図２のレイ
アウト設計システム１４に設けたセル配置システム１８
として提供される本発明のセル配置装置の第３実施形態
であり、この実施形態にあってはチップ上にセルを暫定
高速配置して概略配線を行うことにより自動的に配線混
雑領域を認識して、セル使用率の制限領域を決定するよ
うにしたことを特徴とする。
【００７８】図１７において、本発明のセル配置装置に
対応するセル配置システム１８は、図３の第１実施形態
及び図１１の第２実施形態と同様、制限領域指定部２
２、制限領域管理モジュール２４、セル配置モジュール
２６で構成されている。制限領域指定部２２は図１１の
第２実施形態における既配置セル配置モジュール６６の
代わりにセル暫定高速配置モジュール９４を設けてい
る。
対応するセル配置システム１８は、図３の第１実施形態
及び図１１の第２実施形態と同様、制限領域指定部２
２、制限領域管理モジュール２４、セル配置モジュール
２６で構成されている。制限領域指定部２２は図１１の
第２実施形態における既配置セル配置モジュール６６の
代わりにセル暫定高速配置モジュール９４を設けてい
る。
【００７９】それ以外の構成は図１１の第２実施形態と
同様、概略配線モジュール６８、配線混雑領域判定モジ
ュール７０、制限領域決定モジュール７２及び使用率リ
スト７４を備えている。セル暫定高速配置モジュール９
４はチップ上にセルを暫定的に配置する。具体的には、
セル配置モジュール２６に設けているパーティショニン
グ・ベースド配置モジュール３０を使用しているが、対
象領域のブロック分割をチップサイズに対応した最小ブ
ロックサイズまで行わず、途中のブロックサイズ、例え
ば通常のパーティショニング・ベースド配置モジュール
３０における分割回数の３分の１程度でセル配置を終了
させている。
同様、概略配線モジュール６８、配線混雑領域判定モジ
ュール７０、制限領域決定モジュール７２及び使用率リ
スト７４を備えている。セル暫定高速配置モジュール９
４はチップ上にセルを暫定的に配置する。具体的には、
セル配置モジュール２６に設けているパーティショニン
グ・ベースド配置モジュール３０を使用しているが、対
象領域のブロック分割をチップサイズに対応した最小ブ
ロックサイズまで行わず、途中のブロックサイズ、例え
ば通常のパーティショニング・ベースド配置モジュール
３０における分割回数の３分の１程度でセル配置を終了
させている。
【００８０】このようなブロック分割サイズを処理サイ
ズに対応した最小ブロックサイズまで行わずに途中で止
めた場合のセル配置にあっては、セル配置の最適化が不
十分であり、このセル配置結果を使った配線処理では配
線長が長くなり、配線がしにくく品質が下がり、配線処
理のために使用するには不適切である。しかし、セル使
用率を制限するための配線混雑領域を判定するには十分
であり、且つ処理時間も短くて済む。
ズに対応した最小ブロックサイズまで行わずに途中で止
めた場合のセル配置にあっては、セル配置の最適化が不
十分であり、このセル配置結果を使った配線処理では配
線長が長くなり、配線がしにくく品質が下がり、配線処
理のために使用するには不適切である。しかし、セル使
用率を制限するための配線混雑領域を判定するには十分
であり、且つ処理時間も短くて済む。
【００８１】図１８は図１７の制限領域指定部２２によ
る使用率制限領域の指定処理のフローチャートである。
まずステップＳ１で高速配置処理によりセルを暫定配置
する。この処理はパーティショニング・ベースド配置ア
ルゴリズムの領域分割を最小ブロックサイズまで行わず
に途中で止める処理となる。図１９は図１８のステップ
Ｓ１のセル暫定配置処理のフローチャートである。まず
ステップＳ１で対象チップ領域を２分割し、ステップＳ
２で対象チップ領域に割り当てられたセルを分割した２
領域に振り分け、領域間のネットコストが最小となるよ
うにグループ分けして配置候補を決定する。この配置候
補について、ステップＳ３で次式の条件を満足するか否
かチェックする。
る使用率制限領域の指定処理のフローチャートである。
まずステップＳ１で高速配置処理によりセルを暫定配置
する。この処理はパーティショニング・ベースド配置ア
ルゴリズムの領域分割を最小ブロックサイズまで行わず
に途中で止める処理となる。図１９は図１８のステップ
Ｓ１のセル暫定配置処理のフローチャートである。まず
ステップＳ１で対象チップ領域を２分割し、ステップＳ
２で対象チップ領域に割り当てられたセルを分割した２
領域に振り分け、領域間のネットコストが最小となるよ
うにグループ分けして配置候補を決定する。この配置候
補について、ステップＳ３で次式の条件を満足するか否
かチェックする。
【００８２】 ｜ｓ１／Ｓ１−ｓ２／Ｓ２｜≦α （１） この条件を満足しない場合には、ステップＳ４でネット
コストが低い下位の第２候補を選択して、ステップＳ３
で再度条件を判定する。ステップＳ３の条件が満足する
と、ステップＳ５で最小ブロックサイズに分割するまで
の途中の値である規定分割回数に達したか否かチェック
し、規定分割回数に達するまでステップＳ１〜Ｓ４の処
理を繰り返す。
コストが低い下位の第２候補を選択して、ステップＳ３
で再度条件を判定する。ステップＳ３の条件が満足する
と、ステップＳ５で最小ブロックサイズに分割するまで
の途中の値である規定分割回数に達したか否かチェック
し、規定分割回数に達するまでステップＳ１〜Ｓ４の処
理を繰り返す。
【００８３】規定分割回数に達すると、その時点でセル
配置処理を終了し、ステップＳ６でセル暫定配置結果を
保存し、図１８に戻る。次に図１８のステップＳ２で、
暫定配置された配置セルに対し概略配線を行う。この概
略配線は図１１の第２実施形態の概略配線モジュール６
８と同様、図１５の概略配線処理のフローチャートに従
い、グリッドグラフモデルを利用して行う。
配置処理を終了し、ステップＳ６でセル暫定配置結果を
保存し、図１８に戻る。次に図１８のステップＳ２で、
暫定配置された配置セルに対し概略配線を行う。この概
略配線は図１１の第２実施形態の概略配線モジュール６
８と同様、図１５の概略配線処理のフローチャートに従
い、グリッドグラフモデルを利用して行う。
【００８４】暫定配置されたセルに対する概略配線が済
むと、ステップＳ３で図１２に示したように対象チップ
領域３４を所定のサイズのブロックに分割し、ステップ
Ｓ４でブロック毎に配置セル間のネット数をコストとし
て算出し、コストが所定値以上のブロックを配線混雑領
域のブロックと判定する。そしてステップＳ５で配線混
雑領域をセル使用率の制限領域に決定し、同時に図１３
に示した内容を持つネットリスト７４を参照して制限領
域のセル使用率を決定する。
むと、ステップＳ３で図１２に示したように対象チップ
領域３４を所定のサイズのブロックに分割し、ステップ
Ｓ４でブロック毎に配置セル間のネット数をコストとし
て算出し、コストが所定値以上のブロックを配線混雑領
域のブロックと判定する。そしてステップＳ５で配線混
雑領域をセル使用率の制限領域に決定し、同時に図１３
に示した内容を持つネットリスト７４を参照して制限領
域のセル使用率を決定する。
【００８５】このようにして図１７の制限領域指定部２
２でセル暫定配置結果から決定された制限領域及び制限
領域のセル使用率は、制限領域管理モジュール２４に入
力され、セル配置モジュール２６によるセル配置処理の
パラメータとして取り込まれる。そして、第１実施形態
において図８に示したセル配置処理と同様に、パーティ
ショニング・ベースド配置モジュール３０及びセル配置
制御モジュール３２によるセル配置処理により、指定さ
れたセル使用率の制限領域について、指定されたセル使
用率を超えないようにセルを配置する処理が行われる。
２でセル暫定配置結果から決定された制限領域及び制限
領域のセル使用率は、制限領域管理モジュール２４に入
力され、セル配置モジュール２６によるセル配置処理の
パラメータとして取り込まれる。そして、第１実施形態
において図８に示したセル配置処理と同様に、パーティ
ショニング・ベースド配置モジュール３０及びセル配置
制御モジュール３２によるセル配置処理により、指定さ
れたセル使用率の制限領域について、指定されたセル使
用率を超えないようにセルを配置する処理が行われる。
【００８６】更に本発明は、図３，図１１及び図１７に
示した各実施形態の機能ブロックで実現されるセル配置
システム１８の機能を持つセル配置プログラムを記録し
たコンピュータ読取り可能な記録媒体を提供するもので
ある。このセル配置プログラムを記録したコンピュータ
読取り可能な記録媒体の実施形態としては、ＣＤ−ＲＡ
Ｍやフロッピーディスクなどのリムーバルな可搬型記憶
媒体、回線によりプログラムを提供するプログラム提供
者の記憶装置、更にプログラムをインストールした処理
装置のＲＡＭやハードディスクなどのメモリ装置があ
る。また記録媒体によって提供されたセル配置プログラ
ムは処理装置にローディングされ、その主メモリ上で実
行される。
示した各実施形態の機能ブロックで実現されるセル配置
システム１８の機能を持つセル配置プログラムを記録し
たコンピュータ読取り可能な記録媒体を提供するもので
ある。このセル配置プログラムを記録したコンピュータ
読取り可能な記録媒体の実施形態としては、ＣＤ−ＲＡ
Ｍやフロッピーディスクなどのリムーバルな可搬型記憶
媒体、回線によりプログラムを提供するプログラム提供
者の記憶装置、更にプログラムをインストールした処理
装置のＲＡＭやハードディスクなどのメモリ装置があ
る。また記録媒体によって提供されたセル配置プログラ
ムは処理装置にローディングされ、その主メモリ上で実
行される。
【００８７】尚、本発明は、その目的と利点を損なわな
い範囲の適宜の変形を含む。また本発明は実施形態に示
された数値による限定は受けない。
い範囲の適宜の変形を含む。また本発明は実施形態に示
された数値による限定は受けない。
【００８８】
【発明の効果】以上説明してきたように本発明によれ
ば、チップ上の配線密度が高くなりそうな部分をセル使
用率を制限する制限領域として規定すると共に、制限領
域内での最大セル使用率を指定しておくことで、指定さ
れた制限領域のセル使用率が指定された最大セル使用率
を超えないようにセル配置が行われ、セル配置後の配線
処理において特定領域の配線密度が高くなって配線が困
難になることを確実に防止でき、セル配置のやり直しな
どの修正処理をほとんど必要とすることなく、余分な時
間を掛けずに最適なセル配置結果を得て、配線処理を余
分な時間を掛けずに完了することができる。
ば、チップ上の配線密度が高くなりそうな部分をセル使
用率を制限する制限領域として規定すると共に、制限領
域内での最大セル使用率を指定しておくことで、指定さ
れた制限領域のセル使用率が指定された最大セル使用率
を超えないようにセル配置が行われ、セル配置後の配線
処理において特定領域の配線密度が高くなって配線が困
難になることを確実に防止でき、セル配置のやり直しな
どの修正処理をほとんど必要とすることなく、余分な時
間を掛けずに最適なセル配置結果を得て、配線処理を余
分な時間を掛けずに完了することができる。
【図１】本発明の原理説明図
【図２】本発明のセル配置装置が使用されるＬＳＩ自動
設計システムのブロック図
設計システムのブロック図
【図３】本発明のセル配置装置を実現する図２に示すセ
ル配置システムの機能ブロック図
ル配置システムの機能ブロック図
【図４】チップ上に既配置セルがある場合の制限領域の
ユーザ指定の説明図
ユーザ指定の説明図
【図５】他層のパワーラインとの接続を考慮したセル配
置層の制限領域のユーザ指定の説明図
置層の制限領域のユーザ指定の説明図
【図６】図３のセル配置処理のジェネラル・フローチャ
ート
ート
【図７】ユーザ指定による図３の制限領域指定処理の詳
細フローチャート
細フローチャート
【図８】制限領域とセル最大使用率の指定に基づく図４
のセル配置処理詳細フローチャート
のセル配置処理詳細フローチャート
【図９】図８の対象チップ領域の分割方法の説明図
【図１０】図８のセル配置処理における制限領域とセル
最大使用率に基づく分割領域の面積換算の説明図
最大使用率に基づく分割領域の面積換算の説明図
【図１１】既配置セルに基づいて制限領域を自動的に指
定する本発明のセル配置装置の機能ブロック図
定する本発明のセル配置装置の機能ブロック図
【図１２】図１１の実施例によるチップ上の既配置セル
に基づく制限領域の決定処理の説明図
に基づく制限領域の決定処理の説明図
【図１３】図１１の使用率リストの説明図
【図１４】既配置セルに基づく図１１の制限領域指定処
理の詳細フローチャート
理の詳細フローチャート
【図１５】グリッドグラフを用いた図１４の概略配線処
理の詳細フローチャート
理の詳細フローチャート
【図１６】図１５の概略配線処理の説明図
【図１７】暫定高速セル配置に基づいて制限領域を自動
的に指定する本発明のセル配置装置の機能ブロック図
的に指定する本発明のセル配置装置の機能ブロック図
【図１８】暫定高速セル配置を用いた図１７の制限領域
指定処理の詳細フローチャート
指定処理の詳細フローチャート
【図１９】図１８の概略配線処理の詳細フローチャート
１０：論理設計システム １２：ネットリストデータ １４：レイアウト設計システム １６：レイアウト設計データ １８：セル配置システム（セル配置装置） ２０：セル間配線システム ２２：制限領域指定モジュール ２４：制限領域管理モジュール ２６：セル配置モジュール ２８：セル配置データ ３０：パーティショニング・ベースド配置モジュール ３２：セル配置制御モジュール ３４：チップ領域 ３６，３８，７６，７８：既配置セル ４０，８０：制限領域 ４２：非制限領域 ４４：チップ ４６：第０層 ４８：第１層 ５０：第２層 ５２：第３層 ５４：パワーライン ５６：パワーライン対応の制限領域 ５８：第１領域 ５８−１，６０−１：換算領域 ６０：第２領域 ６２−１，６２−２：非制限部分 ６４−１，６４−２：制限部分 ６６：既配置セル配置モジュール ６８：概略配線モジュール ７０：配線混雑領域判定モジュール ７２：制限領域決定モジュール ７４：使用率リスト ８２，８４，８６，８８，９０：セル ８２−１，８２−２，８４−１，８６−１，８６−２，
８８−１，９０−１〜９０−３：セルポイント ９２：ブロック分割ライン ９４：セル暫定高速配置モジュール
８８−１，９０−１〜９０−３：セルポイント ９２：ブロック分割ライン ９４：セル暫定高速配置モジュール
Claims (30)
- 【請求項１】チップ上に占めるセルの面積割合を表すセ
ル使用率を制限する制限領域と該制限領域のセル最大使
用率を各々指定する制限領域指定部と、 前記制限領域指定部で指定された制限領域及びセル最大
使用率を入力して管理する制限領域管理部と、 前記制限領域管理部で管理されている前記制限領域のセ
ル使用率が指定された前記セル最大使用率を越えないよ
うにセルを配置するセル配置部と、を備えたことを特徴
とするセル配置装置。 - 【請求項２】請求項１記載のセル配置装置に於いて、前
記制限領域指定部は、利用者の操作入力に基づいて前記
制限領域及びセル最大使用率を設定することを特徴とす
るセル配置装置。 - 【請求項３】請求項１記載のセル配置装置に於いて、前
記制限領域指定部は、前記制限領域のセル最大使用率と
して、チップ全体のセル使用率より低い使用率を指定す
ることを特徴とするセル配置装置。 - 【請求項４】請求項１記載のセル配置装置に於いて、前
記制限領域指定部は、通常のセル使用率６０乃至７０％
に対し、前記制限領域のセル最大使用率として使用率５
０％を指定することを特徴とするセル配置装置。 - 【請求項５】請求項１記載のセル配置装置に於いて、前
記制限領域指定部は、配置位置が固定的に決められた既
配置セルの位置に基づいてチップ上でブロック分割した
各部分の配線密度を見積もり、該配線密度に基づいてセ
ル使用率を制限する制限領域及び該制限領域のセル最大
使用率を決定することを特徴とするセル配置装置。 - 【請求項６】請求項５記載のセル配置装置に於いて、前
記制限領域指定部は、 チップ上に配置位置が固定的に決められた既配置セルを
配置する既配置セル配置部と、 前記既配置セルを対象に概略配線を行う概略配線部と、 前記チップを所定サイズのブロックに分割し、各ブロッ
ク毎に前記概略配線に基づいて配線密度を検出して配線
混雑領域か否か判定する配線混雑領域判定部と、 前記配線混雑領域をセル使用率を制限する制限領域に決
定し、該制限領域に通常のセル使用率より低い使用率を
セル最大使用率として決定する制限領域指定部と、を備
えたことを特徴とするセル配置装置。 - 【請求項７】請求項１記載のセル配置装置に於いて、前
記制限領域指定部は、暫定配置したセルの位置に基づい
てチップ上でブロック分割した各部分の配線密度を見積
もり、該配線密度に基づいてセル使用率を制限する制限
領域及び該制限領域のセル最大使用率を決定することを
特徴とするセル配置装置。 - 【請求項８】請求項７記載のセル配置装置に於いて、前
記制限領域指定部は、 チップ上にセルを暫定的に配置するセル暫定配置部と、 前記暫定配置セルを対象に概略配線を行う概略配線部
と、 前記チップを所定サイズのブロックに分割し、各ブロッ
ク毎に前記概略配線に基づいて配線密度を検出して配線
混雑領域か否か判定する配線混雑領域判定部と、 前記配線混雑領域をセル使用率を制限する制限領域に決
定し、該制限領域に通常のセル使用率より低い使用率を
セル最大使用率として決定する制限領域指定部と、を備
えたことを特徴とするセル配置装置。 - 【請求項９】請求項６又は８記載のセル配置装置に於い
て、前記制限領域決定部は、前記制限領域のセル最大使
用率としてチップの全体のセル使用率より低い使用率を
決定することを特徴とするセル配置装置。 - 【請求項１０】請求項６又は８記載のセル配置装置に於
いて、前記制限領域決定部は、前記制限領域のセル最大
使用率を予め登録した使用率情報を有し、該使用率情報
の参照により前記制限領域のセル最大使用率を決定する
ことを特徴とするセル配置装置。 - 【請求項１１】請求項１記載のセル配置装置に於いて、
前記セル配置部は、 チップ領域について順次２分割を繰り返しながら、各分
割毎に２分割した領域間のネット数を示すコストが最小
となるようにセルをグループ分けするパーティショニン
グ・ベースド配置部と、 前記分割した２領域の合計面積（Ｓ１＋Ｓ２）を、２領
域の合計セル面積ｓに対する前記制限領域のセル最大使
用率に基づく各領域のセル有効面積s1´,s2´の比率で
案分した各領域の面積Ｓ１´，Ｓ２´に換算し、各領域
の換算面積Ｓ１´，Ｓ２´に対する各領域のセル合計面
積に比率の差が所定の範囲内となるように、前記パーテ
ィショニング・ベースド配置部によるセルのグループ分
けを制御するセル配置制御部と、を備えたことを特徴と
するセル配置装置。 - 【請求項１２】請求項１記載のセル配置装置に於いて、
前記セル配置制御部は、 ２分割された第１領域と第２領域の各セル面積をｓ１，
ｓ２、全セル面積をｓ（＝s1＋s2) 、第１領域の面積を
Ｓ１、第２領域の面積をＳ２、ｉ番目の制限領域の内の
第１領域に入っている部分の面積をＳ１（ｉ）、ｉ番目
の制限領域の内の第２領域に入っている部分の面積をＳ
２（ｉ）、ｉ番目の制限領域で指定したセル使用率をρ
（ｉ）とした場合、 第１及び第２領域の各々についてセル使用率の制限のな
い部分の面積Ｓ１（０）、Ｓ２（０）を、 Ｓ１（０）＝Ｓ１−ΣＳ１（ｉ） Ｓ２（０）＝Ｓ２−ΣＳ２（ｉ） として求め、 次にセル使用率の制限のない部分の使用率ρ（０）を、 ρ(0) ＝｛（全セル面積）−（使用率指定領域の合計セル面積）｝／（全面積） ＝［ｓ−Σ｛ρ(i) × (S1(i)+S2(i))｝］／S1(0)+S2(0)) として求め、次に前記使用率ρ（０），ρ（ｉ）に基づ
いた第１及び第２領域のセル有効面積ｓ１´，ｓ２´
を、 s1´ ＝ρ(0) × S1(0)) ＋Σ（ρ(i) × (S1(i)) s2´ ＝ρ(0) × S2(0)) ＋Σ（ρ(i) × (S1(i)) として求め、 次に第１及び第２領域のセル有効面積ｓ１´，ｓ２´の
セル合計面積ｓに対する比率で第１及び第２領域を案分
した面積Ｓ１´，Ｓ２´を Ｓ１´＝（Ｓ１＋Ｓ２）×（ｓ１´／ｓ） Ｓ２´＝（Ｓ１＋Ｓ２）×（ｓ２´／ｓ） として換算し、該第１及び第２領域の換算面積Ｓ１´，
Ｓ２´に対する各セル面積ｓ１，ｓ２の差の絶対値が ｜ｓ１／Ｓ１´−ｓ２／Ｓ２´｜≦α の条件を満たすように、前記パーティショニング・ベー
スド配置部によるセルのグループ分けを制御することを
特徴とするセル配置装置。 - 【請求項１３】チップ上に占めるセルの面積割合を表す
セル使用率を制限する制限領域と該制限領域のセル最大
使用率を各々指定する制限領域指定過程と、 前記制限領域指定過程で指定された制限領域及びセル最
大使用率を入力して管理する制限領域管理過程と、 前記制限領域管理過程で管理されている前記制限領域の
セル使用率が指定された前記セル最大使用率を越えない
ようにセルを配置するセル配置過程と、を備えたことを
特徴とするセル配置方法。 - 【請求項１４】請求項１３記載のセル配置方法に於い
て、前記制限領域指定過程は、利用者の操作入力に基づ
いて前記制限領域及びセル最大使用率を設定することを
特徴とするセル配置方法。 - 【請求項１５】請求項１３記載のセル配置方法に於い
て、前記制限領域指定過程は、前記制限領域のセル最大
使用率として、チップ全体のセル使用率より低い使用率
を指定することを特徴とするセル配置方法。 - 【請求項１６】請求項１３記載のセル配置方法に於い
て、前記制限領域指定過程は、通常のチップのセル使用
率６０乃至７０％に対し、前記制限領域のセル最大使用
率として使用率５０％を指定することを特徴とするセル
配置方法。 - 【請求項１７】請求項１３記載のセル配置方法に於い
て、前記制限領域指定過程は、配置位置が固定的に決め
られた既配置セルの位置に基づいてチップ上でブロック
分割した各過程分の配線密度を見積もり、該配線密度に
基づいてセル使用率を制限する制限領域及び該制限領域
のセル最大使用率を決定することを特徴とするセル配置
方法。 - 【請求項１８】請求項１７記載のセル配置方法に於い
て、前記制限領域指定過程は、 チップ上に配置位置が固定的に決められた既配置セルを
配置する既配置セル配置過程と、 前記既配置セルを対象に概略配線を行う概略配線過程
と、 前記チップを所定サイズのブロックに分割し、各ブロッ
ク毎に前記概略配線に基づいて配線密度を検出して配線
混雑領域か否か判定する配線混雑領域判定過程と、 前記配線混雑領域をセル使用率を制限する制限領域に決
定し、該制限領域に通常のセル使用率より低い使用率を
セル最大使用率として決定する制限領域指定過程と、を
備えたことを特徴とするセル配置方法。 - 【請求項１９】請求項１３記載のセル配置方法に於い
て、前記制限領域指定過程は、暫定配置したセルの位置
に基づいてチップ上でブロック分割した各過程分の配線
密度を見積もり、該配線密度に基づいてセル使用率を制
限する制限領域及び該制限領域のセル最大使用率を決定
することを特徴とするセル配置方法。 - 【請求項２０】請求項１９記載のセル配置方法に於い
て、前記制限領域指定過程は、 チップ上にセルを暫定的に配置するセル暫定配置過程
と、 前記暫定配置セルを対象に概略配線を行う概略配線過程
と、 前記チップを所定サイズのブロックに分割し、各ブロッ
ク毎に前記概略配線に基づいて配線密度を検出して配線
混雑領域か否か判定する配線混雑領域判定過程と、 前記配線混雑領域をセル使用率を制限する制限領域に決
定し、該制限領域に通常のセル使用率より低い使用率を
セル最大使用率として決定する制限領域指定過程と、を
備えたことを特徴とするセル配置方法。 - 【請求項２１】請求項１８又は２０記載のセル配置方法
に於いて、前記制限領域決定過程は、前記制限領域のセ
ル最大使用率としてチップ全体のセル使用率より低い使
用率を決定することを特徴とするセル配置方法。 - 【請求項２２】請求項１８又は２０記載のセル配置方法
に於いて、前記制限領域決定過程は、前記制限領域のセ
ル最大使用率を予め登録した使用率情報を有し、該使用
率情報の参照により前記制限領域のセル最大使用率を決
定することを特徴とするセル配置方法。 - 【請求項２３】請求項１３記載のセル配置方法に於い
て、前記セル配置過程は、 チップ領域について順次２分割を繰り返しながら、各分
割毎に２分割した領域間のネット数を示すコストが最小
となるようにチップをグループ分けするパーティショニ
ング・ベースド配置過程と、 前記分割した２領域の合計面積（Ｓ１＋Ｓ２）を、２領
域の合計セル面積ｓに対する前記制限領域のセル最大使
用率に基づく各領域のセル有効面積s1´,s2´の比率で
案分した各領域の面積Ｓ１´，Ｓ２´に換算し、各領域
の換算面積Ｓ１´，Ｓ２´に対する各領域のセル合計面
積に比率の差が所定の範囲内となるように、前記パーテ
ィショニング・ベースド配置過程によるセルのグループ
分けを制御するセル配置制御過程と、を備えたことを特
徴とするセル配置方法。 - 【請求項２４】請求項１３記載のセル配置方法に於い
て、前記セル配置制御過程は、 ２分割された第１領域と第２領域の各セル面積をｓ１，
ｓ２、全セル面積をｓ（＝s1＋s2) 、第１領域の面積を
Ｓ１、第２領域の面積をＳ２、ｉ番目の制限領域の内の
第１領域に入っている過程分の面積をＳ１（ｉ）、ｉ番
目の制限領域の内の第２領域に入っている過程分の面積
をＳ２（ｉ）、ｉ番目の制限領域で指定したセル使用率
をρ（ｉ）とした場合、 第１及び第２領域の各々についてセル使用率の制限のな
い部分の面積Ｓ１（０）、Ｓ２（０）を、 Ｓ１（０）Ｓ１−ΣＳ１（ｉ） Ｓ２（０）Ｓ２−ΣＳ２（ｉ） として求め、次にセル使用率の制限のない部分の使用率
ρ（０）を、 ρ(0) ＝｛（全セル面積）−（使用率指定領域の合計セル面積）｝／（全面積） ＝［ｓ−Σ｛ρ(i) × (S1(i)+S2(i))｝］／S1(0)+S2(0)) として求め、 次に前記使用率ρ（０），ρ（ｉ）に基づいた第１及び
第２領域のセル有効面積ｓ１´，ｓ２´を、 s1´ ＝ρ(0) × S1(0)) ＋Σ（ρ(i) × (S1(i)) s2´ ＝ρ(0) × S2(0)) ＋Σ（ρ(i) × (S1(i)) として求め、 次に第１及び第２領域のセル有効面積ｓ１´，ｓ２´の
セル合計面積ｓに対する比率で第１及び第２領域を案分
した面積Ｓ１´，Ｓ２´を Ｓ１´＝（Ｓ１＋Ｓ２）×（ｓ１´／ｓ） Ｓ２´＝（Ｓ１＋Ｓ２）×（ｓ２´／ｓ） として換算し、該第１及び第２領域の換算面積Ｓ１´，
Ｓ２´に対する各セル面積ｓ１，ｓ２の差の絶対値が ｜ｓ１／Ｓ１´−ｓ２／Ｓ２´｜≦α の条件を満たすように、前記パーティショニング・ベー
スド配置過程によるセルのグループ分けを制御すること
を特徴とするセル配置方法。 - 【請求項２５】チップ上に占めるセルの面積割合を表す
セル使用率を制限する制限領域と該制限領域のセル最大
使用率を各々指定する制限領域指定モジュールと、 前記制限領域指定モジュールで指定された制限領域及び
セル最大使用率を入力して管理する制限領域管理モジュ
ールと、 前記制限領域管理モジュールで管理されている前記制限
領域のセル使用率が指定された前記セル最大使用率を越
えないようにセルを配置するセル配置モジュールと、を
有するセル配置プログラムを記録したコンピュータ読取
り可能な記録媒体。 - 【請求項２６】請求項２５記載の記録媒体に於いて、前
記制限領域指定モジュールは、利用者の操作入力に基づ
いて前記制限領域及びセル最大使用率を設定することを
特徴とする記録媒体。 - 【請求項２７】請求項２５記載の記録媒体に於いて、前
記制限領域指定モジュールは、 チップ上に配置位置が固定的に決められた既配置セルを
配置する既配置セル配置モジュールと、 前記既配置セルを対象に概略配線を行う概略配線モジュ
ールと、 前記チップを所定サイズのブロックに分割し、各ブロッ
ク毎に前記概略配線に基づいて配線密度を検出して配線
混雑領域か否か判定する配線混雑領域判定モジュール
と、 前記配線混雑領域をセル使用率を制限する制限領域に決
定し、該制限領域に通常のセル使用率より低い使用率を
セル最大使用率として決定する制限領域指定モジュール
と、を備えたことを特徴とする記録媒体。 - 【請求項２８】請求項２５記載のセル配置装置に於い
て、前記制限領域指定モジュールは、 チップ上にセルを暫定的に配置するセル暫定配置モジュ
ールと、 前記暫定配置セルを対象に概略配線を行う概略配線モジ
ュールと、 前記チップを所定サイズのブロックに分割し、各ブロッ
ク毎に前記概略配線に基づいて配線密度を検出して配線
混雑領域か否か判定する配線混雑領域判定モジュール
と、 前記配線混雑領域をセル使用率を制限する制限領域に決
定し、該制限領域に通常のセル使用率より低い使用率を
セル最大使用率として決定する制限領域指定モジュール
と、を備えたことを特徴とする記録媒体。 - 【請求項２９】請求項２５記載の記録媒体に於いて、前
記セル配置モジュールは、 チップ領域について順次２分割を繰り返しながら、各分
割毎に２分割した領域間のネット数を示すコストが最小
となるようにチップをグループ分けするパーティショニ
ング・ベースド配置モジュールと、 前記分割した２領域の合計面積（Ｓ１＋Ｓ２）を、２領
域の合計セル面積ｓに対する前記制限領域のセル最大使
用率に基づく各領域のセル有効面積s1´,s2´の比率で
案分した各領域の面積Ｓ１´，Ｓ２´に換算し、各領域
の換算面積Ｓ１´，Ｓ２´に対する各領域のセル合計面
積に比率の差が所定の範囲内となるように、前記パーテ
ィショニング・ベースド配置モジュールによるセルのグ
ループ分けを制御するセル配置制御モジュールと、を備
えたことを特徴とする記録媒体。 - 【請求項３０】請求項２９記載の記録媒体に於いて、前
記セル配置制御モジュールは、 ２分割された第１領域と第２領域の各セル面積をｓ１，
ｓ２、全セル面積をｓ（＝s1＋s2) 、第１領域の面積を
Ｓ１、第２領域の面積をＳ２、ｉ番目の制限領域の内の
第１領域に入っている部分の面積をＳ１（ｉ）、ｉ番目
の制限領域の内の第２領域に入っている部分の面積をＳ
２（ｉ）、ｉ番目の制限領域で指定したセル使用率をρ
（ｉ）とした場合、 第１及び第２領域の各々についてセル使用率の制限のな
い部分の面積Ｓ１（０）、Ｓ２（０）を、 Ｓ１（０）Ｓ１−ΣＳ１（ｉ） Ｓ２（０）Ｓ２−ΣＳ２（ｉ） として求め、 次にセル使用率の制限のない部分の使用率ρ（０）を、 ρ(0) ＝｛（全セル面積）−（使用率指定領域の合計セル面積）｝／（全面積） ＝［ｓ−Σ｛ρ(i) × (S1(i)+S2(i))｝］／S1(0)+S2(0)) として求め、 次に前記使用率ρ（０），ρ（ｉ）に基づいた第１及び
第２領域のセル有効面積ｓ１´，ｓ２´を、 s1´ ＝ρ(0) × S1(0)) ＋Σ（ρ(i) × (S1(i)) s2´ ＝ρ(0) × S2(0)) ＋Σ（ρ(i) × (S1(i)) として求め、 次に第１及び第２領域のセル有効面積ｓ１´，ｓ２´の
セル合計面積ｓに対する比率で第１及び第２領域を案分
した面積Ｓ１´，Ｓ２´を Ｓ１´＝（Ｓ１＋Ｓ２）×（ｓ１´／ｓ） Ｓ２´＝（Ｓ１＋Ｓ２）×（ｓ２´／ｓ） として換算し、該第１及び第２領域の換算面積Ｓ１´，
Ｓ２´に対する各セル面積ｓ１，ｓ２の差の絶対値が ｜ｓ１／Ｓ１´−ｓ２／Ｓ２´｜≦α の条件を満たすように、前記パーティショニング・ベー
スド配置モジュールによるセルのグループ分けを制御す
ることを特徴とする記録媒体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14092198A JP3564295B2 (ja) | 1998-05-22 | 1998-05-22 | セル配置装置及び方法並びにセル配置プログラムを記録したコンピュータ読取り可能な記録媒体 |
| US09/176,260 US6327694B1 (en) | 1998-05-22 | 1998-10-20 | Cell placement apparatus and method, and computer readable record medium having cell placement program recorded thereon |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14092198A JP3564295B2 (ja) | 1998-05-22 | 1998-05-22 | セル配置装置及び方法並びにセル配置プログラムを記録したコンピュータ読取り可能な記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11338892A true JPH11338892A (ja) | 1999-12-10 |
| JP3564295B2 JP3564295B2 (ja) | 2004-09-08 |
Family
ID=15279921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14092198A Expired - Fee Related JP3564295B2 (ja) | 1998-05-22 | 1998-05-22 | セル配置装置及び方法並びにセル配置プログラムを記録したコンピュータ読取り可能な記録媒体 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6327694B1 (ja) |
| JP (1) | JP3564295B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002083004A (ja) * | 2000-06-22 | 2002-03-22 | Fujitsu Ltd | Ｌｓｉのセル配置方法及び装置及びプログラム |
| JP2010080833A (ja) * | 2008-09-29 | 2010-04-08 | Oki Semiconductor Co Ltd | 半導体記憶装置 |
| CN102087674A (zh) * | 2009-12-07 | 2011-06-08 | 晨星软件研发(深圳)有限公司 | 防止壅塞配置装置及方法 |
| US8156465B2 (en) | 2005-09-09 | 2012-04-10 | Fujitsu Semiconductor Limited | Layout method and layout program for semiconductor integrated circuit device |
Families Citing this family (65)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3349989B2 (ja) * | 1999-06-18 | 2002-11-25 | エヌイーシーマイクロシステム株式会社 | 半導体集積回路装置及びそのレイアウト方法及び装置 |
| JP3986717B2 (ja) * | 1999-12-01 | 2007-10-03 | 富士通株式会社 | パス決定方法及び記憶媒体 |
| JP2001306640A (ja) * | 2000-04-17 | 2001-11-02 | Mitsubishi Electric Corp | 自動配置配線手法、自動配置配線装置、および半導体集積回路 |
| US6889372B1 (en) | 2000-07-15 | 2005-05-03 | Cadence Design Systems Inc. | Method and apparatus for routing |
| US6898773B1 (en) | 2002-01-22 | 2005-05-24 | Cadence Design Systems, Inc. | Method and apparatus for producing multi-layer topological routes |
| TW451457B (en) * | 2000-07-17 | 2001-08-21 | Taiwan Semiconductor Mfg | Method to optimize the placement design by adjusting the reference routing |
| US7080336B2 (en) | 2000-12-06 | 2006-07-18 | Cadence Design Systems, Inc. | Method and apparatus for computing placement costs |
| US6957410B2 (en) | 2000-12-07 | 2005-10-18 | Cadence Design Systems, Inc. | Method and apparatus for adaptively selecting the wiring model for a design region |
| US6516455B1 (en) * | 2000-12-06 | 2003-02-04 | Cadence Design Systems, Inc. | Partitioning placement method using diagonal cutlines |
| EP1362373A2 (en) | 2000-12-06 | 2003-11-19 | Simplex Solutions, Inc. | Method and apparatus for considering diagonal wiring in placement |
| US7024650B2 (en) * | 2000-12-06 | 2006-04-04 | Cadence Design Systems, Inc. | Method and apparatus for considering diagonal wiring in placement |
| US7055120B2 (en) | 2000-12-06 | 2006-05-30 | Cadence Design Systems, Inc. | Method and apparatus for placing circuit modules |
| US7003754B2 (en) | 2000-12-07 | 2006-02-21 | Cadence Design Systems, Inc. | Routing method and apparatus that use of diagonal routes |
| US6826737B2 (en) * | 2000-12-06 | 2004-11-30 | Cadence Design Systems, Inc. | Recursive partitioning placement method and apparatus |
| US7073150B2 (en) | 2000-12-07 | 2006-07-04 | Cadence Design Systems, Inc. | Hierarchical routing method and apparatus that use diagonal routes |
| US6883154B2 (en) | 2001-01-19 | 2005-04-19 | Cadence Design Systems, Inc. | LP method and apparatus for identifying route propagations |
| US6915501B2 (en) | 2001-01-19 | 2005-07-05 | Cadence Design Systems, Inc. | LP method and apparatus for identifying routes |
| US6957411B1 (en) | 2001-06-03 | 2005-10-18 | Cadence Design Systems, Inc. | Gridless IC layout and method and apparatus for generating such a layout |
| US6951005B1 (en) | 2001-06-03 | 2005-09-27 | Cadence Design Systems, Inc. | Method and apparatus for selecting a route for a net based on the impact on other nets |
| US7107564B1 (en) | 2001-06-03 | 2006-09-12 | Cadence Design Systems, Inc. | Method and apparatus for routing a set of nets |
| US6957408B1 (en) | 2002-01-22 | 2005-10-18 | Cadence Design Systems, Inc. | Method and apparatus for routing nets in an integrated circuit layout |
| US6829757B1 (en) | 2001-06-03 | 2004-12-07 | Cadence Design Systems, Inc. | Method and apparatus for generating multi-layer routes |
| US6877146B1 (en) | 2001-06-03 | 2005-04-05 | Cadence Design Systems, Inc. | Method and apparatus for routing a set of nets |
| US7069530B1 (en) | 2001-06-03 | 2006-06-27 | Cadence Design Systems, Inc. | Method and apparatus for routing groups of paths |
| US6931616B2 (en) | 2001-08-23 | 2005-08-16 | Cadence Design Systems, Inc. | Routing method and apparatus |
| US7143382B2 (en) | 2001-08-23 | 2006-11-28 | Cadence Design Systems, Inc. | Method and apparatus for storing routes |
| US6795958B2 (en) * | 2001-08-23 | 2004-09-21 | Cadence Design Systems, Inc. | Method and apparatus for generating routes for groups of related node configurations |
| US7398498B2 (en) | 2001-08-23 | 2008-07-08 | Cadence Design Systems, Inc. | Method and apparatus for storing routes for groups of related net configurations |
| US6877149B2 (en) | 2001-08-23 | 2005-04-05 | Cadence Design Systems, Inc. | Method and apparatus for pre-computing routes |
| US7058913B1 (en) | 2001-09-06 | 2006-06-06 | Cadence Design Systems, Inc. | Analytical placement method and apparatus |
| US7089524B1 (en) | 2002-01-22 | 2006-08-08 | Cadence Design Systems, Inc. | Topological vias route wherein the topological via does not have a coordinate within the region |
| US7080329B1 (en) | 2002-01-22 | 2006-07-18 | Cadence Design Systems, Inc. | Method and apparatus for identifying optimized via locations |
| US7013451B1 (en) | 2002-01-22 | 2006-03-14 | Cadence Design Systems, Inc. | Method and apparatus for performing routability checking |
| US7117468B1 (en) | 2002-01-22 | 2006-10-03 | Cadence Design Systems, Inc. | Layouts with routes with different spacings in different directions on the same layer, and method and apparatus for generating such layouts |
| US6973634B1 (en) | 2002-01-22 | 2005-12-06 | Cadence Design Systems, Inc. | IC layouts with at least one layer that has more than one preferred interconnect direction, and method and apparatus for generating such a layout |
| US7096449B1 (en) | 2002-01-22 | 2006-08-22 | Cadence Design Systems, Inc. | Layouts with routes with different widths in different directions on the same layer, and method and apparatus for generating such layouts |
| US6944841B1 (en) | 2002-01-22 | 2005-09-13 | Cadence Design Systems, Inc. | Method and apparatus for proportionate costing of vias |
| US6892371B1 (en) | 2002-01-22 | 2005-05-10 | Cadence Design Systems, Inc. | Method and apparatus for performing geometric routing |
| US6938234B1 (en) | 2002-01-22 | 2005-08-30 | Cadence Design Systems, Inc. | Method and apparatus for defining vias |
| US6795955B2 (en) * | 2002-03-15 | 2004-09-21 | Numerical Technologies | Method and apparatus for identifying an identical cell in an IC layout with an existing solution |
| US7069531B1 (en) | 2002-07-15 | 2006-06-27 | Cadence Design Systems, Inc. | Method and apparatus for identifying a path between source and target states in a space with more than two dimensions |
| US7051298B1 (en) * | 2002-06-04 | 2006-05-23 | Cadence Design Systems, Inc. | Method and apparatus for specifying a distance between an external state and a set of states in space |
| US7047512B1 (en) | 2002-06-04 | 2006-05-16 | Cadence Design Systems, Inc. | Method and apparatus for specifying a cost function that represents the estimated distance between an external state and a set of states in a space |
| US7058917B1 (en) | 2002-06-04 | 2006-06-06 | Cadence Design Systems, Inc. | Method and apparatus for specifying a cost function that represents the estimated distance between an external state and a set of states in a space |
| US7010771B2 (en) * | 2002-11-18 | 2006-03-07 | Cadence Design Systems, Inc. | Method and apparatus for searching for a global path |
| US7171635B2 (en) * | 2002-11-18 | 2007-01-30 | Cadence Design Systems, Inc. | Method and apparatus for routing |
| US7216308B2 (en) * | 2002-11-18 | 2007-05-08 | Cadence Design Systems, Inc. | Method and apparatus for solving an optimization problem in an integrated circuit layout |
| US7003752B2 (en) * | 2002-11-18 | 2006-02-21 | Cadence Design Systems, Inc. | Method and apparatus for routing |
| US6892369B2 (en) * | 2002-11-18 | 2005-05-10 | Cadence Design Systems, Inc. | Method and apparatus for costing routes of nets |
| US7093221B2 (en) * | 2002-11-18 | 2006-08-15 | Cadence Design Systems, Inc. | Method and apparatus for identifying a group of routes for a set of nets |
| US7624367B2 (en) | 2002-11-18 | 2009-11-24 | Cadence Design Systems, Inc. | Method and system for routing |
| US7480885B2 (en) * | 2002-11-18 | 2009-01-20 | Cadence Design Systems, Inc. | Method and apparatus for routing with independent goals on different layers |
| US6988257B2 (en) * | 2002-11-18 | 2006-01-17 | Cadence Design Systems, Inc. | Method and apparatus for routing |
| US6996789B2 (en) * | 2002-11-18 | 2006-02-07 | Cadence Design Systems, Inc. | Method and apparatus for performing an exponential path search |
| US7080342B2 (en) * | 2002-11-18 | 2006-07-18 | Cadence Design Systems, Inc | Method and apparatus for computing capacity of a region for non-Manhattan routing |
| US7047513B2 (en) * | 2002-11-18 | 2006-05-16 | Cadence Design Systems, Inc. | Method and apparatus for searching for a three-dimensional global path |
| US7013445B1 (en) | 2002-12-31 | 2006-03-14 | Cadence Design Systems, Inc. | Post processor for optimizing manhattan integrated circuits placements into non manhattan placements |
| US7089519B1 (en) | 2002-12-31 | 2006-08-08 | Cadence Design System, Inc. | Method and system for performing placement on non Manhattan semiconductor integrated circuits |
| US7506295B1 (en) | 2002-12-31 | 2009-03-17 | Cadence Design Systems, Inc. | Non manhattan floor plan architecture for integrated circuits |
| JP4204444B2 (ja) * | 2003-11-04 | 2009-01-07 | パナソニック株式会社 | 半導体集積回路の設計方法 |
| CN101739479B (zh) * | 2008-11-25 | 2012-07-04 | 晨星软件研发(深圳)有限公司 | 防止壅塞配置方法及装置 |
| US10325050B2 (en) * | 2016-04-14 | 2019-06-18 | Oracle International Corporation | User-defined partitions for logical and physical circuit syntheses |
| US11113442B2 (en) * | 2017-09-28 | 2021-09-07 | Intel Corporation | Methods and apparatus for reducing reliability degradation on an integrated circuit |
| KR20230114937A (ko) * | 2022-01-26 | 2023-08-02 | 삼성전자주식회사 | 반도체 집적 회로의 레이아웃 설계 방법, 이를 이용한 반도체 집적 회로의 설계 방법, 및 이를 수행하는 설계 시스템 |
| KR20230122516A (ko) * | 2022-02-14 | 2023-08-22 | 주식회사 마키나락스 | 금지 영역 정보를 기반으로 반도체 소자를 배치하는 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0831580B2 (ja) | 1987-04-17 | 1996-03-27 | 日本電気株式会社 | 集積回路の配置設計方法 |
| JPH04160570A (ja) | 1990-10-24 | 1992-06-03 | Nec Corp | 配置改良方式 |
| JPH05190813A (ja) | 1992-01-08 | 1993-07-30 | Hitachi Ltd | 集積回路の配置設計方法 |
| JP3193167B2 (ja) | 1992-12-11 | 2001-07-30 | 株式会社東芝 | 論理合成システム |
| US6067409A (en) * | 1996-06-28 | 2000-05-23 | Lsi Logic Corporation | Advanced modular cell placement system |
-
1998
- 1998-05-22 JP JP14092198A patent/JP3564295B2/ja not_active Expired - Fee Related
- 1998-10-20 US US09/176,260 patent/US6327694B1/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002083004A (ja) * | 2000-06-22 | 2002-03-22 | Fujitsu Ltd | Ｌｓｉのセル配置方法及び装置及びプログラム |
| JP4486276B2 (ja) * | 2000-06-22 | 2010-06-23 | 富士通株式会社 | Ｌｓｉのセル配置情報生成装置及び変更装置及びプログラム |
| US8156465B2 (en) | 2005-09-09 | 2012-04-10 | Fujitsu Semiconductor Limited | Layout method and layout program for semiconductor integrated circuit device |
| JP2010080833A (ja) * | 2008-09-29 | 2010-04-08 | Oki Semiconductor Co Ltd | 半導体記憶装置 |
| CN102087674A (zh) * | 2009-12-07 | 2011-06-08 | 晨星软件研发(深圳)有限公司 | 防止壅塞配置装置及方法 |
| CN102087674B (zh) * | 2009-12-07 | 2014-10-29 | 晨星软件研发(深圳)有限公司 | 防止壅塞配置装置及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6327694B1 (en) | 2001-12-04 |
| JP3564295B2 (ja) | 2004-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3564295B2 (ja) | セル配置装置及び方法並びにセル配置プログラムを記録したコンピュータ読取り可能な記録媒体 | |
| JP4719265B2 (ja) | 確率的相互接続構造設計のためのシステムおよび方法 | |
| US7089523B2 (en) | Method and apparatus for using connection graphs with potential diagonal edges to model interconnect topologies during placement | |
| US6848091B2 (en) | Partitioning placement method and apparatus | |
| JP4474404B2 (ja) | パッキングベースのマクロ配置方法とそれを用いた半導体チップ | |
| US7032198B2 (en) | Method of optimizing signal lines within circuit, optimizing apparatus, recording medium having stored therein optimizing program, and method of designing circuit and recording medium having stored therein program for designing circuit | |
| US7080336B2 (en) | Method and apparatus for computing placement costs | |
| Chen et al. | A high-quality mixed-size analytical placer considering preplaced blocks and density constraints | |
| US8984465B1 (en) | Methods, systems, and articles of manufacture for automatically assigning track patterns to regions for physical implementation of an electronic design | |
| JP2009054172A (ja) | 配線処理方法及び配線処理装置並びに配線処理プログラム用記録媒体 | |
| JPH04229375A (ja) | 回路設計方法 | |
| US8201128B2 (en) | Method and apparatus for approximating diagonal lines in placement | |
| CN110795908A (zh) | 偏差驱动的总线感知总体布线方法 | |
| JPH08221451A (ja) | データパス回路のレイアウト設計方法 | |
| US6519745B1 (en) | System and method for estimating capacitance of wires based on congestion information | |
| JP2010066871A (ja) | 半導体集積回路のレイアウト設計方法及びレイアウト設計装置 | |
| US8473881B1 (en) | Multi-resource aware partitioning for integrated circuits | |
| CN112100971A (zh) | 构建用于集成电路的分层时钟树的方法 | |
| JP2018511928A (ja) | ３ｄ集積回路のための重畳ブロックおよび複製されたピンを用いた知的財産ブロック設計 | |
| CN112861466B (zh) | 一种布线轨道分配方法、电子设备及计算机可读存储介质 | |
| US6317863B1 (en) | Method and apparatus for irregular datapath placement in a datapath placement tool | |
| US8555231B2 (en) | Automatic wiring device, automatic wiring method, and automatic wiring program | |
| US11222159B2 (en) | Method, computer-based system and computer program product for planning partitions for a programmable gate array | |
| US6260184B1 (en) | Design of an integrated circuit by selectively reducing or maintaining power lines of the device | |
| US8151232B2 (en) | Repeater driven routing methodology |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031212 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040325 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040607 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140611 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |