CN101739479B - 防止壅塞配置方法及装置 - Google Patents

防止壅塞配置方法及装置 Download PDF

Info

Publication number
CN101739479B
CN101739479B CN 200810181133 CN200810181133A CN101739479B CN 101739479 B CN101739479 B CN 101739479B CN 200810181133 CN200810181133 CN 200810181133 CN 200810181133 A CN200810181133 A CN 200810181133A CN 101739479 B CN101739479 B CN 101739479B
Authority
CN
China
Prior art keywords
jammed
circuit layout
prevents
zone
choking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200810181133
Other languages
English (en)
Other versions
CN101739479A (zh
Inventor
罗振兴
卢建邦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
MStar Semiconductor Inc Taiwan
Original Assignee
MStar Software R&D Shenzhen Ltd
MStar Semiconductor Inc Taiwan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MStar Software R&D Shenzhen Ltd, MStar Semiconductor Inc Taiwan filed Critical MStar Software R&D Shenzhen Ltd
Priority to CN 200810181133 priority Critical patent/CN101739479B/zh
Publication of CN101739479A publication Critical patent/CN101739479A/zh
Application granted granted Critical
Publication of CN101739479B publication Critical patent/CN101739479B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种防止壅塞配置方法及装置,可以解决先前技术中由于电路布局中的壅塞区域使得电子组件间的绕线难以进行,因而导致该电路布局无法通过设计规则检查的现象;且解决电路布局中的电子组件壅塞现象时并不会造成空间使用率的降低或是芯片尺寸的增加等负面影响,甚至还可提高电子组件间绕线的弹性。它包含判断模块、模式产生模块及配置模块。该判断模块系用以根据判断规则判断电路布局是否包含壅塞区域。若判断模块之的判断结果为是,模式产生模块将会产生一重新分布模式。该重新分布模式包含阻挡单元之的密度分布。该密度分布系呈现由内向外递减之的型式。该配置模块系用以根据重新分布模式以壅塞区域为中心重新配置阻挡单元及电子组件。

Description

防止壅塞配置方法及装置
技术领域
本发明涉及电路布局的配置,尤指一种避免电路布局中产生壅塞区域的防止壅塞配置装置及方法。
背景技术
随着电子科技不断地发展,各式各样的电子产品的体积愈来愈轻薄短小,但其具备的功能亦愈来愈多。因此,在面积相当小的芯片中必须设置有数目非常庞大的各种电子组件,才足以应付电子产品的实际需求。
然而,于某些电路布局中,由于某一区域内的电子组件太多,亦即该区域的电子组件密度过大,使得该区域的某些电子组件间的绕线(routing)难以进行,因而无法通过设计规则检查(design rule checking),导致该电路布局无法正常运作。
举例而言,若设置在芯片上的某一电路布局包含有复数个组合组件及复数个循序组件,如图1所示,组合组件(combination cell)系以c表示,而循序组件(sequential cell)则以s表示,箭头代表资料流动方向,至于网格线部分则代表阻挡物(blockage)或组件之间的间隙(spacing)。
于此例中,假设于整体空间1中的电子组件密度为70%,也就是说,电子组件(组合组件c与循序组件s)总共占有整体空间1的70%,而阻挡物和组件间隙则占有整体空间1的30%。为了使得该电路布局能够通过时间限制(timeconstraint),故组合组件c大多设置于整体空间1的中央区域,而循序组件s则大多设置于整体空间1的外侧区域。于壅塞区域10中,由于有相当多的组合组件c挤在一起,因而产生相当严重的壅塞(congestion)现象,过高的电子组件密度将会导致壅塞区域10中的各电子组件间的绕线(routing)变得相当困难,使得该电路布局难以通过设计规则检查。
因此,本发明的主要范畴在于提供一种防止壅塞配置装置及方法,以解决上述问题。
发明内容
本发明所要解决的技术问题是提供一种防止壅塞配置方法及装置,可以解决先前技术中由于电路布局中的壅塞区域使得电子组件间的绕线难以进行,因而导致该电路布局无法通过设计规则检查的现象;且解决电路布局中的电子组件壅塞现象时并不会造成空间使用率的降低或是芯片尺寸的增加等负面影响,甚至还可提高电子组件间绕线的弹性。
为了解决以上技术问题,本发明提供了如下技术方案:
本发明提供一种防止壅塞配置装置。该防止壅塞配置装置系用于设置一电路布局。该电路布局包含复数个电子组件及复数个阻挡单元。该复数个电子组件及该复数个阻挡单元系以一预设配置方式配置于该电路布局。于此实施例中,由于该复数个阻挡单元系属于最小尺寸阻挡物(minimum-sized blockage),故该复数个电子组件不与该复数个阻挡单元形成任何重迭(overlap)状态。
该防止壅塞配置装置包含判断模块、模式产生模块及配置模块。其中该判断模块耦接至该电路布局及该模式产生模块;该配置模块耦接至该模式产生模块及该电路布局。该判断模块系用以根据一判断规则判断该电路布局是否包含一壅塞区域。若该判断模块的判断结果为是,该模式产生模块产生一重新分布模式,其中该重新分布模式包含该复数个阻挡单元的一密度分布,该密度分布系呈现由内向外递减的型式。该配置模块根据该重新分布模式以该壅塞区域为中心重新配置该复数个阻挡单元及该复数个电子组件。
值得注意的是,即使经过配置模块的重新配置后,该复数个电子组件及该复数个阻挡单元所造成的间隙比例(empty spacing ratio)仍维持不变。于实际应用中,该判断规则可以和配置于该壅塞区域内的电子组件的密度是否过高有关。当配置于该壅塞区域内的电子组件的密度过高时,将导致该壅塞区域内难以进行电子组件间的绕线。
本发明提供一种防止壅塞配置装置。该防止壅塞配置装置系用于设置一电路布局。该电路布局包含复数个电子组件及复数个阻挡单元。该复数个电子组件及该复数个阻挡单元系以一预设配置方式配置于该电路布局。于此实施例中,由于该复数个阻挡单元系属于可穿透阻挡区域(transparent blockage),故该复数个电子组件与该复数个阻挡单元产生部分重迭状态。
该防止壅塞配置装置包含判断模块、模式产生模块及配置模块。其中该判断模块耦接至该电路布局及该模式产生模块;该配置模块耦接至该模式产生模块及该电路布局。该判断模块系用以根据一判断规则判断该电路布局是否包含一壅塞区域。若该判断模块的判断结果为是,该模式产生模块产生一重新分布模式,其中该重新分布模式包含该复数个阻挡单元的一密度分布,该密度分布系呈现由内向外递减的型式。该配置模块将会根据该重新分布模式以该壅塞区域为中心重新配置该复数个阻挡单元及该复数个电子组件。值得注意的是,即使经过配置模块的重新配置后,该复数个电子组件及该复数个阻挡单元所造成的间隙比例仍维持不变。
本发明提供一种防止壅塞配置方法。该防止壅塞配置方法系用于设置一电路布局,该电路布局包含复数个电子组件及复数个阻挡单元。该复数个电子组件及该复数个阻挡单元系以一预设配置方式配置于该电路布局。于此实施例中,由于该复数个阻挡单元系属于最小尺寸阻挡物,故该复数个电子组件不与该复数个阻挡单元形成任何重迭状态。
首先,该方法根据一判断规则判断该电路布局是否包含一壅塞区域。若判断结果为是,该方法产生一重新分布模式。其中该重新分布模式包含该复数个阻挡单元的一密度分布,该密度分布系呈现由内向外递减的型式。接着,该方法根据该重新分布模式以该壅塞区域为中心重新配置该复数个阻挡单元及该复数个电子组件。
本发明提供一种防止壅塞配置方法。该防止壅塞配置方法系用于设置一电路布局,该电路布局包含复数个电子组件及复数个阻挡单元。该复数个电子组件及该复数个阻挡单元系以一预设配置方式配置于该电路布局。于此实施例中,由于该复数个阻挡单元系属于可穿透阻挡区域,故该复数个电子组件与该复数个阻挡单元产生部分重迭状态。
首先,该方法根据一判断规则判断该电路布局是否包含一壅塞区域。若判断结果为是,该方法产生一重新分布模式。其中该重新分布模式包含该复数个阻挡单元的一密度分布,该密度分布系呈现由内向外递减的型式。接着,该方法根据该重新分布模式以该壅塞区域为中心重新配置该复数个阻挡单元及该复数个电子组件。
本发明采用的防止壅塞配置方法及装置能够透过相当简单的方式有效地排除原本电路布局中壅塞的区域,藉以解决先前技术中,由于电路布局中的壅塞区域使得电子组件间的绕线难以进行,因而导致该电路布局无法通过设计规则检查的现象。此外,透过该防止壅塞配置装置及方法来解决电路布局中的电子组件壅塞现象并不会造成空间使用率的降低或是芯片尺寸的增加等负面影响,甚至还可提高电子组件间绕线的弹性。
关于本发明之优点与精神可以藉由以下的发明详述及所附图式得到进一步的了解。
附图说明
图1为芯片上的电路布局包含壅塞区域的示意图。
图2为根据本发明的第一及第二具体实施例的防止壅塞配置装置的功能方块图。
图3为阻挡单元的密度分布的范例。
图4为根据图3所示的阻挡单元的密度分布对图1的电子组件进行重新配置后的分布情形。
图5为阻挡单元的密度分布的范例。
图6(A)为由于长信道效应所产生的电子组件壅塞现象的示意图。
图6(B)为阻挡单元的密度分布的范例。
图6(C)为根据图6(B)所示的阻挡单元的密度分布对图6(A)的电子组件进行重新配置后的分布情形。
图7为根据本发明的第三及第四具体实施例的防止壅塞配置方法的流程图。
【主要组件符号说明】
S10~S14:流程步骤
1:整体空间                10:壅塞区域
2:防止壅塞配置装置        20:判断模块
22:模式产生模块           24:配置模块
8:电路布局                4:区域
c:组合组件                s:循序组件
具体实施方式
本发明的主要目的在于提出一种防止壅塞配置装置及方法。该防止壅塞配置装置及方法能够有效地解决电路布局中所产生的电子组件的壅塞现象,以减少电子组件间绕线的难度,使得电路布局能够顺利地通过设计规则检查,并增加电路布局设计时各电子组件间绕线的弹性。
本发明的第一具体实施例为一种防止壅塞配置装置。于此实施例中,该防止壅塞配置装置系用于设置一电路布局。该电路布局包含复数个电子组件及复数个阻挡单元。该复数个电子组件及该复数个阻挡单元系以一预设配置方式配置于该电路布局。
实际上,该复数个电子组件可以是组合组件(例如NAND或OR)、循序组件(例如正反器)或其它组件。该复数个阻挡单元可以是最小尺寸且不可穿透的阻挡物(minimum-sized non-transparent blockage)。由于最小尺寸阻挡物的不可穿透特性,该复数个电子组件不与该复数个阻挡单元形成任何重迭(overlap)状态。
请参照图2,图2为该防止壅塞配置装置的功能方块图。如图2所示,防止壅塞配置装置2包含判断模块20、模式产生模块22及配置模块24。其中判断模块20耦接至电路布局8及模式产生模块22;配置模块24耦接至模式产生模块22及电路布局8。接下来,将分别就防止壅塞配置装置2的各模块及其功能进行详细的介绍。
首先,判断模块20将会根据一判断规则判断电路布局8是否包含一壅塞区域。于实际应用中,由于当配置于某区域内的电子组件的密度过高时,将会导致该区域内的电子组件间的绕线变得相当困难,因此,该判断规则可以和配置于某区域内的电子组件的密度是否过高有关。当某区域的电子组件的密度过高时,判断模块20即判定其为壅塞区域。
举例而言,该判断规则可包含一电子组件密度的临界值,但不以此为限。当判断模块20侦测到电路布局8中的某一区域内的电子组件密度高于临界值时,代表此区域内所设置的电子组件已过于拥挤,很有可能导致绕线困难的现象,此时,判断模块20即会判定此区域为壅塞区域。反之,若判断模块20判断的结果为该区域内的电子组件密度并未高于临界值,代表此区域内所设置的电子组件尚未达到拥挤的标准,亦即各电子组件间绕线的难度还在可以接收的范围内,故判断模块20并不会判定此区域为壅塞区域。
若判断模块20的判断结果为是,亦即代表该区域为壅塞区域,模式产生模块22将会产生一重新分布模式。于此实施例中,该重新分布模式可包含该复数个阻挡单元的一密度分布。由于本发明的目的在于使原本拥挤于中央的电子组件能向外分散,所以阻挡单元的分布就必须与电子组件相反,亦即阻挡单元的密度分布系呈现一种由内向外递减的型式。
实际上,阻挡单元的密度分布可以是一随机分布,例如可以透过蒙地卡罗法(Monte Carlo method)产生阻挡单元的密度分布,但不以此为限。此外,阻挡单元的密度分布除了可以由系统预设之外,亦可由使用者自行进行相关的设定,但不以此为限。
请参照图3,图3为阻挡单元的密度分布的一范例。如图3所示,该些网格线小方块即代表阻挡单元,于此例中,阻挡单元系属于最小尺寸阻挡物,由最内部的方框至最外侧的方框来看,阻挡单元的密度分别是85%、70%、55%、40%、30%、25%、20%及12%,亦即阻挡单元的密度呈现由内向外递减的型式。实际上,上述这些阻挡单元的密度值只是一个范例,其实际的数值可能会根据芯片上不同的电子组件所具有的不同特性而有所差异,故不以此为限。此外,除了此种由中央以同心(concentric)的形式向外递减的型式外,亦可以是由一端点向某单一方向递减的型式,抑或其它类似的型式,并不以此为限。
若以最内部的方框来看,位于该方框内的阻挡单元总共占据了该方框的面积的85%,亦即该方框的面积只剩下15%的空间可以设置电子组件;相反地,若以最外侧的方框来看,位于该方框内的阻挡单元总共仅占据了该方框的面积的12%,亦即该方框的面积还留下88%的空间可供电子组件设置。藉此,此种由内向外递减的阻挡单元密度分布即可有效地改善原本中央区域内电子组件过于壅塞的现象。
当模式产生模块22产生了该重新分布模式之后,配置模块24将会根据该重新分布模式以该壅塞区域为中心重新配置该复数个阻挡单元及该复数个电子组件。举例而言,若将图3所示的阻挡单元的密度分布应用于图1所示的芯片上的电路布局进行重新配置后,将会得到如同图4所示的分布情形。由图4可知,相较于图1中的壅塞区域10,图4中的区域4内所包含的组合组件c明显地较少,也就是说,区域4内的组合组件c的密度远较壅塞区域10内的组合组件c的密度来得小。藉此,原本在壅塞区域10中容易产生的电子组件间绕线困难的现象,在区域4中即不复存在。
很明显地,此一显著的改善效果主要可归功于将上述的由内向外递减的阻挡单元密度分布应用于阻挡单元及电子组件的重新配置,使得在区域4内能够设置较多的阻挡单元,以避免由于电子组件设置过多所导致的壅塞现象。
值得注意的是,即使经过配置模块24的重新配置后,该复数个电子组件及该复数个阻挡单元所造成的间隙比例(empty space ratio)仍将维持不变。以图1与图4为例,图1中的整体空间1内的电子组件密度为70%(阻挡单元密度为30%),经过重新配置后,图4中的整体空间4内的电子组件密度仍为70%(阻挡单元密度仍为30%)。也就是说,重新配置后的间隙比例与重新配置前的间隙比例系实质相同,根据本发明的防止壅塞配置装置2并不会对芯片内的电子组件空间使用率造成任何不良的影响,故亦不需增大芯片的面积来达到防止壅塞的效果,此亦为本发明的一大优点。
本发明的第二具体实施例亦为一种防止壅塞配置装置。同样地,该防止壅塞配置装置系应用于设置一电路布局。该电路布局包含复数个电子组件及复数个阻挡单元。该复数个电子组件及该复数个阻挡单元系以一预设配置方式配置于该电路布局。实际上,该复数个电子组件可以是组合组件(例如NAND或OR)、循序组件(例如正反器)或其它组件。
于此实施例中,该防止壅塞配置装置包含判断模块、模式产生模块及配置模块。其中该判断模块耦接至该电路布局及该模式产生模块;该配置模块耦接至该模式产生模块及该电路布局。该判断模块系用以根据一判断规则判断该电路布局是否包含一壅塞区域。若该判断模块的判断结果为是,代表该电路布局的某区域的确出现电子组件的配置过于拥挤的现象,故该模式产生模块将会产生一重新分布模式。其中,该重新分布模式包含该复数个阻挡单元的一密度分布,该密度分布系呈现由内向外递减的型式。接着,该配置模块将会根据该重新分布模式以该壅塞区域为中心重新配置该复数个阻挡单元及该复数个电子组件。至于本实施例的防止壅塞配置装置的功能方块图,亦请参照图2。
本实施例与第一具体实施例最大不同之处在于,本实施例所述的阻挡单元系属于可穿透阻挡区域(transparent blockage),故电子组件与阻挡单元产生部分重迭状态。也就是说,可穿透阻挡区域允许部分的电子组件设置于其中,这与第一具体实施例中的最小尺寸且不可穿透的阻挡物不允许任何电子组件设置于其所设置的位置上,有着很大的不同。
举例而言,请参照图5,图5为阻挡单元的密度分布的一范例。于此例中,阻挡单元系属于可穿透阻挡区域,如图5所示,该些方框即代表不同的可穿透阻挡区域,由最内部的方框至最外侧的方框来看,阻挡单元的密度分别是85%、70%、55%、40%、30%、25%、20%及12%,亦即阻挡单元的密度呈现由内向外递减的型式。实际上,上述这些阻挡单元的密度值只是一个范例,其实际的数值可能会根据芯片上不同的电子组件所具有的不同特性而有所差异,故不以此为限。
若以最内部的可穿透阻挡区域来看,其阻挡单元的密度为85%,亦即位于该可穿透阻挡区域内的阻挡单元以随机分布的方式占据了该可穿透阻挡区域内面积的85%,该可穿透阻挡区域的面积只剩下其它15%的空间可以设置电子组件;相反地,若以最外侧的可穿透阻挡区域来看,位于该可穿透阻挡区域内的阻挡单元以随机分布的方式占据了该可穿透阻挡区域内面积的12%,亦即该可穿透阻挡区域的面积还留下88%的空间可供电子组件设置。藉此,透过此种由内向外递减的阻挡单元密度分布即可有效地改善原本中央区域内电子组件过于壅塞的现象。
实际上,阻挡单元的密度分布除了最常见的由中央以同心(concentric)的形式向外递减的型式外,亦可以是由一端点向某单一方向递减的型式,如同图6(B)所示,阻挡单元的密度分布系由右上方的端点依序向左下方递减,但并不以此为限。
请参照图6(A),图6(A)为由于长通道(long channel)效应所产生的电子组件壅塞现象的示意图。如图6(A)所示,由于各内存(例如静态随机存取内存SRAM或其它型式的内存)之间的狭窄信道导致电子组件间绕线的困难度大幅提高。为了解决此一问题,可透过图6(B)所示的阻挡单元的密度分布来达到降低壅塞区域内的电子组件密度的功效,最后所得到的分布结果如同图6(C)所示。在经过重新配置后,原本虚线圆圈内所具有较高的电子组件密度有着显著的降低,使得电子组件间绕线变得较为容易。
本发明的第三具体实施例为一种防止壅塞配置方法。该防止壅塞配置方法系用于设置一电路布局,该电路布局包含复数个电子组件及复数个阻挡单元。该复数个电子组件及该复数个阻挡单元系以一预设配置方式配置于该电路布局。
于此实施例中,该复数个电子组件可以是组合组件(例如NAND或OR)、循序组件(例如正反器)或其它组件。该复数个阻挡单元可以是最小尺寸且不可穿透的阻挡物,该复数个电子组件不与该复数个阻挡单元形成任何重迭状态。
请参照图7,图7为该防止壅塞配置方法的流程图。首先,该方法执行步骤S10,根据一判断规则判断该电路布局是否包含一壅塞区域。于实际应用中,由于当配置于某区域内的电子组件的密度过高时,将会导致该区域内的电子组件间的绕线变得相当困难,因此,该判断规则可以和配置于某区域内的电子组件的密度是否过高有关。举例而言,当某区域的电子组件的密度过高时,该方法即可判定其为壅塞区域。
若步骤S10的判断结果为否,该方法即完成所有流程而结束;若步骤S10的判断结果为是,该方法将会执行步骤S12,产生一重新分布模式。其中该重新分布模式包含该复数个阻挡单元的一密度分布,该密度分布系呈现由内向外递减的型式。
于此实施例中,该重新分布模式可包含该复数个阻挡单元的一密度分布。由于本发明的目的在于使原本拥挤于中央的电子组件能向外分散,所以阻挡单元的分布就必须与电子组件相反,亦即阻挡单元的密度分布系呈现一种由内向外递减的型式。
实际上,阻挡单元的密度分布可属于随机分布的形式,例如可以透过蒙地卡罗法(Monte Carlo method)产生阻挡单元的密度分布,但不以此为限。此外,阻挡单元的密度分布除了可以由系统预设之外,亦可由使用者自行进行设定。
当该方法产生该重新分布模式后,该方法将会执行步骤S14,根据该重新分布模式以该壅塞区域为中心重新配置该复数个阻挡单元及该复数个电子组件。举例而言,若将图3所示的阻挡单元的密度分布应用于图1所示的芯片上的电路布局进行重新配置后,将会得到如同图4所示的分布情形。相较于图1中的壅塞区域10,图4中的区域4内的组合组件c的密度远较壅塞区域10内的组合组件c的密度来得小。藉此,即可有效地避免由于电子组件设置过多所导致的壅塞现象。
值得注意的是,即使经过该方法重新配置后,该复数个电子组件及该复数个阻挡单元所造成的组件间隙的比例仍将维持不变。也就是说,重新配置后的间隙比例与重新配置前的间隙比例系实质相同,根据本发明的防止壅塞配置方法并不会对芯片内的电子组件空间使用率造成任何不良的影响,故亦不需增大芯片的面积来达到防止壅塞的效果。
本发明的第四具体实施例亦为一种防止壅塞配置方法。该防止壅塞配置方法系用于设置一电路布局,该电路布局包含复数个电子组件及复数个阻挡单元。该复数个电子组件及该复数个阻挡单元系以一预设配置方式配置于该电路布局。
于此实施例中,首先,该方法根据一判断规则判断该电路布局是否包含一壅塞区域。若判断结果为否,该方法即完成所有流程而结束;若判断结果为是,该方法产生一重新分布模式。其中该重新分布模式包含该复数个阻挡单元的一密度分布,该密度分布系呈现由内向外递减的型式。接着,该方法根据该重新分布模式以该壅塞区域为中心重新配置该复数个阻挡单元及该复数个电子组件。至于该防止壅塞配置方法的流程图,亦请参照图7。
本实施例与第三具体实施例最大的不同之处在于,本实施例所述的阻挡单元系属于可穿透阻挡区域(transparent blockage),故电子组件与阻挡单元产生部分重迭状态。也就是说,可穿透阻挡区域允许部分的电子组件设置于其中,这与第三具体实施例中的最小尺寸且不可穿透阻挡物所组成的阻挡方式有很大的不同。至于实际应用情形可参照第二具体实施例所述的范例,在此不再赘述。
综上所述,根据本发明的防止壅塞配置装置及方法能够透过相当简单的方式有效地排除原本电路布局中壅塞的区域,藉以解决先前技术中,由于电路布局中的壅塞区域使得电子组件间的绕线难以进行,因而导致该电路布局无法通过设计规则检查的现象。
此外,值得注意的是,透过该防止壅塞配置装置及方法来解决电路布局中的电子组件壅塞现象并不会造成空间使用率的降低或是芯片尺寸的增加等负面影响,甚至还能增加电路布局设计时各电子组件间绕线的弹性。
藉由以上较佳具体实施例的详述,系希望能更加清楚描述本发明的特征与精神,而并非以上述所揭露的较佳具体实施例来对本发明的范畴加以限制。相反地,其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专利范围的范畴内。因此,本发明所申请的专利范围的范畴应该根据上述的说明作最宽广的解释,以致使其涵盖所有可能的改变以及具相等性的安排。

Claims (12)

1.一种防止壅塞配置方法,应用于设置一电路布局,该电路布局包含复数个电子组件及复数个阻挡单元,该等电子组件及该等阻挡单元系以一预设配置方式配置于该电路布局,其特征在于,该防止壅塞配置方法包含下列步骤:
(a)根据一判断规则判断该电路布局是否包含一壅塞区域;
(b)若步骤(a)的判断结果为是,产生一重新分布模式,其中该重新分布模式包含该等阻挡单元的一密度分布,该密度分布系呈现由内向外递减的型式;以及
(c)根据该重新分布模式以该壅塞区域为中心重新配置该等阻挡单元及该等电子组件。
2.如权利要求1所述的防止壅塞配置方法,其特征在于,该判断规则系配置于该壅塞区域内的电子组件的密度是否高于一预设值。
3.如权利要求1所述的防止壅塞配置方法,其特征在于,该等阻挡单元为最小尺寸阻挡物,该等电子组件不与该等阻挡单元形成任何重迭状态。
4.如权利要求1所述的防止壅塞配置方法,其特征在于,该等阻挡单元为可穿透阻挡区域,该等电子组件与该等阻挡单元产生部分重迭状态。
5.如权利要求1所述的防止壅塞配置方法,其特征在于,重新配置后的一间隙比例与重新配置前的一间隙比例系实质相同。
6.如权利要求1所述的防止壅塞配置方法,其特征在于,该密度分布系透过随机方式产生。
7.一种防止壅塞配置装置,应用于设置一电路布局,该电路布局包含复数个电子组件及复数个阻挡单元,该等电子组件及该等阻挡单元系以一预设配置方式配置于该电路布局,其特征在于,该防止壅塞配置装置包含:
一判断模块,耦接至该电路布局,用以根据一判断规则判断该电路布局是否包含一壅塞区域;
一模式产生模块,耦接至该判断模块,若该判断模块的判断结果为是,该模式产生模块产生一重新分布模式,其中该重新分布模式包含该等阻挡单元的一密度分布,该密度分布系呈现由内向外递减的型式;以及
一配置模块,耦接至该模式产生模块及该电路布局,该配置模块根据该重新分布模式以该壅塞区域为中心重新配置该等阻挡单元及该等电子组件。
8.如权利要求7所述的防止壅塞配置装置,其特征在于,该判断规则系配置于该壅塞区域内的电子组件的密度是否高于一预设值。
9.如权利要求7所述的防止壅塞配置装置,其特征在于,该等阻挡单元为最小尺寸阻挡物,该等电子组件不与该等阻挡单元形成任何重迭状态。
10.如权利要求7所述的防止壅塞配置装置,其特征在于,该等阻挡单元为可穿透阻挡区域,该等电子组件与该等阻挡单元产生部分重迭状态。
11.如权利要求7所述的防止壅塞配置装置,其特征在于,重新配置后的一间隙比例与重新配置前的一间隙比例系实质相同。
12.如权利要求7所述的防止壅塞配置装置,其特征在于,该密度分布系透过随机方式产生。
CN 200810181133 2008-11-25 2008-11-25 防止壅塞配置方法及装置 Active CN101739479B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200810181133 CN101739479B (zh) 2008-11-25 2008-11-25 防止壅塞配置方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200810181133 CN101739479B (zh) 2008-11-25 2008-11-25 防止壅塞配置方法及装置

Publications (2)

Publication Number Publication Date
CN101739479A CN101739479A (zh) 2010-06-16
CN101739479B true CN101739479B (zh) 2012-07-04

Family

ID=42462961

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200810181133 Active CN101739479B (zh) 2008-11-25 2008-11-25 防止壅塞配置方法及装置

Country Status (1)

Country Link
CN (1) CN101739479B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102385648B (zh) * 2010-08-31 2014-10-08 国际商业机器公司 一种芯片设计中减少拥塞的方法和系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6327694B1 (en) * 1998-05-22 2001-12-04 Fujitsu Limited Cell placement apparatus and method, and computer readable record medium having cell placement program recorded thereon
US20030196183A1 (en) * 2002-04-11 2003-10-16 International Business Machines Corporation Analytical constraint generation for cut-based global placement
US20050138587A1 (en) * 2003-12-19 2005-06-23 Naum Michael C. Analysis of congestion attributed to component placement in an integrated circuit topology floor-plan

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6327694B1 (en) * 1998-05-22 2001-12-04 Fujitsu Limited Cell placement apparatus and method, and computer readable record medium having cell placement program recorded thereon
US20030196183A1 (en) * 2002-04-11 2003-10-16 International Business Machines Corporation Analytical constraint generation for cut-based global placement
US20050138587A1 (en) * 2003-12-19 2005-06-23 Naum Michael C. Analysis of congestion attributed to component placement in an integrated circuit topology floor-plan

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
附图4,7.

Also Published As

Publication number Publication date
CN101739479A (zh) 2010-06-16

Similar Documents

Publication Publication Date Title
US11687454B2 (en) Memory circuit and cache circuit configuration
CN102292778B (zh) 用于管理错误区域的存储器装置及方法
US20180204118A1 (en) Calculation System and Calculation Method of Neural Network
WO2015187577A1 (en) Systems and methods for segmenting data structures in a memory system
US7315995B2 (en) Semiconductor integrated circuit designing method and program
CN109785882A (zh) 具有虚拟体化架构的sram及包括其的系统和方法
JP2001358221A (ja) レイアウト方法、レイアウト装置及び記録媒体
CN101739479B (zh) 防止壅塞配置方法及装置
CN117057290A (zh) 时序优化方法、装置、电子设备及存储介质
TWI381282B (zh) 防止壅塞配置方法及裝置
CN111339727B (zh) 先进制程下最小化时延和溢出的通孔柱感知层分配器
CN104683265B (zh) 一种用于100g接口的大容量精确包计数方法
CN112699631A (zh) 解决布线通道拐角处布线拥塞问题的设计优化方法
US20140299941A1 (en) Sram cell with reduced voltage droop
US20060236283A1 (en) Method of designing layout of semiconductor integrated circuit and apparatus for doing the same
CN116842896A (zh) 一种芯片控制标准单元放置优化拥塞的方法
US7609550B2 (en) Compact virtual ground diffusion programmable ROM array architecture, system and method
CN114189523A (zh) 用于cdn的边缘节点的回源的方法、装置和存储介质
US20100122039A1 (en) Memory Systems and Accessing Methods
CN110188440B (zh) 基于单粒子翻转数据的物理lsb与逻辑地址映射关系提取方法
US9230686B2 (en) Semiconductor device having roll call circuit
CN102087674B (zh) 防止壅塞配置装置及方法
CN109376384A (zh) 一种fpga资源布局方法及装置
US10860758B2 (en) Method of using simulation software to generate circuit layout
CN103713962A (zh) 一种检测数据链表方法及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20201020

Address after: No. 1, Xingzhu Road, Hsinchu Science Park, Taiwan, China

Patentee after: MEDIATEK Inc.

Address before: 4 building 518057, block C, Institute of international technology innovation, South tech ten road, Shenzhen hi tech Zone, Guangdong

Patentee before: Mstar Semiconductor,Inc.

Patentee before: MEDIATEK Inc.

Effective date of registration: 20201020

Address after: 4th Floor, Block C, International Institute of Technology Innovation, Nanshi Road, Shenzhen High-tech Zone, Guangdong Province

Patentee after: Mstar Semiconductor,Inc.

Patentee after: MEDIATEK Inc.

Address before: 4 building 518057, block C, Institute of international technology innovation, South tech ten road, Shenzhen hi tech Zone, Guangdong

Patentee before: Mstar Semiconductor,Inc.

Patentee before: MSTAR SEMICONDUCTOR Inc.

TR01 Transfer of patent right