JPH11331842A - 画像データ圧縮装置及びその方法 - Google Patents

画像データ圧縮装置及びその方法

Info

Publication number
JPH11331842A
JPH11331842A JP32947998A JP32947998A JPH11331842A JP H11331842 A JPH11331842 A JP H11331842A JP 32947998 A JP32947998 A JP 32947998A JP 32947998 A JP32947998 A JP 32947998A JP H11331842 A JPH11331842 A JP H11331842A
Authority
JP
Japan
Prior art keywords
image data
encoding
control
image
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32947998A
Other languages
English (en)
Inventor
Makoto Hanaki
真 花木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP32947998A priority Critical patent/JPH11331842A/ja
Publication of JPH11331842A publication Critical patent/JPH11331842A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

(57)【要約】 【課題】 効率的なパイプライン制御により高速に画像
データを圧縮することができる画像データ圧縮装置を提
供する。 【解決手段】 8個の符号化処理S1〜S8がパイプラ
インの各ステージとして並列に進行するように各処理ユ
ニット104〜112を制御する制御プロセッサ103
を備え、その制御プロセッサ103は、同一の画像デー
タに対する各符号化処理それぞれの開始タイミングを記
憶するためのオフセットテーブル103aと、符号化処
理に伴って画像データの並びが入れ替えられた場合にそ
の入れ替え順序を記憶するためのインデックステーブル
103bと、各符号化処理で必要とされる制御パラメー
タを記憶するための制御パラメータテーブル103cと
を有し、それら制御テーブル103a〜cの内容を設定
・更新・参照しながら各処理ユニット104〜112を
パイプライン制御する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、画像データ圧縮装
置及びその方法に関し、特に、画像データの圧縮処理に
おけるパイプライン制御に関する。
【0002】
【従来の技術】MPEG(Moving Picture coding Expe
rts Group)に代表される画像データの圧縮処理は、一
連の様々な符号化処理(DCT、量子化、可変長符号
化、動き予測等)の工程の連なりからなる。このような
一連の符号化処理からなる画像データの圧縮処理を高速
化する従来の技術として、特開平7−240844号公
報に開示された画像データ処理装置がある。
【0003】図11は、上記従来の画像データ処理装置
の構成を示すブロック図である。この装置は、DCTと
量子化を実行する画像処理ユニット209、動き予測を
実行する動き予測ユニット211、可変長符号化を行う
可変長プロセッサ206b等の複数の独立した符号化処
理ユニットを備え、全体制御プロセッサ206aがこれ
ら符号化処理ユニットをパイプラインの各ステージとし
て並列に動作させるよう制御する。つまり、この装置
は、独立に動作する複数の処理ユニットをパイプライン
制御することによって画像データの圧縮処理を高速化し
ようとするものである。
【0004】
【発明が解決しようとする課題】しかしながら、上記従
来の技術による圧縮は、近年の画像の高解像度化や高画
質化への厳しい要求に対して充分に応えるものとは言え
ない。特に、リアルタイムでかつ高品質な画像データの
圧縮が要求される装置、例えば、デジタルVTRで再生
された高品質な映像データを操作者との対話の下でリア
ルタイムに編集及び圧縮処理を実行しなければならない
オーサリングシステムに用いられる圧縮装置等では、一
定量の画像データに対して、一定の限られた時間(例え
ば、1/30秒)内に圧縮処理だけでなくノイズ除去等
の前処理を含めた全ての符号化処理を終える必要があ
り、従来のような単純なパイプライン制御による圧縮で
は間に合わない。
【0005】つまり、画像データの圧縮では、パイプラ
インを構成する各ステージ(符号化処理)が同一量の画
像データ(例えば、1つのフレーム画像)に対して等し
い時間で処理を終了するとは限らず、また、各ステージ
での処理において画像データの並び順序(処理順序)が
入れ替えられる等、パイプライン処理のスムーズな進行
を妨げる要因が多いにも拘わらず、上記公報には、その
ような問題に対する具体的な解決策が提案されていな
い。
【0006】そこで、本発明は、かかる問題点に鑑みて
なされたものであり、効率的なパイプライン制御により
高速に画像データを圧縮することができる画像データ圧
縮装置及びその方法を提供することを目的とする。
【0007】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る画像データ圧縮装置は、複数の符号化
処理がパイプラインの各ステージとして並列に進行する
ように各符号化処理ユニットを制御する制御プロセッサ
を備え、その制御プロセッサは、同一のフレーム画像に
対する各符号化処理それぞれの開始タイミングを記憶す
るためのオフセットテーブルと、符号化処理に伴ってフ
レーム画像の並びが入れ替えられた場合にその入れ替え
順序を記憶するためのインデックステーブルと、各符号
化処理で必要とされる制御パラメータを記憶するための
制御パラメータテーブルとを有し、それら3つの制御テ
ーブルの内容を設定・更新・参照しながら各符号化処理
ユニットをパイプライン制御する。
【0008】つまり、本発明に係る画像データ圧縮装置
は、連続して入力される画像データを一定の部分画像を
単位として圧縮する装置であって、前記画像データの入
力を受け付ける入力手段と、入力された画像データに対
して圧縮のための一連の異なる複数の符号化処理それぞ
れを独立に実行する複数の符号化手段と、同一の部分画
像に対する前記複数の符号化処理それぞれの開始タイミ
ングのずれを記憶する開始タイミング記憶手段と、前記
開始タイミング記憶手段に記憶された開始タイミングに
基づいて前記複数の符号化処理それぞれの対象となる部
分画像を特定し、特定した部分画像それぞれに対して前
記複数の符号化手段それぞれが同時並列に符号化処理を
実行するようパイプライン制御するパイプライン制御手
段とを備えることを特徴とする。
【0009】ここで、前記画像データ圧縮装置はさら
に、符号化処理の対象となる部分画像の並び順序を記憶
する順序記憶手段を備え、前記複数の符号化手段は、符
号化処理によって部分画像の並び順序を入れ替えた場合
には、その入れ替え順序を反映するように前記順序記憶
手段の内容を書き換え、前記パイプライン制御手段は、
前記オフセット値に加えて前記順序記憶手段に記憶され
た並び順序をも参照して前記部分画像を特定してもよ
い。
【0010】また、前記画像データ圧縮装置はさらに、
符号化処理の対象となる部分画像それぞれに対応づけて
前記複数の符号化処理で必要とされる制御パラメータを
記憶する制御パラメータ記憶手段を備え、前記複数の符
号化手段は、対応する前記制御パラメータを用いて符号
化処理を実行し、前記パイプライン制御手段は、特定し
た前記部分画像に対応する制御パラメータを前記制御パ
ラメータ記憶手段から読み出して前記複数の符号化手段
に通知しパイプライン制御してもよい。
【0011】さらに、上記目的を達成するために、本発
明に係る画像データ圧縮方法は、連続して入力される画
像データを一定の部分画像を単位として圧縮する装置に
用いられる画像データ圧縮方法であって、前記装置は、
入力された画像データに対して圧縮のための一連の異な
る複数の符号化処理それぞれを独立に実行する複数の符
号化手段を備え、前記画像データ圧縮方法は、同一の部
分画像に対する前記複数の符号化処理それぞれの開始タ
イミングのずれを記憶手段に格納しておく開始タイミン
グ記憶ステップと、前記画像データの入力を受け付ける
入力ステップと、前記記憶手段に記憶された開始タイミ
ングを参照することによって前記複数の符号化処理それ
ぞれの対象となる部分画像を特定し、特定した部分画像
それぞれに対して前記複数の符号化手段それぞれが同時
並列に符号化処理を実行するようパイプライン制御する
パイプライン制御ステップとを含むことを特徴とする。
【0012】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を用いて詳細に説明する。図1は、本発明に係
る画像データ圧縮装置100の構成を示すブロック図で
ある。本装置100は、デジタルVTR101から再生
出力される映画の画像データを入力部102から指定さ
れた仕様に従ってリアルタイムに圧縮し、ビデオデコー
ダ114及び外部記憶装置116に出力するMPEGエ
ンコーダであり、圧縮処理の各工程を独立並列に実行す
る複数の処理ユニット(入力フレームバッファ104、
フレームバッファ制御部105、フィルタ106、コン
トローラ107、エンコードLSI108、フレームバ
ッファ109、動き予測ユニット110、FIFO11
1、FIFO112)、それら処理ユニットをパイプラ
イン制御する制御プロセッサ103及び各構成要素を接
続するPCIバス113から構成される。なお、本図に
おいて、白抜き矢印は主に画像データの流れ、通常の矢
印は制御データの流れを示す。
【0013】図2は、本装置100のパイプラインを構
成する上記処理ユニット104〜112による符号化処
理の流れを示すフローチャートである。これら図1及び
図2に基づいて各構成要素を説明する。入力フレームバ
ッファ104は、デジタルVTR101から再生出力さ
れる映像データをフレームバッファ制御部105による
アドレス制御の下でフィールド画像(1/60秒分の画
像であり、奇数フィールド画像と偶数フィールド画像と
が交互に入力される)単位で連続してバッファリングす
る(ステップS1)記憶部と、フィールド画像が入力さ
れる度にその入力開始タイミングを検出して制御プロセ
ッサ103に割り込み信号を発生する割り込み発生部と
からなる。記憶部は、約5秒分のフィールド画像を格納
する記憶容量を有し、符号化されて不要となった領域に
上書きしておく。
【0014】フレームバッファ制御部105は、上記ア
ドレス制御の他に、入力フレームバッファ104に取り
込まれた画像データについてフィールド単位で画像の変
化量を検出するための差分演算と(ステップS2)、そ
の差分演算の結果に基づく逆テレシネ変換を行う(ステ
ップS3)。ここで、逆テレシネ変換とは、元々は24
フレーム/1秒の映画が30フレーム/1秒のフォーマ
ットでデジタルVTRに録画されていたために、圧縮処
理に先立って、その再生画像を映画用の24フレーム/
1秒に戻す変換をいい、具体的には、フレームバッファ
制御部105は、上記差分演算の結果に基づいて、差分
の少ないフィールド画像を1秒に12フィールド(6フ
レーム)の割合で間引きしながら入力フレームバッファ
104に蓄積されたフィールドをフィルタ106に送り
出す。
【0015】フィルタ106は、逆テレシネ変換によっ
て間引かれた画像データに対して、ノイズ除去や画像補
正等の各種フィルタ処理を行う(ステップS4)。具体
的には、空間的・時間的に隣接する画素の画像データを
用いて各画素の画像データを平均化したり、ガンマ変換
による輝度補正を行ったりする。コントローラ107
は、制御プロセッサ103からの指示に基づいて、フィ
ルタ106、エンコードLSI108及び動き予測ユニ
ット110それぞれとフレームバッファ109とのデー
タ転送を行ったり、エンコードLSI108及び動き予
測ユニット110の動作タイミングや動作モード等を制
御するMPEGエンコード専用のプロセッサである。
【0016】具体的には、コントローラ107は、フィ
ルタ106からの画像データをフレームバッファ109
に格納すると共に、フレームバッファ制御部105での
差分演算(ステップS2)の結果から得られるシーンチ
ェンジ情報等を基にGOP(Group of Picture)構造を
決定する(ステップS5)。ここで、シーンチェンジ情
報とは、映像シーンの切り換えタイミングを示す情報を
いい、隣接するフィールド画像間における画像データの
差分が一定値を超えた場合に生成される。また、GOP
構造とは、一定時間分のフィールド画像(ピクチャ)の
集まりをいい、3種類のピクチャ(イントラ符号化の画
面であるIピクチャ、両方向予測画面であるBピクチャ
及び前方向予測符号化画面であるIピクチャ)が混在し
て並ぶ集合である。また、GOP構造の決定とは、フィ
ールド画像ごとに、GOPの開始又は終了とするか、I
/B/Pピクチャのいずれに割り当てるか等を決定する
ことをいい、例えば、シーンチェンジのタイミングでG
OPの区切りとすることで符号化効率を高めたりする。
【0017】コントローラ107は、制御プロセッサ1
03から可変ビットレートのエンコードを行う旨の指示
を受けている場合には、上記GOP構造の決定後に、続
くエンコード処理における制御パラメータのひとつとな
るビットレートを設定し、内部に一時記憶する(ステッ
プS6)。ここで、ビットレートとは、本装置によって
最終的に得られる画像データにおける符号量の時間的な
密度をいい、続くエンコード処理(ステップS7)で発
生する符号量等をフィードバックしながら決定する。
【0018】エンコードLSI108は、コントローラ
107の制御の下で、フレームバッファ109に格納さ
れている画像データに対するDCT演算、量子化演算及
び可変長符号化処理を実行し、動き予測ユニット110
は、エンコードLSI108でのDCT演算の結果を逆
DCT演算し、過去の結果との差分を算出することによ
って動きを検出したり動きベクトルを求めたりする。そ
して、コントローラ107は、動き予測ユニット110
での結果をエンコードLSI108での符号化に反映さ
せることによって、予め定められた仕様(例えば、MP
@ML等のプロファイルとレベル)のエンコード処理を
完遂させる(ステップS7)。
【0019】また、このエンコードLSI108は、エ
ンコード処理を終えた圧縮画像データをFIFO111
を介してビデオデコーダ114に出力すると共に、制御
プロセッサ103による制御の下で、圧縮画像データと
制御テーブル103a〜cの格納値とを画像データファ
イルとしてFIFO112を介して外部記憶装置116
に出力する(ステップS8)。
【0020】そして、ビデオデコーダ114は、本装置
100から出力された圧縮画像データをリアルタイムに
デコードし、映像信号としてモニタ115に出力し表示
させる。これは、本装置100により生成された圧縮画
像データの品質をリアルタイムに確認できるようにする
ためである。なお、以上の8個の符号化処理S1〜S8
それぞれは、より詳細には、基本的に以下の4つの処理
工程からなり、これらが1タイムスロット(1/60
秒)ごとに繰り返される点で共通する。つまり、 (i)その符号化処理を直接実行・制御する処理ユニット
に必要な制御パラメータを設定しておく制御パラメータ
設定処理 (ii)設定された制御パラメータに従って処理対象となる
フィールド画像に対して固有の符号化処理を実行する入
力処理 (iii)符号化処理に伴って生じた必要な情報(抽出デー
タ)を他の符号化処理や制御プロセッサ103に伝達す
るフィードバック処理 (iv)符号化処理を終えたフィールド画像を次段の符号化
処理のために出力・開放する出力処理 ここで、制御パラメータとは、各符号化処理S1〜S8
の具体的な内容を指定する条件をいい、以下の表1〜3
に示される通りである。これら制御パラメータには、入
力部102によるユーザ指定等のように符号化処理に先
立って設定されるもの(表中の三角印(任意指定)及び
丸印(必須指定))や、符号化処理の進行に伴って更新
されていくものがある。また、各符号化処理S1〜S8
を直接実行・制御する処理ユニットとは、データ入力S
1〜逆テレシネ変換S3についてはフレームバッファ制
御部105、プレフィルタS4についてはフィルタ10
6、GOP構造の決定S5〜エンコード処理S7につい
てはコントローラ107、データ出力S8についてはエ
ンコードLSI108が該当する。
【0021】
【表1】
【0022】
【表2】
【0023】
【表3】 制御プロセッサ103は、以上の8個の符号化処理S1
〜S8がパイプラインの各ステージとして並列に進行す
るように各処理ユニット104〜112を制御するコン
トローラであり、制御プログラムを格納したメモリやマ
イクロプロセッサの他に、内部に3種類の書き換え可能
な制御テーブル(オフセットテーブル103a、インデ
ックステーブル103b、制御パラメータテーブル10
3c)を有し、これらテーブルの内容を初期設定・更新
・参照することで、各符号化処理S1〜S8の対象とな
るフィールド画像を1/60秒単位で繰り返し特定し、
対応する各処理ユニットに通知して実行させる制御を行
う。
【0024】図3(a)、(b)は、それぞれオフセッ
トテーブル103a、インデックステーブル103b及
び制御パラメータテーブル103cの構造を示す。図3
(a)に示されたオフセットテーブル103aは、同一
のタイムスロット(1/30秒)における8個の符号化
処理S1〜S8それぞれの処理対象となるフレーム画像
(奇数フィールド画像と偶数フィールド画像の組)のず
れをフレーム数で表した値(オフセット値)で記憶する
ためのテーブルであり、圧縮処理の起動時に制御プロセ
ッサ103によって初期設定される。これらオフセット
値は、換言すれば、最初の符号化処理S1から当該符号
化処理の前段までに要する処理遅延時間(遅延量)に相
当し、また、同一のフレーム画像(又はフィールド画
像)に着目した場合には、各符号処理S1〜S8それぞ
れが施される開始タイミングに相当する。
【0025】図3(a)では、ある1個のフレーム画像
に着目した場合には、そのフレーム画像は、同一のタイ
ムスロット(1/30秒)においてデータ入力S1と差
分演算S2が行われ、そこから1フレーム分(1/30
秒)だけ遅延(経過)した時点で逆テレシネ変換S3が
行われ、データ入力S1から6フレーム分(6/30
秒)だけ遅延した時点でプレフィルタS4の処理が施さ
れるべき(以下、同様)ことが示されている。
【0026】図3(b)に示されたインデックステーブ
ル103bは、ディスプレイオーダーとコーディングオ
ーダーとの関係をフレーム単位で記憶するためのテーブ
ルであり、圧縮処理の開始時においては制御プロセッサ
103によって初期設定され、さらに圧縮処理中におい
てはGOP構造を決定するコントローラ107からの通
知に基づいて制御プロセッサ103によって更新されて
いく。
【0027】ここで、ディスプレイオーダーとは、圧縮
されていないときの画像データにおけるフレーム画像
(又はフィールド画像)の並び順序をいい、コーディン
グオーダーとは、圧縮された画像データにおけるフレー
ム画像(又はフィールド画像)の並び順序をいう。上述
の説明から分かるように、フレーム画像の並び順序(処
理順序)は、符号化処理S5(GOP構造の決定)にお
いて入れ替えられるので、前半の符号化処理S1〜S5
では各フレーム画像はディスプレイオーダーで処理が施
されるが、後半の符号化処理S6〜S8ではコーディン
グコーダーで処理が施されることになる。
【0028】このインデックステーブル103bでは、
ディスプレイオーダーでのフレームNo.1はコーディ
ングオーダーではフレームNo.3に入れ替えられ、デ
ィスプレイオーダーでのフレームNo.2はコーディン
グオーダーではフレームNo.1に入れ替えられること
が示されている。なお、フレームNo.は、デジタルV
TR101から入力フレームバッファ104に入力され
たフレームの個数(ディスプレイオーダー)に対応して
いる。
【0029】図3(b)に示された制御パラメータテー
ブル103cは、フレーム画像ごとに8個の符号化処理
S1〜S8で用いられる各種制御パラメータ(表1〜3
に示される制御パラメータ)の値を保持するためのテー
ブルであり、圧縮処理の開始時においては制御プロセッ
サ103によって初期設定され、さらに圧縮処理中にお
いては各符号化処理S1〜S8を実行する処理ユニット
からの通知に基づいて制御プロセッサ103によって更
新されていく。なお、図3(b)の制御パラメータテー
ブル103cには、便宜上、一部のみ(逆テレシネ変換
S3のTFF、RFF、XPENのみ)が示されてい
る。
【0030】これら制御パラメータの多くは、処理対象
とすべきフレーム画像を指定するものであるが(逆テレ
シネ変換S3のTFF、RFF、XPEN等)、このよ
うな制御パラメータは、図3(a)のオフセットテーブ
ル103aと同様に、データ入力S1の対象となるフレ
ーム画像とのずれを示す値(オフセット値)で表現され
て格納される。例えば、図3(b)の制御パラメータテ
ーブル103cでは、フレームNo.1に対する逆テレ
シネ変換S3の制御パラメータは(1、0、0)である
ので、データ入力S1から1個だけ遅延したフレーム画
像をデコード処理の先頭(30フレームの間引き間隔の
最初の画像:TFF)として処理し、また、フレームN
o.3に対する逆テレシネ変換S3の制御パラメータは
(−、−、1)であるので、データ入力S1から1個だ
け遅延したフレーム画像をデコード処理の休み(間引く
対象となる画像:XPEN)として処理することを意味
する。
【0031】なお、図3(b)に示されたインデックス
テーブル103bと制御パラメータテーブル103cそ
れぞれの大きさは、入力フレームバッファ104に蓄積
可能なフレーム画像の個数に対応する情報を保持できる
だけの記憶容量である。次に、以上のように構成された
本画像データ圧縮装置100の動作について説明する。
【0032】図4は、本装置100の圧縮処理全体の動
作手順を示すフローチャートである。まず、制御プロセ
ッサ103は、入力部102を介してユーザからの指示
を獲得することによって、上記8個の符号化処理S1〜
S8それぞれを実施するか否か、例えば、逆テレシネ変
換S3をする/しないについて決定する(ステップS7
1)。同様にして、実施する符号化処理について、表1
〜3に示される必要な制御パラメータの初期値を決定す
る(ステップS72)。
【0033】続いて、制御プロセッサ103は、上記ス
テップS71で決定した処理項目や、ステップS72で
決定した初期値をもとにして、8個の符号化処理それぞ
れのオフセット値を特定し、オフセットテーブル103
aに書き込む(S73)。このとき、各符号化処理ごと
に予め定められた初期値の組み合わせと遅延量との対応
を参照することで各オフセット値を決定する。
【0034】同様にして、制御プロセッサ103は、上
記ステップS71で決定した処理項目や、ステップS7
2で決定した初期値をもとにして、インデックステーブ
ル103bと制御パラメータテーブル103cを初期化
しておく(ステップS74)。具体的には、全てのフレ
ーム画像がディスプレイオーダーのまま処理が施された
と仮定した場合の必要な制御パラメータ及びコーディン
グオーダーをそれぞれ制御パラメータテーブル103c
及びインデックステーブル103bに書き込んでおく。
また、逆テレシネ変換の間引きパターンを操作したり、
GOP構造を部分的に操作したり、画像を補正するよう
な場合には、そのような特定のフレーム番号について、
予め判明している設定値を制御パラメータテーブル10
3cの対応する箇所に書き込んでおく。
【0035】以上の初期設定を終えると、次に、制御プ
ロセッサ103は、パイプライン制御を開始すべく、画
像データの入力を開始する(S75)。すると、デジタ
ルVTR101から入力フレームバッファ104に1個
のフィールド画像が入力される度に制御プロセッサ10
3に対して割り込み信号が出力されるので、制御プロセ
ッサ103は、1/60秒以内に終了する割り込み処理
において、3つの制御テーブル103a〜cを参照しな
がら8個の符号化処理S1〜S8それぞれの対象となる
フィールド画像と制御パラメータとを特定し、それを対
応する各処理ユニット104〜112に通知(設定)し
た後に各符号化処理S1〜S8を開始させる(ステップ
S76)。
【0036】そして、制御プロセッサ103は、各符号
化処理S1〜S8の実行に伴って制御パラメータやコー
ディングオーダーが変更された場合には、その情報を各
処理ユニット104〜112から受け取り、インデック
ステーブル103b及び制御パラメータテーブル103
cの対応する箇所に書き込むことで更新していく(ステ
ップS77)。
【0037】制御プロセッサ103は、以上のパイプラ
イン制御(ステップS76)と制御テーブルの更新(ス
テップS77)を、デジタルVTR101からの画像デ
ータ出力が終了するまで繰り返す(ステップS78)。
図5は、図4における割り込み処理(ステップS76)
の詳細を示すフローチャートである。制御プロセッサ1
03は、フィールド単位の割り込み信号を受ける度に、
それまでの割り込み回数をカウントアップすることで今
入力されたフィールド画像が属するフレームNo.を特
定した後に(ステップS80)、8個の符号化処理Sn
(n=1〜8)それぞれについて、以下の処理(ステッ
プS82〜S85)を繰り返す(ステップS81〜S8
6)。
【0038】まず、制御プロセッサ103は、当該符号
化処理Snに対応するオフセット値をオフセットテーブ
ル103aから読み出し、上記ステップS80で特定し
たフレームNo.から減算することで、ディスプレイオ
ーダー(符号化処理S1〜S5)における処理対象とな
るフレームNo.を特定する(S82)。もし、当該符
号化処理SnがS6〜S8のいずれかである場合には、
制御プロセッサ103は、インデックステーブル103
bを参照することで、上記ステップS82で算出したフ
レームNo.に代わるコーディングオーダー(符号化処
理S6〜S8)におけるフレームNo.を特定する(ス
テップS83)。
【0039】次に、制御プロセッサ103は、以上のス
テップS82、S83で特定したフレームNo.と当該
符号化処理Snとから特定される制御パラメータを制御
パラメータテーブル103cから読み出し(ステップS
84)、その制御パラメータと最終的に特定したフレー
ムNo.に属するフィールド画像とを対応する処理ユニ
ット104〜112に通知し、符号化処理を開始させる
(ステップS85)。
【0040】なお、本装置100の圧縮処理の開始直後
や終了直前、さらに、フィールド画像の間引きが発生し
た場合(制御パラメータXPEN=1の場合等)には、
各符号化処理S1〜S8の対象が存在しない状態が生じ
るが、その場合には、制御プロセッサ103は、その符
号化処理Snに対する上記制御(ステップS84、S8
5)をバイパスし、次の処理に進む。
【0041】図6は、本装置100のパイプライン(8
個の符号化処理S1〜S8)の流れを示すタイムチャー
トであり、各符号化処理S1〜S8の対象となるフィー
ルド画像の番号が記載されている。例えば、図中におい
て「1o」はフレームNo.1の奇数(odd)フィー
ルド画像、「3e」はフレームNo.3の偶数(eve
n)フィールド画像を示す。
【0042】本図から分かるように、各符号化処理S1
〜S8の開始時点は、図3(a)に示されたオフセット
テーブル103aに格納されたオフセット値に対応して
いる。例えば、逆テレシネ変換S3は、データ入力S1
より1フレーム分遅延して開始され、また、GOP構造
の決定S5は、データ入力S1より5.5フレーム分遅
延して開始されている。また、コーディングオーダーで
処理される3つのステージ(ビットレート設定S6〜デ
ータ出力S8)においては、処理対象となるフィールド
画像は、図3(b)に示されるインデックステーブル1
03bで示されるフレーム順に並び替えられている。
【0043】本図における制御プロセッサ103の具体
的なパイプライン制御は次の通りになる。例えば、い
ま、フィールド画像16oの入力フレームバッファ10
4への入力が開始されたとする。すると、制御プロセッ
サ103は、入力フレームバッファ104からの割り込
み信号によってその事を知るので、これまで入力された
フレーム数(16)からオフセットテーブル103aの
格納値(オフセット値)それぞれを減算することで、デ
ータ入力S1及び差分演算S2の対象はフィールド画像
16oと特定し、逆テレシネ変換S3の対象はフィール
ド画像15oと特定し、プレフィルタS4の対象はフィ
ールド画像10oと特定し、GOP構造の決定S5の対
象はフィールド画像10eと特定し、プレフィルタS4
の対象はフィールド画像10oと特定する。
【0044】さらに、ビットレートS6及びエンコード
処理S7については、現在のフレーム数(16)からオ
フセット値(7)を減算して得たフレームNo.(9)
に相当するインデックステーブル103bの格納値(1
1)を読み出すことで、これらの対象はフィールド画像
11oと特定し、同様にして、データ出力S8について
は、現在のフレーム数(16)からオフセット値(1
2)を減算して得たフレームNo.(4)に相当するイ
ンデックステーブル103bの格納値(2)を読み出す
ことで、この対象はフィールド画像2oと特定する。
【0045】このようにして各符号化処理の対象となる
フィールド画像が特定されると、そのフィールド画像が
属するフレームNo.とその符号化処理Snとの組み合
わせに対応する全ての制御パラメータを制御パラメータ
テーブル103cから読み出し、対応する処理ユニット
に通知してその符号化処理を起動させる。例えば、逆テ
レシネ変換S3であれば、制御プロセッサ103は、上
述の手順によりフィールド画像15oを処理対象と特定
するので、図3(b)に示された制御パラメータテーブ
ル103cにおける該当箇所(フレームNo.15の欄
S3)の制御パラメータ(0,1,0)を読み出し、フ
レームバッファ制御部105に通知して起動させる。
【0046】なお、符号化処理によっては、内部の詳細
な処理工程(上述の(i)制御パラメータ設定処理、(ii)
入力処理、(iii)フィードバック処理、(iv)出力処理)
ごとに遅延量が異なり、対象となるフレームNo.が異
なる場合があるが、そのような1つの符号化処理におけ
る処理対象のずれは、予め制御パラメータに反映されて
いるので、各処理ユニットは、その制御パラメータに従
って動作することで、それら遅延を考慮した符号化が可
能となる。例えば、逆テレシネ変換S3の場合であれ
ば、フィールド画像の間引き処理により、トップフィー
ルドとボトムフィールドで処理対象となるフレームN
o.が異なる場合がある。図3(b)に示された制御パ
ラメータテーブル103cにおける欄S3でTFF=0
かつRFF=0の場合がこれに相当し、この場合には、
処理ユニット(フレームバッファ制御部105)は、ボ
トムフィールドについては制御プロセッサから通知され
たフレームNo.に更に1だけ減算したものを対象とす
るよう入力フレームバッファ104を制御する。
【0047】以上のように、本装置100では、制御プ
ロセッサ103は、圧縮処理の開始に先立って、パイプ
ラインを構成する8個の符号化処理S1〜S8それぞれ
の遅延量を予め決定してオフセットテーブル103aに
格納しておき、圧縮処理時においてその遅延量を参照す
ることによって各符号化処理の対象となるフィールド画
像を特定し、各処理ユニットに通知して起動させる。従
って、前段の符号化処理での進行状況を監視しながら次
段の符号化処理のタイミングを調整する(処理対象とな
るフィールド画像を決定する)ような従来の方法に比
べ、各符号化処理ごとのタイミングのずれの補正が容易
になる。これによって、ソフトウェアによる柔軟で効率
的なパイプライン制御が実現され、画像データの圧縮速
度が高速化される。
【0048】また、本装置100では、制御プロセッサ
103は、上記オフセットテーブル103aに加え、符
号化処理によるフレーム順序の入替えや、逆テレシネ変
換等によるフィールド画像の間引きが行われた場合の処
理順序の変化が反映されるインデックステーブル103
bを有するので、このようなパイプライン処理の乱れが
生じた場合であっても、このインデックスを参照するこ
とによって以降の符号化処理のタイミングのずれを容易
に補正することができる。
【0049】さらに、本装置100では、制御プロセッ
サ103は、上記オフセットテーブル103a及びイン
デックステーブル103bに加えて、各フレーム画像ご
とに必要な制御パラメータを予め決定し保持する制御パ
ラメータテーブル103cを有するので、各符号化処理
の対象となるフレーム画像を特定すれば直ちに必要な制
御パラメータを得ることができる。従って、各処理ユニ
ットのパイプライン制御が高速化される。
【0050】次に、本装置100による2パス圧縮時の
動作、即ち、上述の圧縮処理の対象となった画像データ
を再び圧縮する場合の動作について説明する。図7
(a)〜(c)は、エンコードLSI108が制御プロ
セッサ103による制御の下でFIFO112を介して
外部記憶装置116に出力する画像データファイルの構
造を示す図である。この画像データファイルは、1回目
の圧縮処理によって生成された画像データとその時に用
いられた制御情報を保持する複数のファイルの集まりで
あり、オフセットファイル(図7(a))、制御データ
ファイル(図7(b))及びエレメンタリストリームフ
ァイル(図7(c))と呼ばれる3種類のファイルの集
合である。
【0051】図7(a)に示されたオフセットファイル
901は、図3(a)に示されたオフセットテーブル1
03aと全く同じ構造の1個のファイルであり、各符号
化処理S1〜S8のオフセット値を順に保持している。
図7(b)に示された制御データファイルは、画像デー
タ全体に拘わる制御パラメータ(制御パラメータの初期
値等)を格納した1個のファイル902と、図3(b)
に示されたインデックステーブル103bと制御パラメ
ータテーブル103cとを複数のフレーム分(複数のG
OP単位の集まり)ごとに保持する複数のファイル90
3a〜cとからなる。ファイル903a〜cには、その
ファイルが保持しているフレーム番号、フレーム数等の
管理情報からなるヘッダ部と、それらフレームごとに用
いられた制御パラメータ及びコーディングオーダーイン
デックスとが格納されている。なお、制御データファイ
ル903a〜cを1つのファイルとしないで複数のフレ
ーム分ごとに分割しているのは、ファイルサイズの膨大
化による取り扱いの困難を回避するためである。
【0052】図7(c)に示されたエレメンタリストリ
ームファイル904a〜cは、図7(b)の制御データ
ファイルと同じ単位で分割されたビデオエレメンタリス
トリーム、即ち、圧縮後の画像データからなる。図8
は、本装置100による2回目の圧縮処理における動作
手順を示すフローチャートであり、1回目の圧縮処理を
示す図2に対応する。基本的には、本装置100は1回
目の場合と同じ順序で8個の符号化処理S11〜S18
を繰り返すが、以下の点で1回目の場合と異なる。
【0053】つまり、入力処理S11において、制御プ
ロセッサ103は、外部記憶装置116からオフセット
ファイル901と制御データファイル902とを読み出
して制御テーブル103a〜cを初期化すると共に、デ
ジタルVTR101から出力されるフレーム画像に同期
させて対応する制御データファイル903a〜cを外部
記憶装置116から読み出し、そのファイル903a〜
cに格納された制御パラメータ及びインデックスを制御
テーブル103b、cに格納する。ここで、画像データ
については、外部記憶装置116に格納されたエレメン
タリストリーム904a〜cを圧縮の対象としないで再
びデジタルVTRから入力される画像データを圧縮の対
象としているのは、画質劣化の蓄積を回避するためであ
る。なお、画質を補正するための制御パラメータが入力
部102を介してユーザから指定された場合には、制御
プロセッサ103は、その指定を優先して制御テーブル
103a〜cに反映する。
【0054】このように、2回目の圧縮においては、符
号化処理に必要な全ての制御パラメータは、画像データ
の入力と同時に決定(制御テーブル103a〜cに格
納)されるので、いくつかの後続するフレーム画像が入
力(符号化処理)されないと制御パラメータが決定され
なかった1回目の場合とは異なり、各符号化処理S11
〜S18における遅延時間は減少される。
【0055】図9は、2回目の圧縮処理におけるパイプ
ライン(8個の符号化処理S11〜S18)の流れを示
すタイムチャートである。図6に示された1回目のもの
と比較し、全体として各符号化処理S11〜S18での
遅延量が減少していることが分かる。例えば、逆テレシ
ネ変換(S13)では、多くのフィールド画像の中から
差分画像の小さいものを検出するという比較処理が不要
となり、つまり、間引きすべきフィールド画像が予め決
定されている(画像データファイルから通知される)の
で、1回目において生じた5フレーム分の遅延は1フレ
ーム分に短縮されている。
【0056】このように、遅延量が少ないということ
は、例えば、ビデオデータのオーサリングシステムに適
用された場合等において、連続的に圧縮しながら圧縮前
の画像と圧縮後の画像とをモニタに表示したときに、2
つの再生画像の時間ずれが少ないことを意味する。従っ
て、それら画像の比較が容易となり、迅速な編集が可能
となる。つまり、装置とユーザとのインタラクティブ性
が向上される。
【0057】以上、本発明に係る画像データ圧縮装置1
00について、実施の形態に基づいて説明したが、本発
明はこの実施の形態に限られないことは勿論である。つ
まり、本実施の形態では、制御プロセッサ103は、フ
ィールドごとに割り込み処理を繰り返し、また、3つの
制御テーブル103a〜cについてはフレーム数の単位
でオフセット値やインデックスを記憶し、フレーム単位
で制御パラメータを記憶していたが、本発明は、このよ
うなフィールド及びフレームの単位や構造に限定される
ものではない。例えば、入力される画像データがインタ
レースかノンインタレースかによって、割り込み周期、
オフセット値の単位、処理対象の画像単位等を、それぞ
れフィールド画像又はフレーム画像に統一してもよい。
【0058】また、本実施の形態では、オフセットテー
ブル103aには、各符号化処理S1〜S8ごとに代表
的な1個のオフセット値が格納されていたが、制御パラ
メータテーブル103cの1フレーム分と同様の構造
(各符号化処理ごとに、制御パラメータごとのオフセッ
ト値を記憶する)としてもよい。これによって、オフセ
ットテーブル103aを参照するだけで、各制御パラメ
ータごとの遅延量を直接知ることが可能となる。
【0059】また、本実施の形態では、同一のタイムス
ロット(1/60秒)の間に、パイプラインを構成する
各処理ユニットに対する制御パラメータの設定処理と、
各処理ユニットによる符号化処理とがシーケンシャルに
実行されたが、各処理ユニットがこれら処理を並列に実
行できる場合には、符号化処理の実行中に次のタイムス
ロットで用いられる制御パラメータを設定しておくこと
で、さらに並列性を上げたパイプライン制御を行うこと
ができる。
【0060】また、1回目の圧縮処理によって生成され
る制御データファイル903a〜c及びエレメンタリス
トリームファイル904a〜cの区切り(分割)位置を
差分演算処理(S2)で検出されるシーンチェンジ情報
に依存させて決定することとしてもよい。具体的には、
制御プロセッサ103は、差分演算S2を制御するフレ
ームバッファ制御部105からシーンチェンジ情報を獲
得し、制御テーブル103a〜cに基づいて対象となる
フィールド画像を特定し、そのフィールド画像がデータ
出力(S8)されるタイミングでエンコードLSI10
8にそのシーンチェンジ情報を通知する。そして、その
通知に従って、エンコードLSI108が制御データフ
ァイル903a〜c及びエレメンタリストリームファイ
ル904a〜cの終端記号(EOF)を挿入して出力す
ればよい。これによって、大きく画像データが変化した
時点でファイルが区切られ、2回目の圧縮時において
は、その変化を予め知ることができるので、圧縮効率は
向上される。
【0061】さらに、図10に示されるように、デジタ
ルVTR101から再生出力された画像データが一旦、
フィルタ等の外付け装置119を経て本装置100に入
力されるような場合には、その装置119での遅延量を
補正する遅延量制御部117を本実施の形態の装置10
0に追加して設けた画像データ圧縮装置118とするこ
ともできる。
【0062】具体的には、遅延量制御部117は、デジ
タルVTR101での再生時刻を示すタイムコードをデ
ジタルVTR101から連続して獲得し、入力フレーム
バッファ104に入力されたフィールド画像の総数につ
いての情報を制御プロセッサ103から獲得し、それら
を比較することで外付け装置119で生じた遅延時間を
知ることができるので、その遅延時間だけタイムコード
を保持(一時記憶)した後に制御プロセッサ103に通
知したり、外部記憶装置116から読み出した制御パラ
メータ等をその遅延時間だけ遅らせて制御プロセッサ1
03に通知する。そして、制御プロセッサ103は、通
知されたタイムコードや制御パラメータに基づいて処理
対象となるフィールド画像を対応づけて各処理ユニット
104〜112をパイプライン制御することとする。こ
れによって、外付け装置119での処理に伴う遅延がそ
れ以降の符号化処理に影響を与えること、即ち、1つの
符号化処理での遅延が他の符号化処理での遅延を引き起
こすような不具合が回避される。
【0063】
【発明の効果】以上の説明から明らかなように、本発明
に係る画像データ処理装置は、連続して入力される画像
データを一定の部分画像を単位として圧縮する装置であ
って、前記画像データの入力を受け付ける入力手段と、
入力された画像データに対して圧縮のための一連の異な
る複数の符号化処理それぞれを独立に実行する複数の符
号化手段と、同一の部分画像に対する前記複数の符号化
処理それぞれの開始タイミングのずれを記憶する開始タ
イミング記憶手段と、前記開始タイミング記憶手段に記
憶された開始タイミングに基づいて前記複数の符号化処
理それぞれの対象となる部分画像を特定し、特定した部
分画像それぞれに対して前記複数の符号化手段それぞれ
が同時並列に符号化処理を実行するようパイプライン制
御するパイプライン制御手段とを備えることを特徴とす
る。これによって、パイプライン制御手段は開始タイミ
ング記憶手段を参照するだけで、入力された部分画像に
対して各符号化処理を施すべきタイミングを知ることが
できるので、パイプライン制御は効率化され、即ち、無
駄なオーバーヘッド(制御に要する時間)の発生が回避
され、全体として圧縮処理時間は短縮される。
【0064】ここで、前記開始タイミング記憶手段は、
前記開始タイミングのずれをその間に入力される部分画
像の個数で表したオフセット値で記憶し、前記パイプラ
イン制御手段は、前記開始タイミング記憶手段に記憶さ
れたオフセット値に基づいて前記部分画像を特定しパイ
プライン制御してもよい。これによって、各符号化処理
での開始タイミングのずれから処理対象となる単位画像
の番号等に換算する手間がなくなるので、圧縮処理が高
速化される。
【0065】また、前記画像データ圧縮装置はさらに、
符号化処理の対象となる部分画像の並び順序を記憶する
順序記憶手段を備え、前記複数の符号化手段は、符号化
処理によって部分画像の並び順序を入れ替えた場合に
は、その入れ替え順序を反映するように前記順序記憶手
段の内容を書き換え、前記パイプライン制御手段は、前
記オフセット値に加えて前記順序記憶手段に記憶された
並び順序をも参照して前記部分画像を特定してもよい。
これによって、符号化処理による単位画像の並び順序が
入れ替えられることに起因するパイプライン処理の乱れ
が吸収されるので、MPEGのようなディスプレイオー
ダーとコーディングオーダーとが異なるような圧縮方法
にも適した画像データ圧縮装置が実現される。
【0066】また、前記画像データ圧縮装置はさらに、
符号化処理の対象となる部分画像それぞれに対応づけて
前記複数の符号化処理で必要とされる制御パラメータを
記憶する制御パラメータ記憶手段を備え、前記複数の符
号化手段は、対応する前記制御パラメータを用いて符号
化処理を実行し、前記パイプライン制御手段は、特定し
た前記部分画像に対応する制御パラメータを前記制御パ
ラメータ記憶手段から読み出して前記複数の符号化手段
に通知しパイプライン制御してもよい。これによって、
各符号化処理の対象となる単位画像を特定するだけで直
ちに必要な制御パラメータが得られ、その制御パラメー
タに基づく各処理ユニットの制御が高速化されるので、
圧縮処理は高速化される。
【0067】また、前記画像データ圧縮装置はさらに、
前記複数の符号化手段による符号化処理が施された単位
画像と、その単位画像の生成に用いられた前記制御パラ
メータとを関連づけて出力する出力手段を備え、前記入
力手段は、前記画像データに加えて、前記出力手段によ
って既に出力されていた制御パラメータの入力を受け付
け、前記パイプライン制御手段は、前記入力手段が受け
付けた制御パラメータを用いて前記複数の符号化手段を
パイプライン制御してもよい。これによって、2回目の
圧縮処理においては、単位画像の入力と同時に確定的な
制御パラメータが得られるので、いくつかの後続する単
位画像が入力されないと制御パラメータが決定されなか
った1回目の場合とは異なり、制御パラメータが早い段
階で決定される分だけ各符号化処理における待ち時間
(遅延時間)が減少される。
【0068】また、前記画像データ圧縮装置はさらに、
前記画像データについての時刻を示すタイムコードを連
続して獲得し、前記入力手段に入力された画像データに
含まれる単位画像に対応する時刻に基づいてそのタイム
コードを一定時間だけ保持した後に前記パイプライン制
御手段に通知する遅延量制御手段を備え、前記パイプラ
イン制御手段は、通知されたタイムコードを基準にして
前記複数の符号化手段をパイプライン制御してもよい。
これによって、この画像データ圧縮装置に入力されるま
でに生じた遅延時間を補正することができるので、以降
の符号化処理が前段での処理による遅延の影響を受ける
ことを防止することができる。
【0069】さらに、本発明に係るコンピュータ読み取
り可能な記録媒体は、一連の異なる複数の符号化処理に
よって圧縮された画像データを保持する圧縮画像ファイ
ルと、前記複数の符号化処理それぞれで生じた処理遅延
時間を圧縮の処理単位である部分画像の個数で保持する
遅延時間ファイルと、前記部分画像それぞれに対応させ
て前記複数の符号化処理それぞれで用いられた符号化処
理の条件を特定する制御パラメータを保持する制御パラ
メータファイルとが記録されたことを特徴とする。これ
によって、2パスによる画像データの圧縮処理を効率化
するのに好適なデータファイルが実現される。
【0070】ここで、前記圧縮画像ファイルと制御パラ
メータファイルは、GOP単位の区切りであって、か
つ、シーンチェンジのタイミングで区切られた複数のフ
ァイルの集合からなってもよい。これによって、ファイ
ルを利用して2回目の圧縮処理を行う装置は、画像が大
きく変化するタイミングを予め知ることができるので、
そのタイミングをGOP構造の決定に再び反映させるこ
とで、さらに圧縮効率の高い符号化を行うことが可能と
なる。
【0071】以上のように、本発明によって画像データ
の圧縮符号化が高速化され、特に、リアルタイムで、か
つ、ユーザとのインタラクティブ性が要求されるビデオ
データのオーサリングシステム等に好適な画像データ圧
縮装置が実現され、その実用的効果は極めて大きい。
【図面の簡単な説明】
【図1】本発明に係る画像データ圧縮装置100の構成
を示すブロック図である。
【図2】同装置100のパイプラインを構成する8個の
符号化処理S1〜S8の流れを示すフローチャートであ
る。
【図3】同装置100の制御プロセッサ103が有する
制御テーブル103a〜cの構造を示す図であり、
(a)はオフセットテーブル103a、(b)はインデ
ックステーブル103bと制御パラメータテーブル10
3cである。
【図4】同装置100の圧縮処理全体の動作手順を示す
フローチャートである。
【図5】図4の割り込み処理(ステップS76)の詳細
を示すフローチャートである。
【図6】同装置100のパイプライン(8個の符号化処
理S1〜S8)の流れを示すタイムチャートである。
【図7】図7(a)〜(c)は、エンコードLSI10
8がFIFO112を介して外部記憶装置116に出力
する画像データファイルの構造を示す図であり、(a)
はオフセットファイル901、(b)は制御データファ
イル902、903a〜c、(c)はエレメンタリスト
リームファイル904a〜cである。
【図8】同装置100による2回目の圧縮処理における
動作手順を示すフローチャートである。
【図9】同装置100による2回目の圧縮処理における
パイプライン(8個の符号化処理S11〜S18)の流
れを示すタイムチャートである。
【図10】本発明に係るもう一つの画像データ圧縮装置
118の構成を示すブロック図である。
【図11】従来の画像データ処理装置の構成を示すブロ
ック図である。
【符号の説明】
100、118 画像データ圧縮装置 101 デジタルVTR 102 入力部 103 制御プロセッサ 103a オフセットテーブル 103b インデックステーブル 103c 制御パラメータテーブル 104 入力フレームバッファ 105 フレームバッファ制御部 106 フィルタ 107 コントローラ 108 エンコードLSI 109 フレームバッファ 110 動き予測ユニット 111、112 FIFO 113 PCIバス 114 ビデオデコーダ 115 モニタ 116 外部記憶装置 117 遅延量制御部 119 フィルタ等の外付け装置 901 オフセットファイル 902、903a〜c 制御データファイル 904a〜c エレメンタリストリームファイル

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 連続して入力される画像データを一定の
    部分画像を単位として圧縮する装置であって、 前記画像データの入力を受け付ける入力手段と、 入力された画像データに対して圧縮のための一連の異な
    る複数の符号化処理それぞれを独立に実行する複数の符
    号化手段と、 同一の部分画像に対する前記複数の符号化処理それぞれ
    の開始タイミングのずれを記憶する開始タイミング記憶
    手段と、 前記開始タイミング記憶手段に記憶された開始タイミン
    グに基づいて前記複数の符号化処理それぞれの対象とな
    る部分画像を特定し、特定した部分画像それぞれに対し
    て前記複数の符号化手段それぞれが同時並列に符号化処
    理を実行するようパイプライン制御するパイプライン制
    御手段とを備えることを特徴とする画像データ圧縮装
    置。
  2. 【請求項2】 前記開始タイミング記憶手段は、前記開
    始タイミングのずれをその間に入力される部分画像の個
    数で表したオフセット値で記憶し、 前記パイプライン制御手段は、前記開始タイミング記憶
    手段に記憶されたオフセット値に基づいて前記部分画像
    を特定しパイプライン制御することを特徴とする請求項
    1記載の画像データ圧縮装置。
  3. 【請求項3】 前記画像データ圧縮装置はさらに、符号
    化処理の対象となる部分画像の並び順序を記憶する順序
    記憶手段を備え、 前記複数の符号化手段は、符号化処理によって部分画像
    の並び順序を入れ替えた場合には、その入れ替え順序を
    反映するように前記順序記憶手段の内容を書き換え、 前記パイプライン制御手段は、前記オフセット値に加え
    て前記順序記憶手段に記憶された並び順序をも参照して
    前記部分画像を特定することを特徴とする請求項2記載
    の画像データ圧縮装置。
  4. 【請求項4】 前記画像データ圧縮装置はさらに、符号
    化処理の対象となる部分画像それぞれに対応づけて前記
    複数の符号化処理で必要とされる制御パラメータを記憶
    する制御パラメータ記憶手段を備え、 前記複数の符号化手段は、対応する前記制御パラメータ
    を用いて符号化処理を実行し、 前記パイプライン制御手段は、特定した前記部分画像に
    対応する制御パラメータを前記制御パラメータ記憶手段
    から読み出して前記複数の符号化手段に通知しパイプラ
    イン制御することを特徴とする請求項2又は3記載の画
    像データ圧縮装置。
  5. 【請求項5】 前記画像データ圧縮装置はさらに、前記
    複数の符号化手段による符号化処理が施された単位画像
    と、その単位画像の生成に用いられた前記制御パラメー
    タとを関連づけて出力する出力手段を備え、 前記入力手段は、前記画像データに加えて、前記出力手
    段によって既に出力されていた制御パラメータの入力を
    受け付け、 前記パイプライン制御手段は、前記入力手段が受け付け
    た制御パラメータを用いて前記複数の符号化手段をパイ
    プライン制御することを特徴とする請求項4記載の画像
    データ圧縮装置。
  6. 【請求項6】 前記画像データ圧縮装置はさらに、前記
    画像データについての時刻を示すタイムコードを連続し
    て獲得し、前記入力手段に入力された画像データに含ま
    れる単位画像に対応する時刻に基づいてそのタイムコー
    ドを一定時間だけ保持した後に前記パイプライン制御手
    段に通知する遅延量制御手段を備え、前記パイプライン
    制御手段は、通知されたタイムコードを基準にして前記
    複数の符号化手段をパイプライン制御することを特徴と
    する請求項5記載の画像データ圧縮装置。
  7. 【請求項7】 連続して入力される画像データを一定の
    部分画像を単位として圧縮する装置に用いられる画像デ
    ータ圧縮方法であって、 前記装置は、入力された画像データに対して圧縮のため
    の一連の異なる複数の符号化処理それぞれを独立に実行
    する複数の符号化手段を備え、 前記画像データ圧縮方法は、 同一の部分画像に対する前記複数の符号化処理それぞれ
    の開始タイミングのずれを記憶手段に格納しておく開始
    タイミング記憶ステップと、 前記画像データの入力を受け付ける入力ステップと、 前記記憶手段に記憶された開始タイミングを参照するこ
    とによって前記複数の符号化処理それぞれの対象となる
    部分画像を特定し、特定した部分画像それぞれに対して
    前記複数の符号化手段それぞれが同時並列に符号化処理
    を実行するようパイプライン制御するパイプライン制御
    ステップとを含むことを特徴とする画像データ圧縮方
    法。
  8. 【請求項8】 一連の異なる複数の符号化処理によって
    圧縮された画像データを保持する圧縮画像ファイルと、 前記複数の符号化処理それぞれで生じた処理遅延時間を
    圧縮の処理単位である部分画像の個数で保持する遅延時
    間ファイルと、 前記部分画像それぞれに対応させて前記複数の符号化処
    理それぞれで用いられた符号化処理の条件を特定する制
    御パラメータを保持する制御パラメータファイルとが記
    録されたコンピュータ読み取り可能な記録媒体。
  9. 【請求項9】 前記圧縮画像ファイルと制御パラメータ
    ファイルは、GOP単位の区切りであって、かつ、シー
    ンチェンジのタイミングで区切られた複数のファイルの
    集合からなることを特徴とする請求項8記載の記録媒
    体。
JP32947998A 1998-03-19 1998-11-19 画像データ圧縮装置及びその方法 Pending JPH11331842A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32947998A JPH11331842A (ja) 1998-03-19 1998-11-19 画像データ圧縮装置及びその方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7010898 1998-03-19
JP10-70108 1998-03-19
JP32947998A JPH11331842A (ja) 1998-03-19 1998-11-19 画像データ圧縮装置及びその方法

Publications (1)

Publication Number Publication Date
JPH11331842A true JPH11331842A (ja) 1999-11-30

Family

ID=26411264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32947998A Pending JPH11331842A (ja) 1998-03-19 1998-11-19 画像データ圧縮装置及びその方法

Country Status (1)

Country Link
JP (1) JPH11331842A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006107451A (ja) * 2004-09-10 2006-04-20 Canon Inc データ処理装置及びその制御方法
JP2006246455A (ja) * 2005-02-08 2006-09-14 Vixs Systems Inc イントラ・ピクチャ複雑前処理のシステム
JP2011081643A (ja) * 2009-10-08 2011-04-21 Canon Inc 複数の処理モジュールを有する並列処理回路を備えるデータ処理装置、およびその制御方法
JP2012043152A (ja) * 2010-08-18 2012-03-01 Canon Inc 情報処理装置、情報処理方法、およびプログラム
JP2012142769A (ja) * 2010-12-28 2012-07-26 Nippon Hoso Kyokai <Nhk> 符号化装置及び復号化装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006107451A (ja) * 2004-09-10 2006-04-20 Canon Inc データ処理装置及びその制御方法
JP2006246455A (ja) * 2005-02-08 2006-09-14 Vixs Systems Inc イントラ・ピクチャ複雑前処理のシステム
JP2011081643A (ja) * 2009-10-08 2011-04-21 Canon Inc 複数の処理モジュールを有する並列処理回路を備えるデータ処理装置、およびその制御方法
JP2012043152A (ja) * 2010-08-18 2012-03-01 Canon Inc 情報処理装置、情報処理方法、およびプログラム
JP2012142769A (ja) * 2010-12-28 2012-07-26 Nippon Hoso Kyokai <Nhk> 符号化装置及び復号化装置

Similar Documents

Publication Publication Date Title
JP3244629B2 (ja) シーン変化点検出方法
US6236806B1 (en) Field detection apparatus and method, image coding apparatus and method, recording medium, recording method and transmission method
JPH08214260A (ja) 符号化データの特殊再生方法および特殊再生装置
JP2002218390A (ja) Mpegビデオ編集装置及びmpegビデオ編集方法
US6853378B2 (en) Moving image editing apparatus and moving image editing method using intraframe encoding
JPH11331842A (ja) 画像データ圧縮装置及びその方法
JP3365109B2 (ja) データ再生装置及びデータ再生方法
JP3951839B2 (ja) 画像データ再生装置及び方法
KR20090066192A (ko) 기록 장치, 기록 방법, 재생 장치, 재생 방법, 및프로그램을 기록한 컴퓨터로 읽을 수 있는 매체
JPH09116866A (ja) 符号化方法、符号化復号化方法及び記録再生装置
US6731809B1 (en) Moving picture data compression device
JP2001352524A (ja) 再生装置及び再生方法
JP4154799B2 (ja) 圧縮動画像編集装置および記憶媒体
JP3861454B2 (ja) 動画データ圧縮装置
JP4767916B2 (ja) 動画像符号化データ変換装置
JP2004048597A (ja) 画像データ再生装置及び方法
JP2004343201A (ja) 記録装置
JP2000050208A (ja) 画像再生方法
JPH07193785A (ja) 情報記録再生装置及び記録再生方法
JPH1093969A (ja) 動画像符号化装置
JP3806289B2 (ja) 動画像符号化装置におけるフレームメモリ管理方法及びフレームメモリ管理装置
JP2001054106A (ja) 映像データ記録再生方法および装置
JPH1013794A (ja) 動画像再生装置
JP3906610B2 (ja) データ再生装置及びデータ再生方法
JP2002218396A (ja) 情報再生装置および情報再生方法、記録媒体、並びにプログラム