JPH113294A - Ｐｃｉバス・エラーの障害を分離する方法およびシステム - Google Patents
Ｐｃｉバス・エラーの障害を分離する方法およびシステムInfo
- Publication number
- JPH113294A JPH113294A JP10070080A JP7008098A JPH113294A JP H113294 A JPH113294 A JP H113294A JP 10070080 A JP10070080 A JP 10070080A JP 7008098 A JP7008098 A JP 7008098A JP H113294 A JPH113294 A JP H113294A
- Authority
- JP
- Japan
- Prior art keywords
- pci
- bus
- input
- classifying
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】 バス上の障害を分離するための方法態様およ
びシステム態様を提供すること。 【解決手段】 方法態様においては、バスを介して通信
する複数の入出力装置によって形成される入出力（Ｉ／
Ｏ）サブシステムを含む、コンピュータ・システムのバ
ス上の障害状態を分離する方法は、入出力サブシステム
を繰返し所定の範疇に分類すること、入出力サブシステ
ム内のエラー状態の発生源を分離することを含む。さら
に、この入出力サブシステムは周辺コンポーネント相互
接続、ＰＣＩバスを介して通信する。システム態様にお
いては、ＰＣＩバス上の障害状態を分離するためのコン
ピュータ・システムは、処理機構、および処理機構に結
合された入出力機構を含む。入出力機構は、複数の入出
力装置と、ＰＣＩバスに結合されＰＣＩ標準に従って通
信するブリッジを含む。さらに、システムは、入出力機
構におけるエラー状態の発生源を識別するための障害分
離機構を処理機構内に含む。
びシステム態様を提供すること。 【解決手段】 方法態様においては、バスを介して通信
する複数の入出力装置によって形成される入出力（Ｉ／
Ｏ）サブシステムを含む、コンピュータ・システムのバ
ス上の障害状態を分離する方法は、入出力サブシステム
を繰返し所定の範疇に分類すること、入出力サブシステ
ム内のエラー状態の発生源を分離することを含む。さら
に、この入出力サブシステムは周辺コンポーネント相互
接続、ＰＣＩバスを介して通信する。システム態様にお
いては、ＰＣＩバス上の障害状態を分離するためのコン
ピュータ・システムは、処理機構、および処理機構に結
合された入出力機構を含む。入出力機構は、複数の入出
力装置と、ＰＣＩバスに結合されＰＣＩ標準に従って通
信するブリッジを含む。さらに、システムは、入出力機
構におけるエラー状態の発生源を識別するための障害分
離機構を処理機構内に含む。
Description
【０００１】
【発明の属する技術分野】本発明は、一般にコンピュー
タ・システムにおける入出力操作に関し、より詳細には
周辺コンポーネント相互接続（ＰＣＩ）構造における障
害の分離に関する。
タ・システムにおける入出力操作に関し、より詳細には
周辺コンポーネント相互接続（ＰＣＩ）構造における障
害の分離に関する。
【０００２】
【発明が解決しようとする課題】多くのコンピュータ・
システムでは、ハード・ディスク・ドライブ、スピー
カ、ＣＤ−ＲＯＭドライブなどの周辺装置のサポート
は、周辺コンポーネント相互接続（ＰＣＩ）と呼ばれる
標準Ｉ／Ｏ（入出力）装置アーキテクチャを通じて行わ
れる。ＰＣＩアーキテクチャは、ＰＣＩ間ブリッジを介
しての入出力拡張、制御装置すなわちマスタと応答装置
すなわちターゲットの間の対等（装置間）データ転送、
ならびにマルチ機能装置、統合装置およびプラグ・イン
装置を含む多くの複雑な機能をサポートする。
システムでは、ハード・ディスク・ドライブ、スピー
カ、ＣＤ−ＲＯＭドライブなどの周辺装置のサポート
は、周辺コンポーネント相互接続（ＰＣＩ）と呼ばれる
標準Ｉ／Ｏ（入出力）装置アーキテクチャを通じて行わ
れる。ＰＣＩアーキテクチャは、ＰＣＩ間ブリッジを介
しての入出力拡張、制御装置すなわちマスタと応答装置
すなわちターゲットの間の対等（装置間）データ転送、
ならびにマルチ機能装置、統合装置およびプラグ・イン
装置を含む多くの複雑な機能をサポートする。
【０００３】ＰＣＩアーキテクチャはまた、ＰＣＩバス
上および装置内のエラー状態の検出および捕捉に関する
標準も定義する。標準機能はエラー捕捉機能を提供する
が、ＰＣＩアーキテクチャにより広範囲な機能が可能に
なるとすれば、起こりうる障害シナリオの数が多くな
る。したがって、障害を特定の障害コンポーネントに分
離するのが非常に困難になってきている。
上および装置内のエラー状態の検出および捕捉に関する
標準も定義する。標準機能はエラー捕捉機能を提供する
が、ＰＣＩアーキテクチャにより広範囲な機能が可能に
なるとすれば、起こりうる障害シナリオの数が多くな
る。したがって、障害を特定の障害コンポーネントに分
離するのが非常に困難になってきている。
【０００４】たとえば、ＰＣＩバス上で発生する各トラ
ンザクションごとに、トランザクションを制御するマス
タ装置と、マスタ装置の要求に応答するターゲット装置
が存在する。データは双方向に流れることができる（つ
まり、マスタは読み取りも書き込みも要求できる）の
で、どちらの装置が不良データの送信側で、どちらの装
置が受信側なのかを知ることが重要である。また、エラ
ーもＰＣＩ間ブリッジを横切って流れることができるの
で、障害の場所がブリッジの近い側と遠い側のどちらに
あるかを知ることも重要である。
ンザクションごとに、トランザクションを制御するマス
タ装置と、マスタ装置の要求に応答するターゲット装置
が存在する。データは双方向に流れることができる（つ
まり、マスタは読み取りも書き込みも要求できる）の
で、どちらの装置が不良データの送信側で、どちらの装
置が受信側なのかを知ることが重要である。また、エラ
ーもＰＣＩ間ブリッジを横切って流れることができるの
で、障害の場所がブリッジの近い側と遠い側のどちらに
あるかを知ることも重要である。
【０００５】結果的に、広範囲のハードウェア・プラッ
トフォームにわたってサービス提供者に一貫した診断情
報を提供しながら、ＰＣＩアーキテクチャがサポートす
る多くのオプションでうまく動作できるような障害分離
技術が求められている。
トフォームにわたってサービス提供者に一貫した診断情
報を提供しながら、ＰＣＩアーキテクチャがサポートす
る多くのオプションでうまく動作できるような障害分離
技術が求められている。
【０００６】
【課題を解決するための手段】本発明は、この要求を満
たし、ＰＣＩバスにおける障害を分離するための方法態
様およびシステム態様を提供する。方法態様では、バス
を介して通信する複数の入出力装置によって形成される
入出力（Ｉ／Ｏ）サブシステムを含むコンピュータ・シ
ステムのバス上の障害状態を分離する方法は、入出力サ
ブシステムを繰返し所定の範疇に分類する段階と、入出
力サブシステム内のエラー状態の発生源を分離する段階
を含む。さらに、この入出力サブシステムは周辺コンポ
ーネント相互接続（ＰＣＩ）バスを介して通信する。
たし、ＰＣＩバスにおける障害を分離するための方法態
様およびシステム態様を提供する。方法態様では、バス
を介して通信する複数の入出力装置によって形成される
入出力（Ｉ／Ｏ）サブシステムを含むコンピュータ・シ
ステムのバス上の障害状態を分離する方法は、入出力サ
ブシステムを繰返し所定の範疇に分類する段階と、入出
力サブシステム内のエラー状態の発生源を分離する段階
を含む。さらに、この入出力サブシステムは周辺コンポ
ーネント相互接続（ＰＣＩ）バスを介して通信する。
【０００７】他の方法態様では、バス・エラーの障害分
離の方法は、（ａ）ＰＣＩバス上の装置エラーを処理す
る段階と、（ｂ）ＰＣＩバスに結合された複数の入出力
装置の順序付き所定の範疇への分類を実行する段階を含
む。さらに、（ｃ）装置エラーがＰＣＩバスの従属ブラ
ンチから生じているのかどうか判定する段階と、（ｄ）
ＰＣＩバスが所定の範疇への分類をされるまで段階
（ａ）ないし（ｃ）を繰返し実行する段階を含む。
離の方法は、（ａ）ＰＣＩバス上の装置エラーを処理す
る段階と、（ｂ）ＰＣＩバスに結合された複数の入出力
装置の順序付き所定の範疇への分類を実行する段階を含
む。さらに、（ｃ）装置エラーがＰＣＩバスの従属ブラ
ンチから生じているのかどうか判定する段階と、（ｄ）
ＰＣＩバスが所定の範疇への分類をされるまで段階
（ａ）ないし（ｃ）を繰返し実行する段階を含む。
【０００８】システム態様では、バス上で障害状態を分
離するためのコンピュータ・システムは、処理機構、お
よび処理機構に結合された入出力機構を含む。入出力機
構は、複数の入出力装置とＰＣＩバスに結合され、ＰＣ
Ｉ標準に従って通信するブリッジを含む。さらに、シス
テムは、入出力機構におけるエラー状態の発生源を識別
する処理機構内の障害分離機構を含む。さらに、障害分
離機構は繰返し入出力機構の所定の範疇へ分類をする。
離するためのコンピュータ・システムは、処理機構、お
よび処理機構に結合された入出力機構を含む。入出力機
構は、複数の入出力装置とＰＣＩバスに結合され、ＰＣ
Ｉ標準に従って通信するブリッジを含む。さらに、シス
テムは、入出力機構におけるエラー状態の発生源を識別
する処理機構内の障害分離機構を含む。さらに、障害分
離機構は繰返し入出力機構の所定の範疇へ分類をする。
【０００９】本発明によれば、障害分離技術はＰＣＩバ
ス・アーキテクチャにおけるエラーの発生源のより詳細
な識別を首尾よく提供することができる。障害分離技術
は、ＰＣＩアーキテクチャでサポートされる多数のオプ
ションを所与のシステムで利用できるとき、エラー発生
の曖昧さを大幅に軽減する。さらに、ＰＣＩアーキテク
チャの標準機能を利用することにより、障害分離技術
は、容易に多様なシステム構成に適用し、融通のきくア
プリケーションを提供することができる。
ス・アーキテクチャにおけるエラーの発生源のより詳細
な識別を首尾よく提供することができる。障害分離技術
は、ＰＣＩアーキテクチャでサポートされる多数のオプ
ションを所与のシステムで利用できるとき、エラー発生
の曖昧さを大幅に軽減する。さらに、ＰＣＩアーキテク
チャの標準機能を利用することにより、障害分離技術
は、容易に多様なシステム構成に適用し、融通のきくア
プリケーションを提供することができる。
【００１０】
【発明の実施の形態】本発明は、ＰＣＩアーキテクチャ
の障害分離に関する。以下の説明は、当業者が本発明を
実施し利用できるようにするために提示するものであ
り、特許出願およびその要件の文脈中で提供する。好ま
しい実施形態に対する様々な変更は、当業者には明白で
あり、これにおける一般原理は他の実施形態にも適用で
きる。したがって、本発明はここに示す実施形態に限定
されるものではなく、ここで説明する原理及び特徴に適
合する最も広い範囲を与えられる。
の障害分離に関する。以下の説明は、当業者が本発明を
実施し利用できるようにするために提示するものであ
り、特許出願およびその要件の文脈中で提供する。好ま
しい実施形態に対する様々な変更は、当業者には明白で
あり、これにおける一般原理は他の実施形態にも適用で
きる。したがって、本発明はここに示す実施形態に限定
されるものではなく、ここで説明する原理及び特徴に適
合する最も広い範囲を与えられる。
【００１１】図１は、本発明で使用する汎用コンピュー
タ・システムの基本ブロック図である。図のように、コ
ンピュータ・システムはメモリ１２、すなわちＲＡＭ
（ランダム・アクセス・メモリ）およびＲＯＭ（読取り
専用メモリ）などに接続された、ＩＢＭ Ｃｏｒｐｏｒ
ａｔｉｏｎ，Ｉｎｃ社のＰｏｗｅｒＰＣなどのプロセッ
サ１０を含む。オペレーティング・システム（Ｏ／Ｓ）
１４は、通常プロセッサ上で走って、コンピュータ・シ
ステムにおける基本的タスクを実行し、アプリケーショ
ン・プログラムのプラットフォームとして機能する。ま
た、ファームウェア１６も含まれ、これはプロセッサ１
０上で実行され、当業者にはよく理解されるように、フ
ラッシュ・メモリ、不揮発性ＲＡＭ、ＥＰＲＯＭ（消去
可能プログラマブル読取り専用メモリ）などの適切なメ
モリに格納されたコードである。さらに、入出力サブシ
ステム１８はプロセッサ１０に結合され、プロセッサ１
０と、入出力装置、たとえばハード・ディスク・ドライ
ブ、モニタなどの間の相互作用をＰＣＩ（周辺コンポー
ネント・インタフェース）標準に従って制御する。
タ・システムの基本ブロック図である。図のように、コ
ンピュータ・システムはメモリ１２、すなわちＲＡＭ
（ランダム・アクセス・メモリ）およびＲＯＭ（読取り
専用メモリ）などに接続された、ＩＢＭ Ｃｏｒｐｏｒ
ａｔｉｏｎ，Ｉｎｃ社のＰｏｗｅｒＰＣなどのプロセッ
サ１０を含む。オペレーティング・システム（Ｏ／Ｓ）
１４は、通常プロセッサ上で走って、コンピュータ・シ
ステムにおける基本的タスクを実行し、アプリケーショ
ン・プログラムのプラットフォームとして機能する。ま
た、ファームウェア１６も含まれ、これはプロセッサ１
０上で実行され、当業者にはよく理解されるように、フ
ラッシュ・メモリ、不揮発性ＲＡＭ、ＥＰＲＯＭ（消去
可能プログラマブル読取り専用メモリ）などの適切なメ
モリに格納されたコードである。さらに、入出力サブシ
ステム１８はプロセッサ１０に結合され、プロセッサ１
０と、入出力装置、たとえばハード・ディスク・ドライ
ブ、モニタなどの間の相互作用をＰＣＩ（周辺コンポー
ネント・インタフェース）標準に従って制御する。
【００１２】図２は、図１のコンピュータ・システムの
入出力サブシステム１８の展開図である。当然ながら、
図に示したコンポーネントの数やタイプは本発明の一実
施形態を例示するものであり限定するものではない。Ｐ
ＣＩバス２１を利用することにより、入出力装置２０ａ
−２０ｆのサブシステムがプロセッサ１０と対話するこ
とが可能になる。複数の入出力装置２０ａ−２０ｆを利
用する際に、ブリッジ２２ａ−２２ｆは、複数の入出力
装置２０ａ−２０ｆと、プロセッサ１０へのメイン・リ
ンクとして働くホスト・ブリッジ２４との通信をサポー
トする。さらに、入出力サブシステム１８の階層用に
は、たとえばブリッジ２２ｅとリンクされたブリッジ２
２ｂ用の１次バス２３と２次バス２５など、他のブリッ
ジとリンクされたブリッジ用の１次バスと２次バスが存
在する。多数のブリッジ２２および入出力装置２０がコ
ンピュータ・システム内でＰＣＩアーキテクチャを介し
て共存可能だが、発生しうる障害状況のタイプと数も多
い。本発明によれば、障害状態の原因の分離は、診断操
作の著しい改善をもたらす。
入出力サブシステム１８の展開図である。当然ながら、
図に示したコンポーネントの数やタイプは本発明の一実
施形態を例示するものであり限定するものではない。Ｐ
ＣＩバス２１を利用することにより、入出力装置２０ａ
−２０ｆのサブシステムがプロセッサ１０と対話するこ
とが可能になる。複数の入出力装置２０ａ−２０ｆを利
用する際に、ブリッジ２２ａ−２２ｆは、複数の入出力
装置２０ａ−２０ｆと、プロセッサ１０へのメイン・リ
ンクとして働くホスト・ブリッジ２４との通信をサポー
トする。さらに、入出力サブシステム１８の階層用に
は、たとえばブリッジ２２ｅとリンクされたブリッジ２
２ｂ用の１次バス２３と２次バス２５など、他のブリッ
ジとリンクされたブリッジ用の１次バスと２次バスが存
在する。多数のブリッジ２２および入出力装置２０がコ
ンピュータ・システム内でＰＣＩアーキテクチャを介し
て共存可能だが、発生しうる障害状況のタイプと数も多
い。本発明によれば、障害状態の原因の分離は、診断操
作の著しい改善をもたらす。
【００１３】図３は、本発明による障害分離の全体的流
れ図である。当業者にはよく理解されるように、障害分
離はファームウェア１６（図１）の一部として提供する
ことが好ましい。障害状態を分離するプロセスは、トッ
プ・レベルのＰＣＩバス、すなわちホスト・ブリッジ２
４（図２）の真下のＰＣＩバスから開始するのが適切で
ある（ステップ３０）。プロセスは、入出力サブシステ
ム内の装置およびコンポーネントの順序付き範疇分けに
進む（ステップ３２）。順序付き範疇分けは、ＰＣＩ標
準に従って装置内に設けられるアーキテクチャ付き状況
レジスタ内で利用できる情報に従って検査されるバス上
の装置の状況を決定するものである。順序付き範疇分け
の詳細は、図４に関して示す。一般に、順序付き範疇分
けは、除去プロセスにおいて、入出力サブシステム１８
の階層ツリー構造内でデータ伝播のために存在するエラ
ーの可能性を全て考慮に入れるように特定の順序に従
う。
れ図である。当業者にはよく理解されるように、障害分
離はファームウェア１６（図１）の一部として提供する
ことが好ましい。障害状態を分離するプロセスは、トッ
プ・レベルのＰＣＩバス、すなわちホスト・ブリッジ２
４（図２）の真下のＰＣＩバスから開始するのが適切で
ある（ステップ３０）。プロセスは、入出力サブシステ
ム内の装置およびコンポーネントの順序付き範疇分けに
進む（ステップ３２）。順序付き範疇分けは、ＰＣＩ標
準に従って装置内に設けられるアーキテクチャ付き状況
レジスタ内で利用できる情報に従って検査されるバス上
の装置の状況を決定するものである。順序付き範疇分け
の詳細は、図４に関して示す。一般に、順序付き範疇分
けは、除去プロセスにおいて、入出力サブシステム１８
の階層ツリー構造内でデータ伝播のために存在するエラ
ーの可能性を全て考慮に入れるように特定の順序に従
う。
【００１４】ＰＣＩバス上の主なエラーには、ＰＥＲ
Ｒ、すなわち不良データ・パリティ状態がバス上で見ら
れるときに信号で通知されるパリティ・エラーと、ＳＥ
ＲＲ、すなわち、アドレス・パリティ・エラーが発生し
たとき、または装置に重大なエラーがあるときに信号で
通知されるシステム・エラーの２つが含まれる。パリテ
ィの発生は、全てのＰＣＩに準拠する装置が実行しなけ
ればならないため、オプションではない。特定のＰＣＩ
トランザクションのターゲット装置は、パリティを検査
しアドレス・パリティ・エラーを報告する。データ・パ
リティ・エラーに関しては、マスタ装置が特定の読み取
りトランザクションのデータ・パリティ・エラーを検出
して報告し、ターゲット装置が特定の書き込みトランザ
クションのデータ・パリティ・エラーを検出して報告す
る。ただし、マスタ装置はマスタ装置とターゲット装置
のどちらがエラーを発生した場合でも、エラーを検出す
る能力を有する。本発明の範疇分けにより、この両方の
エラー状態の分離を行うことが好ましい。
Ｒ、すなわち不良データ・パリティ状態がバス上で見ら
れるときに信号で通知されるパリティ・エラーと、ＳＥ
ＲＲ、すなわち、アドレス・パリティ・エラーが発生し
たとき、または装置に重大なエラーがあるときに信号で
通知されるシステム・エラーの２つが含まれる。パリテ
ィの発生は、全てのＰＣＩに準拠する装置が実行しなけ
ればならないため、オプションではない。特定のＰＣＩ
トランザクションのターゲット装置は、パリティを検査
しアドレス・パリティ・エラーを報告する。データ・パ
リティ・エラーに関しては、マスタ装置が特定の読み取
りトランザクションのデータ・パリティ・エラーを検出
して報告し、ターゲット装置が特定の書き込みトランザ
クションのデータ・パリティ・エラーを検出して報告す
る。ただし、マスタ装置はマスタ装置とターゲット装置
のどちらがエラーを発生した場合でも、エラーを検出す
る能力を有する。本発明の範疇分けにより、この両方の
エラー状態の分離を行うことが好ましい。
【００１５】図４を参照すると、範疇（カテゴリー）分
けのための検査を行って（ステップ３９）、ＰＣＩ間ブ
リッジがＳＥＲＲ＃信号をその２次バス上で受信したか
どうかを判定する。次に、不良パリティを２次バス上で
受信したＰＣＩ間ブリッジがあるかどうか範疇分けのた
めの検査を行う（ステップ４０）。この状態が存在する
ときは、次に不良パリティを１次バス上で受信したＰＣ
Ｉ間ブリッジがあるかどうか検査を行う（ステップ４
２）。不良パリティを検出した２次バス上のターゲット
に対してマスタ装置として機能するＰＣＩ間ブリッジが
あるかどうかの検査に進む（ステップ４４）。次に不良
パリティを検出した１次バス上のターゲットに対してマ
スタ装置として機能するＰＣＩ間ブリッジがあるかどう
かの検査に進む（ステップ４６）。範疇分けプロセス
は、それを通してターゲットＡｂｏｒｔまたはマスタＡ
ｂｏｒｔが信号で通知されたＰＣＩ間ブリッジがあるか
どうかの検査に進む（ステップ４８）。
けのための検査を行って（ステップ３９）、ＰＣＩ間ブ
リッジがＳＥＲＲ＃信号をその２次バス上で受信したか
どうかを判定する。次に、不良パリティを２次バス上で
受信したＰＣＩ間ブリッジがあるかどうか範疇分けのた
めの検査を行う（ステップ４０）。この状態が存在する
ときは、次に不良パリティを１次バス上で受信したＰＣ
Ｉ間ブリッジがあるかどうか検査を行う（ステップ４
２）。不良パリティを検出した２次バス上のターゲット
に対してマスタ装置として機能するＰＣＩ間ブリッジが
あるかどうかの検査に進む（ステップ４４）。次に不良
パリティを検出した１次バス上のターゲットに対してマ
スタ装置として機能するＰＣＩ間ブリッジがあるかどう
かの検査に進む（ステップ４６）。範疇分けプロセス
は、それを通してターゲットＡｂｏｒｔまたはマスタＡ
ｂｏｒｔが信号で通知されたＰＣＩ間ブリッジがあるか
どうかの検査に進む（ステップ４８）。
【００１６】ＰＣＩ間ブリッジの検査に続いて、範疇分
けプロセスは不良パリティを検出したマスタ装置の識別
に進む（ステップ５０）。範疇分けプロセスはさらに、
不良パリティを検出したターゲットのマスタ装置の識別
に進む（ステップ５２）。次の範疇分け検査は、不良ア
ドレス・パリティのためＳＥＲＲ＃を信号で通知した装
置について行う（ステップ５４）。続けて、ターゲット
ＡｂｏｒｔのためＳＥＲＲ＃を信号で通知したマスタ装
置があるかどうか（ステップ５６）、またマスタＡｂｏ
ｒｔのためＳＥＲＲ＃を信号で通知したマスタ装置があ
るかどうかの検査を行う（ステップ５８）。範疇分けプ
ロセスは、内部エラーのためＳＥＲＲ＃を送信した装置
があるかどうか（ステップ６０）、また不良パリティを
検出したターゲット装置があるかどうか（ステップ６
２）、不良パリティを検出したが、ＳＥＲＲ＃の報告が
不能であった装置があるかどうかの検査（ステップ６
４）に進む。さらに、範疇分けプロセスは、ターゲット
Ａｂｏｒｔを信号で通知したターゲット装置があるかど
うか（ステップ６６）、およびバス上の他の装置が不良
アドレス・パリティの検出を信号で通知している場合
は、不良アドレス・パリティの潜在的送信側があるかど
うかの検査（ステップ６８）を行う。
けプロセスは不良パリティを検出したマスタ装置の識別
に進む（ステップ５０）。範疇分けプロセスはさらに、
不良パリティを検出したターゲットのマスタ装置の識別
に進む（ステップ５２）。次の範疇分け検査は、不良ア
ドレス・パリティのためＳＥＲＲ＃を信号で通知した装
置について行う（ステップ５４）。続けて、ターゲット
ＡｂｏｒｔのためＳＥＲＲ＃を信号で通知したマスタ装
置があるかどうか（ステップ５６）、またマスタＡｂｏ
ｒｔのためＳＥＲＲ＃を信号で通知したマスタ装置があ
るかどうかの検査を行う（ステップ５８）。範疇分けプ
ロセスは、内部エラーのためＳＥＲＲ＃を送信した装置
があるかどうか（ステップ６０）、また不良パリティを
検出したターゲット装置があるかどうか（ステップ６
２）、不良パリティを検出したが、ＳＥＲＲ＃の報告が
不能であった装置があるかどうかの検査（ステップ６
４）に進む。さらに、範疇分けプロセスは、ターゲット
Ａｂｏｒｔを信号で通知したターゲット装置があるかど
うか（ステップ６６）、およびバス上の他の装置が不良
アドレス・パリティの検出を信号で通知している場合
は、不良アドレス・パリティの潜在的送信側があるかど
うかの検査（ステップ６８）を行う。
【００１７】バスの範疇分けが行われている間は、エラ
ー状態の経路をたどる。図３に戻ると、あるＰＣＩ間ブ
リッジが、そこからエラー状態が起こっている別のＰＣ
Ｉ間ブリッジに接続されていることを範疇分けプロセス
が示す（ステップ３２）ときは、その別のＰＣＩ間ブリ
ッジによってサポートされるバス上での範疇分けの実行
にシーケンスは戻る（ステップ３４）。したがって、範
疇分けは、ＰＣＩバスのトップレベルから全てのサブブ
リッジ、すなわち入出力サブシステム１８（図２）の階
層ＰＣＩバスの従属ブランチを下って、繰返し実行され
る。順序付き範疇分けが完了した後、結果情報がエラー
・ログとして返され、入出力サブシステム１８内のエラ
ー／障害発生源分離のために分析される（ステップ３
６）ことが好ましい。エラー状態の多くでエラー・レジ
スタ値が類似するので、本発明の順序付き範疇分けは、
障害発生源の分析に役立てるために、各装置が検出した
エラーのタイプを正確に識別する。
ー状態の経路をたどる。図３に戻ると、あるＰＣＩ間ブ
リッジが、そこからエラー状態が起こっている別のＰＣ
Ｉ間ブリッジに接続されていることを範疇分けプロセス
が示す（ステップ３２）ときは、その別のＰＣＩ間ブリ
ッジによってサポートされるバス上での範疇分けの実行
にシーケンスは戻る（ステップ３４）。したがって、範
疇分けは、ＰＣＩバスのトップレベルから全てのサブブ
リッジ、すなわち入出力サブシステム１８（図２）の階
層ＰＣＩバスの従属ブランチを下って、繰返し実行され
る。順序付き範疇分けが完了した後、結果情報がエラー
・ログとして返され、入出力サブシステム１８内のエラ
ー／障害発生源分離のために分析される（ステップ３
６）ことが好ましい。エラー状態の多くでエラー・レジ
スタ値が類似するので、本発明の順序付き範疇分けは、
障害発生源の分析に役立てるために、各装置が検出した
エラーのタイプを正確に識別する。
【００１８】たとえば、結果としてＳＥＲＲ＃信号を出
すアドレス・パリティ・エラーは、不良アドレス・パリ
ティを検出しなかったバス上の単一の装置を見つけるこ
とによって分離される。そうした装置は、バス上で不良
アドレスを発行した装置だけだからである。データ・パ
リティ・エラーは、マスタ装置およびターゲット装置を
見つけ、次いで実際に不良データを検出したのが二つの
うちどちらかを決定することによって分離される。不良
データを検出する装置は「信号通知」装置と呼び、不良
データの発生源は「送信」装置と呼ぶ。「送信」装置が
置換について最高の優先順位を持つ。マスタとターゲッ
トが、２つの異なるバス上に存在する（１つまたは複数
のＰＣＩ間ブリッジがこれらの間の経路上にある）場
合、その障害は特定のバスに分離される。その結果、Ｐ
ＣＩ間ブリッジは「送信」装置または「信号通知」装
置、あるいはその両方としてリストされる可能性があ
る。
すアドレス・パリティ・エラーは、不良アドレス・パリ
ティを検出しなかったバス上の単一の装置を見つけるこ
とによって分離される。そうした装置は、バス上で不良
アドレスを発行した装置だけだからである。データ・パ
リティ・エラーは、マスタ装置およびターゲット装置を
見つけ、次いで実際に不良データを検出したのが二つの
うちどちらかを決定することによって分離される。不良
データを検出する装置は「信号通知」装置と呼び、不良
データの発生源は「送信」装置と呼ぶ。「送信」装置が
置換について最高の優先順位を持つ。マスタとターゲッ
トが、２つの異なるバス上に存在する（１つまたは複数
のＰＣＩ間ブリッジがこれらの間の経路上にある）場
合、その障害は特定のバスに分離される。その結果、Ｐ
ＣＩ間ブリッジは「送信」装置または「信号通知」装
置、あるいはその両方としてリストされる可能性があ
る。
【００１９】さらに、マルチ機能装置の場合、同じ物理
位置に分離された別個の装置であるかのように、検査を
行うのが適切である。さらに、ＳＥＲＲ＃（システムエ
ラー、無反応）信号によって報告される内部装置エラー
は信号通知装置に分離される。さらに、ＳＥＲＲ＃信号
を出した打ち切られた動作は、マスタ装置およびターゲ
ット装置に分離されるのが適切であり、打切りを引き起
こした装置が、置換について最高の優先順位となる。
位置に分離された別個の装置であるかのように、検査を
行うのが適切である。さらに、ＳＥＲＲ＃（システムエ
ラー、無反応）信号によって報告される内部装置エラー
は信号通知装置に分離される。さらに、ＳＥＲＲ＃信号
を出した打ち切られた動作は、マスタ装置およびターゲ
ット装置に分離されるのが適切であり、打切りを引き起
こした装置が、置換について最高の優先順位となる。
【００２０】以上、本発明をその実施形態に従って説明
したが、これらの実施形態には変形形態があり得、それ
らの変形形態も本発明の精神および範囲に含まれること
を、当業者なら容易に理解するであろう。例を挙げる
と、本発明は、ＰＣＩバスに関して説明したが、障害隔
離技術は他のバス構造を使用するアプリケーションにも
適用している。したがって、頭記の請求の範囲の精神お
よび範囲を逸脱することがなく、多くの修正を当業者が
加えることができよう。
したが、これらの実施形態には変形形態があり得、それ
らの変形形態も本発明の精神および範囲に含まれること
を、当業者なら容易に理解するであろう。例を挙げる
と、本発明は、ＰＣＩバスに関して説明したが、障害隔
離技術は他のバス構造を使用するアプリケーションにも
適用している。したがって、頭記の請求の範囲の精神お
よび範囲を逸脱することがなく、多くの修正を当業者が
加えることができよう。
【００２１】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００２２】（１）バスを介して通信する複数の入出力
装置によって形成される入出力（Ｉ／Ｏ）サブシステム
を含むコンピュータ・システムのバス上における障害状
態を分離する方法であって、（ａ）入出力サブシステム
を繰返し所定の範疇に分類する段階と、（ｂ）入出力サ
ブシステム内のエラー状態の発生源を分離する段階とを
含む方法。 （２）入出力サブシステムが周辺コンポーネント相互接
続（ＰＣＩ）バスを介して通信する上記（１）に記載の
方法。 （３）入出力サブシステムが、ＰＣＩ間ブリッジをさら
に含み、ＰＣＩ間ブリッジが１次バスおよび２次バスを
有する上記（２）に記載の方法。 （４）所定の範疇に分類する段階（ａ）が、ＰＣＩ間ブ
リッジが２次バス上でＳＥＲＲ＃信号を受信したかどう
か検査する段階をさらに含む上記（１）に記載の方法。 （５）所定の範疇に分類する段階（ａ）が、ＰＣＩ間ブ
リッジの２次バス上で受信された不良パリティがあるか
どうか検査する段階をさらに含む上記（４）に記載の分
離方法。 （６）所定の範疇に分類する段階（ａ）が、ＰＣＩ間ブ
リッジの１次バス上で受信された不良パリティがあるか
どうか検査する段階をさらに含む上記（５）に記載の分
離方法。 （７）所定の範疇に分類する段階（ａ）が、不良パリテ
ィを検出した２次バス上のターゲット装置に対してマス
タ装置として機能するＰＣＩ間ブリッジがあるかどうか
検査する段階をさらに含む上記（６）に記載の分離方
法。 （８）所定の範疇に分類する段階（ａ）が、不良パリテ
ィを検出した１次バス上のターゲット装置に対してマス
タ装置として機能するＰＣＩ間ブリッジがあるかどうか
検査する段階をさらに含む上記（７）に記載の分離方
法。 （９）所定の範疇に分類する段階（ａ）が、打切りを信
号で通知するＰＣＩ間ブリッジがあるかどうか検査する
段階をさらに含む上記（８）に記載の分離方法。 （１０）所定の範疇に分類する段階（ａ）が、不良パリ
ティを検出したマスタ装置があるかどうか検査する段階
をさらに含む上記（９）に記載の分離方法。 （１１）所定の範疇に分類する段階（ａ）が、不良パリ
ティを検出したターゲット装置に対するマスタ装置があ
るかどうか検査する段階をさらに含む上記（１０）に記
載の分離方法。 （１２）所定の範疇に分類する段階（ａ）が、不良アド
レス・パリティのためシステム・エラーを信号で通知し
た装置があるかどうか検査する段階をさらに含む上記
（１１）に記載の分離方法。 （１３）所定の範疇に分類する段階（ａ）が、ターゲッ
ト装置上での打切りのためシステム・エラーを信号で通
知したマスタ装置があるかどうか検査する段階をさらに
含む上記（１２）に記載の分離方法。 （１４）所定の範疇に分類する段階（ａ）が、マスタ装
置上での打切りのためシステム・エラーを信号で通知し
たマスタ装置があるかどうか検査する段階をさらに含む
上記（１３）に記載の分離方法。 （１５）所定の範疇に分類する段階（ａ）が、内部エラ
ーのためシステム・エラーを信号で通知した装置がある
かどうか検査する段階をさらに含む上記（１４）に記載
の分離方法。 （１６）所定の範疇に分類する段階（ａ）が、不良パリ
ティを検出したターゲット装置があるかどうか検査する
段階をさらに含む上記（１５）に記載の分離方法。 （１７）所定の範疇に分類する段階（ａ）が、不良パリ
ティを検出したが、システム・エラー報告機能が使用不
能である装置があるかどうか検査する段階をさらに含む
上記（１６）に記載の分離方法。 （１８）所定の範疇に分類する段階（ａ）が、ターゲッ
ト装置における打切りを信号で通知したターゲット装置
があるかどうか検査する段階をさらに含む上記（１７）
に記載の分離方法。 （１９）所定の範疇に分類する段階（ａ）が、不良アド
レス・パリティの潜在的な送信側があるかどうか検査す
る段階をさらに含む上記（１８）に記載の分離方法。 （２０）周辺コンポーネント相互接続（ＰＣＩ）バス上
で障害を分離するコンピュータ・システムであって、処
理手段と、処理手段に結合され、ＰＣＩバスに結合され
てＰＣＩ標準に従って通信する複数の入出力装置および
ブリッジを備える入出力手段と、処理手段内にあって、
入出力手段におけるエラー状態の発生源を識別するため
の障害分離手段とを含むシステム。 （２１）障害分離手段が入出力手段の反復的に所定の範
疇への分類をさらに実行する上記（２０）に記載のシス
テム。 （２２）障害分離手段が入出力手段内のエラー状態の発
生源を分離するためのエラー・ログをさらに提供する上
記（２１）に記載のシステム。 （２３）障害分離手段がエラー状態値を検査することに
よって所定の範疇への分類を行う上記（２２）に記載の
システム。 （２４）エラー状態値を入出力手段の状況レジスタに記
憶する上記（２３）に記載のシステム。 （２５）周辺コンポーネント相互接続（ＰＣＩ）バス・
エラーの障害分離の方法であって、（ａ）ＰＣＩバス上
の装置エラーを処理する段階と（ｂ）ＰＣＩバスに結合
された複数の入出力装置の順序付き所定の範疇への分類
を実行する段階と（ｃ）装置エラーがＰＣＩバスの従属
ブランチから発生したものかどうか判定する段階と
（ｄ）ＰＣＩバスが所定の範疇への分類されるまで、段
階（ａ）ないし（ｃ）を繰返し実施する段階とを含む方
法。 （２６）順序付き所定の範疇への分類からエラー・ログ
を形成する段階をさらに含む上記（２５）に記載の方
法。 （２７）装置エラーを分離するためにエラー・ログを分
析する段階をさらに含む上記（２６）に記載の方法。 （２８）順序付き所定の範疇への分類段階が複数の入出
力装置の状況レジスタを検査する上記（２５）に記載の
方法。 （２９）複数の入出力装置が、１つまたは複数のＰＣＩ
間ブリッジ装置を含む上記（２８）に記載の方法。 （３０）１つまたは複数のＰＣＩ間ブリッジ装置が、１
つまたは複数のＰＣＩバスの従属ブランチをサポートす
る請求項２９に記載の方法。
装置によって形成される入出力（Ｉ／Ｏ）サブシステム
を含むコンピュータ・システムのバス上における障害状
態を分離する方法であって、（ａ）入出力サブシステム
を繰返し所定の範疇に分類する段階と、（ｂ）入出力サ
ブシステム内のエラー状態の発生源を分離する段階とを
含む方法。 （２）入出力サブシステムが周辺コンポーネント相互接
続（ＰＣＩ）バスを介して通信する上記（１）に記載の
方法。 （３）入出力サブシステムが、ＰＣＩ間ブリッジをさら
に含み、ＰＣＩ間ブリッジが１次バスおよび２次バスを
有する上記（２）に記載の方法。 （４）所定の範疇に分類する段階（ａ）が、ＰＣＩ間ブ
リッジが２次バス上でＳＥＲＲ＃信号を受信したかどう
か検査する段階をさらに含む上記（１）に記載の方法。 （５）所定の範疇に分類する段階（ａ）が、ＰＣＩ間ブ
リッジの２次バス上で受信された不良パリティがあるか
どうか検査する段階をさらに含む上記（４）に記載の分
離方法。 （６）所定の範疇に分類する段階（ａ）が、ＰＣＩ間ブ
リッジの１次バス上で受信された不良パリティがあるか
どうか検査する段階をさらに含む上記（５）に記載の分
離方法。 （７）所定の範疇に分類する段階（ａ）が、不良パリテ
ィを検出した２次バス上のターゲット装置に対してマス
タ装置として機能するＰＣＩ間ブリッジがあるかどうか
検査する段階をさらに含む上記（６）に記載の分離方
法。 （８）所定の範疇に分類する段階（ａ）が、不良パリテ
ィを検出した１次バス上のターゲット装置に対してマス
タ装置として機能するＰＣＩ間ブリッジがあるかどうか
検査する段階をさらに含む上記（７）に記載の分離方
法。 （９）所定の範疇に分類する段階（ａ）が、打切りを信
号で通知するＰＣＩ間ブリッジがあるかどうか検査する
段階をさらに含む上記（８）に記載の分離方法。 （１０）所定の範疇に分類する段階（ａ）が、不良パリ
ティを検出したマスタ装置があるかどうか検査する段階
をさらに含む上記（９）に記載の分離方法。 （１１）所定の範疇に分類する段階（ａ）が、不良パリ
ティを検出したターゲット装置に対するマスタ装置があ
るかどうか検査する段階をさらに含む上記（１０）に記
載の分離方法。 （１２）所定の範疇に分類する段階（ａ）が、不良アド
レス・パリティのためシステム・エラーを信号で通知し
た装置があるかどうか検査する段階をさらに含む上記
（１１）に記載の分離方法。 （１３）所定の範疇に分類する段階（ａ）が、ターゲッ
ト装置上での打切りのためシステム・エラーを信号で通
知したマスタ装置があるかどうか検査する段階をさらに
含む上記（１２）に記載の分離方法。 （１４）所定の範疇に分類する段階（ａ）が、マスタ装
置上での打切りのためシステム・エラーを信号で通知し
たマスタ装置があるかどうか検査する段階をさらに含む
上記（１３）に記載の分離方法。 （１５）所定の範疇に分類する段階（ａ）が、内部エラ
ーのためシステム・エラーを信号で通知した装置がある
かどうか検査する段階をさらに含む上記（１４）に記載
の分離方法。 （１６）所定の範疇に分類する段階（ａ）が、不良パリ
ティを検出したターゲット装置があるかどうか検査する
段階をさらに含む上記（１５）に記載の分離方法。 （１７）所定の範疇に分類する段階（ａ）が、不良パリ
ティを検出したが、システム・エラー報告機能が使用不
能である装置があるかどうか検査する段階をさらに含む
上記（１６）に記載の分離方法。 （１８）所定の範疇に分類する段階（ａ）が、ターゲッ
ト装置における打切りを信号で通知したターゲット装置
があるかどうか検査する段階をさらに含む上記（１７）
に記載の分離方法。 （１９）所定の範疇に分類する段階（ａ）が、不良アド
レス・パリティの潜在的な送信側があるかどうか検査す
る段階をさらに含む上記（１８）に記載の分離方法。 （２０）周辺コンポーネント相互接続（ＰＣＩ）バス上
で障害を分離するコンピュータ・システムであって、処
理手段と、処理手段に結合され、ＰＣＩバスに結合され
てＰＣＩ標準に従って通信する複数の入出力装置および
ブリッジを備える入出力手段と、処理手段内にあって、
入出力手段におけるエラー状態の発生源を識別するため
の障害分離手段とを含むシステム。 （２１）障害分離手段が入出力手段の反復的に所定の範
疇への分類をさらに実行する上記（２０）に記載のシス
テム。 （２２）障害分離手段が入出力手段内のエラー状態の発
生源を分離するためのエラー・ログをさらに提供する上
記（２１）に記載のシステム。 （２３）障害分離手段がエラー状態値を検査することに
よって所定の範疇への分類を行う上記（２２）に記載の
システム。 （２４）エラー状態値を入出力手段の状況レジスタに記
憶する上記（２３）に記載のシステム。 （２５）周辺コンポーネント相互接続（ＰＣＩ）バス・
エラーの障害分離の方法であって、（ａ）ＰＣＩバス上
の装置エラーを処理する段階と（ｂ）ＰＣＩバスに結合
された複数の入出力装置の順序付き所定の範疇への分類
を実行する段階と（ｃ）装置エラーがＰＣＩバスの従属
ブランチから発生したものかどうか判定する段階と
（ｄ）ＰＣＩバスが所定の範疇への分類されるまで、段
階（ａ）ないし（ｃ）を繰返し実施する段階とを含む方
法。 （２６）順序付き所定の範疇への分類からエラー・ログ
を形成する段階をさらに含む上記（２５）に記載の方
法。 （２７）装置エラーを分離するためにエラー・ログを分
析する段階をさらに含む上記（２６）に記載の方法。 （２８）順序付き所定の範疇への分類段階が複数の入出
力装置の状況レジスタを検査する上記（２５）に記載の
方法。 （２９）複数の入出力装置が、１つまたは複数のＰＣＩ
間ブリッジ装置を含む上記（２８）に記載の方法。 （３０）１つまたは複数のＰＣＩ間ブリッジ装置が、１
つまたは複数のＰＣＩバスの従属ブランチをサポートす
る請求項２９に記載の方法。
【図１】本発明に基づくコンピュータ・システムのブロ
ック図である。
ック図である。
【図２】図１のコンピュータ・システムの入出力サブシ
ステムのブロック図である。
ステムのブロック図である。
【図３】本発明に基づく障害分離プロセスの流れ図であ
る。
る。
【図４】図２における順序付き範疇分け段階のより詳細
な流れ図である。
な流れ図である。
１０ プロセッサ １２ メモリ １４ オペレーティング・システム（Ｏ／Ｓ） １６ ファームウェア １８ 入力／出力サブシステム ２０ 入出力装置 ２２ ブリッジ ２３ １次バス ２４ ホスト・ブリッジ ２５ ２次バス
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１０年７月２２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】本発明に基づくコンピュータ・システムのブロ
ック図である。
ック図である。
【図２】図１のコンピュータ・システムの入出力サブシ
ステムのブロック図である。
ステムのブロック図である。
【図３】本発明に基づく障害分離プロセスの流れ図であ
る。
る。
【図４】図２における順序付き範疇分け段階のより詳細
な流れ図である。
な流れ図である。
【図５】図２における順序付き範疇分け段階のより詳細
な流れ図であり、図４の続きである。
な流れ図であり、図４の続きである。
【符号の説明】 １０ プロセッサ １２ メモリ １４ オペレーティング・システム（Ｏ／Ｓ） １６ ファームウェア １８ 入力／出力サブシステム ２０ 入出力装置 ２２ ブリッジ ２３ １次バス ２４ ホスト・ブリッジ ２５ ２次バス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アロングコーン・キタモーン アメリカ合衆国78717 テキサス州オース チン フリッチュ・コーブ 16104
Claims (30)
- 【請求項１】バスを介して通信する複数の入出力装置に
よって形成される入出力（Ｉ／Ｏ）サブシステムを含む
コンピュータ・システムのバス上における障害状態を分
離する方法であって、（ａ）入出力サブシステムを繰返
し所定の範疇に分類する段階と、（ｂ）入出力サブシス
テム内のエラー状態の発生源を分離する段階とを含む方
法。 - 【請求項２】入出力サブシステムが周辺コンポーネント
相互接続（ＰＣＩ）バスを介して通信する請求項１に記
載の方法。 - 【請求項３】入出力サブシステムが、ＰＣＩ間ブリッジ
をさらに含み、ＰＣＩ間ブリッジが１次バスおよび２次
バスを有する請求項２に記載の方法。 - 【請求項４】所定の範疇に分類する段階（ａ）が、ＰＣ
Ｉ間ブリッジが２次バス上でＳＥＲＲ＃信号を受信した
かどうか検査する段階をさらに含む請求項１に記載の方
法。 - 【請求項５】所定の範疇に分類する段階（ａ）が、ＰＣ
Ｉ間ブリッジの２次バス上で受信された不良パリティが
あるかどうか検査する段階をさらに含む請求項４に記載
の分離方法。 - 【請求項６】所定の範疇に分類する段階（ａ）が、ＰＣ
Ｉ間ブリッジの１次バス上で受信された不良パリティが
あるかどうか検査する段階をさらに含む請求項５に記載
の分離方法。 - 【請求項７】所定の範疇に分類する段階（ａ）が、不良
パリティを検出した２次バス上のターゲット装置に対し
てマスタ装置として機能するＰＣＩ間ブリッジがあるか
どうか検査する段階をさらに含む請求項６に記載の分離
方法。 - 【請求項８】所定の範疇に分類する段階（ａ）が、不良
パリティを検出した１次バス上のターゲット装置に対し
てマスタ装置として機能するＰＣＩ間ブリッジがあるか
どうか検査する段階をさらに含む請求項７に記載の分離
方法。 - 【請求項９】所定の範疇に分類する段階（ａ）が、打切
りを信号で通知するＰＣＩ間ブリッジがあるかどうか検
査する段階をさらに含む請求項８に記載の分離方法。 - 【請求項１０】所定の範疇に分類する段階（ａ）が、不
良パリティを検出したマスタ装置があるかどうか検査す
る段階をさらに含む請求項９に記載の分離方法。 - 【請求項１１】所定の範疇に分類する段階（ａ）が、不
良パリティを検出したターゲット装置に対するマスタ装
置があるかどうか検査する段階をさらに含む請求項１０
に記載の分離方法。 - 【請求項１２】所定の範疇に分類する段階（ａ）が、不
良アドレス・パリティのためシステム・エラーを信号で
通知した装置があるかどうか検査する段階をさらに含む
請求項１１に記載の分離方法。 - 【請求項１３】所定の範疇に分類する段階（ａ）が、タ
ーゲット装置上での打切りのためシステム・エラーを信
号で通知したマスタ装置があるかどうか検査する段階を
さらに含む請求項１２に記載の分離方法。 - 【請求項１４】所定の範疇に分類する段階（ａ）が、マ
スタ装置上での打切りのためシステム・エラーを信号で
通知したマスタ装置があるかどうか検査する段階をさら
に含む請求項１３に記載の分離方法。 - 【請求項１５】所定の範疇に分類する段階（ａ）が、内
部エラーのためシステム・エラーを信号で通知した装置
があるかどうか検査する段階をさらに含む請求項１４に
記載の分離方法。 - 【請求項１６】所定の範疇に分類する段階（ａ）が、不
良パリティを検出したターゲット装置があるかどうか検
査する段階をさらに含む請求項１５に記載の分離方法。 - 【請求項１７】所定の範疇に分類する段階（ａ）が、不
良パリティを検出したが、システム・エラー報告機能が
使用不能である装置があるかどうか検査する段階をさら
に含む請求項１６に記載の分離方法。 - 【請求項１８】所定の範疇に分類する段階（ａ）が、タ
ーゲット装置における打切りを信号で通知したターゲッ
ト装置があるかどうか検査する段階をさらに含む請求項
１７に記載の分離方法。 - 【請求項１９】所定の範疇に分類する段階（ａ）が、不
良アドレス・パリティの潜在的な送信側があるかどうか
検査する段階をさらに含む請求項１８に記載の分離方
法。 - 【請求項２０】周辺コンポーネント相互接続（ＰＣＩ）
バス上で障害を分離するコンピュータ・システムであっ
て、 処理手段と、 処理手段に結合され、ＰＣＩバスに結合されてＰＣＩ標
準に従って通信する複数の入出力装置およびブリッジを
備える入出力手段と、 処理手段内にあって、入出力手段におけるエラー状態の
発生源を識別するための障害分離手段とを含むシステ
ム。 - 【請求項２１】障害分離手段が入出力手段の反復的に所
定の範疇への分類をさらに実行する請求項２０に記載の
システム。 - 【請求項２２】障害分離手段が入出力手段内のエラー状
態の発生源を分離するためのエラー・ログをさらに提供
する請求項２１に記載のシステム。 - 【請求項２３】障害分離手段がエラー状態値を検査する
ことによって所定の範疇への分類を行う請求項２２に記
載のシステム。 - 【請求項２４】エラー状態値を入出力手段の状況レジス
タに記憶する請求項２３に記載のシステム。 - 【請求項２５】周辺コンポーネント相互接続（ＰＣＩ）
バス・エラーの障害分離の方法であって、（ａ）ＰＣＩ
バス上の装置エラーを処理する段階と（ｂ）ＰＣＩバス
に結合された複数の入出力装置の順序付き所定の範疇へ
の分類を実行する段階と（ｃ）装置エラーがＰＣＩバス
の従属ブランチから発生したものかどうか判定する段階
と（ｄ）ＰＣＩバスが所定の範疇への分類されるまで、
段階（ａ）ないし（ｃ）を繰返し実施する段階とを含む
方法。 - 【請求項２６】順序付き所定の範疇への分類からエラー
・ログを形成する段階をさらに含む請求項２５に記載の
方法。 - 【請求項２７】装置エラーを分離するためにエラー・ロ
グを分析する段階をさらに含む請求項２６に記載の方
法。 - 【請求項２８】順序付き所定の範疇への分類段階が複数
の入出力装置の状況レジスタを検査する請求項２５に記
載の方法。 - 【請求項２９】複数の入出力装置が、１つまたは複数の
ＰＣＩ間ブリッジ装置を含む請求項２８に記載の方法。 - 【請求項３０】１つまたは複数のＰＣＩ間ブリッジ装置
が、１つまたは複数のＰＣＩバスの従属ブランチをサポ
ートする請求項２９に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/829088 | 1997-03-31 | ||
| US08/829,088 US6557121B1 (en) | 1997-03-31 | 1997-03-31 | Method and system for fault isolation for PCI bus errors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH113294A true JPH113294A (ja) | 1999-01-06 |
| JP4015740B2 JP4015740B2 (ja) | 2007-11-28 |
Family
ID=25253497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07008098A Expired - Fee Related JP4015740B2 (ja) | 1997-03-31 | 1998-03-19 | Ｐｃｉバス・エラーの障害を分離する方法およびシステム |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US6557121B1 (ja) |
| EP (1) | EP0972245B1 (ja) |
| JP (1) | JP4015740B2 (ja) |
| CN (1) | CN1146797C (ja) |
| CZ (1) | CZ346099A3 (ja) |
| DE (1) | DE69801744T2 (ja) |
| PL (1) | PL335938A1 (ja) |
| SG (1) | SG76539A1 (ja) |
| WO (1) | WO1998044417A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6643727B1 (en) * | 2000-06-08 | 2003-11-04 | International Business Machines Corporation | Isolation of I/O bus errors to a single partition in an LPAR environment |
| US9665456B2 (en) | 2014-06-19 | 2017-05-30 | Fujitsu Limited | Apparatus and method for identifying a cause of an error occurring in a network connecting devices within an information processing apparatus |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6574752B1 (en) | 1999-07-15 | 2003-06-03 | International Business Machines Corporation | Method and system for error isolation during PCI bus configuration cycles |
| US6785840B1 (en) * | 1999-08-31 | 2004-08-31 | Nortel Networks Limited | Call processor system and methods |
| US6393544B1 (en) | 1999-10-31 | 2002-05-21 | Institute For The Development Of Emerging Architectures, L.L.C. | Method and apparatus for calculating a page table index from a virtual address |
| JP2001216206A (ja) * | 2000-02-01 | 2001-08-10 | Nec Corp | ループ状インターフェースの障害解析方法及び障害解析機能を有するシステム |
| US6708283B1 (en) | 2000-04-13 | 2004-03-16 | Stratus Technologies, Bermuda Ltd. | System and method for operating a system with redundant peripheral bus controllers |
| US6691257B1 (en) * | 2000-04-13 | 2004-02-10 | Stratus Technologies Bermuda Ltd. | Fault-tolerant maintenance bus protocol and method for using the same |
| US6950893B2 (en) | 2001-03-22 | 2005-09-27 | I-Bus Corporation | Hybrid switching architecture |
| GB2373607B (en) * | 2001-03-23 | 2003-02-12 | Sun Microsystems Inc | A computer system |
| GB2373606B (en) * | 2001-03-23 | 2003-06-04 | Sun Microsystems Inc | A computer system |
| KR100448709B1 (ko) | 2001-11-29 | 2004-09-13 | 삼성전자주식회사 | 데이터 버스 시스템 및 그 제어방법 |
| US6904546B2 (en) * | 2002-02-12 | 2005-06-07 | Dell Usa, L.P. | System and method for interface isolation and operating system notification during bus errors |
| US6901537B2 (en) * | 2002-02-27 | 2005-05-31 | International Business Machines Corporation | Method and apparatus for preventing the propagation of input/output errors in a logical partitioned data processing system |
| US6934888B2 (en) * | 2002-03-07 | 2005-08-23 | International Business Machines Corporation | Method and apparatus for enhancing input/output error analysis in hardware sub-systems |
| US6976191B2 (en) * | 2002-03-07 | 2005-12-13 | International Business Machines Corporation | Method and apparatus for analyzing hardware errors in a logical partitioned data processing system |
| US7650530B2 (en) * | 2002-09-30 | 2010-01-19 | International Business Machines Corporation | Initializing a processing system to ensure fail-safe boot when faulty PCI adapters are present |
| US20050081080A1 (en) * | 2003-10-14 | 2005-04-14 | International Business Machines Corporation | Error recovery for data processing systems transferring message packets through communications adapters |
| TW200537305A (en) * | 2004-05-04 | 2005-11-16 | Quanta Comp Inc | Communication system, transmission device and the control method thereof |
| US8028189B2 (en) * | 2004-11-17 | 2011-09-27 | International Business Machines Corporation | Recoverable machine check handling |
| US7546514B2 (en) * | 2005-04-11 | 2009-06-09 | Hewlett-Packard Development Company, L.P. | Chip correct and fault isolation in computer memory systems |
| US7496045B2 (en) * | 2005-07-28 | 2009-02-24 | International Business Machines Corporation | Broadcast of shared I/O fabric error messages in a multi-host environment to all affected root nodes |
| JP4630766B2 (ja) * | 2005-08-26 | 2011-02-09 | キヤノン株式会社 | プライマリシステムとセカンダリシステムを有するシステム |
| US20080148104A1 (en) * | 2006-09-01 | 2008-06-19 | Brinkman Michael G | Detecting an Agent Generating a Parity Error on a PCI-Compatible Bus |
| US8305879B2 (en) * | 2007-03-30 | 2012-11-06 | International Business Machines Corporation | Peripheral component switch having automatic link failover |
| US20090083585A1 (en) * | 2007-09-21 | 2009-03-26 | Inventec Corporation | Method of pressure testing for peripheral component interconnect (pci) bus stage |
| JP4513852B2 (ja) * | 2007-11-07 | 2010-07-28 | 日本電気株式会社 | Ｐｃｉバス障害リカバリ方法及びプログラム |
| US8510592B1 (en) * | 2009-09-15 | 2013-08-13 | Netapp, Inc. | PCI error resilience |
| US8566682B2 (en) | 2010-06-24 | 2013-10-22 | International Business Machines Corporation | Failing bus lane detection using syndrome analysis |
| US8862944B2 (en) | 2010-06-24 | 2014-10-14 | International Business Machines Corporation | Isolation of faulty links in a transmission medium |
| ES2656464T3 (es) | 2013-09-11 | 2018-02-27 | Huawei Technologies Co., Ltd. | Procedimiento, sistema informático y aparato de procesamiento de fallo |
| JP2016186719A (ja) * | 2015-03-27 | 2016-10-27 | 富士通株式会社 | 入出力制御装置、情報処理装置及び入出力制御装置の制御方法 |
| US10114658B2 (en) * | 2016-05-23 | 2018-10-30 | Baida USA LLC | Concurrent testing of PCI express devices on a server platform |
| US9940235B2 (en) | 2016-06-29 | 2018-04-10 | Oracle International Corporation | Method and system for valid memory module configuration and verification |
| US10417458B2 (en) | 2017-02-24 | 2019-09-17 | Microsoft Technology Licensing, Llc | Securing an unprotected hardware bus |
Family Cites Families (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5220735A (en) | 1975-08-08 | 1977-02-16 | Hitachi Ltd | Microprogram controlled computer system |
| US4044337A (en) | 1975-12-23 | 1977-08-23 | International Business Machines Corporation | Instruction retry mechanism for a data processing system |
| US4215397A (en) | 1978-08-24 | 1980-07-29 | Texas Instruments Incorporated | Automatic end-of-scan control system for a programmable process controller with expandable memory |
| US4360917A (en) * | 1979-02-07 | 1982-11-23 | The Warner & Swasey Company | Parity fault locating means |
| JPS5717019A (en) | 1980-07-07 | 1982-01-28 | Fanuc Ltd | Numerical controller |
| DE3379354D1 (en) | 1983-05-25 | 1989-04-13 | Ibm Deutschland | Test and diagnostic device for a digital computer |
| CA1320276C (en) | 1987-09-04 | 1993-07-13 | William F. Bruckert | Dual rail processors with error checking on i/o reads |
| US5267246A (en) | 1988-06-30 | 1993-11-30 | International Business Machines Corporation | Apparatus and method for simultaneously presenting error interrupt and error data to a support processor |
| JPH02128267A (ja) | 1988-11-09 | 1990-05-16 | Fujitsu Ltd | 共有メモリによる通信方式 |
| US4965717A (en) | 1988-12-09 | 1990-10-23 | Tandem Computers Incorporated | Multiple processor system having shared memory with private-write capability |
| US5251227A (en) | 1989-08-01 | 1993-10-05 | Digital Equipment Corporation | Targeted resets in a data processor including a trace memory to store transactions |
| US5317752A (en) | 1989-12-22 | 1994-05-31 | Tandem Computers Incorporated | Fault-tolerant computer system with auto-restart after power-fall |
| EP0449242A3 (en) | 1990-03-28 | 1992-10-28 | National Semiconductor Corporation | Method and structure for providing computer security and virus prevention |
| US5142165A (en) | 1990-08-31 | 1992-08-25 | International Business Machines Corporation | Power off/on delay circuit to prevent lockout |
| JP3098584B2 (ja) | 1990-09-28 | 2000-10-16 | ゼロックス コーポレイション | 電子複写システムにおける障害除去及び回復方法及び装置 |
| US5193181A (en) | 1990-10-05 | 1993-03-09 | Bull Hn Information Systems Inc. | Recovery method and apparatus for a pipelined processing unit of a multiprocessor system |
| US5245615A (en) | 1991-06-06 | 1993-09-14 | International Business Machines Corporation | Diagnostic system and interface for a personal computer |
| JPH056344A (ja) | 1991-06-28 | 1993-01-14 | Fujitsu Ltd | プログラム走行情報採取処理方式 |
| US5313625A (en) | 1991-07-30 | 1994-05-17 | Honeywell Inc. | Fault recoverable computer system |
| DE69230306T2 (de) | 1991-09-09 | 2000-04-13 | Compaq Computer Corp., Houston | Fern-Urladessystem und Verfahren zum Urladen eines Computersystems |
| US5291600A (en) | 1991-10-23 | 1994-03-01 | At&T Bell Laboratories | Recovery of in-core disk data |
| US5313628A (en) | 1991-12-30 | 1994-05-17 | International Business Machines Corporation | Component replacement control for fault-tolerant data processing system |
| US5307482A (en) | 1992-01-28 | 1994-04-26 | International Business Machines Corp. | Computer, non-maskable interrupt trace routine override |
| US5471674A (en) | 1992-02-07 | 1995-11-28 | Dell Usa, L.P. | Computer system with plug-in override of system ROM |
| US5421006A (en) | 1992-05-07 | 1995-05-30 | Compaq Computer Corp. | Method and apparatus for assessing integrity of computer system software |
| US5444859A (en) | 1992-09-29 | 1995-08-22 | Amdahl Corporation | Method and apparatus for tracing multiple errors in a computer system subsequent to the first occurence and prior to the stopping of the clock in response thereto |
| US5390324A (en) | 1992-10-02 | 1995-02-14 | Compaq Computer Corporation | Computer failure recovery and alert system |
| GB9222282D0 (en) | 1992-10-22 | 1992-12-09 | Hewlett Packard Co | Monitoring network status |
| US5758157A (en) | 1992-12-31 | 1998-05-26 | International Business Machines Corporation | Method and system for providing service processor capability in a data processing by transmitting service processor requests between processing complexes |
| JPH06243064A (ja) | 1993-02-12 | 1994-09-02 | Honda Motor Co Ltd | コンピュータネットワークの障害検出システム |
| US5530847A (en) * | 1993-03-22 | 1996-06-25 | Dell Usa, L.P. | System and method for loading compressed embedded diagnostics |
| US5499346A (en) | 1993-05-28 | 1996-03-12 | International Business Machines Corporation | Bus-to-bus bridge for a multiple bus information handling system that optimizes data transfers between a system bus and a peripheral bus |
| US5455933A (en) | 1993-07-14 | 1995-10-03 | Dell Usa, L.P. | Circuit and method for remote diagnosis of personal computers |
| JPH0793233A (ja) | 1993-09-20 | 1995-04-07 | Fujitsu Ltd | ファームウェア・トレースデータ取得方式 |
| AUPM348794A0 (en) | 1994-01-20 | 1994-02-17 | Alcatel Australia Limited | Microprocessor fault log |
| US5450579A (en) * | 1994-03-24 | 1995-09-12 | International Business Machines Corporation | Method and apparatus for error recovery in computer peripheral devices |
| US5488688A (en) | 1994-03-30 | 1996-01-30 | Motorola, Inc. | Data processor with real-time diagnostic capability |
| BR9507958A (pt) * | 1994-06-08 | 1998-05-26 | Intel Corp | Interface de conector de unidade de disco para uso em barramento de pci |
| US5564054A (en) | 1994-08-25 | 1996-10-08 | International Business Machines Corporation | Fail-safe computer boot apparatus and method |
| US5560033A (en) | 1994-08-29 | 1996-09-24 | Lucent Technologies Inc. | System for providing automatic power control for highly available n+k processors |
| US5530946A (en) | 1994-10-28 | 1996-06-25 | Dell Usa, L.P. | Processor failure detection and recovery circuit in a dual processor computer system and method of operation thereof |
| US5560018A (en) | 1994-12-16 | 1996-09-24 | International Business Machines Corporation | Providing external interrupt serialization compatibility in a multiprocessing environment for software written to run in a uniprocessor environment |
| US5701409A (en) * | 1995-02-22 | 1997-12-23 | Adaptec, Inc. | Error generation circuit for testing a digital bus |
| US5680537A (en) * | 1995-03-01 | 1997-10-21 | Unisys Corporation | Method and apparatus for isolating an error within a computer system that transfers data via an interface device |
| US5777549A (en) | 1995-03-29 | 1998-07-07 | Cabletron Systems, Inc. | Method and apparatus for policy-based alarm notification in a distributed network management environment |
| JP2687927B2 (ja) * | 1995-05-24 | 1997-12-08 | 日本電気株式会社 | 外部バスの障害検出方法 |
| CN1137442C (zh) | 1995-06-15 | 2004-02-04 | 英特尔公司 | 集成pci至pci桥的i/o处理器的体系结构 |
| US5619644A (en) | 1995-09-18 | 1997-04-08 | International Business Machines Corporation | Software directed microcode state save for distributed storage controller |
| US5790870A (en) * | 1995-12-15 | 1998-08-04 | Compaq Computer Corporation | Bus error handler for PERR# and SERR# on dual PCI bus system |
| US5805785A (en) | 1996-02-27 | 1998-09-08 | International Business Machines Corporation | Method for monitoring and recovery of subsystems in a distributed/clustered system |
| US5712967A (en) * | 1996-04-22 | 1998-01-27 | Advanced Micro Devices, Inc. | Method and system for graceful recovery from a fault in peripheral devices using a variety of bus structures |
| EP0811929A3 (en) | 1996-06-05 | 1999-02-10 | Compaq Computer Corporation | Bus device configuration in a bridge between two buses |
-
1997
- 1997-03-31 US US08/829,088 patent/US6557121B1/en not_active Expired - Fee Related
-
1998
- 1998-03-02 SG SG1998000475A patent/SG76539A1/en unknown
- 1998-03-09 CN CNB98105465XA patent/CN1146797C/zh not_active Expired - Fee Related
- 1998-03-19 JP JP07008098A patent/JP4015740B2/ja not_active Expired - Fee Related
- 1998-03-23 PL PL98335938A patent/PL335938A1/xx unknown
- 1998-03-23 DE DE69801744T patent/DE69801744T2/de not_active Expired - Lifetime
- 1998-03-23 WO PCT/EP1998/001674 patent/WO1998044417A1/en not_active Application Discontinuation
- 1998-03-23 EP EP98917049A patent/EP0972245B1/en not_active Expired - Lifetime
- 1998-03-23 CZ CZ993460A patent/CZ346099A3/cs unknown
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6643727B1 (en) * | 2000-06-08 | 2003-11-04 | International Business Machines Corporation | Isolation of I/O bus errors to a single partition in an LPAR environment |
| US9665456B2 (en) | 2014-06-19 | 2017-05-30 | Fujitsu Limited | Apparatus and method for identifying a cause of an error occurring in a network connecting devices within an information processing apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1998044417A1 (en) | 1998-10-08 |
| US6557121B1 (en) | 2003-04-29 |
| EP0972245B1 (en) | 2001-09-19 |
| DE69801744D1 (de) | 2001-10-25 |
| EP0972245A1 (en) | 2000-01-19 |
| JP4015740B2 (ja) | 2007-11-28 |
| CZ346099A3 (cs) | 1999-12-15 |
| CN1197954A (zh) | 1998-11-04 |
| DE69801744T2 (de) | 2002-07-04 |
| CN1146797C (zh) | 2004-04-21 |
| PL335938A1 (en) | 2000-05-22 |
| SG76539A1 (en) | 2000-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4015740B2 (ja) | Ｐｃｉバス・エラーの障害を分離する方法およびシステム | |
| US6834363B2 (en) | Method for prioritizing bus errors | |
| US6829729B2 (en) | Method and system for fault isolation methodology for I/O unrecoverable, uncorrectable error | |
| US7685476B2 (en) | Early notification of error via software interrupt and shared memory write | |
| US6760868B2 (en) | Diagnostic cage for testing redundant system controllers | |
| JP3697178B2 (ja) | ハードウェア・デバイスを管理する方法、システムおよびコンピュータ・プログラム・プロダクト | |
| US8656069B2 (en) | Peripheral interface alert message for downstream device | |
| US20060061369A1 (en) | Information handling system integrated cable tester | |
| US6845469B2 (en) | Method for managing an uncorrectable, unrecoverable data error (UE) as the UE passes through a plurality of devices in a central electronics complex | |
| CN111414268B (zh) | 故障处理方法、装置及服务器 | |
| CN100375043C (zh) | 用于部署计算基础设施的方法和数据存储设备 | |
| CN1744049A (zh) | 用于调试输入/输出故障的方法和系统 | |
| US7631226B2 (en) | Computer system, bus controller, and bus fault handling method used in the same computer system and bus controller | |
| CN109710479B (zh) | 一种处理方法及第一设备、第二设备 | |
| KR100828755B1 (ko) | 시스템을 부팅하기 위해 프로세서들 및 관련 펌웨어의양호한 그룹을 결정하는 시스템 및 방법 | |
| US6189117B1 (en) | Error handling between a processor and a system managed by the processor | |
| JP3711871B2 (ja) | Ｐｃｉバスの障害解析容易化方式 | |
| US7243264B2 (en) | Method and apparatus for error handling in networks | |
| EP0596410B1 (en) | Detection of command synchronisation error | |
| JP3342039B2 (ja) | ファイルを管理する処理装置 | |
| CN111367838A (zh) | 用于检测数据存储系统的方法、设备和数据存储系统 | |
| US20100318854A1 (en) | System and method for checking firmware definition file | |
| CN111966514A (zh) | 一种异常处理方法、系统、电子设备及存储介质 | |
| JPH10283227A (ja) | コンピュータ・システムにおける障害分離のための機械チェック処理方法および装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031224 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20031225 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20040108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040319 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040428 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040903 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070810 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20070911 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070914 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |