JPH11327875A

JPH11327875A - 演算回路

Info

Publication number: JPH11327875A
Application number: JP10126426A
Authority: JP
Inventors: Naoyoshi Yano; 直佳矢野
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1998-05-08
Filing date: 1998-05-08
Publication date: 1999-11-30
Anticipated expiration: 2018-05-08
Also published as: JP3529622B2; US6519621B1

Abstract

(57)【要約】【課題】連続した命令を実行する際に、前回の演算結
果の確定を待たずに次の演算を行い、パイプライン処理
の冗長性を排除して、回路面積を増大させることなく演
算時間を短縮し、演算性能を向上させることにある。【解決手段】第１の加算回路３と、第１の加算回路３
の２つの出力データを第１と第２の中間データとしてそ
れぞれ保持する中間データ保持手段４、５と、第２の加
算回路６と、結果データ保持手段２とを少なくとも具備
し、前回の演算の結果を用いた連続した演算を行う場合
には、第１の加算回路３は、中間データ保持手段４、５
にそれぞれ保持される第１および第２の中間データをそ
れぞれ入力データの一部として次の加算を行うものであ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ処理プロセ
ッサやマイクロプロセッサ等に使用される演算回路に関
し、特に、連続した命令を実行する際に、演算中の途中
結果データを用いて前回の演算結果に基づく演算を実行
することによって、前回の演算結果の確定を待たずに次
の演算を行い、パイプライン処理の冗長性を排除して、
回路面積を増大させることなく演算時間を短縮し、演算
性能を向上させるための技術に関する。

【０００２】

【従来の技術】連続する命令に従った演算で、前回命令
の演算の結果を用いて次の命令の演算を行う累積演算に
おいては、桁上げ信号の伝播の処理速度が、全体の演算
速度に大きな影響を及ぼす。このため、従来より、前回
命令の演算結果がキャリーセーブ形式などの場合には、
桁上げ伝播加算を複数回行うかわりに、桁上げ伝播加算
器（ＣＰＡ：ＣａｒｒｙＰｒｏｐａｇａｔｉｏｎＡ
ｄｄｅｒ）の前に、桁上げ保存加算器（ＣＳＡ：Ｃａｒ
ｒｙＳａｖｅＡｄｄｅｒ）などの高速な加算器を置
くことによって、かかる桁上げ処理の高速化が図られて
きた。ここで、ＣＳＡとは、３個のオペランドの高速加
算のための装置であり、一連のＦＡ（ＦｕｌｌＡｄｄ
ｅｒ）から構成される。そして、オペランドの１つは桁
上げ入力に入り、桁上げ出力は、隣の桁の桁上げ入力に
与えられるかわりに、第２の出力語とみなされる。そし
て、ＣＳＡの出力を、２オペランド加算器で加算して最
終結果を得るものである。

【０００３】また、こうしたＣＰＡとＣＳＡなど２つの
加算器の間には、レジスタなどの何らかのデータ保持回
路を設け、２つの加算器の間のタイミング調整を図るこ
と場合がある。かかるデータ保持回路は、特に、ＣＰＡ
の演算時間がサイクルタイムに比べて比較的長くかかる
場合や、プリチャージ型などタイミングに制約のあるＣ
ＰＡを用いる場合などで必要となる場合が多い。

【０００４】以下、かかるデータ保持回路を設けた場合
の、従来の演算回路について、累積加算と累積減算の場
合を説明する。

【０００５】まず、従来における累積加算のための演算
回路について、図８を用いて説明する。図８に示すよう
に、かかる累積加算回路は、２入力データ（Ａ、Ｂ）
と、出力レジスタに保持されているデータとの加算を行
い、その結果を出力レジスタに書くという動作を行う回
路であり、この演算を繰り返すことにより、Ａ＋Ｂの加
算結果が累積されていくことになる。即ち、式で表す
と、初期値＋（入力Ａ＋入力Ｂ）＋（入力Ａ’＋入力Ｂ’）
… という演算を実行する回路である。かかる２入力データ
は、どのような形式で与えられてもよいが、一例として
は、累積加算すべきデータがキャリーセーブ形式となっ
ていて、データＡがCarry，データＢがSumとなっている
場合などが考えられる。

【０００６】かかる累積加算回路は、図８に示すよう
に、レジスタにロードするデータ（初期値）と加算器か
らの出力のいずれかを選択するセレクタ３１、セレクタ
３１の出力を保持する出力レジスタ３２、出力レジスタ
３２の出力と入力データＡ，Ｂを入力とする桁上げ保存
加算器（ＣＳＡ）３３、ＣＳＡ３３の２出力をそれぞれ
保存する中間結果保持レジスタ３４、３５、レジスタ３
４、３５の出力を入力とする桁あげ伝播加算器（ＣＰ
Ａ）３６とから構成される。

【０００７】次に、かかる累積加算回路の演算動作につ
き、以下に説明する。

【０００８】（サイクルタイム１）まず、セレクタ３１
により、初期値を選択し、その結果をレジスタ３２に書
き込むことにより、加算の初期値のロードを行う。

【０００９】（サイクルタイム２）次のサイクルで、入
力データＡ，Ｂと、レジスタ３２の出力とを入力とし
て、ＣＳＡ３３が加算を行う。加算結果は、Ｃａｒｒｙ
信号Ｓ１、Ｓｕｍ信号Ｓ２として出力され、中間結果保
持レジスタ３４、３５にそれぞれ保存される。

【００１０】（サイクルタイム３）次に、レジスタ３
４、レジスタ３５に保存されたデータを入力として、Ｃ
ＰＡ３６が加算を行う。そして、セレクタ３１により、
ＣＰＡ３６の加算結果が選択され、加算結果データとし
て出力レジスタ３２に書き込まれる。

【００１１】２回目以降の加算動作は、上述のサイクル
タイム２および３の処理を繰り返し行うことによって、
実現される。

【００１２】次に、従来における累積減算のための演算
回路について、図９を用いて説明する。かかる減算回路
は、式で表すと、初期値−（入力Ａ＋入力Ｂ）−（入力
Ａ’＋入力Ｂ’）…という演算を実行するための回路で
ある。

【００１３】上述した加算回路の場合と同様に、入力が
キャリーセーブ形式になっており、２入力データＡ、Ｂ
がそれぞれ、CarryとSumとに対応する場合などが考えら
れる。

【００１４】上述の減算式において、この累積減算は、
初期値または数回減算を繰り返した結果である被減数を
Ｐ１、減数側の入力をＡ，Ｂとすると、

【数１】と置き換えられるため、インバータと加算を行う回路に
より、累積減算が実現できることとなる。

【００１５】かかる累積減算回路は、図９に示すよう
に、レジスタにロードするデータ（初期値）と加算器か
らの出力の反転のいずれかを選択するセレクタ３１、セ
レクタ３１の出力を保持するレジスタ３２、レジスタ３
２の出力の反転をとる反転回路３７、反転回路３７の出
力と入力データＡ，Ｂを入力とする桁あげ保存加算器
（ＣＳＡ）３３，ＣＳＡ３３の２出力をそれぞれ保存す
る中間結果保持レジスタ３４、３５、レジスタ３４、３
５の出力を入力とする桁あげ伝播加算器（ＣＰＡ）３
６、ＣＰＡの出力を反転する反転回路３８から構成され
る。

【００１６】次に、かかる累積減算回路の演算動作につ
き、以下に説明する。

【００１７】（サイクルタイム１）まず、セレクタ３１
により、初期値を選択し、その結果をレジスタ３２に書
き込むことにより、初期値のロードを行う。

【００１８】（サイクルタイム２）次のサイクルで、入
力Ａ，Ｂ、レジスタ３２の出力の反転結果である反転回
路３７の出力とを入力として、ＣＳＡ３３が、次式に示
す加算を行う。

【数２】かかる加算結果はそれぞれ、中間結果保持レジスタ３
４、３５に保存される。

【００１９】（サイクルタイム３）中間結果保持レジス
タ３４、中間結果保持レジスタ３５に保存されたデータ
を入力として、ＣＰＡ３６が加算を行う。かかるＣＰＡ
３６の加算結果は、反転回路３８により、反転されて出
力される。そして、セレクタ３１が、反転回路３８の出
力結果（ＣＰＡ３６の反転）を選択し、次式に示す演算
結果がレジスタ３２に書き込まれる。

【数３】２回目以降の加算動作は、上述のサイクルタイム２およ
び３の処理を繰り返し行うことによって、実現され、所
望の結果が出力レジスタ３２の出力として得られること
となる。

【００２０】

【発明が解決しようとする課題】しかしながら、上述し
た従来の累積演算回路には、以下の問題点があった。図
１０を用いてかかる問題点を説明する。即ち、演算の実
行制御として、演算処理の高速化を図るために、パイプ
ライン制御を行うことが一般的に行われている。パイプ
ライン制御とは一般に、各命令を複数の処理段階に分
け、任意の時点において、一群の命令が同時に種々の処
理段階にあることができるようにする実行制御の方法で
ある。かかるパイプライン制御により、同一サイクルタ
イムにおいて、先の命令の終了を待たずに、同時にｎ命
令が並列に実行可能となるのである。

【００２１】ところが、従来の累積演算における毎回
（２回目以降）の演算は、出力レジスタに出力された前
回の演算結果を読み出し、この値を参照することにより
行われていた。即ち、図１０に示すように、毎回の演算
（図１０中の命令１、２、３・・・）は、ＣＳＡでの加
算段階とＣＰＡでの加算段階との２段階により構成され
ており、２サイクルタイムで処理が完了する。本来、パ
イプライン制御の下では、命令１の終了を待たずに、命
令２の実行が可能なはずである。しかしながら、ｎ回目
（ｎ＞２）の命令においては、（ｎ−１）回目の演算結
果を入力とするために、第２段階であるＣＰＡでの加算
段階の出力レジスタへの結果書き込み終了を待って、出
力レジスタの内容を、Ｔ２２、Ｔ３２に示すタイミング
で参照する必要があった。このため、各命令の実行がシ
リアライズされてしまい、パイプライン動作に、Ｔ２
１、Ｔ３１に示すような空きが生じてしまっており、こ
の結果、累積演算の処理終了までに長時間を要すること
となっていた。

【００２２】以上のように、本発明は、従来技術におけ
る、累積演算など、連続する命令を実行する際に、パイ
プライン処理に冗長性（動作に空きが生じた）があった
ために、演算時間がかかり、演算性能が低下していたと
いう問題点を解決するためになされたものである。

【００２３】そして、その目的とするところは、連続し
た命令を実行する際に、演算中の途中結果データを用い
て前回の演算結果に基づく演算を実行することによっ
て、前回の演算結果の確定を待たずに次の演算を行い、
パイプライン処理の冗長性を排除して、回路面積を増大
させることなく演算時間を短縮し、演算性能を向上させ
ることを可能とする演算回路を提供することにある。

【００２４】また、他の目的は、乗算と、データ依存の
ある積和演算とを、同一の演算サイクルで実行し、パイ
プライン制御をより容易にすることにある。

【００２５】また、他の目的は、積差演算（積を減算デ
ータとして用いる演算）において、逐一前回の演算結果
の補数を用いることなく演算を行うことによって、積差
演算の効率化を図ることにある。

【００２６】

【課題を解決するための手段】要するに、本発明（請求
項１）は、複数の入力データに基づく加算を行い、２つ
の出力データを出力する第１の加算回路と、前記２つの
出力データのそれぞれに対応して設けられ、該２つの出
力データを第１と第２の中間データとしてそれぞれ保持
する中間データ保持手段と、該中間データ保持手段に保
持された前記第１及び第２の中間データに従った加算を
行い、１つの出力データを出力する第２の加算回路と、
前記第２の加算回路の出力データに基づくデータを保持
する結果データ保持手段と少なくとも具備し、前回の演
算の結果を用いて連続して演算を行う場合には、前記第
１の加算回路は、初回の演算の際には、予め設定された
初期値に基づく初期データおよび０データをそれぞれ前
記入力データの一部として加算を行い、２回目以降の演
算の際には、前記中間データ保持手段にそれぞれ保持さ
れる前記第１および第２の中間データをそれぞれ前記入
力データの一部として次の加算を行うことを特徴とする
ものである。

【００２７】上記構成によれば、累積加算、累積演算な
ど、前回の演算の結果を用いて連続して演算を行う場合
に、演算の途中結果データを用いて演算を行うことが可
能となる。つまり、演算結果のレジスタへの書き込みを
待たずに次の命令を実行することにより、パイプライン
処理に空きが生じることなく、毎回の命令を並行処理す
ることが可能となるのである。尚、ここで、０データと
は、全ビットが０であるａｌｌｚｅｒｏのデータをい
う。

【００２８】また、請求項２の発明においては、被乗数
と乗数の入力に従った乗算を行う乗算回路と、前記乗算
回路からの２つの入力データを含む複数の入力データに
基づく加算を行い、前記２つの入力データに対応する２
の出力データを出力する第１の加算回路と、前記２つの
出力データのそれぞれに対応して設けられ、該２つの出
力データを第１と第２の中間データとしてそれぞれ保持
する中間データ保持手段と、該中間データ保持手段に保
持された前記第１及び第２の中間データに基づき加算を
行い、１つの結果データを出力する第２の加算回路と、
前記第２の加算回路の出力データに基づくデータを保持
する結果データ保持手段とを少なくとも具備し、前回の
演算の結果を用いて連続して演算を行う場合には、前記
第１の加算回路は、初回の演算の際には、予め設定され
た初期値に基づく初期データまたは０データを前記入力
データの一部として、前記乗算回路からの入力データと
の加算を行い、２回目以降の演算の際には、前記中間デ
ータ保持手段にそれぞれ保持される第１および第２の中
間データに基づくデータをそれぞれ前記入力データの一
部として、前記乗算回路からの次の入力データとの加算
を行うこととなる。これにより、積和演算、積差演算な
ど、乗算の積を加数または減数として、前回の演算の結
果を用いて連続して演算を行う場合にも、請求項１と同
様の効果が得られることとなる。また、乗算と、データ
依存のある積和演算や積差演算とを同一のサイクルで実
行できるので、パイプライン制御をより容易に行うこと
が可能となる。加えて、積差演算の場合には、逐一前回
の結果の補数を用いることなく毎回の演算を行うので、
さらに、演算の効率化を図ることが可能となる。

【００２９】また、請求項３の発明においては、複数の
入力データに基づく加算を行い、２つの出力データを出
力する第１の加算回路と、前記２つの出力データのそれ
ぞれに対応して設けられ、該２つの出力データを第１と
第２の中間データとしてそれぞれ保持する中間データ保
持手段と、予め設定された初期値および前記第１の中間
データを含むデータのいずれかを選択し、前記第１の加
算回路への１つの入力データとする第１の選択手段と、
０データおよび前記第２の中間データを含むデータのい
ずれかを選択し、前記第１の加算回路への１つの入力デ
ータとする第２の選択手段と、前記中間データ保持手段
に保持された前記第１及び第２の中間データに従って加
算を行い、１つの出力データを出力する第２の加算回路
と、前記第２の加算回路の出力データを結果データとし
て保持する結果データ保持手段とを少なくとも具備し、
連続して前記加算を行う場合には、初回の演算の際に
は、前記第１の選択手段は前記初期値を、前記第２の選
択手段は０データをそれぞれ選択し、２回目以降の演算
の際には、前記第１の選択手段は前記第１の中間データ
を、前記第２の選択手段は第２の中間データをそれぞれ
選択することとなる。これにより、特に累積加算におい
て、請求項１と同様の効果を得ることが可能となる。

【００３０】また、請求項４の発明においては、減算を
行う演算回路であって、複数の入力データに基づく加算
を行い、２つの出力データを出力する第１の加算回路
と、前記２つの出力データのそれぞれに対応して設けら
れ、該２つの出力データを第１と第２の中間データとし
て保持する中間データ保持手段と、予め設定された初期
値の反転データおよび前記第１の中間データを含むデー
タのいずれかを選択し、前記第１の加算回路への１つの
入力データとする第１の選択手段と、０データおよび前
記第２の中間データを含むデータのいずれかを選択し、
前記第１の加算回路への１つの入力データとする第２の
選択手段と、前記中間データ保持手段に保持された前記
第１および第２の中間データに従った加算を行い、１つ
の出力データを出力する第２の加算回路と、前記第２の
加算回路の出力データの反転データを結果データとして
保持する結果データ保持手段とを少なくとも具備し、連
続して前記減算を行う場合には、初回の演算の際には、
前記第１の選択手段は前記初期値の反転データを、前記
第２の選択手段は０データをそれぞれ選択し、２回目以
降の演算の際には、前記第１の選択手段は前記第１の中
間データを、前記第２の選択手段は前記第２の中間デー
タをそれぞれ選択することとなる。これにより、特に累
積減算において、請求項１と同様の効果を得ることが可
能となる。

【００３１】また、請求項５の発明においては、積和演
算を行う演算回路であって、被乗数および乗数の入力に
従った乗算を行う乗算回路と、前記乗算回路からの２つ
の入力データを含む複数の入力データに基づく加算を行
い、２つの出力データを出力する第１の加算回路と、前
記２つの出力データのそれぞれに対応して設けられ、該
２つの出力データを第１と第２の中間データとして保持
する中間データ保持手段と、予め設定された初期値およ
び前記第１の中間データを含むデータのいずれかを選択
し、前記第１の加算回路への１つの入力データとする第
１の選択手段と、０データおよび前記第２の中間データ
を含むデータのいずれかを選択し、前記第１の加算回路
への１つの入力データとする第２の選択手段と、前記中
間データ保持手段に保持された前記第１及び第２の中間
データに基づき、桁上げ加算を行い、１つの出力データ
を出力する第２の加算回路と、前記第２の加算回路の出
力データを結果データとして保持する結果データ保持手
段とを少なくとも具備し、連続して前記積和演算を行う
場合には、初回の演算の際には、前記第１の選択手段は
前記初期値を、前記第２の選択手段は０データをそれぞ
れ選択し、２回目以降の演算の際には、前記第１の選択
手段は前記第１の中間データを、前記第２の選択手段は
前記第２の中間データをそれぞれ選択することとなる。
これにより、特に、積和演算において、請求項２と同様
の効果を得ることが可能となる。

【００３２】また、請求項６の発明においては、被乗数
および乗数の入力に従った乗算を行う乗算回路と、前記
乗算回路からの２つの入力データを含む複数の入力デー
タに基づく加算を行い、２つの出力データを出力する第
１の加算回路と、前記２つの出力データのそれぞれに対
応して設けられ、該２つの出力データを第１と第２の中
間データとしてそれぞれ保持する中間データ保持手段
と、予め設定された初期値の反転データ、前記第１の中
間データ、０データ、および該第１の中間データの反転
データを含むデータのいずれかを選択し、前記第１の加
算回路への１つの入力データとする第１の選択手段と、
０データ、前記第２の中間データ、および該第２の中間
データの反転データを含むデータのいずれかを選択し、
前記第１の加算回路への１つの入力データとする第２の
選択手段と、前記中間データ保持手段に保持された前記
第１及び第２の中間データに基づき、桁上げ加算を行
い、１つの出力データを出力する第２の加算回路と、前
記第２の加算回路の出力データの反転データを保持する
結果データ保持手段とを少なくとも具備し、乗算の積を
減数として被減数からの減算を連続して行う場合であっ
て、さらに前記初期値を初回の減算の被減数とする場合
には、初回の演算の際には、前記第１の選択手段は前記
初期値の反転データを、前記第２の選択手段は０データ
をそれぞれ選択し、２回目以降の演算の際には、前記第
１の選択手段は前記第１の中間データを、前記第２の選
択手段は前記第２の中間データをそれぞれ選択し、前記
乗算回路からの入力データを初回の減算の被減数とする
場合には、初回の演算の際には、前記第１および第２の
選択手段は０データをそれぞれ選択し、２回目の演算の
際には、前記第１の選択手段は前記第１の中間データの
反転データを、前記第２の選択手段は前記第２の中間デ
ータの反転データをそれぞれ選択するとともに、前記第
２の加算回路は、さらに、前記桁上げ加算の際に、桁上
げ信号（キャリーイン）を用いて１を加算し、３回目以
降の演算の際には、前記第１の選択手段は前記第１の中
間データを、前記第２の選択手段は前記第２の中間デー
タをそれぞれ選択するとともに、前記第２の加算回路
は、さらに、前記桁上げ加算の際に、前記桁上げ信号を
用いて１を加算することとなる。

【００３３】また、請求項７の発明においては、被乗数
および乗数の入力に従った乗算を行う乗算回路と、前記
乗算回路からの２つの入力データを含む複数の入力デー
タに基づく加算を行い、２つの出力データを出力する第
１の加算回路と、前記２つの出力データのそれぞれに対
応して設けられ、該２つの出力データを第１と第２の中
間データとしてそれぞれ保持する中間データ保持手段
と、０データ、前記第１の中間データ、および該第１の
中間データの反転データを含むデータのいずれかを選択
し、前記第１の加算回路への１つの入力データとする第
１の選択手段と、０データ、前記第２の中間データ、お
よび該第２の中間データの反転データを含むデータのい
ずれかを選択し、前記第１の加算回路への１つの入力デ
ータとする第２の選択手段と、前記中間データ保持手段
に保持された前記第１及び第２の中間データに基づき、
桁上げ加算を行い、１つの出力データを出力する第２の
加算回路と、前記第２の加算回路の出力データの反転デ
ータを保持する結果データ保持手段とを少なくとも具備
し、乗算の積を減数として被減数からの減算を連続して
行う場合には、初回の減算の際には、前記第１および第
２の選択手段は０データをそれぞれ選択し、２回目の演
算の際には、前記第１の選択手段は前記第１の中間デー
タの反転データを、前記第２の選択手段は前記第２の中
間データの反転データをそれぞれ選択するとともに、前
記第２の加算回路は、さらに、前記桁上げ加算の際に、
桁上げ信号（キャリーイン）を用いて１を加算し、３回
目以降の演算の際には、前記第１の選択手段は前記第１
の中間データを、前記第２の選択手段は前記第２の中間
データをそれぞれ選択するとともに、前記第２の加算回
路は、さらに、前記桁上げ加算の際に、前記桁上げ信号
を用いて１を加算することとなる。

【００３４】さらに、請求項８の発明においては、外部
から入力される乗算結果データを含む複数の入力データ
に従った加算を行い、２つの出力データを出力する第１
の加算回路と、前記２つの出力データのそれぞれに対応
して設けられ、該２つの出力データを第１と第２の中間
データとしてそれぞれ保持する中間データ保持手段と、
予め設定された初期値の反転データ、前記第１の中間デ
ータ、該第１の中間データの反転データ、および０デー
タを含むデータのいずれかを選択し、前記第１の加算回
路への１つの入力データとする第１の選択手段と、前記
第２の中間データ、該第２の中間データの反転データ、
および０データを含むデータのいずれかを選択し、前記
第１の加算回路への１つの入力データとする第２の選択
手段と、前記中間データ保持手段に保持された前記第１
および第２の中間データに基づき、桁上げ加算を行い、
１つの出力データを出力する第２の加算回路と、前記第
２の加算回路の出力データの反転データを保持する結果
データ保持手段とを少なくとも具備し、乗算の積を減数
として被減数からの減算を連続して行う場合であって、
さらに前記初期値を初回の減算の被減数とする場合に
は、初回の演算の際には、前記第１の選択手段は前記初
期値の反転データを、前記第２の選択手段は０データを
それぞれ選択し、２回目以降の演算の際には、前記第１
の選択手段は前記第１の中間データを、前記第２の選択
手段は前記第２の中間データをそれぞれ選択し、乗算回
路からの入力データを初回の減算の被減数とする場合に
は、初回の演算の際には、前記第１および第２の選択手
段は０データをそれぞれ選択し、２回目の演算の際に
は、前記第１の選択手段は前記第１の中間データの反転
データを、前記第２の選択手段は前記第２の中間データ
の反転データをそれぞれ選択するとともに、前記第２の
加算回路は、さらに、前記桁上げ加算の際に、桁上げ信
号（キャリーイン）を用いて１を加算し、３回目以降の
演算の際には、前記第１の選択手段は前記第１の中間デ
ータを、前記第２の選択手段は前記第２の中間データを
それぞれ選択するとともに、前記第２の加算回路は、さ
らに、前記桁上げ加算の際に前記桁上げ信号を用いて１
を加算することとなる。これら請求項６乃至８の発明に
よれば、特に積差演算において、請求項２と同様の効果
を得ることが可能となる。

【００３５】さらに、請求項９の発明においては、上記
演算回路はさらに、前記第２の加算回路の出力データお
よび該出力データの反転データのいずれかを選択して前
記結果データ保持手段への１つの入力とする第３の選択
手段を具備し、乗算演算を行う際には、前記第１および
第２の選択手段はともに０データを、前記第３の選択手
段は前記第２の加算回路の出力データをそれぞれ選択す
ることとなる。これにより、積和演算回路や積差演算回
路に乗算回路も併せて搭載できるので、回路規模の増大
を抑制することができる。

【００３６】さらに、請求項１０の発明においては、前
記第１の加算回路が出力する前記２つの出力データの一
方はＣａｒｒｙデータであり、他方はＳｕｍデータであ
ることにより、キャリーセーブ形式の演算において、上
述した構成を適用することが可能となる。

【００３７】

【発明の実施の形態】第１の実施形態以下、本発明の第１の実施形態について、図面を参照し
ながら詳細に説明する。本実施形態は、累積加算におい
て、前回の演算の中間データの利用に基づく演算実行の
機能を実現するものである。

【００３８】図１は、第１の実施形態の回路ブロック図
を示すものである。第１の実施形態は、レジスタにロー
ドするデータ（初期値）又は加算器からの出力のいずれ
かを選択するセレクタ１、セレクタ１の出力を保持する
レジスタ２、レジスタ２の出力と後述の中間結果保持レ
ジスタ４の出力のいずれかを選択するセレクタ９、後述
のレジスタ５の出力と０データ（all zero）のいずれか
を選択するセレクタ１０、入力データＡ，Ｂ、セレクタ
９の出力、セレクタ１０の出力の４つを入力とする４入
力２出力加算回路（4-2Compactor）３、4-2Compactor３
の２出力をそれぞれ保存する中間結果保持レジスタ４，
５、中間結果保持レジスタ４、５の出力を入力とする桁
上げ伝播加算器（ＣＰＡ）６により構成される。

【００３９】ここで、4-2Compactor３につき、さらに説
明する。図２に、4-2Compactor３の真理値表を示す。図
２中において、ａ，ｂ，ｃ，ｄは４入力信号のそれぞれ
を表す。Ｃｉは、入力桁上げ信号を表す。また、Ｓは、
出力和信号を、ＣおよびＣｏは、出力桁上げ信号を表
す。4-2Compactor３の演算式は、次式で示される通りで
ある。尚、ＣとＣｏとは、等価の桁上げ信号であるの
で、入れ替え可能である。

【００４０】

【数４】

【００４１】また、4-2Compactor３を、図３に示すよう
に、ｎビット接続する構成も可能である。かかる場合、
下位側の桁あげ信号Ｃｏは、隣あう上位側の桁あげ入力
Ｃｉに接続される。尚、最下位ビットの桁あげ入力信号
Ｃｉは外から入力することが可能であるが、ここでは、
特に記述しない限りは最下位ビットの桁あげ入力信号Ｃ
ｉに対しては０を入力することとする。

【００４２】尚、２出力の加算機能を実現する回路は、
4-2Compactorには限定されない。かかる加算回路は、中
間結果保持レジスタ４、５から入力される２信号をそれ
ぞれ加算し、２出力とすることができればよい。従っ
て、4-2Compactorの代わりに、Carry Save Adder２段を
用いても、同様の動作をさせることが可能である。ま
た、入力データ前に論理回路が付加されている場合に
は、適宜、それらの論理と組合せて演算を行う構成とす
ることも可能である。

【００４３】第１の実施形態に係る演算回路は、上記の
ように構成されており、以下、その動作につき説明す
る。

【００４４】（サイクルタイム１）セレクタ１が、初期
値を選択し、その結果をレジスタ２に書き込む。すなわ
ち、レジスタ２に初期値のロードを行う。以下、初期値
をＰとして、以下の説明を行う。

【００４５】（サイクルタイム２）セレクタ９が、レジ
スタ２に保存されているデータを選択する。また、セレ
クタ１０が、all zeroデータを選択する。4-2Compactor
３が、入力データＡ，入力データＢ，及び、セレクタ
９，セレクタ１０の出力の加算を行い、２つの出力デー
タは中間結果保持レジスタ４，５にそれぞれ保存され
る。

【００４６】（サイクルタイム３）ＣＰＡ６が、レジス
タ４、レジスタ５に保存されたデータの加算を行う。セ
レクタ１が、ＣＰＡ６の加算結果を選択し、加算結果デ
ータが出力レジスタ２に書き込まれる。ここで、実行さ
れる演算は次式で表される。

【００４７】（Ｐ＋Ａ＋Ｂ）また、セレクタ９が、中間
結果保持レジスタ４の出力を選択し、4-2Compactor３に
対して出力する。同時に、セレクタ１０が、中間結果保
持レジスタ５の出力を選択し、4-2Compactor３に対して
出力する。

【００４８】これと同一サイクルで、次の加算命令の入
力データＡ’，Ｂ’も4-2Compactor３に入力され、加算
される。加算結果は、レジスタ４，５にそれぞれ保存さ
れる。ここで、レジスタ４，５には、累積加算された結
果がキャリーセーブ形式で保持されていることになる。
ここでの加算結果は、次式で表される。

【００４９】（Ｐ＋（Ａ＋Ｂ）＋（Ａ’＋Ｂ’））次のサイクル以降では、サイクルタイム３の動作のみ
を、累積演算に必要な回数繰り返すことにより、次々
に、２つの入力データの加算結果が累積されていくこと
となる。

【００５０】本実施形態による効果を、図４を用いて説
明する。即ち、上述した動作を、時系列に従って説明す
ると、図４に示すようになる。第１の実施形態によれ
ば、命令１におけるＣＰＡ段階の処理終了を待たずに中
間結果保持レジスタ４、５の中間データを用いて、次の
命令２の、従来技術におけるＣＳＡ段階の処理（本実施
形態においては4-2Compactor段階の処理）が行える。こ
のため、前回の命令の第２段階と今回の命令の第１段階
との処理が並行的に行え、並行処理効率が倍になってい
る。このように、従来技術におけるパイプライン処理の
冗長性を排除して、所望の結果を得るために要する処理
時間が大幅に短縮され、演算性能の向上を図ることが可
能となった。

【００５１】第２の実施形態以下、本発明の第２の実施形態について、第１の実施形
態と異なる点のみ、図面を参照しながら詳細に説明す
る。本実施形態は、累積減算において、前回の演算の中
間データの利用に基づく演算実行の機能を実現するもの
である。

【００５２】まず、第２の実施形態の前提とする演算式
につき、説明する。

【００５３】第２の実施形態では、初期値−（入力Ａ₀＋入力Ｂ₀）−（入力Ａ₁＋入力Ｂ₁）
… −（入力Ａ_n＋入力Ｂ_n）という減算を繰り返し行うものである。今、初期値を
Ｐ、入力を命令の順にそれぞれ（Ａ₀，Ｂ₀）（Ａ₁，
Ｂ₁）…（Ａ_n＋Ｂ_n）とすると、

【数５】となる。従って、（１）により、初期値の反転に対して
入力Ａ₀，Ｂ₀を加算し、その加算結果に、さらに、入力
Ａ₁，Ｂ₁を加算、さらにその結果に加算と順次データを
加算していけばよい。そして、正しい出力結果を得るた
めには、その加算結果（SumとCarry）をＣＰＡで加算
し、結果の反転をとればよいこととなる。

【００５４】図５は、第２の実施形態の回路ブロック図
を示すものである。上述した初期値の反転、及びＣＰＡ
の加算結果の反転用のインバータ等の反転回路７、８が
それぞれ付加された構成となっている。即ち、第２の実
施形態は、レジスタにロードするデータ（初期値）又は
加算器からの出力の反転のいずれかを選択するセレクタ
１、セレクタ１の出力を保持するレジスタ２、レジスタ
２の出力の反転をとって出力する反転回路７、反転回路
７の出力と中間結果保持レジスタ４の出力のいずれかを
選択し出力するセレクタ９、後述のレジスタ５の出力と
０データ（allzero）のいずれかを選択するセレクタ１
０、入力データＡ，Ｂ、セレクタ９の出力、セレクタ１
０の出力の４つを入力とする４入力２出力加算回路（4-
2Compactor）３、4-2Compactor３の２出力をそれぞれ保
存する中間結果保持レジスタ４，５、中間結果保持レジ
スタ４、５の出力を入力とする桁上げ伝播加算器（ＣＰ
Ａ）６、ＣＰＡ６の出力の反転を出力する反転回路８に
より構成される。

【００５５】尚、２出力の加算機能を実現する回路が、
4-2Compactorには限定されない点は、第１の実施形態と
同様である。

【００５６】第２の実施形態に係る演算回路は、上記の
ように構成されており、以下、その動作につき説明す
る。

【００５７】（サイクルタイム１）セレクタ１により、
初期値を選択し、その結果をレジスタ２に書き込むこと
でレジスタ２に初期値Ｐのロードを行う。

【００５８】（サイクルタイム２）反転回路７が、レジ
スタ２に保存されているデータの反転をとって出力し、
セレクタ９がこの反転結果を選択する。また、セレクタ
１０が、all zeroデータを選択する。4-2Compactor３
が、次式で示されるように、入力Ａ₀，入力Ｂ₀、及び、
セレクタ９，セレクタ１０の出力の加算を行い、２つの
出力データは中間結果レジスタ４，５にそれぞれ保存さ
れる。

【数６】

【００５９】（サイクルタイム３）ＣＰＡ６が、レジス
タ４、レジスタ５に保存されたデータの加算を行う。反
転回路８が、加算結果の反転をとってセレクタ１に出力
し、セレクタ１は、ＣＰＡ６の加算結果の反転を選択し
て、加算結果の反転がレジスタ２に書き込まれる。次式
で示される演算結果がこの時点での求める結果である。

【数７】それと同時に、セレクタ９がレジスタ４の出力を選択
し、4-2Compactor３に対する入力とする。セレクタ１０
がレジスタ５の出力を選択し、やはり、4-2Compactor３
に対する入力とする。

【００６０】また、これと同一サイクルで、次の命令の
入力データＡ₁，Ｂ₁も4-2Compactor３に入力され、次式
に示されるように、セレクタ９，セレクタ１０の出力Ａ
₀，Ｂ₀とともに加算される。

【数８】レジスタ４，５は、この加算結果をそれぞれ保存する。

【００６１】次のサイクル以降では、サイクルタイム３
の動作のみを、累積演算に必要な回数繰り返すことによ
り、次々に、２つの入力データの加算結果を初期値から
減算していくこととなる。そして、最終的に、出力レジ
スタ２から所望の結果が得られるのである。

【００６２】第２の実施形態によれば、以下のような効
果を奏する。即ち、累積減算のように、入力されるデー
タの加算結果を初期値から次々に減算していく場合に
も、前回の演算結果データ書き込みを待たずに、中間結
果保持レジスタ４、５の中間データを次の命令の入力デ
ータとすることができる。このため、第１の実施形態と
同様、所望の演算結果を得るために要する処理時間が大
幅に短縮され、演算性能の向上を図ることが可能となっ
た。

【００６３】第３の実施形態以下、本発明の第３の実施形態について、第１、第２の
実施形態と異なる点のみ、図面を参照しながら詳細に説
明する。

【００６４】第３の実施形態は、積和演算回路におい
て、本発明の前回の演算の中間データの利用に基づく演
算実行の機能を実現するものである。

【００６５】即ち、第３の実施形態では、次の演算を実
行するものである。

【００６６】初期値／乗算結果＋（被乗数₀×乗数₀）＋
（被乗数₁×乗数₁）＋… 尚、最初に与えられるのは、予め設定されている初期
値、又は乗算回路からの出力結果データのいずれでもよ
い。

【００６７】図６は、第３の実施形態の回路ブロック図
を示すものである。第３の実施形態は、レジスタにロー
ドするデータ（初期値）又は加算器からの出力のいずれ
かを選択するセレクタ１、セレクタ１の出力を保持する
レジスタ２、レジスタ２の出力、中間結果保持レジスタ
４の出力、又は０データ（all zero）のいずれかを選択
するセレクタ９、レジスタ５の出力又は０データ（all
zero）のいずれかを選択するセレクタ１０、被乗数と乗
数入力を受けてキャリーセーブ形式の２出力として演算
結果を出力する乗算回路１４，乗算回路１４からの出力
データをＳｍ，Ｃｍとしてセレクタ９の出力、セレクタ
１０の出力、乗算回路の出力Ｓｍ，Ｃｍの４つを入力と
する４入力２出力加算回路（4-2Compactor）３、4-2Com
pactor３の２出力をそれぞれ保存する中間結果保持レジ
スタ４，５、中間結果保持レジスタ４、５の出力を入力
とする桁上げ伝播加算器（ＣＰＡ）６により構成され
る。

【００６８】尚、２出力の加算機能を実現する回路は、
第１の実施形態と同様、4-2Compactorには限定されず、
ＣＳＡを２段構成とすることや、乗算回路中の加算回路
との適宜の組み合わせで適当な入力を得ることにより、
加算を代用することができる。

【００６９】第３の実施形態に係る演算回路は、上記の
ように構成されており、以下、その動作につき説明す
る。

【００７０】（サイクルタイム１）セレクタ１が、初期
値を選択し、その結果をレジスタ２に書き込むことによ
り、初期値Ｐのロードを行う。

【００７１】（サイクルタイム２）乗算回路１４が、被
乗数×乗数の演算を行い、乗算結果としてＣｍ（図６の
Ｓ３），Ｓｍ（Ｓ４）を出力し、かかるＳ３、Ｓ４がそ
れぞれ、4-2Compactor３に入力される。セレクタ９が、
出力レジスタ２に保存されているデータを選択する。
尚、ここで、Ｃｍとは乗算回路からの出力Ｃａｒｒｙデ
ータを、Ｓｍとは、乗算回路からの出力Ｓｕｍデータを
示す。

【００７２】また、セレクタ１０が、all zeroデータを
選択する。4-2Compactor３が、Ｃｍ（Ｓ３），Ｓｍ（Ｓ
４）及び、セレクタ９，セレクタ１０の出力の加算を行
い、２つの出力データは中間結果保持レジスタ４，５に
それぞれ保存される。この段階では、次の演算が実行さ
れたこととなる。（Ｐ＋Ｃｍ＋Ｓｍ）

【００７３】（サイクルタイム３）ＣＰＡ６が、レジス
タ４、レジスタ５に保存されたデータの加算を行う。セ
レクタ１が、ＣＰＡ６の加算結果を選択し、結果データ
がレジスタ２に書き込まれる。

【００７４】また、セレクタ９が、中間結果保持レジス
タ４の出力を選択し、4-2Compactor３に対して出力す
る。同時に、セレクタ１０が、中間結果保持レジスタ５
の出力を選択し、4-2Compactor３に対して出力する。

【００７５】これと同一サイクル内で、乗算回路１４が
次の乗算を行い、出力Ｃｍ’（Ｓ３），Ｓｍ’（Ｓ４）
を得る。Ｃｍ’，Ｓｍ’が4-2Compactor３に入力され、
加算される。加算結果は、中間結果保持レジスタ４，５
にそれぞれ保存される。これで、レジスタ４，５には、
次に示す累積加算された結果がキャリーセーブ形式で保
持されていることになる。

【００７６】（Ｐ＋Ｃｍ＋Ｓｍ＋Ｃｍ’＋Ｓｍ’）次のサイクル以降では、サイクルタイム３の動作のみ
を、累積演算に必要な回数繰り返すことにより、次々
に、乗算結果が累積演算されていくこととなる。そし
て、最終的に、出力レジスタ２から所望の結果が得られ
るのである。

【００７７】また、上述の動作説明においては、初期値
をロードすることによって処理を開始したが、最初に、
乗算回路１４により乗算命令を実行し、この乗算結果に
基づき、次に積和演算命令を実行することも可能であ
る。

【００７８】この場合には、サイクルタイム１において
乗算を行い、セレクタ９、１０がそれぞれ０データ（al
l zero）を選択する。そして、4-2Compactor３の出力
が、中間結果保持レジスタ４，５に保持される。その
後、サイクルタイム３の処理を繰り返すこととなる。

【００７９】尚、この演算回路を用いて、単独の乗算演
算を行うことも可能である。即ち、積和演算ではなく、
乗算演算を行いたい場合には、出力レジスタ２、中間結
果レジスタ４、５のどちらからも値をとらず、セレクタ
９および、セレクタ１０の双方ともが、０データ（all
zero）を選択すればよい。従って、かかる乗算演算を行
わない場合にはセレクタ９の０入力は不要となる。この
ように、積和演算と乗算演算の機能を１回路内に搭載す
ることにより、回路規模の増大を抑えることができる。

【００８０】第３の実施形態によれば、第１、第２の実
施形態でもたらされる効果が積和演算において得られる
のに加え、乗算とデータ依存のある積和演算とが同一の
サイクルで実行可能となる。このため、パイプライン制
御をより容易に行なうことが可能となった。

【００８１】第４の実施形態以下、本発明の第４の実施形態について、第３の実施形
態と異なる点のみ、図面を参照しながら詳細に説明す
る。

【００８２】第４の実施形態は、積差演算回路におい
て、本発明の前回の演算の中間データの利用に基づく演
算実行の機能を実現するものである。尚、ここで積差演
算とは、積を減算データとして用いる演算をいう。

【００８３】まず、第４の実施形態の前提とする演算式
につき、説明する。第４の実施形態では、次の演算を実
行するものである。

【００８４】初期値／（被乗数₀×乗数₀）−（被乗数₁
×乗数₁）−（被乗数₂×乗数₂）…−（被乗数_n×乗
数_n）尚、最初に与えられるのは、予め設定されている初期
値、又は乗算回路からの出力結果データのいずれでもよ
い。

【００８５】ここで、初期値から減算していく場合に
は、第２の実施形態で示した式（１）と同じとなる。

【００８６】また、乗算結果から減算している場合に
は、初回の乗算結果がキャリーセーブ形式で保存されて
いるので、次式で示される演算式を実行することとな
る。

【００８７】最初の乗算結果をＳｍ₀（Sum)、Ｃｍ₀（Ca
rry)とし、乗算回路からの出力を順に、（Ｓｍ₁，Ｃ
ｍ₁）（Ｓｍ₂，Ｃｍ₂）…（Ｓｍ_n，Ｃｍ_n）とすると、

【数９】となる。したがって、式（２）より、最初の乗算結果の
出力Ｓｍ₀，Ｃｍ₀のそれぞれの反転と、入力Ｓｍ₁，Ｃ
ｍ₁を加算し、その加算結果に、さらに、入力Ｓｍ₂，Ｃ
ｍ₂を加算、さらにその結果に加算と順次データを加算
していけばよい。そして、（２）より、正しい出力結果
を得るためには、その加算結果（SumとCarry)に対し
て、さらに１を加算する必要がある。この場合には、加
算を行うＣＰＡの最下位ビットのキャリーインを用い
て、１を入力してやればよい。その後、ＣＰＡの加算結
果の反転をとれば（２）の式を満たすこととなる。

【００８８】図７は、第４の実施形態の回路ブロック図
を示すものである。第４の実施形態は、セレクタ１、結
果出力レジスタ２、反転回路７、反転回路１１、反転回
路１２、セレクタ９、セレクタ１０、乗算回路１４、４
入力２出力加算回路（4-2Compactor）３、中間結果保持
レジスタ４、５、桁上げ伝播加算器（ＣＰＡ）６、セレ
クタ１３、反転回路８により構成される。

【００８９】セレクタ１は、レジスタにロードするデー
タ（初期値）、ＣＰＡ６からの出力、又はＣＰＡ６から
の出力の反転のいずれかを選択出力する。

【００９０】結果出力レジスタは、セレクタ１の出力結
果を保持する。

【００９１】反転回路７は、結果出力レジスタ２の出力
の反転をとって出力する。反転回路１１は、中間結果保
持レジスタ４の出力の反転をとって出力する。

【００９２】セレクタ９は、中間結果保持レジスタ４の
出力、反転回路７の出力、反転回路１１の出力、又は０
データ（all zero）のいずれかを選択出力する。

【００９３】反転回路１２は、中間結果保持レジスタ５
の出力の反転をとって出力する。

【００９４】セレクタ１０は、中間結果保持レジスタ５
の出力、反転回路１２の出力、又は０データ（all zer
o）のいずれかを選択出力する。

【００９５】乗算回路１４は、被乗数入力と乗数入力と
を受けて、キャリーセーブ形式の２出力として演算結果
を出力する。

【００９６】４入力２出力加算回路（4-2Compactor）３
は、乗算回路１４からの出力データをＳ３（Ｓｍ），Ｓ
４（Ｃｍ）、セレクタ９の出力、セレクタ１０の出力の
４つを入力として、Ｓ１、Ｓ２の２信号を出力する。

【００９７】中間結果保持レジスタ４，５は、4-2Compa
ctor３の２出力をそれぞれ保存する。

【００９８】桁上げ伝播加算器（ＣＰＡ）６は、中間結
果保持レジスタ４、５の出力を入力として、加算を行
う。

【００９９】セレクタ１３は、ＣＰＡ６のキャリーイン
に接続し、０又は１を選択する。

【０１００】反転回路８は、ＣＰＡ６の出力の反転をと
って出力する。

【０１０１】尚、２出力の加算機能を実現する回路は、
第１の実施形態等と同様、4-2Compactorには限定され
ず、ＣＳＡを２段構成とすることや、乗算回路中の加算
回路の適宜の組み合わせで適当な入力を得ることによ
り、加算を代用することができる。

【０１０２】第４の実施形態に係る演算回路は、上記の
ように構成されており、以下、その動作につき、初期値
から減算を行う場合（１）と、乗算結果から減算を行う
場合（２）とに分けて説明する。

【０１０３】（１）初期値から減算する場合

【０１０４】（サイクルタイム１）セレクタ１が、初期
値を選択し、その結果がレジスタ２に書き込まれること
で、初期値Ｐのロードを行う。

【０１０５】（サイクルタイム２）乗算回路１４が、被
乗数×乗数の演算を行い、結果Ｃｍ₁，Ｓｍ₁を出力し
て、4-2Compactor３に対する入力とする。また、セレク
タ９が出力保持レジスタ４からの反転データを選択し、
セレクタ１０が、all zeroデータを選択する。4-2Compa
ctor３が、Ｃｍ₁，Ｓｍ₁、及びセレクタ９，セレクタ１
０の出力の加算を行う。4-2Compactor３の２つの出力
は、中間結果保持レジスタ４，５にそれぞれ保存され
る。この時点では、次式の演算が実行されたこととな
る。

【数１０】

【０１０６】（サイクルタイム３）ＣＰＡ６が、中間結
果保持レジスタ４、中間結果保持レジスタ５に保存され
たデータの加算を行う。この際、セレクタ１３で０が選
択されて、キャリーインとして、入力される。ＣＰＡ６
での加算結果の反転が反転回路８により出力され、セレ
クタ１が、かかるＣＰＡ６の加算結果の反転を選択す
る。そして、次式で示す結果データがレジスタ２に書き
込まれる。

【０１０７】

【数１１】これと同時に、セレクタ９が中間結果保持レジスタ４の
出力を選択し、4-2Compactor３に対する入力とする。ま
た、セレクタ１０が中間結果保持レジスタ５の出力を選
択し、4-2Compactor３に対する入力とする。

【０１０８】さらに同一サイクル内に、乗算回路１４
が、同時に次の乗算命令を実行して、出力Ｃｍ₂，Ｓｍ₂
を得、これらを4-2Compactor３に対する入力とする。4-
2Compactor３での次式で示される加算結果は、中間結果
保持レジスタ４，５にそれぞれ保存される。

【数１２】

【０１０９】次のサイクル以降では、サイクルタイム３
の動作のみを、積差演算に必要な回数繰り返すことによ
り、次々に、初期値から乗算結果が減算されていくこと
となる。ここで、出力レジスタ２からは、常に、演算命
令の結果が得られることとなる。

【０１１０】尚、第３の実施形態と同様に、第４の実施
形態に係る演算回路においても、単独の乗算演算も実行
可能である。この場合には、出力レジスタ２、中間結果
レジスタ４、５のどちらからも値をとらず、セレクタ９
および、セレクタ１０の双方ともが、０データ（all ze
ro）を選択し、また、セレクタ１３が、ＣＰＡ６のキャ
リーインの入力として０を選択し、さらにセレクタ１に
よって、ＣＰＡ６の出力をそのまま出力レジスタ２に保
持するようにすればよい。このように、積差演算と乗算
演算の機能を１回路内に搭載することにより、回路規模
の増大を抑えることができる。

【０１１１】尚、かかる乗算演算を行わない場合にはセ
レクタ９からの０入力は不要となる。また、セレクタ１
３からのキャリーイン入力も不要となり、ＣＰＡ６から
のデータの反転を伴わない直接のセレクタ１への入力も
不要となる。

【０１１２】また、（２）で説明するような乗算結果か
らの積差演算を行わず、（１）のように、初期値からの
積差演算しか行わない場合には、セレクタ９に対する反
転回路１１を用いた反転入力、セレクタ１０に対する反
転回路１２を用いた反転入力、及びセレクタ１３からの
キャリーイン入力は不要となる。

【０１１３】（２）乗算結果から減算する場合次に、最初に式（２）のように乗算命令を実行し、その
後、その乗算結果から、次々に乗算結果を減算していく
場合について動作を説明する。

【０１１４】（サイクルタイム１）乗算回路１４が、被
乗数×乗数の演算を行い、結果Ｃｍ₀、Ｓｍ₀を出力
し、4-2Compactor３に対する入力とする。セレクタ９お
よび、セレクタ１０が、０データ（all zero）を選択
し、その結果を4-2Compactor３に対する入力とする。4-
2Compactor３の２つの出力（Ｓ１、Ｓ２）は、中間結果
保持レジスタ４，５にそれぞれ保存される。この時点で
は、次式の演算が実行されたこととなる。

【０１１５】（Ｓｍ₀＋Ｃｍ₀）（サイクルタイム２）ＣＰＡ６が、中間結果保持レジス
タ４、５に保存されたデータの加算を行う。この際、セ
レクタ１３が、キャリーインとして０を選択する。ＣＰ
Ａ６での加算結果は、そのままセレクタ１によって選択
され、出力レジスタ２に書き込まれる。即ち、乗算結果
（Ｃｍ₀＋Ｓｍ₀）が出力レジスタ２に格納される。

【０１１６】同時に、乗算回路１４が、次の乗算命令に
対応して、被乗数×乗数の演算を行い、結果Ｃｍ₁，Ｓ
ｍ₁を出力して、4-2Compactor３に対する入力とする。

【０１１７】反転回路１１が、中間結果保持レジスタ４
に保存されているデータの反転をとって出力し、セレク
タ９が反転結果を選択する。また、反転回路１２が、中
間結果保持レジスタ５に保存されているデータの反転を
とって出力し、セレクタ１０が、この反転結果を選択す
る。4-2Compactor３が、次式で示されるように、Ｃ
ｍ₁，Ｓｍ₁および、セレクタ９、セレクタ１０の出力の
加算を行う。4-2Compactor３の２つの出力は中間結果保
持レジスタ４，５に保存される。

【数１３】

【０１１８】（サイクルタイム３）ＣＰＡ６が、中間結
果保持レジスタ４、中間結果保持レジスタ５に保存され
たデータの加算を行う。この際、セレクタ１３が、キャ
リーインとして１を選択して、ＣＰＡ６に対する入力と
する。ここで、次式で示されるＣＰＡ６での加算結果の
反転が、反転回路８により出力され、セレクタ１によ
り、このＣＰＡ６の加算結果の反転が選択され、レジス
タ２に書き込まれる。

【数１４】

【０１１９】これと同時に、セレクタ９が中間結果保持
レジスタ４の出力を選択し、4-2Compactor３に対する入
力とする。また、セレクタ１０が、中間結果保持レジス
タ５の出力を選択し、4-2Compactor３に対する入力とす
る。

【０１２０】さらに、同一サイクル内で、同時に乗算回
路１４が、次回の乗算命令の演算を行い、出力Ｃｍ₂，
Ｓｍ₂を得て、これらを4-2Compactor３に対する入力と
する。4-2Compactor３での次式で示される加算結果は、
中間結果保持レジスタ４，５によってそれぞれ保存され
る。

【数１５】

【０１２１】次のサイクル以降では、サイクルタイム３
の動作のみを、必要な回数繰り返すことにより、次々
に、乗算結果を初回の乗算結果から減算していくことと
なる。また、出力レジスタからは常に、演算命令の結果
を得ることができる。

【０１２２】第４の実施形態によれば、第１、第２の実
施形態でもたらされる効果が積差演算において得られる
のに加え、乗算とデータ依存のある積差演算とが同一の
サイクルで実行可能となる。このため、パイプライン制
御をより容易に行なうことが可能となった。

【０１２３】さらに、第４の実施形態に係る演算回路
は、第１から第３の実施形態のもたらす機能をすべて包
含した構成となっている。即ち、積差演算のみならず、
累積加算、累積減算、積和演算の機能のすべてを１つの
回路に搭載することとなる。このため、全体の回路規模
を大幅に削減し、演算性能を向上することができる。

【０１２４】また、第４の実施形態が用いる乗算結果か
ら減算を行うための演算式（２）によって、かかる積差
演算の著しい効率化が図られている。即ち、従来におい
ては、毎回の演算で最後に補数をとって、その値を用い
て次の演算を行っていたため演算自体に冗長性を有して
いた。しかしながら、第４の実施形態においては、毎回
の演算で補数をとってこれによる演算を行う必要はな
く、最終結果データを得る際に、結果に対して＋１を加
算して反転をとれば足りる。このため、演算性能が大幅
に向上している。

【０１２５】尚、第４の実施形態において、（１）に示
したような初期値からの積差演算を行わない場合には、
出力レジスタ２からセレクタ９への入力は不要となる。

【０１２６】

【発明の効果】以上説明したように、本発明によれば、
以下に記載されたような効果を奏する。即ち、本発明に
おいては、連続した命令を実行する際に、演算の途中結
果データを用いることで、演算結果のレジスタへの書き
込みを待たずに次の命令を実行する機能を提供するの
で、パイプライン制御の下、前回の演算の結果を用いる
連続する複数命令を並行処理することが可能となる。従
って、連続した命令実行の際に演算性能を向上を図るこ
とが可能となるという効果が得られる。

【０１２７】また、対象となる演算は、累積加算、累積
減算の他、積和演算、積差演算など、前回の命令の結果
を参照することにより演算を行う演算回路であれば、幅
広く適用することができる。

【０１２８】特に、画像処理を中心とした、マルチメデ
ィア関連分野においては、上述した積和演算、積差演算
が多用されるため、かかる応用分野において本発明のも
たらす有用性は非常に高いものといえる。

【０１２９】また、乗算と、データ依存のある積和演算
や積差演算とを、同一のサイクルで実行できるので、パ
イプライン制御がより容易になるという効果が得られ
る。

【０１３０】さらに、積和演算回路及び積差演算回路に
おいて、乗算も併せて実行できるので、両者を共に実行
する必要がある場合にも、回路規模を増大することな
く、汎用性のある積和演算回路及び積差演算回路を提供
することができるという効果が得られる。

【０１３１】また、積差演算において、逐一前回の演算
結果の補数を用いることなく毎回の演算を行うので、積
差演算の効率化を図ることが可能になるという効果が得
られる。

【０１３２】このように、本発明を用いれば、連続する
演算命令を実行する際に、パイプライン制御の提供する
並行処理環境を十分に活用できる演算回路を提供するこ
ととなる。従って、回路規模の増大は抑制しつつ、演算
性能の向上を図り、製品コストパフォーマンスの向上を
もたらすことができるのであり、産業上その効果のきわ
めて大きい発明である。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る累積加算回路を
示す回路ブロック図である。

【図２】4-2Compactorの真理値表を示す図である。

【図３】4-2Compactorをｎビット接続した場合の回路図
である。

【図４】本発明において、連続した演算命令をパイプラ
イン制御下で実行する場合のタイミングチャートであ
る。

【図５】本発明の第２の実施形態に係る累積演算回路を
示す回路ブロック図である。

【図６】本発明の第３の実施形態に係る積和演算回路を
示す回路ブロック図である。

【図７】本発明の第４の実施形態に係る積差演算回路を
示す回路ブロック図である。

【図８】従来技術における累積加算回路（２入力デー
タ）を示す回路ブロック図である。

【図９】従来技術における累積減算回路（２入力デー
タ）を示す回路ブロック図である。

【図１０】従来技術において、連続した演算命令をパイ
プライン制御下で実行する場合のタイミングチャートで
ある。

【符号の説明】

１、９、１０、１３、３１セレクタ２、３２結果出力レジスタ３ 4-2Compactor ４、５、３４、３５中間結果保持レジスタ６、３６キャリープロパゲーションアダー７，８，１１，１２、３７、３８反転回路１４乗算回路３３キャリーセーブアダーＳ１ＣａｒｒｙデータＳ２ＳｕｍデータＳ３ＣｍデータＳ４Ｓｍデータ

Claims

【特許請求の範囲】

【請求項１】複数の入力データに基づく加算を行い、
２つの出力データを出力する第１の加算回路と、前記２つの出力データのそれぞれに対応して設けられ、
該２つの出力データを第１と第２の中間データとしてそ
れぞれ保持する中間データ保持手段と、該中間データ保持手段に保持された前記第１及び第２の
中間データに従った加算を行い、１つの出力データを出
力する第２の加算回路と、前記第２の加算回路の出力データに基づくデータを保持
する結果データ保持手段とを少なくとも具備し、前回の演算の結果を用いて連続して演算を行う場合に
は、前記第１の加算回路は、初回の演算の際には、予め
設定された初期値に基づく初期データおよび０データを
それぞれ前記入力データの一部として加算を行い、２回目以降の演算の際には、前記中間データ保持手段に
それぞれ保持される前記第１および第２の中間データを
それぞれ前記入力データの一部として次の加算を行うこ
とを特徴とする演算回路。
【請求項２】被乗数と乗数の入力に従った乗算を行う
乗算回路と、前記乗算回路からの２つの入力データを含む複数の入力
データに基づく加算を行い、２つの出力データを出力す
る第１の加算回路と、前記２つの出力データのそれぞれに対応して設けられ、
該２つの出力データを第１と第２の中間データとしてそ
れぞれ保持する中間データ保持手段と、該中間データ保持手段に保持された前記第１及び第２の
中間データに基づき加算を行い、１つの結果データを出
力する第２の加算回路と、前記第２の加算回路の出力データに基づくデータを保持
する結果データ保持手段とを少なくとも具備し、前回の演算の結果を用いて連続して演算を行う場合に
は、前記第１の加算回路は、初回の演算の際には、予め
設定された初期値に基づく初期データまたは０データを
前記入力データの一部として、前記乗算回路からの入力
データとの加算を行い、２回目以降の演算の際には、前記中間データ保持手段に
それぞれ保持される第１および第２の中間データに基づ
くデータをそれぞれ前記入力データの一部として、前記
乗算回路からの次の入力データとの加算を行うことを特
徴とする演算回路。
【請求項３】複数の入力データに基づく加算を行い、
２つの出力データを出力する第１の加算回路と、前記２つの出力データのそれぞれに対応して設けられ、
該２つの出力データを第１と第２の中間データとしてそ
れぞれ保持する中間データ保持手段と、予め設定された初期値および前記第１の中間データを含
むデータのいずれかを選択し、前記第１の加算回路への
１つの入力データとする第１の選択手段と、０データおよび前記第２の中間データを含むデータのい
ずれかを選択し、前記第１の加算回路への１つの入力デ
ータとする第２の選択手段と、前記中間データ保持手段に保持された前記第１及び第２
の中間データに従って加算を行い、１つの出力データを
出力する第２の加算回路と、前記第２の加算回路の出力データを結果データとして保
持する結果データ保持手段とを少なくとも具備し、連続して前記加算を行う場合には、初回の演算の際に
は、前記第１の選択手段は前記初期値を、前記第２の選
択手段は０データをそれぞれ選択し、２回目以降の演算の際には、前記第１の選択手段は前記
第１の中間データを、前記第２の選択手段は第２の中間
データをそれぞれ選択することを特徴とする演算回路。
【請求項４】減算を行う演算回路であって、複数の入力データに基づく加算を行い、２つの出力デー
タを出力する第１の加算回路と、前記２つの出力データのそれぞれに対応して設けられ、
該２つの出力データを第１と第２の中間データとして保
持する中間データ保持手段と、予め設定された初期値の反転データおよび前記第１の中
間データを含むデータのいずれかを選択し、前記第１の
加算回路への１つの入力データとする第１の選択手段
と、０データおよび前記第２の中間データを含むデータのい
ずれかを選択し、前記第１の加算回路への１つの入力デ
ータとする第２の選択手段と、前記中間データ保持手段に保持された前記第１および第
２の中間データに従った加算を行い、１つの出力データ
を出力する第２の加算回路と、前記第２の加算回路の出力データの反転データを結果デ
ータとして保持する結果データ保持手段とを少なくとも
具備し、連続して前記減算を行う場合には、初回の演算の際に
は、前記第１の選択手段は前記初期値の反転データを、
前記第２の選択手段は０データをそれぞれ選択し、２回目以降の演算の際には、前記第１の選択手段は前記
第１の中間データを、前記第２の選択手段は前記第２の
中間データをそれぞれ選択することを特徴とする演算回
路。
【請求項５】積和演算を行う演算回路であって、被乗数および乗数の入力に従った乗算を行う乗算回路
と、前記乗算回路からの２つの入力データを含む複数の入力
データに基づく加算を行い、２つの出力データを出力す
る第１の加算回路と、前記２つの出力データのそれぞれに対応して設けられ、
該２つの出力データを第１と第２の中間データとして保
持する中間データ保持手段と、予め設定された初期値および前記第１の中間データを含
むデータのいずれかを選択し、前記第１の加算回路への
１つの入力データとする第１の選択手段と、０データおよび前記第２の中間データを含むデータのい
ずれかを選択し、前記第１の加算回路への１つの入力デ
ータとする第２の選択手段と、前記中間データ保持手段に保持された前記第１及び第２
の中間データに基づき、桁上げ加算を行い、１つの出力
データを出力する第２の加算回路と、前記第２の加算回路の出力データを結果データとして保
持する結果データ保持手段とを少なくとも具備し、連続して前記積和演算を行う場合には、初回の演算の際
には、前記第１の選択手段は前記初期値を、前記第２の
選択手段は０データをそれぞれ選択し、２回目以降の演算の際には、前記第１の選択手段は前記
第１の中間データを、前記第２の選択手段は前記第２の
中間データをそれぞれ選択することを特徴とする演算回
路。
【請求項６】被乗数および乗数の入力に従った乗算を
行う乗算回路と、前記乗算回路からの２つの入力データを含む複数の入力
データに基づく加算を行い、２つの出力データを出力す
る第１の加算回路と、前記２つの出力データのそれぞれに対応して設けられ、
該２つの出力データを第１と第２の中間データとしてそ
れぞれ保持する中間データ保持手段と、予め設定された初期値の反転データ、前記第１の中間デ
ータ、０データ、および該第１の中間データの反転デー
タを含むデータのいずれかを選択し、前記第１の加算回
路への１つの入力データとする第１の選択手段と、０データ、前記第２の中間データ、および該第２の中間
データの反転データを含むデータのいずれかを選択し、
前記第１の加算回路への１つの入力データとする第２の
選択手段と、前記中間データ保持手段に保持された前記第１及び第２
の中間データに基づき、桁上げ加算を行い、１つの出力
データを出力する第２の加算回路と、前記第２の加算回路の出力データの反転データを保持す
る結果データ保持手段とを少なくとも具備し、乗算の積を減数として被減数からの減算を連続して行う
場合であって、さらに前記初期値を初回の減算の被減数
とする場合には、初回の演算の際には、前記第１の選択
手段は前記初期値の反転データを、前記第２の選択手段
は０データをそれぞれ選択し、２回目以降の演算の際には、前記第１の選択手段は前記
第１の中間データを、前記第２の選択手段は前記第２の
中間データをそれぞれ選択し、前記乗算回路からの入力データを初回の減算の被減数と
する場合には、初回の演算の際には、前記第１および第
２の選択手段は０データをそれぞれ選択し、２回目の演算の際には、前記第１の選択手段は前記第１
の中間データの反転データを、前記第２の選択手段は前
記第２の中間データの反転データをそれぞれ選択すると
ともに、前記第２の加算回路は、さらに、前記桁上げ加
算の際に、桁上げ信号（キャリーイン）を用いて１を加
算し、３回目以降の演算の際には、前記第１の選択手段は前記
第１の中間データを、前記第２の選択手段は前記第２の
中間データをそれぞれ選択するとともに、前記第２の加
算回路は、さらに、前記桁上げ加算の際に前記桁上げ信
号を用いて１を加算することを特徴とする演算回路。
【請求項７】被乗数および乗数の入力に従った乗算を
行う乗算回路と、前記乗算回路からの２つの入力データを含む複数の入力
データに基づく加算を行い、２つの出力データを出力す
る第１の加算回路と、前記２つの出力データのそれぞれに対応して設けられ、
該２つの出力データを第１と第２の中間データとしてそ
れぞれ保持する中間データ保持手段と、０データ、前記第１の中間データ、および該第１の中間
データの反転データを含むデータのいずれかを選択し、
前記第１の加算回路への１つの入力データとする第１の
選択手段と、０データ、前記第２の中間データ、および該第２の中間
データの反転データを含むデータのいずれかを選択し、
前記第１の加算回路への１つの入力データとする第２の
選択手段と、前記中間データ保持手段に保持された前記第１及び第２
の中間データに基づき、桁上げ加算を行い、１つの出力
データを出力する第２の加算回路と、前記第２の加算回路の出力データの反転データを保持す
る結果データ保持手段とを少なくとも具備し、乗算の積を減数として被減数からの減算を連続して行う
場合には、初回の減算の際には、前記第１および第２の
選択手段は０データをそれぞれ選択し、２回目の演算の際には、前記第１の選択手段は前記第１
の中間データの反転データを、前記第２の選択手段は前
記第２の中間データの反転データをそれぞれ選択すると
ともに、前記第２の加算回路は、さらに、前記桁上げ加
算の際に、桁上げ信号（キャリーイン）を用いて１を加
算し、３回目以降の演算の際には、前記第１の選択手段は前記
第１の中間データを、前記第２の選択手段は前記第２の
中間データをそれぞれ選択するとともに、前記第２の加
算回路は、さらに、前記桁上げ加算の際に前記桁上げ信
号を用いて１を加算することを特徴とする演算回路。
【請求項８】外部から入力される乗算結果データを含
む複数の入力データに従った加算を行い、２つの出力デ
ータを出力する第１の加算回路と、前記２つの出力データのそれぞれに対応して設けられ、
該２つの出力データを第１と第２の中間データとしてそ
れぞれ保持する中間データ保持手段と、予め設定された初期値の反転データ、前記第１の中間デ
ータ、該第１の中間データの反転データ、および０デー
タを含むデータのいずれかを選択し、前記第１の加算回
路への１つの入力データとする第１の選択手段と、前記第２の中間データ、該第２の中間データの反転デー
タ、および０データを含むデータのいずれかを選択し、
前記第１の加算回路への１つの入力データとする第２の
選択手段と、前記中間データ保持手段に保持された前記第１および第
２の中間データに基づき、桁上げ加算を行い、１つの出
力データを出力する第２の加算回路と、前記第２の加算回路の出力データの反転データを保持す
る結果データ保持手段とを少なくとも具備し、乗算の積を減数として被減数からの減算を連続して行う
場合であって、さらに前記初期値を初回の減算の被減数
とする場合には、初回の演算の際には、前記第１の選択
手段は前記初期値の反転データを、前記第２の選択手段
は０データをそれぞれ選択し、２回目以降の演算の際には、前記第１の選択手段は前記
第１の中間データを、前記第２の選択手段は前記第２の
中間データをそれぞれ選択し、乗算回路からの入力データを初回の減算の被減数とする
場合には、初回の演算の際には、前記第１および第２の
選択手段は０データをそれぞれ選択し、２回目の演算の際には、前記第１の選択手段は前記第１
の中間データの反転データを、前記第２の選択手段は前
記第２の中間データの反転データをそれぞれ選択すると
ともに、前記第２の加算回路は、さらに、前記桁上げ加
算の際に、桁上げ信号（キャリーイン）を用いて１を加
算し、３回目以降の演算の際には、前記第１の選択手段は前記
第１の中間データを、前記第２の選択手段は前記第２の
中間データをそれぞれ選択するとともに、前記第２の加
算回路は、さらに、前記桁上げ加算の際に前記桁上げ信
号を用いて１を加算することを特徴とする演算回路。
【請求項９】上記演算回路はさらに、前記第２の加算
回路の出力データおよび該出力データの反転データのい
ずれかを選択して前記結果データ保持手段への１つの入
力とする第３の選択手段を具備し、乗算演算を行う際には、前記第１および第２の選択手段
はともに０データを、前記第３の選択手段は前記第２の
加算回路の出力データをそれぞれ選択することを特徴と
する請求項５乃至８のいずれか記載の演算回路。
【請求項１０】前記第１の加算回路が出力する前記２
つの出力データの一方はＣａｒｒｙデータであり、他方
はＳｕｍデータであることを特徴とする請求項１乃至９
のいずれか記載の演算回路。