JPH1132001A - ダイバーシチ受信装置 - Google Patents
ダイバーシチ受信装置Info
- Publication number
- JPH1132001A JPH1132001A JP9182882A JP18288297A JPH1132001A JP H1132001 A JPH1132001 A JP H1132001A JP 9182882 A JP9182882 A JP 9182882A JP 18288297 A JP18288297 A JP 18288297A JP H1132001 A JPH1132001 A JP H1132001A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- level
- coefficient
- reception
- diversity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Radio Transmission System (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 判定誤りを防ぐダイバーシチ受信装置を提供
することを目的とする。 【解決手段】 複数の受信系統で得られる各受信情報を
受信系統毎の重み付けを表す合成係数を用いて合成する
ダイバーシチ装置であって、受信系統毎の合成係数を一
律にレベルアップする変換部３１４と、レベルアップさ
れた合成係数を用いて受信情報を合成するＩ成分ＲＯ
Ｍ、Ｑ成分ＲＯＭ、Ｉ成分加算器３２５、Ｑ成分加算器
３２６とを備える。
することを目的とする。 【解決手段】 複数の受信系統で得られる各受信情報を
受信系統毎の重み付けを表す合成係数を用いて合成する
ダイバーシチ装置であって、受信系統毎の合成係数を一
律にレベルアップする変換部３１４と、レベルアップさ
れた合成係数を用いて受信情報を合成するＩ成分ＲＯ
Ｍ、Ｑ成分ＲＯＭ、Ｉ成分加算器３２５、Ｑ成分加算器
３２６とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、無線通信機器に用
いられるダイバ−シチ受信装置に関し、特に複数の受信
信号を重み付けして合成するダイバ−シチ受信装置に関
する。
いられるダイバ−シチ受信装置に関し、特に複数の受信
信号を重み付けして合成するダイバ−シチ受信装置に関
する。
【０００２】
【従来の技術】従来、デジタル方式の通信機器において
は、伝送の効率化のために、デジタルの情報信号（ベー
スバンド信号）で搬送波信号を変調することによって、
情報信号の伝送が行われている。このような変調の方式
としては、デジタルのベースバンド信号（変調信号）に
応じて搬送波信号の振幅を変化させる振幅変調方式（AS
K:Amplitude Shift Keying）、変調信号に応じて搬送波
の周波数を変位させる周波数変調方式（FSK:Frequency
Shift Keying）、変調信号に応じて搬送波の位相を変化
させる位相変調方式（PSK:Phase Shift Keying）、変調
信号に応じて搬送波の振幅及び位相をそれぞれ独立して
変化させる直交振幅変調方式（QAM:Quadrature Amplitu
de Moduration）などの種々の方式が用いられている。
は、伝送の効率化のために、デジタルの情報信号（ベー
スバンド信号）で搬送波信号を変調することによって、
情報信号の伝送が行われている。このような変調の方式
としては、デジタルのベースバンド信号（変調信号）に
応じて搬送波信号の振幅を変化させる振幅変調方式（AS
K:Amplitude Shift Keying）、変調信号に応じて搬送波
の周波数を変位させる周波数変調方式（FSK:Frequency
Shift Keying）、変調信号に応じて搬送波の位相を変化
させる位相変調方式（PSK:Phase Shift Keying）、変調
信号に応じて搬送波の振幅及び位相をそれぞれ独立して
変化させる直交振幅変調方式（QAM:Quadrature Amplitu
de Moduration）などの種々の方式が用いられている。
【０００３】これらのデジタル変調方式は、移動通信等
に適用した場合、電波の反射や散乱などの影響で受信レ
ベルが激しく変動するフェージング現象によって受信性
能が著しく劣化することが知られている。フェージング
による受信レベル低下を補う有効な方法として複数の受
信系を用いて受信を行うダイバーシチ受信等が実用化さ
れている。
に適用した場合、電波の反射や散乱などの影響で受信レ
ベルが激しく変動するフェージング現象によって受信性
能が著しく劣化することが知られている。フェージング
による受信レベル低下を補う有効な方法として複数の受
信系を用いて受信を行うダイバーシチ受信等が実用化さ
れている。
【０００４】ダイバーシチ受信の方式には、各受信系の
中で最大受信レベルの受信信号を選択して復調を行う選
択合成方式、各受信系の信号を等レベルで合成して復調
を行う等利得合成方式、各受信系の信号を受信レベルに
比例した重み付けを行った後合成して復調を行う最大比
合成方式がある。この中で最大比合成方式は、受信レベ
ルがより大きい、すなわち、雑音の影響がより小さい信
号ほど大きい重み付けをして合成するので、各受信信号
を効果的に合成できる。
中で最大受信レベルの受信信号を選択して復調を行う選
択合成方式、各受信系の信号を等レベルで合成して復調
を行う等利得合成方式、各受信系の信号を受信レベルに
比例した重み付けを行った後合成して復調を行う最大比
合成方式がある。この中で最大比合成方式は、受信レベ
ルがより大きい、すなわち、雑音の影響がより小さい信
号ほど大きい重み付けをして合成するので、各受信信号
を効果的に合成できる。
【０００５】以下に、従来の最大比合成方式を説明す
る。図８は、従来の最大比合成ダイバーシチ受信装置の
１例を示したもので４系統の受信信号を合成する構成と
なっている。この装置の場合、各入力端子７０１〜７０
４から入力される受信信号は移相器（phase shifter）
７０５〜７０８により搬送波の位相を等しく揃えられた
後、加算器７０９で合成され、復調器７１０にてデータ
復調が行われるものである。この時、加算器７０９で信
号が合成されるまでは、各信号は線形に増幅されてお
り、従って合成は線形に行われる。
る。図８は、従来の最大比合成ダイバーシチ受信装置の
１例を示したもので４系統の受信信号を合成する構成と
なっている。この装置の場合、各入力端子７０１〜７０
４から入力される受信信号は移相器（phase shifter）
７０５〜７０８により搬送波の位相を等しく揃えられた
後、加算器７０９で合成され、復調器７１０にてデータ
復調が行われるものである。この時、加算器７０９で信
号が合成されるまでは、各信号は線形に増幅されてお
り、従って合成は線形に行われる。
【０００６】図９は、図８に示された従来の装置での信
号合成をＩＱ（Inphase Quadrature）平面上に示した図
であり、ここでは理解の便宜のため２系統の受信信号を
合成する例を記してある。図９において、Ｓ1、Ｓ2は受
信信号を表し、Ｓ1S、Ｓ1NはＳ1の信号成分、ノイズ成
分、Ｓ2S、Ｓ2NはＳ2の信号成分、ノイズ成分である。
一般に、ノイズ成分は受信信号の大きさや受信系統に係
わらずほぼ一定に加わるため、図では各系統の受信信号
は、信号成分（Ｓ1S及びＳ2S）を中心とする同じ半径
（すなわち、|Ｓ1N|＝|Ｓ2N|）の円周上の点として記し
てある。図８の装置、すなわち、最大比合成ダイバーシ
チ受信装置では、各系統の受信信号は線形に合成され、
すなわち、Ｓ1、Ｓ2がベクトル的に合成され、その結果
得られた合成信号が復調器に入力されることになる。
号合成をＩＱ（Inphase Quadrature）平面上に示した図
であり、ここでは理解の便宜のため２系統の受信信号を
合成する例を記してある。図９において、Ｓ1、Ｓ2は受
信信号を表し、Ｓ1S、Ｓ1NはＳ1の信号成分、ノイズ成
分、Ｓ2S、Ｓ2NはＳ2の信号成分、ノイズ成分である。
一般に、ノイズ成分は受信信号の大きさや受信系統に係
わらずほぼ一定に加わるため、図では各系統の受信信号
は、信号成分（Ｓ1S及びＳ2S）を中心とする同じ半径
（すなわち、|Ｓ1N|＝|Ｓ2N|）の円周上の点として記し
てある。図８の装置、すなわち、最大比合成ダイバーシ
チ受信装置では、各系統の受信信号は線形に合成され、
すなわち、Ｓ1、Ｓ2がベクトル的に合成され、その結果
得られた合成信号が復調器に入力されることになる。
【０００７】図１０は、従来の最大比合成方式によるダ
イバーシチ受信装置を示す図である。本装置は、位相復
調部３２９〜３３２、Ｉ成分ＲＯＭ３１７〜３２０、Ｑ
成分ＲＯＭ３２１〜３２４、Ｉ成分加算器３２５、Ｑ成
分加算器３２６、判定部３２７及びクロック再生部３２
８から構成される。位相復調部３２９は、さらに、入力
端子３０１、位相検出部３０５、位相遅延部３０９及び
位相加算部３１３からなり、ＰＳＫ（Phase Shift Keyi
ng）変調方式に対応した位相検波型の遅延検波器を構成
している。
イバーシチ受信装置を示す図である。本装置は、位相復
調部３２９〜３３２、Ｉ成分ＲＯＭ３１７〜３２０、Ｑ
成分ＲＯＭ３２１〜３２４、Ｉ成分加算器３２５、Ｑ成
分加算器３２６、判定部３２７及びクロック再生部３２
８から構成される。位相復調部３２９は、さらに、入力
端子３０１、位相検出部３０５、位相遅延部３０９及び
位相加算部３１３からなり、ＰＳＫ（Phase Shift Keyi
ng）変調方式に対応した位相検波型の遅延検波器を構成
している。
【０００８】位相復調部３３０〜３３２について、位相
復調部３２９と同様であるので説明を省略する。入力端
子３０１は、Ａ／Ｄ変換器やリミタなどでデジタル化さ
れた受信信号が本装置に入力される端子である。位相検
出部３０５は、入力端子３０１に入力された受信信号と
図示されていない局部発振器との位相比較を行うことに
よって、デジタル化された検出位相を出力する。すなわ
ち、位相検出部３０５は、受信信号の位相成分のみを検
出し、受信信号の振幅成分を必要としないため、ここで
の線形増幅器は必要なくなる。
復調部３２９と同様であるので説明を省略する。入力端
子３０１は、Ａ／Ｄ変換器やリミタなどでデジタル化さ
れた受信信号が本装置に入力される端子である。位相検
出部３０５は、入力端子３０１に入力された受信信号と
図示されていない局部発振器との位相比較を行うことに
よって、デジタル化された検出位相を出力する。すなわ
ち、位相検出部３０５は、受信信号の位相成分のみを検
出し、受信信号の振幅成分を必要としないため、ここで
の線形増幅器は必要なくなる。
【０００９】位相遅延部３０９は、位相検出部３０５か
らの検出位相を１シンボル時間だけ遅延させて、遅延位
相としてを出力る。尚、１シンボル時間とは、送信デー
タの周期に、多相ＰＳＫにおける相数を表す２の乗数、
例えば、４相（２2）の時は２、８相（２3）の時は３を
掛けた時間である。位相加算部３１３は、前記検出位相
と遅延位相との位相差分を算出し、位相データとして出
力する。これによって、各系統ごとに、対応する位相デ
ータθkが得られる。
らの検出位相を１シンボル時間だけ遅延させて、遅延位
相としてを出力る。尚、１シンボル時間とは、送信デー
タの周期に、多相ＰＳＫにおける相数を表す２の乗数、
例えば、４相（２2）の時は２、８相（２3）の時は３を
掛けた時間である。位相加算部３１３は、前記検出位相
と遅延位相との位相差分を算出し、位相データとして出
力する。これによって、各系統ごとに、対応する位相デ
ータθkが得られる。
【００１０】Ｉ成分ＲＯＭ３１７〜３２０は、合成係数
Ｒkと位相データθkとの全ての組合せについての位相デ
ータθkの余弦と受信レベルの量子化データＲkの２乗の
積Ｒk2・cosθkを予め記憶している。本実施例では、Ｒ
k及びθkは、それぞれ８ビットからなるので、２５６通
りのＲkと２５６通りのθkとの全ての組合せ、すなわ
ち、２16通りの前記演算結果を記憶している。Ｉ成分Ｒ
ＯＭ３１７〜３２０は、合成係数Ｒkと位相加算部３１
３〜３１６からの位相データθkがそれぞれアドレスと
して入力されると、それらの組合せに該当する前記演算
値Ｒk2・cosθkを出力する。
Ｒkと位相データθkとの全ての組合せについての位相デ
ータθkの余弦と受信レベルの量子化データＲkの２乗の
積Ｒk2・cosθkを予め記憶している。本実施例では、Ｒ
k及びθkは、それぞれ８ビットからなるので、２５６通
りのＲkと２５６通りのθkとの全ての組合せ、すなわ
ち、２16通りの前記演算結果を記憶している。Ｉ成分Ｒ
ＯＭ３１７〜３２０は、合成係数Ｒkと位相加算部３１
３〜３１６からの位相データθkがそれぞれアドレスと
して入力されると、それらの組合せに該当する前記演算
値Ｒk2・cosθkを出力する。
【００１１】同様に、Ｑ成分ＲＯＭ３２１〜３２４は、
合成係数Ｒkと位相データθkとの全ての組合せについて
の位相データθkの正弦と受信レベルの量子化データＲk
の２乗の積Ｒk2・sinθkを予め記憶している。Ｑ成分Ｒ
ＯＭ３２１〜３２４は、合成係数Ｒkと位相加算部３１
３〜３１６からの位相データθkがそれぞれアドレスと
して入力されると、それらの組合せに該当する前記演算
値Ｒk2・sinθkを出力する。
合成係数Ｒkと位相データθkとの全ての組合せについて
の位相データθkの正弦と受信レベルの量子化データＲk
の２乗の積Ｒk2・sinθkを予め記憶している。Ｑ成分Ｒ
ＯＭ３２１〜３２４は、合成係数Ｒkと位相加算部３１
３〜３１６からの位相データθkがそれぞれアドレスと
して入力されると、それらの組合せに該当する前記演算
値Ｒk2・sinθkを出力する。
【００１２】Ｉ成分加算器３２５は、Ｉ成分ＲＯＭ３１
７〜３２０から出力されたそれぞれの値を合計する。一
方、Ｑ成分加算器３２６は、Ｑ成分ＲＯＭ３２１〜３２
４から出力されたそれぞれの値を合計する。判定部３２
７は、クロック再生部３２８からのクロックに同期して
Ｉ成分加算器３２５及びＱ成分加算器３２６からのそれ
ぞれの値をベクトル合成し、所定のしきい値との大小判
断の結果を復号データとして出力する。
７〜３２０から出力されたそれぞれの値を合計する。一
方、Ｑ成分加算器３２６は、Ｑ成分ＲＯＭ３２１〜３２
４から出力されたそれぞれの値を合計する。判定部３２
７は、クロック再生部３２８からのクロックに同期して
Ｉ成分加算器３２５及びＱ成分加算器３２６からのそれ
ぞれの値をベクトル合成し、所定のしきい値との大小判
断の結果を復号データとして出力する。
【００１３】クロック再生部３２８は、Ｉ成分加算器３
２５及びＱ成分加算器３２６からのデータに同期したク
ロックを再生し、判定部３２７に送る。
２５及びＱ成分加算器３２６からのデータに同期したク
ロックを再生し、判定部３２７に送る。
【００１４】
【発明が解決しようとする課題】しかし、従来のダイバ
ーシチ受信装置においては、受信レベルＲkの値が小さ
い場合に、判定部３２７で判定誤りを起こすという問題
があった。なぜなら、Ｒkの値が小さい場合、そのダイ
ナミックレンジが減少するので、Ｉ成分ＲＯＭ３１７〜
３２０およびＱ成分ＲＯＭ３２１〜３２４の出力値であ
るＲk2・cosθk、Ｒk2・sinθkは、Ｒkの値が小さいほ
ど精度が低くなる。その精度の低い出力データがＩ成分
加算器３２５および、Ｑ成分加算器３２６で合計される
と、さらに精度の低くなった値が出力される。そして、
判定部３２７においてベクトル合成された値について、
所定のしきい値との大小判断を行う時点で、精度が低い
ため、大小判断の誤りを起こしやすくなるからである。
ーシチ受信装置においては、受信レベルＲkの値が小さ
い場合に、判定部３２７で判定誤りを起こすという問題
があった。なぜなら、Ｒkの値が小さい場合、そのダイ
ナミックレンジが減少するので、Ｉ成分ＲＯＭ３１７〜
３２０およびＱ成分ＲＯＭ３２１〜３２４の出力値であ
るＲk2・cosθk、Ｒk2・sinθkは、Ｒkの値が小さいほ
ど精度が低くなる。その精度の低い出力データがＩ成分
加算器３２５および、Ｑ成分加算器３２６で合計される
と、さらに精度の低くなった値が出力される。そして、
判定部３２７においてベクトル合成された値について、
所定のしきい値との大小判断を行う時点で、精度が低い
ため、大小判断の誤りを起こしやすくなるからである。
【００１５】上記の点に鑑み、本発明は、上記判定誤り
を防ぐダイバーシチ受信装置を提供することを目的とす
る。
を防ぐダイバーシチ受信装置を提供することを目的とす
る。
【００１６】
【課題を解決するための手段】上記目的を達成するた
め、本発明に係るダイバーシチ受信装置は、複数の受信
系統で得られる各受信情報を受信系統毎の重み付けを表
す合成係数を用いて合成するダイバーシチ装置であっ
て、受信系統毎の合成係数を一律にレベルアップするレ
ベルアップ手段と、レベルアップされた合成係数を用い
て受信情報を合成する合成手段とを備えることを特徴と
することができる。
め、本発明に係るダイバーシチ受信装置は、複数の受信
系統で得られる各受信情報を受信系統毎の重み付けを表
す合成係数を用いて合成するダイバーシチ装置であっ
て、受信系統毎の合成係数を一律にレベルアップするレ
ベルアップ手段と、レベルアップされた合成係数を用い
て受信情報を合成する合成手段とを備えることを特徴と
することができる。
【００１７】また、前記レベルアップ手段は、受信系統
毎の合成係数が何れもしきい値よりも小さいかどうかを
判定する判定手段と、判定手段により小さいと判定され
たとき、全ての合成係数に定数を乗算する乗算手段とを
有することを特徴とすることもできる。また、各合成係
数は所定のビット数で表され、前記しきい値は所定ビッ
ト数で表される最大値の２分の１以下の値であることを
特徴とすることもできる。
毎の合成係数が何れもしきい値よりも小さいかどうかを
判定する判定手段と、判定手段により小さいと判定され
たとき、全ての合成係数に定数を乗算する乗算手段とを
有することを特徴とすることもできる。また、各合成係
数は所定のビット数で表され、前記しきい値は所定ビッ
ト数で表される最大値の２分の１以下の値であることを
特徴とすることもできる。
【００１８】また、前記レベルアップ手段は、受信系統
毎の合成係数が何れも前記最大値の２分の１よりも小さ
いかどうかを判定する判定手段と、判定手段により小さ
いと判定されたとき、全ての合成係数を２倍にする乗算
手段と、乗算手段により２倍にされた合成係数が前記判
定手段により２分の１よりも小さいと判定されなくなる
まで、判定手段と乗算手段とを繰り返し動作させる制御
手段とを有することを特徴とすることもできる。
毎の合成係数が何れも前記最大値の２分の１よりも小さ
いかどうかを判定する判定手段と、判定手段により小さ
いと判定されたとき、全ての合成係数を２倍にする乗算
手段と、乗算手段により２倍にされた合成係数が前記判
定手段により２分の１よりも小さいと判定されなくなる
まで、判定手段と乗算手段とを繰り返し動作させる制御
手段とを有することを特徴とすることもできる。
【００１９】前記合成係数は、受信系統毎に得られる受
信電界強度と、受信系統毎に得られる受信情報の確から
しさを表すパラメータとの何れかであることを特徴とす
ることもできる。
信電界強度と、受信系統毎に得られる受信情報の確から
しさを表すパラメータとの何れかであることを特徴とす
ることもできる。
【００２０】
（第１実施例）図１は、本発明の第１実施例に係る最大
比合成方式によるダイバーシチ受信装置を示す図であ
る。本装置は、変換部３１４、位相復調部３２９〜３３
２、Ｉ成分ＲＯＭ３１７〜３２０、Ｑ成分ＲＯＭ３２１
〜３２４、Ｉ成分加算器３２５、Ｑ成分加算器３２６、
判定部３２７及びクロック再生部３２８から構成され
る。
比合成方式によるダイバーシチ受信装置を示す図であ
る。本装置は、変換部３１４、位相復調部３２９〜３３
２、Ｉ成分ＲＯＭ３１７〜３２０、Ｑ成分ＲＯＭ３２１
〜３２４、Ｉ成分加算器３２５、Ｑ成分加算器３２６、
判定部３２７及びクロック再生部３２８から構成され
る。
【００２１】変換部３１４は、合成ダイバーシチにおけ
る受信系統毎の重み付けに用いられる合成係数Ｃkを一
律にレベルアップした合成係数Ｔkに変換する。ここで
合成係数Ｃkは、受信レベル（RSSI:Received Signal St
rength Indicator）を表す信号であり、たとえば、８ビ
ットで表されるディジタルデータである。また受信レベ
ル信号は、位相復調部３２９内の高周波受信部（図外）
によって検出される。一律にレベルアップするのは、合
成係数のダイナミックレンジを損なわないようにするた
めである。
る受信系統毎の重み付けに用いられる合成係数Ｃkを一
律にレベルアップした合成係数Ｔkに変換する。ここで
合成係数Ｃkは、受信レベル（RSSI:Received Signal St
rength Indicator）を表す信号であり、たとえば、８ビ
ットで表されるディジタルデータである。また受信レベ
ル信号は、位相復調部３２９内の高周波受信部（図外）
によって検出される。一律にレベルアップするのは、合
成係数のダイナミックレンジを損なわないようにするた
めである。
【００２２】位相復調部３２９は、さらに、入力端子３
０１、位相検出部３０５、位相遅延部３０９及び位相加
算部３１３からなり、ＰＳＫ（Phase Shift Keying）位
相変調方式に対応した位相検波型の遅延検波器を構成し
ている。位相復調部３３０〜３３２内部の構成は、位相
復調部３２９と同様であるので説明を省略する。入力端
子３０１は、Ａ／Ｄ変換器によりデジタル化された受信
信号が本装置に入力される端子である。
０１、位相検出部３０５、位相遅延部３０９及び位相加
算部３１３からなり、ＰＳＫ（Phase Shift Keying）位
相変調方式に対応した位相検波型の遅延検波器を構成し
ている。位相復調部３３０〜３３２内部の構成は、位相
復調部３２９と同様であるので説明を省略する。入力端
子３０１は、Ａ／Ｄ変換器によりデジタル化された受信
信号が本装置に入力される端子である。
【００２３】位相検出部３０５は、入力端子３０１に入
力された受信信号と図示されていない局部発振器との位
相比較を行うことによって、デジタル化された検出位相
を出力する。すなわち、位相検出部３０５は、受信信号
の振幅成分を除外した位相成分のみを検出する。位相遅
延部３０９は、位相検出部３０５からの検出位相を１シ
ンボル時間だけ遅延させて、遅延位相としてを出力す
る。
力された受信信号と図示されていない局部発振器との位
相比較を行うことによって、デジタル化された検出位相
を出力する。すなわち、位相検出部３０５は、受信信号
の振幅成分を除外した位相成分のみを検出する。位相遅
延部３０９は、位相検出部３０５からの検出位相を１シ
ンボル時間だけ遅延させて、遅延位相としてを出力す
る。
【００２４】位相加算部３１３は、前記検出位相と遅延
位相との位相差分を算出し、位相データとして出力す
る。これによって、各系統ごとに、対応する位相データ
θkが得られる。Ｉ成分ＲＯＭ３１７〜３２０は、合成
係数Ｔkと位相データθkとの全ての組合せについての位
相データθkの余弦と合成係数Ｔkの２乗との積Ｔk2・co
sθkを予め記憶している。本実施例では、Ｔk及びθk
は、それぞれ８ビットからなるので、２５６通りのＴk
と２５６通りのθkとの全ての組合せ、すなわち、２16
通りの前記演算結果を記憶している。ただし、１つの演
算結果は、さらに複数のサンプル点のデータとして記憶
されている。Ｉ成分ＲＯＭ３１７〜３２０は、合成係数
Ｔkと位相加算部３１３からの位相データθkがそれぞれ
アドレスとして入力されると、それらの組合せに該当す
る前記演算値Ｔk2・cosθkをサンプル点毎に出力する。
位相との位相差分を算出し、位相データとして出力す
る。これによって、各系統ごとに、対応する位相データ
θkが得られる。Ｉ成分ＲＯＭ３１７〜３２０は、合成
係数Ｔkと位相データθkとの全ての組合せについての位
相データθkの余弦と合成係数Ｔkの２乗との積Ｔk2・co
sθkを予め記憶している。本実施例では、Ｔk及びθk
は、それぞれ８ビットからなるので、２５６通りのＴk
と２５６通りのθkとの全ての組合せ、すなわち、２16
通りの前記演算結果を記憶している。ただし、１つの演
算結果は、さらに複数のサンプル点のデータとして記憶
されている。Ｉ成分ＲＯＭ３１７〜３２０は、合成係数
Ｔkと位相加算部３１３からの位相データθkがそれぞれ
アドレスとして入力されると、それらの組合せに該当す
る前記演算値Ｔk2・cosθkをサンプル点毎に出力する。
【００２５】同様に、Ｑ成分ＲＯＭ３２１〜３２４は、
合成係数Ｔkと位相データθkとの全ての組合せについて
の位相データθkの正弦と合成係数Ｔkの２乗との積Ｔk2
・sinθkを予め記憶している。ただし、１つの演算結果
は、さらに複数のサンプル点のデータとして記憶されて
いる。Ｑ成分ＲＯＭ３２１〜３２４は、合成係数Ｔkと
位相加算部３１３からの位相データθkがそれぞれアド
レスとして入力されると、それらの組合せに該当する前
記演算値Ｔk2・sinθkをサンプル点毎に出力する。
合成係数Ｔkと位相データθkとの全ての組合せについて
の位相データθkの正弦と合成係数Ｔkの２乗との積Ｔk2
・sinθkを予め記憶している。ただし、１つの演算結果
は、さらに複数のサンプル点のデータとして記憶されて
いる。Ｑ成分ＲＯＭ３２１〜３２４は、合成係数Ｔkと
位相加算部３１３からの位相データθkがそれぞれアド
レスとして入力されると、それらの組合せに該当する前
記演算値Ｔk2・sinθkをサンプル点毎に出力する。
【００２６】Ｉ成分加算器３２５は、Ｉ成分ＲＯＭ３１
７〜３２０から出力されたそれぞれの値を合計する。一
方、Ｑ成分加算器３２６は、Ｑ成分ＲＯＭ３２１〜３２
４から出力されたそれぞれの値を合計する。判定部３２
７は、クロック再生部３２８からのクロックに同期して
Ｉ成分加算器３２５及びＱ成分加算器３２６からのそれ
ぞれの値をベクトル合成し、所定のしきい値との大小判
断の結果を復号データとして出力する。
７〜３２０から出力されたそれぞれの値を合計する。一
方、Ｑ成分加算器３２６は、Ｑ成分ＲＯＭ３２１〜３２
４から出力されたそれぞれの値を合計する。判定部３２
７は、クロック再生部３２８からのクロックに同期して
Ｉ成分加算器３２５及びＱ成分加算器３２６からのそれ
ぞれの値をベクトル合成し、所定のしきい値との大小判
断の結果を復号データとして出力する。
【００２７】クロック再生部３２８は、Ｉ成分加算器３
２５及びＱ成分加算器３２６からのデータに同期したク
ロックを再生し、判定部３２７に送る。図２は上記変換
部３１４のより詳細な構成を示すブロック図である。変
換部３１４は、判定部２０２、乗算器２０３〜２０６を
備え、合成係数Ｃkの全部がしきい値よりも小さい場合
には、それらを一律にＮ倍するよう構成されている。
２５及びＱ成分加算器３２６からのデータに同期したク
ロックを再生し、判定部３２７に送る。図２は上記変換
部３１４のより詳細な構成を示すブロック図である。変
換部３１４は、判定部２０２、乗算器２０３〜２０６を
備え、合成係数Ｃkの全部がしきい値よりも小さい場合
には、それらを一律にＮ倍するよう構成されている。
【００２８】判定部２０２は、４つの合成係数Ｃkが入
力されると、それらがしきい値より低いか否かを判定す
る。その結果、それらがいずれもしきい値より低い場合
は、乗算器２０３〜２０６にその旨を示す判定信号２０
７を出力する。ここでしきい値は、合成係数Ｃkのフル
レンジの１／４〜１／８程度が望ましい。本実施例のし
きい値は１／４としている。
力されると、それらがしきい値より低いか否かを判定す
る。その結果、それらがいずれもしきい値より低い場合
は、乗算器２０３〜２０６にその旨を示す判定信号２０
７を出力する。ここでしきい値は、合成係数Ｃkのフル
レンジの１／４〜１／８程度が望ましい。本実施例のし
きい値は１／４としている。
【００２９】乗算器２０３〜２０６は、判定部２０２か
ら判定信号２０７がそれぞれ入力されると、Ｃkに定数
Ｎを乗算して信号Ｔkを出力する。すなわち、Ｔk＝Ｃk
＊Ｎ（k=1,2,3,4）である。ここでＮは、しきい値の逆
数以下の値であればよく、本実施例では４としている。
図４は、判定部２０２のより詳細な構成を示すブロック
図である。
ら判定信号２０７がそれぞれ入力されると、Ｃkに定数
Ｎを乗算して信号Ｔkを出力する。すなわち、Ｔk＝Ｃk
＊Ｎ（k=1,2,3,4）である。ここでＮは、しきい値の逆
数以下の値であればよく、本実施例では４としている。
図４は、判定部２０２のより詳細な構成を示すブロック
図である。
【００３０】判定部２０２は、比較回路４０１〜４０
４、ＡＮＤ回路４０５より構成される。比較回路４０１
〜４０４は、それぞれしきい値を示すＬＥＶＥＬ１とＣ
k（k=1,2,3,4）との大小を比較し、ＬＥＶＥＬ１＞Ｃk
であるとき、信号をＡＮＤ回路４０５に出力する。
４、ＡＮＤ回路４０５より構成される。比較回路４０１
〜４０４は、それぞれしきい値を示すＬＥＶＥＬ１とＣ
k（k=1,2,3,4）との大小を比較し、ＬＥＶＥＬ１＞Ｃk
であるとき、信号をＡＮＤ回路４０５に出力する。
【００３１】ＡＮＤ回路４０５は、比較回路４０１〜４
０４全ての信号が入力されたとき、すなわち、Ｃkがい
ずれもＬＥＶＥＬ１より小さいとき、判定信号２０７を
出力する。図５は、上記乗算器２０３〜２０６それぞれ
のより詳細な構成を示すブロック図の一例である。
０４全ての信号が入力されたとき、すなわち、Ｃkがい
ずれもＬＥＶＥＬ１より小さいとき、判定信号２０７を
出力する。図５は、上記乗算器２０３〜２０６それぞれ
のより詳細な構成を示すブロック図の一例である。
【００３２】乗算器２０３〜２０６は、セレクタ５０１
〜５０８を備え、定数倍のみ実現するように構成され
る。セレクタ５０１〜５０８は、判定部２０２からの判
定信号２０７の入力がない場合は８個の入力Ａに入力さ
れた信号をＸから出力し、入力がある場合は入力Ｂに入
力された信号をＸから出力する。入力Ａには、Ｃkを表
す８ビット信号並列に入力され、５０１が上位ビット、
５０８が下位ビットである。セレクタ５０１〜５０６の
入力Ｂには、それぞれ２ビット下位の信号が入力され、
セレクタ５０７、５０８には、０が入力される。たとえ
ば、Ｃkが００１０１０１１であるとした場合、判定信
号２０７の入力があるときは、セレクタ５０１〜５０８
は、入力Ｂに入力される信号をＸから出力するので、Ｔ
kは１０１０１１００となる。これにより、Ｔk＝Ｃk＊
４を実現している。
〜５０８を備え、定数倍のみ実現するように構成され
る。セレクタ５０１〜５０８は、判定部２０２からの判
定信号２０７の入力がない場合は８個の入力Ａに入力さ
れた信号をＸから出力し、入力がある場合は入力Ｂに入
力された信号をＸから出力する。入力Ａには、Ｃkを表
す８ビット信号並列に入力され、５０１が上位ビット、
５０８が下位ビットである。セレクタ５０１〜５０６の
入力Ｂには、それぞれ２ビット下位の信号が入力され、
セレクタ５０７、５０８には、０が入力される。たとえ
ば、Ｃkが００１０１０１１であるとした場合、判定信
号２０７の入力があるときは、セレクタ５０１〜５０８
は、入力Ｂに入力される信号をＸから出力するので、Ｔ
kは１０１０１１００となる。これにより、Ｔk＝Ｃk＊
４を実現している。
【００３３】以上のように構成された本発明の第１実施
例におけるダイバーシチ受信装置についてその動作を説
明する。図３（ａ）は、変換部３１４に、入力される合
成係数Ｃk（k=1,2,3,4）の値をグラフで表している。同
図において、縦軸は、合成係数のフルレンジを表し、フ
ルレンジの１／４の値をしきい値としている。合成係数
Ｃkは、いずれもしきい値より小さい。
例におけるダイバーシチ受信装置についてその動作を説
明する。図３（ａ）は、変換部３１４に、入力される合
成係数Ｃk（k=1,2,3,4）の値をグラフで表している。同
図において、縦軸は、合成係数のフルレンジを表し、フ
ルレンジの１／４の値をしきい値としている。合成係数
Ｃkは、いずれもしきい値より小さい。
【００３４】変換部３１４にこれらＣkが入力される
と、判定部２０２では、しきい値と合成係数Ｃkとの大
小を比較する。比較した結果、合成係数Ｃkはいずれも
しきい値より小さいので、その旨を示す判定信号２０７
を乗算器２０３〜２０６に出力する。判定部２０３〜２
０６では、判定部２０２から判定信号２０７が入力され
ると、合成係数Ｃkを上位桁に２ビットシフトする。こ
うして、４（２2）倍された合成係数Ｔkが出力される
（図３（ｂ））。
と、判定部２０２では、しきい値と合成係数Ｃkとの大
小を比較する。比較した結果、合成係数Ｃkはいずれも
しきい値より小さいので、その旨を示す判定信号２０７
を乗算器２０３〜２０６に出力する。判定部２０３〜２
０６では、判定部２０２から判定信号２０７が入力され
ると、合成係数Ｃkを上位桁に２ビットシフトする。こ
うして、４（２2）倍された合成係数Ｔkが出力される
（図３（ｂ））。
【００３５】一方、位相復調部３２９〜３３２は、受信
信号が入力されると、受信信号の振幅成分を除外した位
相成分を検出し、この位相と、遅延させた位相との位相
差分から位相データθk（k=1,2,3,4）を出力する。上記
のＴkと、θkとの入力を受けたＩ成分ＲＯＭ３１７〜３
２０、Ｑ成分ＲＯＭ３２１〜３２４は、Ｔk2・cosθk、
Ｔk2・sinθkを出力する。Ｔk2・cosθk、Ｔk2・sinθk
は、Ｔkの値が小さいほど精度が低くなり、後々に悪影
響を及ぼすことになるが、ここで使用されるＴkは、変
換部３１４でレベルアップされているので悪影響を及ぼ
す心配がない。
信号が入力されると、受信信号の振幅成分を除外した位
相成分を検出し、この位相と、遅延させた位相との位相
差分から位相データθk（k=1,2,3,4）を出力する。上記
のＴkと、θkとの入力を受けたＩ成分ＲＯＭ３１７〜３
２０、Ｑ成分ＲＯＭ３２１〜３２４は、Ｔk2・cosθk、
Ｔk2・sinθkを出力する。Ｔk2・cosθk、Ｔk2・sinθk
は、Ｔkの値が小さいほど精度が低くなり、後々に悪影
響を及ぼすことになるが、ここで使用されるＴkは、変
換部３１４でレベルアップされているので悪影響を及ぼ
す心配がない。
【００３６】Ｔk2・cosθk、Ｔk2・sinθkは、それぞれ
Ｉ成分加算器３２５、Ｑ成分加算器３２６で合成され
て、その結果が判定部３２７に出力される。判定部３２
７ではＩ成分加算器３２５、Ｑ成分加算器３２６からの
入力値をベクトル合成し、所定のしきい値との大小判断
を行い、結果を復合データとして出力する。
Ｉ成分加算器３２５、Ｑ成分加算器３２６で合成され
て、その結果が判定部３２７に出力される。判定部３２
７ではＩ成分加算器３２５、Ｑ成分加算器３２６からの
入力値をベクトル合成し、所定のしきい値との大小判断
を行い、結果を復合データとして出力する。
【００３７】（第２実施例）本実施例におけるダイバー
シチ受信装置の概略構成は、図１と同様であるが、変換
部３１４の内部構成が異なっている。異なる点は、変換
部３１４が、マイクロプロセッサまたはＤＳＰ(Digital
Signal Processor)により構成されている点である。
シチ受信装置の概略構成は、図１と同様であるが、変換
部３１４の内部構成が異なっている。異なる点は、変換
部３１４が、マイクロプロセッサまたはＤＳＰ(Digital
Signal Processor)により構成されている点である。
【００３８】図６は、本実施例における変換部３１４の
処理内容を示すフローチャートである。変換部３１４
は、４つの合成係数Ｃkのうち、最も値の大きい信号値
をレジスタＡに代入する（ステップ６０１）。変数Ｎに
は、初期値０を代入しておく（ステップ６０２）。次
に、レジスタＡの値としきい値（ここではフルレンジの
１／２）との大小を比較して、レジスタＡの値がしきい
値より大きいとき（ステップ６０３：ＹＥＳ）、ステッ
プ６０６の処理をして終了する。反対に、レジスタＡの
値がしきい値以下のときは（ステップ６０３：ＮＯ）、
まず、変数Ｎに１増加した値を変数Ｎに代入し、次に、
レジスタＡの値に２を乗算した値をレジスタＡに代入
し、再びステップ６０３の判定へ戻る。このように、レ
ジスタＡの値がしきい値を越えるまで、ステップ６０３
〜６０５の処理を繰り返す。レジスタＡの値がしきい値
を越えたとき、各合成係数についてＣk＊２Nを計算し、
その値をＴkとする。
処理内容を示すフローチャートである。変換部３１４
は、４つの合成係数Ｃkのうち、最も値の大きい信号値
をレジスタＡに代入する（ステップ６０１）。変数Ｎに
は、初期値０を代入しておく（ステップ６０２）。次
に、レジスタＡの値としきい値（ここではフルレンジの
１／２）との大小を比較して、レジスタＡの値がしきい
値より大きいとき（ステップ６０３：ＹＥＳ）、ステッ
プ６０６の処理をして終了する。反対に、レジスタＡの
値がしきい値以下のときは（ステップ６０３：ＮＯ）、
まず、変数Ｎに１増加した値を変数Ｎに代入し、次に、
レジスタＡの値に２を乗算した値をレジスタＡに代入
し、再びステップ６０３の判定へ戻る。このように、レ
ジスタＡの値がしきい値を越えるまで、ステップ６０３
〜６０５の処理を繰り返す。レジスタＡの値がしきい値
を越えたとき、各合成係数についてＣk＊２Nを計算し、
その値をＴkとする。
【００３９】なお、第１、２実施例では、合成係数Ｃk
は、受信レベル（RSSI）信号としているが、受信レベル
信号の代わりに、受信情報の確からしさを表すパラメー
タ（乖離量）を使用してもよい。図７は、π／４ shift
QPSKにおける位相データのアイパターン（位相データ
を、変調位相ごとに同期をとって重ね書きしたもの）を
示している。乖離量Ｌ1、Ｌ2とは、各位相データにおけ
る判定点の理想判定点に対する尤度をいい、乖離量が大
きいほど理想的な信号、即ち、その受信信号に含まれる
干渉波の割合が少ないことを意味する。
は、受信レベル（RSSI）信号としているが、受信レベル
信号の代わりに、受信情報の確からしさを表すパラメー
タ（乖離量）を使用してもよい。図７は、π／４ shift
QPSKにおける位相データのアイパターン（位相データ
を、変調位相ごとに同期をとって重ね書きしたもの）を
示している。乖離量Ｌ1、Ｌ2とは、各位相データにおけ
る判定点の理想判定点に対する尤度をいい、乖離量が大
きいほど理想的な信号、即ち、その受信信号に含まれる
干渉波の割合が少ないことを意味する。
【００４０】
【発明の効果】本発明にかかるダイバーシチ受信装置
は、複数の受信系統で得られる各受信情報を受信系統毎
の重み付けを表す合成係数を用いて合成するダイバーシ
チ装置であって、受信系統毎の合成係数を一律にレベル
アップするレベルアップ手段と、レベルアップされた合
成係数を用いて受信情報を合成する合成手段とを備える
ので、従来技術に対して、合成係数のダイナミックレン
ジを実質的に拡大しているので、合成の精度を損なわ
ず、復号時の判定誤りを解消できるという効果がある。
前記レベルアップ手段は、受信系統毎の合成係数が何れ
もしきい値よりも小さいかどうかを判定する判定手段
と、判定手段により小さいと判定されたとき、全ての合
成係数に定数を乗算する乗算手段とを有するので、汎用
的な乗算器を使用する必要がなく、定数倍のみの乗算で
良いので、ハードウェア規模が小さくて済むという効果
がある。
は、複数の受信系統で得られる各受信情報を受信系統毎
の重み付けを表す合成係数を用いて合成するダイバーシ
チ装置であって、受信系統毎の合成係数を一律にレベル
アップするレベルアップ手段と、レベルアップされた合
成係数を用いて受信情報を合成する合成手段とを備える
ので、従来技術に対して、合成係数のダイナミックレン
ジを実質的に拡大しているので、合成の精度を損なわ
ず、復号時の判定誤りを解消できるという効果がある。
前記レベルアップ手段は、受信系統毎の合成係数が何れ
もしきい値よりも小さいかどうかを判定する判定手段
と、判定手段により小さいと判定されたとき、全ての合
成係数に定数を乗算する乗算手段とを有するので、汎用
的な乗算器を使用する必要がなく、定数倍のみの乗算で
良いので、ハードウェア規模が小さくて済むという効果
がある。
【００４１】各合成係数は所定のビット数で表され、前
記しきい値は所定ビット数で表される最大値の２分の１
以下の値であるので、上記レベルアップ手段によってレ
ベルアップされた場合に、レベルアップされた合成係数
がフルレンジを越えるのを防ぎ、このため上記効果と同
様、復号時の判定誤りを解消できる。前記レベルアップ
手段は、受信系統毎の合成係数が何れも前記最大値の２
分の１よりも小さいかどうかを判定する判定手段と、判
定手段により小さいと判定されたとき、全ての合成係数
を２倍にする乗算手段と、乗算手段により２倍にされた
合成係数が前記判定手段により２分の１よりも小さいと
判定されなくなるまで、判定手段と乗算手段とを繰り返
し動作させる制御手段とを有するので、その処理手順が
繰り返し処理を含み、上記効果に加えてソフトウェア的
に実現することも可能である。
記しきい値は所定ビット数で表される最大値の２分の１
以下の値であるので、上記レベルアップ手段によってレ
ベルアップされた場合に、レベルアップされた合成係数
がフルレンジを越えるのを防ぎ、このため上記効果と同
様、復号時の判定誤りを解消できる。前記レベルアップ
手段は、受信系統毎の合成係数が何れも前記最大値の２
分の１よりも小さいかどうかを判定する判定手段と、判
定手段により小さいと判定されたとき、全ての合成係数
を２倍にする乗算手段と、乗算手段により２倍にされた
合成係数が前記判定手段により２分の１よりも小さいと
判定されなくなるまで、判定手段と乗算手段とを繰り返
し動作させる制御手段とを有するので、その処理手順が
繰り返し処理を含み、上記効果に加えてソフトウェア的
に実現することも可能である。
【図１】本発明の第１実施例に係る最大比合成方式によ
るダイバーシチ受信装置を示す図である。
るダイバーシチ受信装置を示す図である。
【図２】変換部３１４のより詳細な構成を示すブロック
図である。
図である。
【図３】変換部３１４に、入力される合成係数Ｃk（k=
1,2,3,4）の値を示すグラフである。
1,2,3,4）の値を示すグラフである。
【図４】判定部２０２のより詳細な構成を示すブロック
図である。
図である。
【図５】上記乗算器２０３〜２０６それぞれのより詳細
な構成を示すブロック図の一例である。
な構成を示すブロック図の一例である。
【図６】本実施例における変換部３１４の処理内容を示
すフローチャートである。
すフローチャートである。
【図７】π／４ shift QPSKにおける位相データのアイ
パターン（位相データを、変調位相ごとに同期をとって
重ね書きしたもの）を示す図である。
パターン（位相データを、変調位相ごとに同期をとって
重ね書きしたもの）を示す図である。
【図８】従来の最大比合成ダイバーシチ受信装置を示す
図である。
図である。
【図９】上記図８に示された従来の装置での信号合成を
ＩＱ（Inphase Quadrature）平面上に示した図である。
ＩＱ（Inphase Quadrature）平面上に示した図である。
【図１０】従来の最大比合成方式によるダイバーシチ受
信装置を示す図である。
信装置を示す図である。
３０１ 入力端子 ３０５ 位相検出部 ３０９ 位相遅延部 ３１３ 位相加算部 ３１３〜３１６ 位相加算部 ３１４ 変換部 ３１７〜３２０ Ｉ成分ＲＯＭ ３２１〜３２４ Ｑ成分ＲＯＭ ３２５ Ｉ成分加算器 ３２６ Ｑ成分加算器 ３２７ 判定部 ３２８ クロック再生部 ３２９〜３３２ 位相復調部 ３３０〜３３２ 位相復調部
Claims (5)
- 【請求項１】 複数の受信系統で得られる各受信情報を
受信系統毎の重み付けを表す合成係数を用いて合成する
ダイバーシチ装置であって、 受信系統毎の合成係数を一律にレベルアップするレベル
アップ手段と、 レベルアップされた合成係数を用いて受信情報を合成す
る合成手段とを備えることを特徴とするダイバーシチ受
信装置。 - 【請求項２】 前記レベルアップ手段は、 受信系統毎の合成係数が何れもしきい値よりも小さいか
どうかを判定する判定手段と、 判定手段により小さいと判定されたとき、全ての合成係
数に定数を乗算する乗算手段とを有することを特徴とす
る請求項１記載のダイバーシチ受信装置。 - 【請求項３】 各合成係数は所定のビット数で表され、 前記しきい値は所定ビット数で表される最大値の２分の
１以下の値であることを特徴とする請求項２記載のダイ
バーシチ受信装置。 - 【請求項４】 前記レベルアップ手段は、 受信系統毎の合成係数が何れも前記最大値の２分の１よ
りも小さいかどうかを判定する判定手段と、 判定手段により小さいと判定されたとき、全ての合成係
数を２倍にする乗算手段と、 乗算手段により２倍にされた合成係数が前記判定手段に
より２分の１よりも小さいと判定されなくなるまで、判
定手段と乗算手段とを繰り返し動作させる制御手段とを
有することを特徴とする請求項１記載のダイバーシチ受
信装置。 - 【請求項５】 前記合成係数は、受信系統毎に得られる
受信電界強度と、受信系統毎に得られる受信情報の確か
らしさを表すパラメータとの何れかであることを特徴と
する請求項１ないし４記載のいずれかのダイバーシチ受
信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18288297A JP3182376B2 (ja) | 1997-07-08 | 1997-07-08 | ダイバーシチ受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18288297A JP3182376B2 (ja) | 1997-07-08 | 1997-07-08 | ダイバーシチ受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1132001A true JPH1132001A (ja) | 1999-02-02 |
| JP3182376B2 JP3182376B2 (ja) | 2001-07-03 |
Family
ID=16126070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18288297A Expired - Fee Related JP3182376B2 (ja) | 1997-07-08 | 1997-07-08 | ダイバーシチ受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3182376B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000039976A1 (fr) * | 1998-12-25 | 2000-07-06 | Sanyo Electric Co., Ltd. | Recepteur diversite sans erreur de decodage et circuit de regeneration d'horloge de recepteur diversite |
-
1997
- 1997-07-08 JP JP18288297A patent/JP3182376B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000039976A1 (fr) * | 1998-12-25 | 2000-07-06 | Sanyo Electric Co., Ltd. | Recepteur diversite sans erreur de decodage et circuit de regeneration d'horloge de recepteur diversite |
| US6901124B1 (en) | 1998-12-25 | 2005-05-31 | Sanyo Electric Co., Ltd. | Diversity receiving apparatus that prevents judgement errors during decoding and a clock generating circuit for a diversity circuit that prevents judgement errors during decoding |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3182376B2 (ja) | 2001-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2149364C (en) | Diversity reception device | |
| US5805643A (en) | Diversity receiver system used in digital communication | |
| US6144708A (en) | Phase-locked loop circuit with equalizer and phase locking method | |
| US7200188B2 (en) | Method and apparatus for frequency offset compensation | |
| WO1990011656A1 (fr) | Circuit recepteur en diversite | |
| US5109392A (en) | Diversity receiver arrangement for digital signals | |
| US20070127599A1 (en) | Apparatus and method for phase recovery and I/Q imbalance compensation in quadrature demodulating receiver | |
| JPH0621992A (ja) | 復調器 | |
| JP3182376B2 (ja) | ダイバーシチ受信装置 | |
| JP2616440B2 (ja) | 軟判定回路 | |
| JP3091634B2 (ja) | ダイバーシチ装置 | |
| EP1143676B1 (en) | Diversity receiver free from decoding error, and clock regeneration circuit for diversity receiver | |
| AU731683B2 (en) | Diversity apparatus with improved ability of reproducing carrier wave in synchronous detection | |
| JP3091649B2 (ja) | ダイバーシチ装置 | |
| JPH10256967A (ja) | 検波後ダイバーシチ受信回路 | |
| JPH06311195A (ja) | Ａｐｓｋ変調信号復調装置 | |
| JPH1168647A (ja) | ダイバーシチ受信機 | |
| JP3361930B2 (ja) | 遅延検波回路 | |
| JP3311910B2 (ja) | 位相比較器及び復調器並びに通信装置 | |
| JP2000188620A (ja) | 同期検波装置 | |
| JPH1041926A (ja) | ダイバーシチ受信装置 | |
| JPH10233722A (ja) | ダイバーシティ受信機 | |
| JPH10242947A (ja) | 遅延検波復調方式 | |
| JPH06311147A (ja) | ダイバーシティ受信機システム | |
| JPH0799521A (ja) | バースト信号検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |