JPH1131733A - 半導体製造装置 - Google Patents

半導体製造装置

Info

Publication number
JPH1131733A
JPH1131733A JP20089497A JP20089497A JPH1131733A JP H1131733 A JPH1131733 A JP H1131733A JP 20089497 A JP20089497 A JP 20089497A JP 20089497 A JP20089497 A JP 20089497A JP H1131733 A JPH1131733 A JP H1131733A
Authority
JP
Japan
Prior art keywords
control data
substrate
data
transfer machine
pitch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20089497A
Other languages
English (en)
Inventor
Hitoshi Sekihara
仁 関原
Masatoshi Kiyoku
正敏 曲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP20089497A priority Critical patent/JPH1131733A/ja
Publication of JPH1131733A publication Critical patent/JPH1131733A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 【課題】基板の処理方法の変更作業を容易化することが
できる共に、誤ったムーブメントパラメータやV軸ポジ
ションデータの入力に起因する移載機の誤作動を防止す
ることができ、生産効率を向上させることができる半導
体製造装置を提供する。 【解決手段】基板の処理方法を変更する場合、操作部1
1のメモリーカード23に記憶された基板アレンジメン
トパラメータの一つを選択するだけで、その基板アレン
ジメントパラメータのピッチ識別データに対応するムー
ブメントパラメータ及びV軸ポジションデータがCPU
15によってRAM17から自動的に読み出される。C
PU15は、基板アレンジメントパラメータ,ムーブメ
ントパラメータ及びV軸 ポジションデータに基づき移
載機6を作動させる。従って、基板の処理方法を変更す
る際に、ムーブメントパラメータ及びV軸ポジションデ
ータを新たにRAM17に入力し直す必要がなくなる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、マスクブランク
やウェーハ等の基板に各種の処理(例えば、拡散や薄膜
形成処理)を施す半導体製造装置に関する。
【0002】
【従来の技術】図2は、縦型拡散装置やCVD装置の機
能を発揮することができる半導体製造装置を示すもので
ある。
【0003】この図2に示す半導体製造装置1は、各種
の処理対象となる基板2が予め多数枚収容されたカセッ
ト3をカセットローダ4でカセットストッカ5の所定位
置まで搬送し、次いで移載機6でカセット3内の基板2
を複数枚取り出し、その基板2を移載機6でボート7に
順次積載するようになっている。この際、移載機6は、
各種処理に適合する間隔でもって基板2をボート7に積
載する必要があるため、ツィーザ8の間隔を適宜調整
し、ツィーザ8の間隔を基板移載ピッチに合致させるよ
うになっている(図6参照)。尚、半導体製造装置1
は、基板2をボート7に積載する作業が終了すると、ボ
ート7をボートローダ9でもって図外の反応炉内に収容
し、ボート7の基板2に所望の処理を施すようになって
いる。
【0004】図1は、このような半導体製造装置1のブ
ロック図である。図1に示すように、半導体製造装置1
は、上位コンピュータ10や操作部(操作手段)11か
ら出力された信号が主制御部12及びコントローラ13
のデータ送/受信部14を介してCPU(制御手段)1
5に入力されるようになっている。CPU15は、RO
M16やRAM(第2記憶手段)17から読み出したデ
ータと前記操作部11等からの入力信号に基づいて、移
載機6,カセットローダ4及びボートローダ9に動作制
御部18を介して作動制御信号を出力するようになって
いる。又、CPU15は、データ入/出力部19を介し
てソレノイド20やセンサ21に接続されており、セン
サ21からの検知信号を取り込み、ソレノイド20に制
御信号を出力するようになっている。更に、CPU15
は、カセットローダパネル22にも接続され、カセット
ローダパネル22からの出力信号が入力されるようにな
っている。
【0005】次に、このような半導体製造装置1の操作
例を説明する。先ず、操作部11において、基板2の各
種処理に対応する基板アレンジメントパラメータ(WA
P)41を作成し、その基板アレンジメントパラメータ
41をメモリーカード23に記憶させておく。ここで、
基板アレンジメントパラメータ41とは、ボート7に形
成されたスロット7aのうちで、基板2を積載すること
になるスロットの数である(図1及び図7参照)。
【0006】次いで、ムーブメントパラメータ(MO
P)42及びV軸ポジションデータ43を基板移載ピッ
チに適した数値に設定し、それら数値を主制御部12を
介してコントローラ13のRAM17に記憶させると共
に、操作部11のメモリーカード23にも記憶させる。
ここで、ムーブメントパラメータ42とは、ボート7に
形成されたスロット7a,7a間距離である。又、V軸
ポジションデータ43とは、移載機6のV軸方向の位置
データである(図1,図6及び図7参照)。
【0007】尚、カセットローダ4は、カセットローダ
パネル22から手動入力されたデータや上位コンピュー
タ10からの入力信号に基づいて、カセットストッカ5
へのカセット3の投入動作を実行する。
【0008】このカセット投入作業が終了した後、作業
者が基板処理に適合する基板アレンジメントパラメータ
41を操作部11のメモリーカード23から選択し、そ
の基板アレンジメントパラメータ41が主制御部12を
介してコントローラ13のRAM17に転送されると、
CPU15が基板アレンジメントパラメータ41やRA
M17から読み出したムーブメントパラメータ42及び
V軸ポジションデータ43に基づいて移載機6を作動さ
せる。
【0009】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の半導体製造装置1は、基板2の処理方法や処
理枚数を変更する場合、移載機6のツィーザ8をそれら
に適合する基板移載ピッチとなるように調節する必要が
あるため、基板移載ピッチに対応するムーブメントパラ
メータ42及びV軸ポジションデータ43をコントロー
ラ13のRAM17に入力し直さなければならなかっ
た。
【0010】その結果、従来の半導体製造装置1は、ム
ーブメントパラメータ42及びV軸ポジションデータ4
3の設定入力ミスに起因する移載機6の作動不良等を生
じる虞があった。又、従来の半導体製造装置1は、新た
なムーブメントパラメータ42及びV軸ポジションデー
タ43を入力し直す場合、移載機6等の動作チェックに
数時間を要し、その間生産(基板処理)が停止するた
め、生産効率を向上させることが困難であった。
【0011】そこで、本発明は、基板処理の方法を変更
した場合、装置の設定変更作業を容易にでき、上記従来
技術の問題点を解消し得る半導体製造装置を提供するこ
とを目的とする。
【0012】
【課題を解決するための手段】本発明の半導体製造装置
は、カセットから取り出した基板を移載機によってボー
トに移載する際、第1の制御データ及び第2の制御デー
タに基づいて前記移載機の作動を変化させ、ボートに積
載される基板間のピッチを変更できるようにした半導体
製造装置であって、ピッチ識別データを含む前記第1の
制御データを記憶させた第1記憶手段と、前記第1の制
御データのピッチ識別データに対応する第2の制御デー
タを記憶させた第2記憶手段と、前記第1記憶手段から
所望の第1の制御データを読み出して出力する操作手段
と、該操作手段から出力された第1の制御データのピッ
チ識別データに対応する第2の制御データを前記第2記
憶手段から読み出し、これら第1の制御データ及び第2
の制御データに基づいて移載機に作動制御信号を出力す
る制御手段と、を備えたことを特徴としている。
【0013】本発明は、上記構成を備える結果、基板の
処理方法を変更する場合、その基板処理に適合する第1
の制御データを操作手段で一つ選択するだけで、制御手
段が第2記憶手段から第1の制御データのピッチ識別デ
ータに対応する第2の制御データを自動的に読み出し
て、制御手段がこれら制御データに基づいて移載機を作
動させる。従って、本発明によれば、基板の処理方法を
変更しても、第2の制御データを入力し直す必要がなく
なる。
【0014】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づき詳述する。本実施の形態に係る半導体製造装置
は、図1のブロック図及び図2の半導体製造装置要部構
成図により表されるものであり、従来の半導体製造装置
1と基本的構成を共通にするが、以下のような、従来例
とは異なる特徴的構成を備えている。 即ち、本実施の
形態に係る半導体製造装置1は、図1乃至図3に示すよ
うに、操作部(操作手段)11のメモリーカード(第1
記憶手段)23にピッチ識別データ30を含む基板アレ
ンジメントパラメータ(第1の制御データ)31を記憶
させる。尚、この基板アレンジメントパラメータ31及
びピッチ識別データ30は、基板2の処理方法に対応さ
せて複数作成し、その複数がメモリーカード23に記憶
される。ここで、ピッチ識別データ30とは、多数のボ
ートスロット7aに対し、どのようなピッチで基板2を
載置するかを示すデータである(図6参照)。
【0015】又、コントローラ13のRAM(第2記憶
手段)17及び操作部11のメモリーカード23には、
図3に示すように、前記基板アレンジメントパラメータ
31に対応するムーブメントパラメータ32及びV軸ポ
ジションデータ(第2の制御データ)33を前記基板ア
レンジメントパラメータ31に関連付けして記憶させて
おく。尚、本実施の形態においては、上記のムーブメン
トパラメータ32及びV軸ポジションデータ33をRA
M17及びメモリーカード23に記憶させる作業が終了
した時点で、各基板アレンジメントパラメータ31に対
する移載機6等の動作チェックを予め行っておくように
なっている。
【0016】図4は、操作部11の表示画面を示すもの
である。このうち図4(a)が基板アレンジメントパラ
メータ31を入力する場合の表示画面であり、図4
(b)がムーブメントパラメータ32を入力する場合の
表示画面であり、図4(c)がV軸ポジションデータ3
3を入力する場合の表示画面である。
【0017】次いで、本実施の形態に係る半導体製造装
置1の操作例を説明する。カセットローダパネル22を
マニュアル操作することにより出力された信号、又は上
位コンピュータ10からの出力信号がCPU15に入力
されると、CPU15からカセットローダ4に作動制御
信号が出力され、カセットローダ4がカセットストッカ
5にカセット3を投入する(図2参照)。
【0018】このカセット投入動作が完了した後、作業
者が操作部11を操作し、メモリーカード23内のアレ
ンジメントパラメータ31のうちの一つを主制御部12
を介してコントローラ13のRAM17に送ると、アレ
ンジメントパラメータ31のピッチ識別データ30に対
応するムーブメントパラメータ32及びV軸ポジション
データ33がCPU15によって読み出される。CPU
15は、アレンジメントパラメータ31,ムーブメント
パラメータ32及びV軸ポジションデータ33等に基づ
いて移載機6に作動制御信号を出力し、移載機6を作動
させる。
【0019】図5は、このようなCPU15の作動状態
を示すフローチャート図である。即ち、CPU15は、
操作部11からアレンジメントパラメータ31が入力さ
れると、ピッチ識別データ30をチェックし(S1)、
ピッチ識別データ30が基板2をボート7の各スロット
に挿入させる通常ピッチを示す場合(S2)、通常ピッ
チに対応するムーブメントパラメータ32及びV軸ポジ
ションデータ33をRAM17から読み出し、アレンジ
メントパラメータ31,ムーブメントパラメータ32及
びV軸ポジションデータ33に基づいて移載機6を作動
させる(S3)。又、CPU15は、ピッチ識別データ
30が基板2をボート7のスロットに1つおきに挿入さ
せる倍ピッチを示す場合(S2)、倍ピッチに対応する
ムーブメントパラメータ32及びV軸ポジションデータ
33をRAM17から読み出し、アレンジメントパラメ
ータ31,ムーブメントパラメータ32及びV軸ポジシ
ョンデータ33に基づいて移載機6を作動させる(S
4)。
【0020】移載機6は、図6に示すように、CPU1
5からの作動制御信号が入力されると、ツィーザ8のピ
ッチ間隔を調節し、カセット3から取り出した基板2を
ボート7のスロット7aへ移載する。尚、図6(a)は
通常ピッチの場合のツィーザ8の作動状態を示し、図6
(b)は倍ピッチの場合のツィーザ8の作動状態を示す
ものであり、倍ビッチの場合には、各ツィーザ8の間隔
をそれに合わせて拡げている。
【0021】以上のように、本実施の形態に係る半導体
製造装置1は、基板2の処理方法を変更する場合、操作
部11によって基板処理に適合するアレンジメントパラ
メータ31を選択するだけで、そのアレンジメントパラ
メータ31のピッチ識別データ30に対応するムーブメ
ントパラメータ32及びV軸ポジションデータ33がR
AM17から読み出され、それらパラメータ31,32
及びデータ33に基づき移載機6のツィーザ8のピッチ
間隔が容易且つ確実に変更されるため、基板2の処理効
率(生産効率)が向上する。
【0022】尚、図3において、RAM容量を256K
バイトと表示したが、単なる一例であって、この容量の
RAMに限られるものではない。
【0023】
【発明の効果】以上の説明から明らかなように、本発明
の半導体製造装置は、基板の処理方法を変更する場合、
操作手段の第1記憶手段から第1の制御データを選択す
るだけで、その第1の制御データのピッチ識別データに
対応する第2の制御データが制御手段によって第2記憶
手段から自動的に読み出され、制御手段がそれら制御デ
ータに基づき移載機を作動させるようになっているた
め、基板の処理方法を変更する場合でも、第2の制御デ
ータを入力し直す必要がなくなり、基板の処理方法の変
更作業を容易化することができる共に、誤った第2の制
御データの入力に起因する移載機の誤作動を防止するこ
とができ、生産効率を格段に向上させることができる。
【図面の簡単な説明】
【図1】半導体製造装置の構成を示すブロック図であ
る。
【図2】半導体製造装置の概略構成図であり、(a)は
全体構成図、(b)は要部拡大図である。
【図3】本発明の半導体製造装置のRAM構成図であ
る。
【図4】操作部の表示画面を示す図であり、(a)は基
板アレンジメントパラメータの入力時の表示画面図、
(b)はムーブメントパラメータの入力時の表示画面
図、(c)はV軸ポジションデータの入力時の表示画面
図である。
【図5】本発明の半導体製造装置の作動状態を示すフロ
ーチャート図である。
【図6】移載機の作動状態図であり、(a)は通常ピッ
チ移載時の移載機の作動状態図、(b)は倍ピッチ移載
時の移載機の作動状態図である。
【図7】従来の半導体製造装置のRAM構成図である。
【符号の説明】
1 半導体製造装置 2 基板 3 カセット 6 移載機 7 ボート 11 操作部(操作手段) 15 CPU(制御手段) 17 RAM(第2記憶手段) 23 メモリーカード(第1記憶手段) 30 ピッチ識別データ 31 基板アレンジメントパラメータ(第1の制
御データ) 32 ムーブメントパラメータ(第2の制御デー
タ) 33 V軸ポジションデータ(第2の制御デー
タ)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 カセットから取り出した基板を移載機に
    よってボートに移載する際、第1の制御データ及び第2
    の制御データに基づいて前記移載機の作動を変化させ、
    ボートに積載される基板間のピッチを変更できるように
    した半導体製造装置において、 ピッチ識別データを含む前記第1の制御データを記憶さ
    せた第1記憶手段と、 前記第1の制御データのピッチ識別データに対応する第
    2の制御データを記憶させた第2記憶手段と、 前記第1記憶手段から所望の第1の制御データを読み出
    して出力する操作手段と、 該操作手段から出力された第1の制御データのピッチ識
    別データに対応する第2の制御データを前記第2記憶手
    段から読み出し、これら第1の制御データ及び第2の制
    御データに基づいて移載機に作動制御信号を出力する制
    御手段と、 を備えたことを特徴とする半導体製造装置。
JP20089497A 1997-07-10 1997-07-10 半導体製造装置 Pending JPH1131733A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20089497A JPH1131733A (ja) 1997-07-10 1997-07-10 半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20089497A JPH1131733A (ja) 1997-07-10 1997-07-10 半導体製造装置

Publications (1)

Publication Number Publication Date
JPH1131733A true JPH1131733A (ja) 1999-02-02

Family

ID=16432032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20089497A Pending JPH1131733A (ja) 1997-07-10 1997-07-10 半導体製造装置

Country Status (1)

Country Link
JP (1) JPH1131733A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000047433A1 (fr) 1999-02-09 2000-08-17 Hitachi Construction Machinery Co., Ltd. Vehicule de chantier a roues
WO2002097836A1 (fr) * 2001-05-31 2002-12-05 Nippon Petroleum Refining Company, Limited Composition de matiere d'un materiau carbone destine a etre utilise comme condensateur electrique a double couche, condensateur electrique a double couche et son procede de fabrication

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000047433A1 (fr) 1999-02-09 2000-08-17 Hitachi Construction Machinery Co., Ltd. Vehicule de chantier a roues
WO2002097836A1 (fr) * 2001-05-31 2002-12-05 Nippon Petroleum Refining Company, Limited Composition de matiere d'un materiau carbone destine a etre utilise comme condensateur electrique a double couche, condensateur electrique a double couche et son procede de fabrication
US6882517B2 (en) 2001-05-31 2005-04-19 Nippon Oil Corporation Raw material composite for carbon material used in electric double layer capacitor, manufacturing method of the same, electric double layer capacitor, and manufacturing method of the same

Similar Documents

Publication Publication Date Title
JP2837837B2 (ja) 半導体集積回路の製造方法
US6450755B1 (en) Dual arm substrate handling robot with a batch loader
US5448470A (en) Multiprocessing apparatus
JPH09129529A (ja) 半導体製造装置のレシピ運用システム
JPH1131733A (ja) 半導体製造装置
JP3883636B2 (ja) 半導体製造装置
JPH0982589A (ja) 半導体製造装置の処理システム
JP2001157049A (ja) 画像処理装置およびそれを備えた複写装置
JP3370537B2 (ja) 制御装置及び処理装置
JPH06132696A (ja) 基板搬送装置
JP3973238B2 (ja) 半導体製造装置における表示方法
JPH0936267A (ja) Icパッケージ加工計測方法および装置
JPH10125761A (ja) 基板移載装置及び基板移載方法
JPH05308042A (ja) マルチリアクタタイプのプロセス設備制御装置
JPH05283308A (ja) 半導体製造装置の制御方法及びその制御装置
JP3140211B2 (ja) ウェーハ移載方法及び縦型拡散/cvd装置
JP4740375B2 (ja) 半導体製造装置、半導体製造方法および基板移載方法
JP4464942B2 (ja) 半導体製造装置、半導体製造方法及び基板移載方法
JP3144256B2 (ja) 半導体製造装置のウェハ処理制御装置及びウェハのレシピ選択方法
JP4144970B2 (ja) 半導体製造方法及びその装置
JPS5918651A (ja) 半導体ウエハ製造方法
JPH0963915A (ja) 半導体装置の製造方法およびそれに用いるマルチチャンバシステム
JP4015217B2 (ja) ウエーハハンドリング方法および半導体製造装置
KR20040069821A (ko) 반도체 제조공정의 생산관리 시스템
JPH06268042A (ja) 半導体生産ラインにおける製造データ管理システム