JP4464942B2

JP4464942B2 - 半導体製造装置、半導体製造方法及び基板移載方法

Info

Publication number: JP4464942B2
Application number: JP2006201645A
Authority: JP
Inventors: 雅夫青山
Original assignee: Hitachi Kokusai Electric Inc
Current assignee: Hitachi Kokusai Electric Inc
Priority date: 2006-07-25
Filing date: 2006-07-25
Publication date: 2010-05-19
Anticipated expiration: 2017-03-06
Also published as: JP2006352152A

Description

この発明は、マスクブランクやウェーハ等の基板に各種の処理（例えば拡散や薄膜形成処理）を施す半導体製造装置に関する。

半導体製造装置は、多数の基板を積載したボートを反応炉内に収容し、その反応炉内において基板に所望の処理を施すが、この際、製品（基板）の品質を所定範囲内に維持するため、基板に均一の処理を施す必要がある。

しかし、反応炉内における基板処理条件は、必ずしも一定ではない。

本発明の半導体製造装置は、処理用基板の上下に上側サイドダミー基板と下側サイドダミー基板が配置された状態でボートを反応炉内に収容し、その反応炉内において、処理用基板を所定の処理条件で処理する半導体製造装置において、サイドダミー基板を前記処理用基板の積載状態に関わりなく前記ボート上の所定位置に積載する第１の移載方式と、サイドダミー基板を前記処理用基板の積載状態に応じて前記ボートの所定位置から移動させる第２の移載方式とを切り換える設定画面を有する。

本発明の半導体製造装置は、処理用基板の上下に上側サイドダミー基板と下側サイドダミー基板が配置された状態でボートを反応炉内に収容し、その反応炉内において、処理用基板を所定の処理条件で処理する半導体製造装置において、サイドダミー基板を前記処理用基板の積載状態に関わりなく前記ボート上の所定位置に積載する第１の移載方式と、サイドダミー基板を前記処理用基板の積載状態に応じて前記ボートの所定位置から移動させる第２の移載方式とを切り換える設定画面を有し、前記設定画面は、補充用ダミー基板を使用するかしないかを設定する設定部分を有する。

本発明の半導体製造装置は、処理用基板の上下に上側サイドダミー基板と下側サイドダミー基板が配置された状態でボートを反応炉内に収容し、その反応炉内において、処理用基板を所定の処理条件で処理する半導体製造装置において、サイドダミー基板を前記処理用基板の積載状態に関わりなく前記ボート上の所定位置に積載する第１の移載方式と、サイドダミー基板を前記処理用基板の積載状態に応じて前記ボートの所定位置から移動させる第２の移載方式とを切り換える設定画面と、前記設定画面上で移載方式が選択されると、前記選択された移載方式において、前記サイドダミー基板、前記処理用基板、補充用ダミー基板、モニタ基板等の各基板の枚数をチェックし、前記チェックの結果、各基板が前記ボート上で重なることがないと判断されると、前記各基板の移載作業を開始させ、前記チェックの結果、各基板のうちいずれかが前記ボート上で重なると判断されると、前記設定画面にエラー表示させるとともに前記各基板の移載作業を中止させる制御手段と、を有する。

反応炉内における処理用基板の処理条件を良くすることができる。
基板処理の効率化を図ることができる。

以下、本発明の実施の形態を図面に基づき詳述する。

例えば、図７に示すような、縦長のボート１０に多数の基板（Ｓ，Ｍ，Ｐ，Ｆ）を積載した状態では、図外の反応炉内においてボート１０の上端側と下端側の基板処理条件のばらつきが大きくなる。従って、基板処理条件のばらつきが大きくなるような部分（ボート１０の上端側及び下端側の部分）には、処理用基板Ｐではなく、ダミー基板（サイドダミー基板Ｓ）を配置し、基板処理条件が均一となるような部分（ボート１０の中央側部分）には、処理用基板Ｐを配置するようになっている。

尚、図８に示す半導体製造装置１において、基板３０（サイドダミー基板Ｓや処理用基板Ｐ）が多数収容されたカセット３１は、カセットローダ１５によってカセットストッカ３２の所定位置まで搬送される。次いで、カセット３１内の基板３０は、移載機１４によって取り出され、その移載機１４によってボート１０に順次積載されるようになっている。

図７は、このような半導体製造装置１における基板の移載パターンを示すものである。図７（ａ）は、ボート１０の上端側と下端側にそれぞれサイドダミー基板Ｓを配置し、これら両サイドダミー基板Ｓ，Ｓ間に処理用基板Ｐを不足無く積載した例を示している。尚、サイドダミー基板Ｓと処理用基板Ｐ及び処理用基板Ｐ，Ｐの間には、適当な間隔でもってモニタ基板Ｍを積載するパターンを示すものである。又、図７（ｂ）は、処理用基板Ｐが不足した部分に補充用ダミー基板Ｆを積載するパターンを示すものである。又、図７（ｃ）は、処理用基板Ｐが不足した部分に補充用ダミー基板Ｆを積載することなく、下側サイドダミー基板Ｓを所定位置（ボート１０の下端側）から移動させるパターンを示すものである。

これらの図７（ａ）〜（ｃ）は、いずれも図７（ｄ）に示すように、先ず、ボート１０の上端側と下端側の所定位置にサイドダミー基板Ｓを積載し、次いで、これら両サイドダミー基板Ｓ，Ｓ間に処理用基板Ｐとモニタ基板Ｍを積載するようになっている。そして、図７（ｃ）に示すような場合には、処理用基板Ｐやモニタ基板Ｍ（場合によっては補充用ダミー基板Ｆ）の総枚数に応じて、下側サイドダミー基板Ｓを処理用基板Ｐ等の積載前に移動させるようになっている。尚、ここで、サイドダミー基板Ｓ，処理用基板Ｐ，補充用ダミー基板Ｆは、複数枚を１単位として、それぞれＳ，Ｐ，Ｆと表示している。又、モニタ基板Ｍは、１枚づつ各所定位置に配置されるようになっている。

上記のような半導体製造装置１において、下側サイドダミー基板Ｓをボート１０の所定位置に一旦積載した後、再度処理用基板Ｐ等の枚数に応じて移動させるのは、反応炉内における処理用基板Ｐの処理条件を良くするためであるが、場合によっては、下側サイドダミー基板Ｓの移動が基板処理条件に影響を与えず、処理用基板Ｐの処理品質に影響を与えないことがある。このような場合、下側サイドダミー基板Ｓを移動させることは、移載機１４に無駄な動作をさせることになり、基板処理時間に無駄を生じることとなる。そのため、移載機１４を効率的に作動させ、基板処理効率を向上させることができる半導体製造装置１の提供が望まれていた。

そこで、以下の実施の形態は、このような要望に応えることができる半導体製造装置を提供することを目的とする。

尚、半導体製造装置の要部構成は、図８に示すものであり、その基本的構成を上記の例と共通にしているが、以下のような、上記の例とは異なる構成を備えている。

図１は、半導体製造装置１のブロック図である。この図１に示すように、半導体製造装置１は、上位コンピュータ２や操作部３から出力された信号が主制御部４及びコントローラ５のデータ送受信部６を介してＣＰＵ（制御手段）７に入力されるようになっている。

ここで、操作部３は、基板（図示せず）の移載方式を選択するための移載方式選択手段８を備えている。この移載方式選択手段８は、サイドダミー基板Ｓを処理用基板Ｐの積載状態に関わりなくボート１０上の所定位置に積載する第１の移載方式（図５乃至図６参照）と、サイドダミー基板Ｓを処理用基板Ｐの積載状態に応じてボート１０の所定位置から移動させる第２の移載方式（図７（ｃ）参照）と、を切り換える機能を有しており、設定画面１１及びキーボード（図示せず）等からなっている（図２参照）。

ＣＰＵ７は、ＲＯＭ１２やＲＡＭ１３から読み出したデータと前記操作部３等からの入力信号に基づき、動作制御部１９を介して移載機１４，カセットローダ１５及びボートローダ１６に作動制御信号を出力するようになっている。又、ＣＰＵ７は、データ入出力部１７を介してソレノイド１８やセンサ２０に接続されており、センサ２０からの検知信号を取り込み、ソレノイド１８に制御信号を出力するようになっている。更に、ＣＰＵ７は、カセットローダパネル２１にも接続され、カセットローダパネル２１からの出力信号が入力されるようになっている。

図２は、移載方式選択手段によって第１の移載方式を選択した後、サイドダミー基板Ｓの移載位置を設定する作業と、補充用ダミー基板Ｆをボート１０に移載して処理用基板Ｐの不足分を補うか否かを選択する作業と、を行う場合の設定画面１１の例（図２（ａ）参照）及びデータの設定方式（図２（ｂ）参照）を示すものである。

尚、図２（ａ）は、ウェーハアレンジメントパラメータ編集画面（設定画面）１１を示すものである。そして、この設定画面１１の処理用基板Ｐ及び補充用ダミー基板Ｆの総枚数決定方式部分において、図２（ｂ）のデータの設定を行う（図２（ａ）の設定部分参照）。ここで、図２（ｂ）の“１”（丸１）は、ボート１０下側のサイドダミー基板Ｓの固定位置（移載位置）を設定する場合であって、補充用ダミー基板Ｆをボート１０に移載しない場合の入力データを示すものである（図５参照）。又、図２（ｂ）の“２”（丸２）は、ボート１０下側のサイドダミー基板Ｓの固定位置（移載位置）を設定する場合であって、補充用ダミー基板Ｆをボート１０に移載する場合の入力データを示すものである（図６参照）。そして、これら図２（ｂ）の“１”（丸１），“２”（丸２）のデータは、操作部３から入力するようになっており、主制御部４及びデータ送受信部６を介してＣＰＵ７に入力される。

図３は、図２におけるサイドダミー基板Ｓの移載方式の設定が有効か否かを判断するためのフローチャートを示すものである。

この図３に示すように、操作部３の設定画面（例えば、ウェーハアレンジメントパラメータ編集画面）１１において上述の基板移載方式が設定されて、その設定データが操作部３からコントローラ５側に入力されると（Ｓ１）、ＣＰＵ７は第１の移載方式が選択されたか否か判断する（Ｓ２）。尚、第２の移載方式が選択された場合には、第２の移載方式に合致した設定値チェックが行われる。

次に、ＣＰＵ７は、第１の移載方式が選択されたと判断すると、ボート１０にサイドダミー基板Ｓとモニタ基板Ｍを重なることなく移載することができるかどうか、サイドダミー基板Ｓの枚数及びモニタ基板Ｍの枚数チェックを行い（Ｓ３）、その枚数チェックの結果、サイドダミー基板Ｓとモニタ基板Ｍが重ならない適正な設定値であると判断すれば（Ｓ４）、その設定値をＲＡＭ１３に記憶させ、移載方式の設定作業を完了させる。尚、設定値はＲＡＭ１３に記憶させる他、メモリーカード２２にも記憶させることができる。

又、ＣＰＵ７は、枚数チェックの結果、サイドダミー基板Ｓとモニタ基板Ｍが重なる不適正な設定値であると判断すると（Ｓ４）、操作部３の設定画面１１に設定値のエラー表示をする（Ｓ５）。

図４は、サイドダミー基板Ｓ，モニタ基板Ｍ，処理用基板Ｐや補充用ダミー基板Ｆの移載が可能か否かの判断をするためのフローチャートを示すものである。

図３の設定値チェックが終了すると、ＣＰＵ７は、再度第１の移載方式が設定されているか否かをチェックし（Ｓ１１）、第１の移載方式が設定されていると判断すると、サイドダミー基板Ｓ，モニタ基板Ｍ，処理用基板Ｐ及び補充用ダミー基板Ｆがボート１０上で重なるのを防止するため、各基板の総枚数をチェックする（Ｓ１２）。そして、ＣＰＵ７は、そのチェックの結果、各基板の枚数が適正な枚数であり、各基板がボート１０上で重なることがないと判断すると（Ｓ１３）、移載機１４に作動制御信号を出力し、移載機１４による移載作業を開始させる（Ｓ１４）。尚、ＣＰＵ７は、各基板の総枚数のチェックの結果、各基板の枚数が不適正な枚数であり、各基板のうちのいずれかがボート１０上で重なると判断すると（Ｓ１３）、操作部３の設定画面１１にエラー表示をし（Ｓ１５）、移載機１４による各基板の移載作業を中止する。

図５は、各基板の移載パターンを示すものであり、補充用ダミー基板Ｆを補充しない移載パターンを示すものである。

この図５において、“１”（丸１）の移載パターンは、ボート１０上端側と下端側のサイドダミー基板Ｓ，Ｓ間にモニタ基板Ｍと処理用基板Ｐが不足なく積載された標準移載パターンを示している。“２”（丸２），“３”（丸３）の移載パターンは、処理用基板Ｐが不足している移載パターンを示すものである。“４”（丸４）の移載パターンは、サイドダミー基板Ｓ，Ｓ間にモニタ基板Ｍのみが積載された移載パターンを示すものである。

図６は、各基板の移載パターンを示すものであり、補充用ダミー基板Ｆを補充する移載パターンを示すものである。

この図６において、“１”（丸１）の移載パターンは、サイドダミー基板Ｓ，Ｓ間にモニタ基板Ｍと処理用基板Ｐが不足なく積載された標準移載パターンを示している。“２”（丸２），“３”（丸３），“４”（丸４）の各移載パターンは、処理用基板Ｐの不足部分に補充用ダミー基板Ｆを移載する移載パターンを示すものであるが、処理用基板Ｐの不足部分がそれぞれ異なっているため、補充用ダミー基板Ｆの移載位置もそれぞれ異なっている。即ち、“２”（丸２）の移載パターンは、処理用基板Ｐの約半数分が補充用ダミー基板Ｆで補充される態様であり、補充用ダミー基板Ｆをカセット単位で補充するパターンを示している。又、“３”（丸３）の移載パターンは、処理用基板Ｐが下側の３カセット分不足しているため、その３カセット分を補充用ダミー基板Ｆで補充する移載パターンを示している。又、“４”（丸４）の移載パターンは、処理用基板Ｐが各カセット毎に不足し、隙間を生じているため、その隙間に補充用ダミー基板Ｆを補充積載する移載パターンを示している。“５”（丸５）の移載パターンは、サイドダミー基板Ｓ，Ｓ間にモニタ基板Ｍが７枚積載された移載パターンを示すものである。“６”（丸６），“７”（丸７），“８”（丸８）の各移載パターンは、サイドダミー基板Ｓ，Ｓ間にモニタ基板Ｍが積載されない点において、前記“１”（丸１）〜“５”（丸５）の各移載パターンと異なる。この“６”（丸６）〜“８”（丸８）の各移載パターンは、いずれも処理用基板Ｐの不足部分に補充用ダミー基板Ｆを補充積載する移載パターンを示している。

以上のような図５及び図６の移載パターンにおいて、サイドダミー基板Ｓは、いずれも処理用基板Ｐの枚数に関わりなく、ボート１０の所定の移載位置から移動させることがない。即ち、サイドダミー基板Ｓは、ボート１０の所定位置に固定されたようになっている。

以上のように、本実施の形態は、サイドダミー基板Ｓのボート１０上の積載位置が処理用基板Ｐの処理条件に影響を与えないような場合、移載方式選択手段８により第１の移載方式を選択すれば、処理用基板Ｐが不足していても、サイドダミー基板Ｓを処理用基板Ｐの移載位置に合わせて移動させる必要がなくなり、各基板のボート１０への移載作業時間を短縮することができる。

又、本実施の形態のように、処理用基板Ｐが不足していても、サイドダミー基板Ｓを所定の移載位置から移動させることがなく、モニタ基板Ｍの積載位置も固定されるため、膜厚評価やパーティクル測定等の処理データ収集を標準移載パターンと同一の条件下で行うことが可能となる。

処理用基板を所望の処理条件で処理するため、ボートの両端側にそれぞれサイドダミー基板を移載機で積載した後、両サイドダミー基板間に前記処理用基板を移載機で積載する半導体製造装置において、
前記サイドダミー基板を前記処理用基板の積載状態に関わりなくボート上の所定位置に積載する第１の移載方式と、前記サイドダミー基板を前記処理用基板の積載状態に応じてボートの所定位置から移動させる第２の移載方式と、を切り換える移載方式選択手段と、
該移載方式選択手段からの移載方式選択信号に基づいて、前記移載機に作動制御信号を出力する制御手段と、
を備えたことを特徴とする半導体製造装置。

本実施の形態の半導体製造装置は、処理用基板を所望の処理条件で処理するため、ボートの両端側にそれぞれサイドダミー基板を移載機で積載した後、両サイドダミー基板間に前記処理用基板を移載機で積載する半導体製造装置であって、前記サイドダミー基板を前記処理用基板の積載状態に関わりなくボート上の所定位置に積載する第１の移載方式と、前記サイドダミー基板を前記処理用基板の積載状態に応じてボートの所定位置から移動させる第２の移載方式と、を切り換える移載方式選択手段と、該移載方式選択手段からの移載方式選択信号に基づいて、前記移載機に作動制御信号を出力する制御手段と、を備えたことを特徴としている。

本実施の形態は、このような構成を備える結果、移載方式選択手段により第１の移載方式を選択した場合には、一旦ボートに積載したサイドダミー基板を処理用基板の移載後に移動させる必要がなくなり、基板の移載作業が効率的に行われ、ひいては基板処理作業が効率的に行われることになる。

以上の説明から明らかなように、本実施の形態は、サイドダミー基板を処理用基板の積載状態に関わりなくボート上の所定位置に積載する第１の移載方式と、サイドダミー基板を処理用基板の積載状態に応じてボートの所定位置から移動させる第２の移載方式と、を切り換える移載方式選択手段を備えているため、この移載方式選択手段により第１の移載方式を選択した場合、サイドダミー基板をボート上で移動させる必要がなくなり、基板をボートに移載する作業時間を短縮することができ、基板処理の効率化を図ることができる。

半導体製造装置の構成を示すブロック図である。移載方式選択手段の操作例を示す図であって、図２（ａ）は移載方式選択手段の設定画面を示す図であり、図２（ｂ）は基板移載方式を選択するためのデータ設定方式例を示す図である。データ設定の有効性を確認するためのフローチャート図である。基板移載の実行をチェックするためのフローチャート図である。第１の移載パターン例を示す図である。第２の移載パターン例を示す図である。半導体製造装置の移載パターン例を示す図である。半導体製造装置の要部構成図である。

符号の説明

１半導体製造装置
７ＣＰＵ（制御手段）
８移載方式選択手段
１０ボート
１４移載機
Ｐ処理用基板
Ｓサイドダミー基板

Claims

処理用基板の上下に上側サイドダミー基板と下側サイドダミー基板が配置された状態でボートを反応炉内に収容し、その反応炉内において、処理用基板を所定の処理条件で処理する半導体製造装置において、
移載方式を選択する設定画面と、
前記設定画面上で移載方式が選択されると、前記設定画面上での設定に対する設定値チェックとして、前記サイドダミー基板の枚数及びモニタ基板の枚数をチェックし、前記チェックの結果、前記サイドダミー基板と前記モニタ基板が重ならない設定値であると判断されると、前記設定値をメモリに記憶して前記移載方式の設定作業を終了させ、前記チェックの結果、前記サイドダミー基板と前記モニタ基板が重なる設定値であると判断されると、前記設定画面にエラー表示させる制御手段と、を有することを特徴とする半導体製造装置。
請求項１に記載の半導体製造装置において、
前記制御手段は、前記移載方式の設定作業が終了すると、前記選択された移載方式において、前記サイドダミー基板、前記処理用基板、補充用ダミー基板、モニタ基板それぞれの枚数を更にチェックし、前記更なるチェックの結果、各基板が前記ボート上で重なることがないと判断されると、前記各基板の移載作業を開始させ、前記更なるチェックの結果、各基板のうちいずれかが前記ボート上で重なると判断されると、前記設定画面にエラー表示させるとともに前記各基板の移載作業を中止させる、ことを特徴とする半導体製造装置。
処理用基板の上下に上側サイドダミー基板と下側サイドダミー基板が配置された状態でボートを反応炉内に収容し、その反応炉内において、処理用基板を所定の処理条件で処理する半導体製造方法であって、
移載方式を選択する設定画面上で移載方式が選択されると、前記設定画面上での設定に対する設定値チェックとして、前記サイドダミー基板の枚数及びモニタ基板の枚数をチェックし、前記チェックの結果、前記サイドダミー基板と前記モニタ基板が重ならない設定値であると判断されると、前記設定値をメモリに記憶して前記移載方式の設定作業を終了させ、前記チェックの結果、前記サイドダミー基板と前記モニタ基板が重なる設定値であると判断されると、前記設定画面にエラー表示させることを特徴とする半導体製造方法。
処理用基板の上下に上側サイドダミー基板と下側サイドダミー基板が配置されるように、設定された移載方式で基板を移載する基板移載方法であって、
移載方式を選択する設定画面上で移載方式が選択されると、前記設定画面上での設定に対する設定値チェックとして、前記サイドダミー基板の枚数及びモニタ基板の枚数をチェックし、前記チェックの結果、前記サイドダミー基板と前記モニタ基板が重ならない設定値であると判断されると、前記設定値をメモリに記憶して前記移載方式の設定作業を終了させ、前記チェックの結果、前記サイドダミー基板と前記モニタ基板が重なる設定値であると判断されると、前記設定画面にエラー表示させることを特徴とする基板移載方法。