JPH11311807A

JPH11311807A - 液晶表示装置および液晶表示装置の製造方法

Info

Publication number: JPH11311807A
Application number: JP10121032A
Authority: JP
Inventors: Tomohiko Yamamoto; 智彦山本; Keiichi Tanaka; 恵一田中; Naohito Inoue; 尚人井上; Akishi Fujiwara; 晃史藤原; Yasunobu Tagusa; 康伸田草
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1998-04-30
Filing date: 1998-04-30
Publication date: 1999-11-09
Anticipated expiration: 2018-04-30
Also published as: US6587161B1; JP3300282B2

Abstract

(57)【要約】【課題】基板上における各配線同士の短絡欠陥の発生
が少なく、かつ、負荷容量による信号遅延が少ない液晶
表示装置を提供する。【解決手段】走査線１９…および基準信号線７…を画
素基板１上に互いに平行となるように配置し、信号線２
０…を対向基板上に形成する。また、複数の画素電極６
…が形成されている領域の外周の辺のうち、基準信号線
７…に対して垂直となる２つの辺に対して外側となる２
つの領域において、基準信号線７…同士を接続する連結
線２２ａ・２２ｂを設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば、パーソナ
ルコンピュータ用モニタ、ＯＡ(Office Automation) ・
ＦＡ(Factory Automation)機器用モニタ、情報携帯端末
の表示パネルなどに用いられる液晶表示装置に関するも
のである。

【０００２】

【従来の技術】従来、ネマティック液晶を用いた液晶表
示装置は、セグメント型の液晶表示装置として時計や電
卓などに広く用いられている。最近においても、薄型、
軽量、低消費電力などの特徴を活かし、ワードプロセッ
サ、パーソナルコンピュータ、およびナビゲーションシ
ステムなどをはじめ、各種のディスプレイとして、より
広く、その市場を拡大している。特にＴＦＴ(Thin Film
Transistor)などの能動素子をスイッチング素子として
用い、画素をマトリクス状に配した、アクティブマトリ
クス型の液晶表示装置が注目されている。

【０００３】このような液晶表示装置は、例えばＣＲＴ
(Cathode Ray Tube)と比較して、厚み（奥行き）を格段
に薄くできること、フルカラー化が容易なこと、消費電
力が小さいことなどの利点を有するため、ノート型パー
ソナルコンピュータ、携帯テレビ、デジタルカメラやデ
ジタルビデオカメラの表示器などに好適に用いられてい
る。

【０００４】従来の透過型のアクティブマトリクス型液
晶表示装置は、ＴＦＴによるアクティブマトリクス回路
が形成された、透光性のアクティブマトリクス基板と、
該アクティブマトリクス基板に対向して配される、共通
電極が形成された対向基板と、アクティブマトリクス基
板と対向基板との間に挟持された液晶とを備えている。

【０００５】図１１は、上記アクティブマトリクス基板
におけるアクティブマトリクス回路の一例の概略を示し
た回路図である。該アクティブマトリクス基板上には、
複数の画素電極３１…がマトリクス状に形成されてい
る。この画素電極３１…は、通常、行方向および列方向
にそれぞれ数百以上ずつ並んで形成される。

【０００６】また、対向基板上には、液晶層を介して画
素電極３１…に対向するように、共通電極３２が形成さ
れており、画素電極３１…と共通電極３２とによって、
液晶層に電圧が印加される。なお、共通電極３２は、一
般に、対向基板の略全面に形成された構成となってい
る。

【０００７】また、上記画素電極３１…を選択駆動する
ためのスイッチング手段である能動素子として、ＴＦＴ
３３…が、上記アクティブマトリクス基板上に形成さ
れ、画素電極３１…に接続されている。さらに、カラー
表示を行うために、対向基板あるいはアクティブマトリ
クス基板などに、赤色、緑色、青色などのカラーフィル
タ層（図示せず）が設けられている。

【０００８】上記ＴＦＴ３３…におけるゲート電極には
走査線３４…が、また、ソース電極には信号線３５…が
それぞれ接続されている。走査線３４…と信号線３５…
とは、マトリクス状に配列された画素電極３１…の周囲
を通り、互いに直交するように配置されている。上記走
査線３４…を介してゲート信号が入力されることによ
り、ＴＦＴ３３…が駆動制御される。また、ＴＦＴ３３
…の駆動時に、上記信号線３５…を介して、データ信号
が画素電極３１…に入力される。なお、走査線３４…の
端部には、走査信号入力端子３４ａ…が接続され、信号
線３５…の端部には、データ信号入力端子３５ｂ…が接
続されている。

【０００９】また、ＴＦＴ３３…のドレイン電極は、画
素電極３１…に接続されるとともに、蓄積容量３６…に
接続されている。そして、この蓄積容量３６…は、それ
ぞれ基準信号線３７…に接続されている。この蓄積容量
３６…は、液晶層に印加される電圧を保持する役割を持
つ。

【００１０】上記のようなアクティブマトリクス型液晶
表示装置では、アクティブマトリクス基板と対向基板と
の間に挟持されている液晶層の厚みが、通常、平均４．
３〜４．５μｍに設定されており、画素電極３１…と共
通電極３２…と液晶層とによって液晶容量を形成してい
ることになる。そして、上記蓄積容量３６…は、この液
晶容量と並列接続されていることになる。

【００１１】上記のような構成において、基準信号線３
７には、図７に示すように、液晶容量と蓄積容量３６と
が直列に接続されていることになる。ここで、液晶容量
の容量値をＣｌｃ、蓄積容量３６の容量値をＣｓとす
る。すると、１画素当りの液晶容量と蓄積容量３６との
直列容量の値は、（Ｃｌｃ×Ｃｓ）／（Ｃｌｃ＋Ｃｓ）
となる。

【００１２】例えば、画面サイズが１３．３インチで、
ＸＧＡ(Extended Graphics Array)（１０２４×７６
８）の液晶表示装置では、１画素当りの直列容量の値
は、０．３３×Ｃｌｃ程度になっている。そして、この
ような直列容量が、１本の基準信号線３７にＮ個配置さ
れると、１本の基準信号線３７に対する負荷容量の合計
は、０．３３×Ｎ×Ｃｌｃ程度となる。

【００１３】このような負荷容量は信号遅延の要因とな
るので、この信号遅延を低減するために、図１１に示す
ように、各基準信号線３７…の間を連結する連結線３８
を形成する場合もある。

【００１４】ここで、上記ＴＦＴ３３の構造について、
より詳しく説明する。図１０は、ＴＦＴ３３近傍の概略
構成を示す断面図である。透明な絶縁性基板３９上に、
ゲート電極４０が形成され、このゲート電極４０を覆う
ようにゲート絶縁膜４１が形成されている。ゲート電極
４０の上部に、ゲート絶縁膜４１を介して半導体膜４２
が形成されている。この半導体膜４２の中央上部にチャ
ネル保護膜４３が形成されている。このチャネル保護膜
４３と半導体膜４２とのソース部側に、微結晶ｎ＋シリ
コン層からなるソース電極４４ｓが、ドレイン部側に、
同じく微結晶ｎ＋シリコン層からなるドレイン電極４４
ｄが形成されている。

【００１５】上記ソース電極４４ｓに対して、ソース配
線となる金属層４５ｓが接続されており、上記ドレイン
電極４４ｄに対して、ドレイン配線となる金属層４５ｄ
が接続されている。

【００１６】上記のような構成のＴＦＴ３３の表面は、
層間絶縁膜４６によって覆われており、さらにその上
に、画素電極３１となる透明導電膜が形成されている。
画素電極３１は、コンタクトホール４７を介して、ＴＦ
Ｔ３３のドレイン配線となる金属層４５ｄと接続されて
いる。また、図示しないが、画素電極３１上には、液晶
を配向させるための配向膜が、表示領域全面にほぼ一様
に形成されている。

【００１７】上記層間絶縁膜４６としては、従来、Ｓｉ
Ｎなどの無機薄膜が用いられている。このＳｉＮ膜は、
例えば、ＣＶＤ(Chemical Vapor Deposition) 法を用い
ることによって、膜厚３００ｎｍ程度以上に形成され
る。

【００１８】また、上記に示したような構成の液晶表示
装置と異なる構成の液晶表示装置として、上記信号線を
対向基板側に形成したものが、例えば特開平７−１２８
６８７号公報に開示されている。この液晶表示装置は、
走査線と信号線とがそれぞれ別の基板上に形成されてお
り、同一の基板上で走査線と信号線とが交差することが
ないので、走査線と信号線との間での短絡による欠陥の
発生率が低下し、歩留りが向上する。

【００１９】図１２は、上記の、信号線が対向基板側に
形成された液晶表示装置における、画素基板側の回路の
一例の概略を示す回路図である。アモルファスシリコン
半導体などからなる、複数の３端子のスイッチング素子
４８…が、画素基板上にマトリクス状に設けられてい
る。各スイッチング素子４８の一端子に走査線４９が接
続され、各スイッチング素子４８の別の端子に基準信号
線５０が接続され、各スイッチング素子４８の更に別の
端子に画素電極５１が接続されている。

【００２０】また、対向基板上には、対向電極５２…、
および信号線５３…が形成されている。

【００２１】各走査線４９は、その一方の端部に走査信
号入力端子４９ａを有している。また、各基準信号線５
０は、連結線５４によって接続されており、さらに、連
結線５４に接続された引き回し線５５を介して、基準信
号入力端子５０ａが接続されている。

【００２２】なお、上記連結線５４は、走査線４９…と
基準信号線５０…との交差を避けるために、走査信号入
力端子４９ａ…が配置されている側の反対側に配置され
ている。また、基準信号入力端子５０ａは、実装を簡便
にするなどの目的で、走査信号入力端子４９ａ…が配置
されている列の端部に配置されている。

【００２３】上記のような構成において、スイッチング
素子４８がＯＮ状態の時には、基準信号線５０には、図
８に示すように、液晶容量が接続されていることにな
る。なお、前記と同様に、液晶容量の容量値をＣｌｃと
する。一本の基準信号線５０に液晶容量がＮ個接続され
ると、基準信号線５０一本当りの負荷容量は、Ｎ×Ｃｌ
ｃ程度となり、前記した、図７に示すような構成となる
液晶表示装置よりも、負荷容量が大きくなる。

【００２４】一方、スイッチング素子４８がＯＦＦ状態
の時には、図９に示すように、基準信号線５０には、液
晶容量と隣接画素間容量とが直列に接続されていること
になる。なお、隣接画素間容量とは、基準信号線５０に
近接する隣接画素間との容量を示しており、その容量値
をＣｂｐとする。この場合、１画素当りの液晶容量と隣
接画素間容量との直列容量の値は、（Ｃｌｃ×Ｃｂｐ）
／（Ｃｌｃ＋Ｃｂｐ）となる。

【００２５】例えば、画面サイズが１３．３インチで、
ＸＧＡ（１０２４×７６８）の液晶表示装置では、１画
素当りの直列容量の値は、０．０３×Ｃｌｃ程度になっ
ている。そして、このような直列容量が、１本の基準信
号線５０にＮ個配置されると、１本の基準信号線５０に
対する負荷容量の合計は、０．０３×Ｎ×Ｃｌｃ程度と
なる。

【００２６】

【発明が解決しようとする課題】図１１に示すような構
成の液晶表示装置において、図１０に示すように、層間
絶縁膜４６として、透明絶縁膜であるＳｉＮｘ、ＳｉＯ
₂、ＴａＯｘなどを用い、ＣＶＤ法あるいはスパッタ法
などにより成膜した場合、下地の金属膜の表面の凹凸
が、層間絶縁膜４６上に反映されることになる。

【００２７】また、走査線３４…と信号線３５…とは、
絶縁性基板３９上で、互いに交差して配置されており、
この走査線３４…と信号線３５…との交差部は、絶縁性
基板３９上に極めて多数存在することになる。

【００２８】よって、上記の走査線３４…と信号線３５
…との多数の交差部では、走査線３４…上に、その段差
形状を反映した形状で、信号線３５…が積層されてい
る。従って、このような交差部では、層間絶縁膜４６に
クラックが入りやすく、上層の信号線３５…が製造中に
断線しやすくなる。あるいは、層間絶縁膜４６にピンホ
ール状の欠陥が生じた場合、上層の信号線３５と下層の
走査線３４とが短絡し、歩留りを下げることになる。

【００２９】さらに、このような交差部では、成膜残留
応力などの影響で、経時変化により新たなクラックが生
じたり、製造時に発生したクラックが広がったりする可
能性があるので、商品化された後に欠陥が発生する恐れ
があり、信頼性が低くなってしまう。

【００３０】また、信号遅延を低減するためには、基準
信号線３７の線幅を、例えば走査線の線幅よりも大きく
する方が好ましいが、この基準信号線３７の線幅を大き
くし過ぎると、液晶表示装置の開口率を下げることにな
り、輝度を低下させてしまう。これは、基準信号線３７
が、低抵抗化のために、抵抗率の低い遮光性の金属材料
で形成されていることによるものである。

【００３１】また、前記のように、連結線３８を設ける
ことによって、信号遅延を低減することができるが、Ｔ
ＦＴ３３のＯＮ・ＯＦＦにかかわらず、基準信号線３７
に対する負荷容量はほぼ一定で、しかも比較的高い値と
なっているので、信号遅延を低減する効果としては不十
分である。

【００３２】一方、図１２に示すような構成の液晶表示
装置では、信号線５３…は対向基板上に形成されている
ので、上記したような、信号線５３…と走査線４９…と
が短絡する欠陥は生じなくなっている。しかしながら、
スイッチング素子４８のＯＮあるいはＯＦＦの状態によ
り基準信号線５０の負荷容量が変化する点や、この負荷
容量の変化を考慮して連結線５４を配置する構成につい
ては、特開平７−１２８６８７号公報、および、その他
の先行資料などには一切開示されていない。

【００３３】本発明は、上記の問題点を解決するために
なされたもので、その目的は、基板上における各配線同
士の短絡欠陥の発生が少なく、かつ、負荷容量による信
号遅延の少ない液晶表示装置および、歩留りの良好な液
晶表示装置の製造方法を提供することにある。

【００３４】

【課題を解決するための手段】上記の課題を解決するた
めに、請求項１記載の液晶表示装置は、画素基板と、上
記画素基板との間に間隙をおいて対向して配置される対
向基板と、上記画素基板と上記対向基板との間隙に挟持
される液晶層と、上記画素基板上にマトリクス状に複数
設けられた画素電極と、上記画素電極に対応して上記対
向基板上に設けられた対向電極と、上記画素基板上にお
いて、上記画素電極同士の境界領域に、互いに平行とな
るように配置された、複数の走査線および複数の基準信
号線と、上記対向基板上において、上記走査線に直交す
る方向で配置され、上記対向電極に接続された信号線
と、上記画素基板上において、上記走査線、上記基準信
号線、および上記画素電極が各端子に接続された３端子
型のスイッチング素子とを備え、上記複数の画素電極が
形成されている領域の外周の辺のうち、上記複数の基準
信号線に対して垂直となる２つの辺に対して外部となる
２つの領域において、上記複数の基準信号線同士を接続
する連結線が、それぞれ設けられていることを特徴とし
ている。

【００３５】上記の構成によれば、信号線と走査線とが
それぞれ別の基板上に設けられているので、信号線と走
査線とが短絡する欠陥の発生の問題を解消することがで
きる。よって、画素欠陥の発生率の少ない液晶表示装置
を提供することができる。

【００３６】また、上記複数の基準信号線は、上記複数
の画素電極が形成されている領域の外周の辺のうち、上
記複数の基準信号線に対して垂直となる２つの辺に対し
て外部となる領域において、連結線によって互いに接続
されているので、各基準信号線は、その両側から基準信
号が入力されることになる。これにより、基準信号線の
片側から基準信号が入力される場合と比べて、基準信号
線に接続されている負荷容量の充電に伴う信号遅延を、
およそ１／４にすることができる。

【００３７】また、スイッチング素子がＯＮになってい
る状態では、スイッチング素子がＯＦＦになっている状
態よりも、基準信号線に対する負荷容量がおよそ３０倍
程度に大きくなるが、上記の構成によれば、ＯＮになっ
ているスイッチング素子に接続されている基準信号線
は、その両側で、ＯＦＦになっているスイッチング素子
に接続しているので、負荷容量が大きいことによる信号
遅延を、格段に低減することができる。

【００３８】また、基準信号線は、その両側から基準信
号が入力される構成であるので、基準信号線の抵抗を多
少大きくしても、正常にスイッチング素子に基準信号を
入力することが可能となる。よって、設計によっては、
基準信号線の線幅を狭くすることも可能となり、これに
より、画素の開口率を向上することができる。

【００３９】請求項２記載の液晶表示装置は、請求項１
記載の構成において、上記の２つの領域に設けられた連
結線同士を接続する引き回し線が、上記複数の画素電極
が形成されている領域の外部にそれぞれ設けられている
ことを特徴としている。

【００４０】上記の構成によれば、上記引き回し線は、
上記複数の画素電極が形成されている領域の外部にそれ
ぞれ設けられているので、該引き回し線の材質および線
幅などは、液晶表示装置の開口率や表示品位などに影響
を与えない。したがって、抵抗の低い金属を使用し、線
幅を広くした引き回し線によって、上記の２つの領域に
設けられた連結線同士を接続することができるので、基
準信号線における信号遅延をさらに低減することができ
る。また、設計によっては、基準信号線の線幅を狭くす
ることも可能となり、これにより、画素の開口率を向上
することができる。

【００４１】請求項３記載の液晶表示装置は、請求項１
記載の構成において、上記複数の画素電極が形成されて
いる領域の外部に、上記複数の走査線のそれぞれに外部
から走査信号を入力するための複数の走査信号入力端子
が設けられ、上記複数の走査信号入力端子が形成された
領域の内部あるいは近傍に、上記基準信号線に外部から
基準信号を入力するための基準信号入力端子が設けられ
ていることを特徴としている。

【００４２】上記の構成によれば、走査信号入力端子と
基準信号入力端子とが近接して設けられているので、走
査信号入力端子および基準信号入力端子への信号供給配
線や接続端子を形成する工程を共通化することが可能と
なる。よって、製造時間および製造コストを低減するこ
とができる。

【００４３】請求項４記載の液晶表示装置は、請求項１
記載の構成において、上記複数の画素電極が形成されて
いる領域の外部に、上記複数の走査線のそれぞれに外部
から走査信号を入力するための複数の走査信号入力端子
が設けられ、上記複数の走査信号入力端子が形成された
領域と、上記複数の画素電極が形成されている領域との
間の領域に、上記連結線が設けられていることを特徴と
している。

【００４４】上記複数の走査信号入力端子が形成された
領域と、上記複数の画素電極が形成されている領域との
間の領域は、通常、各画素における走査線のピッチと、
走査信号入力端子のピッチの違いを吸収する配線や、液
晶材料を封止するとともに、対向基板と画素基板とを貼
り合わせるシール材が設けられる領域となっている。上
記の構成によれば、この領域に上記連結線を設けている
ので、画素基板のサイズおよび液晶表示装置自体の外形
のサイズを大きくすることなく、上記連結線を設けるこ
とができる。

【００４５】請求項５記載の液晶表示装置は、請求項４
記載の構成において、上記連結線は、上記複数の走査信
号入力端子が形成された領域と、上記複数の画素電極が
形成されている領域との間の領域に、複数設けられてい
ることを特徴としている。

【００４６】上記の構成によれば、上記連結線は、上記
の領域に複数設けられているので、仮に、ある一本の連
結線と走査線との間で短絡不良が発生しても、連結線に
おける短絡部を電気的に切断することにより、該短絡不
良を修復することができる。これは、短絡不良が発生し
た方の連結線が切断されても、他の連結線によって、基
準信号の伝送を正常に行うことができるからである。

【００４７】また、ある一本の連結線に断線が生じて
も、他の連結線は正常に基準信号の伝送を行うことがで
きるので、良品率を向上することができる。

【００４８】請求項６記載の液晶表示装置は、請求項４
記載の構成において、上記連結線において、走査線と交
差する部分は、上記画素電極と同一の材料から構成さ
れ、走査線と交差する部分以外の部分は、走査線と同一
の材料からなる層を少なくとも備えた材料から構成され
ていることを特徴としている。

【００４９】上記の構成によれば、走査線を形成する工
程において、上記連結線における、走査線との交差部分
以外の部分を形成し、画素電極を形成する工程におい
て、上記連結線における、走査線との交差部分を形成す
ることができるので、上記連結線を形成する工程を別に
設ける必要がなくなる。よって、製造工程の簡略化およ
び製造コストの低減化を図ることができる。

【００５０】請求項７記載の液晶表示装置の製造方法
は、請求項５記載の液晶表示装置の製造方法において、
上記走査線と上記連結線とが交差する部分において短絡
不良が発生した場合に、該短絡不良が発生した部分の近
傍の連結線を電気的に切断することを特徴としている。

【００５１】上記の方法によれば、連結線と走査線との
間で短絡不良が発生しても、短絡不良の生じていない連
結線によって、正常に基準信号を伝送できるので、連結
線における短絡部を電気的に切断することにより、該短
絡不良を修復することができる。よって、歩留り良く、
液晶表示装置を製造することが可能となる。

【００５２】

【発明の実施の形態】〔実施の形態１〕本発明の実施の
一形態について図１ないし図２に基づいて説明すれば、
以下のとおりである。

【００５３】図２は、本実施形態に係る液晶表示装置の
概略構成を示す部分断面図である。該液晶表示装置は、
画素基板１と、画素基板１に対して所定の間隙をおいて
配される対向基板２と、画素基板１と対向基板２との間
隙に挟持された液晶層３とから構成されている。

【００５４】画素基板１は、絶縁性透明基板４と、絶縁
性透明基板４における対向基板側の面上に形成された、
スイッチング素子５と、画素電極６と、基準信号線７
と、層間絶縁膜８とを備えている。

【００５５】対向基板２は、絶縁性透明基板９を備え、
絶縁性透明基板４における画素基板側の面上には、カラ
ーフィルタ層１０およびブラックマトリクス層１１が形
成されている。また、カラーフィルタ層１０およびブラ
ックマトリクス層１１のさらに画素基板側の面には、平
坦化膜としてのオーバーコート層１２が形成され、さら
にその画素基板側の面には、対向電極１３が形成されて
いる。この対向電極１３の端部は、後述する信号線２０
に接続されている。

【００５６】ここで、上記スイッチング素子５の構造に
ついて、以下により詳しく説明する。絶縁性透明基板４
上に、ゲート電極１４が形成され、このゲート電極１４
を覆うようにゲート絶縁膜１５が形成されている。な
お、ゲート電極は、後述する走査線１９に接続されてい
る。ゲート電極１４の上部には、ゲート絶縁膜１５を介
して半導体膜１６が形成されている。そして、この半導
体膜１６のソース部側に、微結晶ｎ＋シリコン層からな
るソース電極１７ｓが、ドレイン部側に、同じく微結晶
ｎ＋シリコン層からなるドレイン電極１７ｄが形成され
ている。

【００５７】そして、上記ソース電極１７ｓに対して、
ソース配線１８ｓが接続されており、このソース配線１
８ｓは、上記の基準信号線７に接続されている。また、
上記ドレイン電極１７ｄに対して、ドレイン配線１８ｄ
が接続されており、このドレイン配線１８ｄは、上記の
画素電極６に接続されている。

【００５８】上記のような構成のスイッチング素子５の
表面は、上記の層間絶縁膜８によって覆われている。ま
た、図示しないが、画素電極６上には、液晶を配向させ
るための配向膜が、表示領域全面にほぼ一様に形成され
ている。

【００５９】上記層間絶縁膜８としては、従来、ＳｉＮ
などの無機薄膜が用いられている。このＳｉＮ膜は、例
えば、ＣＶＤ(Chemical Vapor Deposition) 法を用いる
ことによって、膜厚３００ｎｍ程度以上に形成される。

【００６０】次に、上記液晶表示装置における画素基板
１上に設けられた回路について、図１を参照しながら以
下に説明する。複数の３端子型のスイッチング素子５…
が、画素基板１上にマトリクス状に設けられている。各
スイッチング素子５の１つの端子に走査線１９が接続さ
れ、各スイッチング素子５の別の端子に基準信号線７が
接続され、各スイッチング素子５の更に別の端子に画素
電極６が接続されている。

【００６１】また、対向基板２上には、対向電極２１
…、およびの信号線２０…が形成されており、各信号線
２０には、データ信号入力端子２０ａが接続されてい
る。

【００６２】各走査線１９は、その一方の端部に走査信
号入力端子１９ａを有している。また、各基準信号線７
は、画素電極６…が形成される画像表示領域の外側に配
された第１の連結線２２ａによって接続されており、さ
らに、第１の連結線２２ａに接続された引き回し線２３
ａ・２３ｂを介して、基準信号入力端子７ａ…に接続さ
れている。

【００６３】なお、上記走査信号入力端子１９ａ…は、
実際には数百個以上設けられており、例えばＣＯＧ(Chi
p On Glass) 実装や、ＴＡＢ(Tape Automated Bonding)
実装と呼ばれる方式で、図示しない複数の駆動回路が実
装されている。なお、ＣＯＧ実装とは、ドライバＬＳＩ
のベアチップを液晶パネルに直付けする実装方式であ
り、ＴＡＢ実装とは、ＴＣＰ(Tape Carrier Package)タ
イプのドライバを搭載する実装方式である。

【００６４】基準信号入力端子７ａ…に対する信号供給
配線および接続端子は、コスト低減や実装面積低減のた
めに、上記のようなＣＯＧチップへの信号供給用基板、
あるいはＴＡＢフィルム上に、走査信号入力端子１９ａ
…に対する信号供給配線および接続端子と同時に形成す
ることが好ましい。すなわち、基準信号入力端子７ａ…
を、１個の駆動回路分の走査信号入力端子１９ａ…の群
の片側あるいは両側に１個から数個配置することで、Ｃ
ＯＧチップへの信号供給用基板やＴＡＢフィルムの配線
の共通化および簡素化を図ることができる。

【００６５】上記第１の連結線２２ａは、走査線１９…
と基準信号線７…との交差を避けるために、画素基板１
上において、走査信号入力端子１９ａ…が配置されてい
る側の反対側に配置されている。また、基準信号入力端
子７ａは、実装を簡便にするなどの目的で、走査信号入
力端子１９ａ…が配置されている列の端部に配置されて
いる。

【００６６】また、画素基板１の面における、走査信号
入力端子１９ａ…および基準信号入力端子７ａ…が配置
されている列よりも外側の領域において、基準信号線７
…および基準信号入力端子７ａ…を互いに接続する第２
の連結線２２ｂが形成されている。

【００６７】上記のような配線とすることにより、画素
基板１上での各配線の交差を極力少なくし、歩留りと品
質向上を図っている。なお、第１および第２の連結線２
２ａ・２２ｂおよびその近傍は、隣接する端子や配線と
の短絡不良の発生を防止するために、窒化シリコン絶縁
膜などによって被覆し、高密度実装することが好まし
い。

【００６８】なお、上記の第１および第２の連結線２２
ａ・２２ｂ、および、引き回し線２３ａ・２３ｂは、配
線抵抗を低くするために、例えば走査線１９…や基準信
号線７…よりも、その幅を太くすることが好ましい。ま
た、第１および第２の連結線２２ａ・２２ｂ、および、
引き回し線２３ａ・２３ｂは、画素基板１における画像
表示領域よりも外側に配置されているので、線の幅を太
くしても、開口率や輝度に対して影響を与えることはな
い。

【００６９】このように、各基準信号線７は、第１およ
び第２の連結線２２ａ・２２ｂを介して、その両側から
基準信号が入力されることになる。これにより、各基準
信号線７の片側から基準信号が入力される場合と比べ
て、基準信号線７に接続されている負荷容量の充電に伴
う信号遅延を、およそ１／４にすることができる。

【００７０】ここで、上記の信号遅延について、以下に
詳しく説明する。各基準信号線７の片側から基準信号が
入力される場合には、各基準信号線７における、入力側
と反対側の端部において、最も信号遅延が大きくなる。
一方、各基準信号線７の両側から基準信号が入力される
場合には、各基準信号線７における、中心部分におい
て、最も信号遅延が大きくなる。なお、各基準信号線７
の両側から基準信号が入力される場合の、最も信号遅延
が大きくなる中心部分における、入力端からの抵抗およ
び容量は、片側から基準信号が入力される場合の、最も
信号遅延が大きくなる端部における、入力端からの抵抗
および容量に対して、それぞれおよそ１／２となる。一
般に、抵抗Ｒと容量Ｃとで構成される等価回路におい
て、抵抗Ｒと容量Ｃとの積ＲＣを時定数と呼び、この時
定数によって信号遅延が表される。よって、両側から基
準信号が入力される場合の時定数ＲＣは、片側から基準
信号が入力される場合の、およそ１／４となる。

【００７１】上記のような構成において、スイッチング
素子５がＯＮ状態の時には、基準信号線７には、液晶容
量が接続されていることになる。一本の基準信号線７に
液晶容量がＮ個接続されると、基準信号線７一本当りの
負荷容量は、Ｎ×Ｃｌｃ程度となる。

【００７２】一方、スイッチング素子５がＯＦＦ状態の
時には、基準信号線７には、液晶容量と隣接画素間容量
とが直列に接続されていることになる。なお、隣接画素
間容量とは、基準信号線７に近接する隣接画素間との容
量を示しており、その容量値をＣｂｐとする。この場
合、１画素当りの液晶容量と隣接画素間容量との直列容
量の値は、（Ｃｌｃ×Ｃｂｐ）／（Ｃｌｃ＋Ｃｂｐ）と
なる。

【００７３】例えば、画面サイズが１３．３インチで、
ＸＧＡ（１０２４×７６８）の液晶表示装置では、１画
素当りの直列容量の値は、０．０３×Ｃｌｃ程度になっ
ている。そして、このような直列容量が、１本の基準信
号線７にＮ個配置されると、１本の基準信号線７に対す
る負荷容量の合計は、０．０３×Ｎ×Ｃｌｃ程度とな
る。

【００７４】このように、スイッチング素子５がＯＮに
なっている状態では、スイッチング素子５がＯＦＦにな
っている状態よりも、基準信号線７に対する負荷容量が
およそ３０倍程度に大きくなっている。この際に、上記
の構成によれば、ＯＮになっているスイッチング素子５
に接続されている基準信号線７は、その両側で、ＯＦＦ
になっているスイッチング素子５に接続しているので、
液晶パネル全体での負荷を小さくすることができる。よ
って、信号遅延を格段に低減することができる。

【００７５】また、上記したように、対向基板２上には
信号線２０…が形成されているが、該信号線２０…は、
画素基板１上の走査線１９…の配線方向に直交する方向
で数百本以上形成されている。信号線２０…の幅と対向
電極２１…の幅とは、同一であっても、異なっていても
よい。また、信号線２０…を構成する材料と対向電極２
１…を構成する材料とは、同一であっても、異なってい
てもよい。例えば、信号線２０…を遮光性の低抵抗金属
剤で形成し、画素同士の間を遮光する遮光膜として活用
してもよい。なお、対向電極２１…は、例えばＩＴＯ(I
ndium Tin Oxide)などの透光性の材料から形成される。

【００７６】なお、上記の構成において、基準信号線７
…は、第１および第２の連結線２２ａ・２２ｂによって
全て接続されているが、例えば、基準信号線７…を、各
基準信号入力端子７ａに対応して、いくつかのグループ
に分け、各グループ毎に第１および第２の連結線２２ａ
・２２ｂを設ける構成としてもよい。このような構成と
した場合、グループによって、基準電位が異なる構成と
することも可能である。

【００７７】〔実施の形態２〕本発明の実施の他の形態
について図３に基づいて説明すれば、以下のとおりであ
る。なお、前記した実施の形態１で説明した構成と同様
の機能を有する構成には、同一の符号を付記し、その説
明を省略する。

【００７８】本実施形態に係る液晶表示装置は、実施の
形態１において図２を参照しながら説明した構成と同様
の構成を備えており、画素基板１上に設けられた回路の
構成が、実施の形態１における液晶表示装置と異なるも
のである。

【００７９】図３は、上記液晶表示装置における画素基
板上に設けられた回路の概略を示す回路図である。本実
施形態では、第２の連結線２２ｂが、画素電極６…が形
成される画像表示領域と、走査信号入力端子１９ａ…お
よび基準信号入力端子７ａ…が配置されている列の領域
との間に設けられている。その他の構成は、実施の形態
１における構成とほぼ同様である。

【００８０】実施の形態１の構成では、上記第２の連結
線２２ｂは、走査信号入力端子１９ａ…および基準信号
入力端子７ａ…が配置されている列よりも外側に形成さ
れていたが、本実施形態では、上記のような位置に、第
２の連結線２２ｂが配置されているので、画素基板１の
サイズを小さくすることができる。よって、液晶表示装
置自体のサイズを小さくすることが可能となる。

【００８１】このように、画素基板１のサイズを小さく
することができるという効果を奏する一方、上記のよう
な構成とすると、図３に示すように、第２の連結線２２
ｂと走査線１９…とが、走査線１９…の本数分の箇所で
交差した構成となり、このような交差部では、第２の連
結線２２ｂと走査線１９…との間の短絡欠陥が生じる可
能性がでてきてしまう。

【００８２】しかしながら、例えば、従来の技術におい
て説明した、図１１に示すような構成では、連結線３８
と走査線３４…との交差部や、走査線３４…と信号線３
５…との交差部などが、数万個から数十万個以上存在し
ている。よって、本実施形態の構成における交差部の個
数は、図１１に示すような構成における交差部の個数と
比較して、格段に小さいことになる。

【００８３】実際には、図１１に示すような構成の液晶
表示装置では、交差部の短絡不良や断線不良の発生率
が、機種や製造時期によって多少のばらつきはあるが、
およそ５％前後となっていた。一方、本実施形態の構成
による液晶表示装置では、１０００枚程度の試作におい
て、交差部の短絡不良や断線不良の発生率は０％であっ
た。

【００８４】仮に、本実施形態の構成において、第２の
連結線２２ｂと走査線１９…との交差部で短絡欠陥が発
生した場合、その短絡箇所を切断することによって修正
を行っても、液晶表示装置の機種や、短絡箇所の位置に
よっては、表示品位にほとんど影響を与えない場合もあ
る。

【００８５】〔実施の形態３〕本発明の実施のさらに他
の形態について図４ないし図６に基づいて説明すれば、
以下のとおりである。なお、前記した各実施の形態で説
明した構成と同様の機能を有する構成には、同一の符号
を付記し、その説明を省略する。

【００８６】本実施形態に係る液晶表示装置は、実施の
形態１において図２を参照しながら説明した構成と同様
の構成を備えており、画素基板１上に設けられた回路の
構成が、実施の形態１および実施の形態２における液晶
表示装置と異なるものである。

【００８７】図４は、上記液晶表示装置における画素基
板上に設けられた回路の概略を示す回路図である。本実
施形態では、２本の第２の連結線２２ｂ１・２２ｂ２
が、画素電極６…が形成される画像表示領域と、走査信
号入力端子１９ａ…および基準信号入力端子７ａ…が配
置されている列の領域との間に設けられている。その他
の構成は、実施の形態１および実施の形態２における構
成とほぼ同様である。

【００８８】図５は、第２の連結線２２ｂ１・２２ｂ２
と走査線１９との交差部を示した拡大回路図である。例
えば、第２の連結線２２ｂ２と、走査線１９との交差部
Ａにおいて短絡欠陥が生じた場合、第２の連結線２２ｂ
２の交差部Ａの近傍の箇所Ｂまたは箇所Ｃを、レーザな
どで電気切断することによって修正することができる。
これは、箇所Ｂまたは箇所Ｃを切断することによって、
基準信号線７と第２の連結線２２ｂ２との接続は絶たれ
るが、もう一方の第２の連結線２２ｂ１との接続は維持
できるからである。

【００８９】以上では、第２の連結線２２ｂ２と走査線
１９との交差部での短絡欠陥が生じた場合の修正につい
て説明したが、もう一方の第２の連結線２２ｂ１と走査
線１９との交差部において短絡欠陥が生じた場合でも、
上記と同様の方法で修正を行うことができる。すなわ
ち、第２の連結線２２ｂ１の交差部の近傍を、レーザな
どで電気切断したとしても、もう一方の第２の連結線２
２ｂ２との接続は維持できる。

【００９０】また、図６は、第２の連結線２２ｂ１・２
２ｂ２と走査線１９との交差部の配線の様子を示した拡
大図である。なお、第２の連結線２２ｂ１・２２ｂ２
は、走査線１９…および基準信号線７…よりも上層に形
成されており、第２の連結線２２ｂ１・２２ｂ２と走査
線１９…との間は、絶縁層によって絶縁されている。

【００９１】第２の連結線２２ｂ１・２２ｂ２は、画素
電極６と同一材料の、単層構造からなる透明性導電膜で
形成する。これにより、画素電極６の形成と同時に第２
の連結線２２ｂ１・２２ｂ２を形成することができるの
で、製造工程を増やす必要がなく、また、材料のロスを
低減することができる。

【００９２】基準信号線７…は、走査線１９…と同一の
低抵抗金属配線で形成されている。そして、基準信号線
７…における、第２の連結線２２ｂ１・２２ｂ２との接
続部分は幅広に形成されている。これにより、第２の連
結線２２ｂ１・２２ｂ２を流れる電流は、走査線１９…
との交差部では、若干抵抗の高い透明性導電膜を通る
が、交差部以外では、幅広に形成された、抵抗の低い基
準信号線７…を通ることになる。よって、第２の連結線
２２ｂ１・２２ｂ２を透明性導電膜によって形成するこ
とによる抵抗の増大を緩和することができる。

【００９３】以上のような構成において、画面サイズが
１３．３インチの液晶表示装置を、実際に数千枚試作し
た結果、断線や短絡などの不良は発生せず、表示品位も
良好であった。

【００９４】この際に、基準信号線７…や走査線１９…
などは、低抵抗の窒化タンタルで形成した。そして、こ
れらの表面を陽極酸化させることによって絶縁膜を形成
し、さらにその上層に窒化シリコン膜を形成することに
よって絶縁構造を強化させた。これにより、上記のよう
な交差部における短絡不良をさらに低減することができ
る。なお、上記の試作において、走査線１９…および基
準信号線７…の線幅は、いずれも１５μｍとし、第１の
連結線２２ａおよび引き回し線２３ａ・２３ｂの線幅
は、いずれも３ｍｍとし、第２の連結線２２ｂ１・２２
ｂ２の線幅は、それぞれ５００μｍとして形成した。

【００９５】以上のように、本実施形態の液晶表示装置
では、２本の第２の連結線２２ｂ１・２２ｂ２によって
基準信号線７…を接続しているので、走査線１９…との
間で短絡欠陥が生じても、短絡欠陥が生じた方の第２の
連結線２２ｂ１あるいは２２ｂ２を切断することによっ
て、表示品位を損なうことなく、修正を行うことができ
る。よって、歩留りが良好な液晶表示装置を提供するこ
とができる。

【００９６】なお、実施の形態１ないし３における液晶
表示装置は、比較的生産歩留りを高くすることができる
ので、従来の製造ラインによる製造においても改善効果
が大きい。しかし、このような高歩留りな製造では、途
中の検査工程を省いた製造ラインを用いてもよい。この
ような、検査工程を省いた製造ラインでは、不良基板が
多少発生したとしても、検査工程を省くことによる製造
コストの低減効果の方が大きくなるので、十分に採算が
取れる。

【００９７】

【発明の効果】以上のように、請求項１の発明に係る液
晶表示装置は、画素基板と、上記画素基板との間に間隙
をおいて対向して配置される対向基板と、上記画素基板
と上記対向基板との間隙に挟持される液晶層と、上記画
素基板上にマトリクス状に複数設けられた画素電極と、
上記画素電極に対応して上記対向基板上に設けられた対
向電極と、上記画素基板上において、上記画素電極同士
の境界領域に、互いに平行となるように配置された、複
数の走査線および複数の基準信号線と、上記対向基板上
において、上記走査線に直交する方向で配置され、上記
対向電極に接続された信号線と、上記画素基板上におい
て、上記走査線、上記基準信号線、および上記画素電極
が各端子に接続された３端子型のスイッチング素子とを
備え、上記複数の画素電極が形成されている領域の外周
の辺のうち、上記複数の基準信号線に対して垂直となる
２つの辺に対して外部となる２つの領域において、上記
複数の基準信号線同士を接続する連結線が、それぞれ設
けられている構成である。

【００９８】これにより、信号線と走査線とが短絡する
欠陥の発生の問題を解消することができ、画素欠陥の発
生率の少ない液晶表示装置を提供することができるとい
う効果を奏する。

【００９９】また、各基準信号線は、その両側から基準
信号が入力されることになるので、基準信号線の片側か
ら基準信号が入力される場合と比べて、基準信号線に接
続されている負荷容量の充電に伴う信号遅延を、およそ
１／４にすることができるという効果を奏する。

【０１００】また、ＯＮになっているスイッチング素子
に接続されている基準信号線は、その両側で、ＯＦＦに
なっているスイッチング素子に接続しているので、負荷
容量が大きいことによる信号遅延を、格段に低減するこ
とができるという効果を奏する。

【０１０１】また、設計によっては、基準信号線の線幅
を狭くすることも可能となり、これにより、画素の開口
率を向上することができるという効果を奏する。

【０１０２】請求項２の発明に係る液晶表示装置は、上
記の２つの領域に設けられた連結線同士を接続する引き
回し線が、上記複数の画素電極が形成されている領域の
外部にそれぞれ設けられている構成である。

【０１０３】これにより、請求項１の構成による効果に
加えて、抵抗の低い金属を使用し、線幅を広くした引き
回し線によって、上記の２つの領域に設けられた連結線
同士を接続することができるので、基準信号線における
信号遅延をさらに低減することができるという効果を奏
する。

【０１０４】請求項３の発明に係る液晶表示装置は、上
記複数の画素電極が形成されている領域の外部に、上記
複数の走査線のそれぞれに外部から走査信号を入力する
ための複数の走査信号入力端子が設けられ、上記複数の
走査信号入力端子が形成された領域の内部あるいは近傍
に、上記基準信号線に外部から基準信号を入力するため
の基準信号入力端子が設けられている構成である。

【０１０５】これにより、請求項１の構成による効果に
加えて、走査信号入力端子および基準信号入力端子への
信号供給配線や接続端子を形成する工程を共通化するこ
とが可能となり、製造時間および製造コストを低減する
ことができるという効果を奏する。

【０１０６】請求項４の発明に係る液晶表示装置は、上
記複数の画素電極が形成されている領域の外部に、上記
複数の走査線のそれぞれに外部から走査信号を入力する
ための複数の走査信号入力端子が設けられ、上記複数の
走査信号入力端子が形成された領域と、上記複数の画素
電極が形成されている領域との間の領域に、上記連結線
が設けられている構成である。

【０１０７】これにより、請求項１の構成による効果に
加えて、画素基板のサイズおよび液晶表示装置自体の外
形のサイズを大きくすることなく、上記連結線を設ける
ことができるという効果を奏する。

【０１０８】請求項５の発明に係る液晶表示装置は、上
記連結線は、上記複数の走査信号入力端子が形成された
領域と、上記複数の画素電極が形成されている領域との
間の領域に、複数設けられている構成である。

【０１０９】これにより、請求項４の構成による効果に
加えて、仮に、ある一本の連結線と走査線との間で短絡
不良が発生しても、連結線における短絡部を電気的に切
断することにより、該短絡不良を修復することができる
という効果を奏する。

【０１１０】また、ある一本の連結線に断線が生じて
も、他の連結線は正常に基準信号の伝送を行うことがで
きるので、良品率を向上することができるという効果を
奏する。

【０１１１】請求項６の発明に係る液晶表示装置は、上
記連結線において、走査線と交差する部分は、上記画素
電極と同一の材料から構成され、走査線と交差する部分
以外の部分は、走査線と同一の材料からなる層を少なく
とも備えた材料から構成されている構成である。

【０１１２】これにより、請求項４の構成による効果に
加えて、連結線を形成する工程を別に設ける必要がなく
なり、製造工程の簡略化および製造コストの低減化を図
ることができるという効果を奏する。

【０１１３】請求項７の発明に係る液晶表示装置の製造
方法は、請求項５記載の液晶表示装置の製造方法におい
て、上記走査線と上記連結線とが交差する部分において
短絡不良が発生した場合に、該短絡不良が発生した部分
の近傍の連結線を電気的に切断する。

【０１１４】これにより、連結線と走査線との間で短絡
不良が発生しても、短絡不良の生じていない連結線によ
って、正常に基準信号を伝送できるので、連結線におけ
る短絡部を電気的に切断することにより、該短絡不良を
修復することができる。よって、歩留り良く、液晶表示
装置を製造することが可能となるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の実施の一形態に係る液晶表示装置の画
素基板上に設けられた回路の概略を示す回路図である。

【図２】上記液晶表示装置の概略構成を示す部分断面図
である。

【図３】本発明の他の実施形態に係る液晶表示装置の画
素基板上に設けられた回路の概略を示す回路図である。

【図４】本発明のさらに他の実施形態に係る液晶表示装
置の画素基板上に設けられた回路の概略を示す回路図で
ある。

【図５】第２の連結線と走査線との交差部の回路を示す
拡大図である。

【図６】第２の連結線と走査線との交差部の配線の様子
を示す拡大図である。

【図７】基準信号線と、液晶容量および蓄積容量との接
続の様子を模式的に示した回路図である。

【図８】基準信号線と、液晶容量との接続の様子を模式
的に示した回路図である。

【図９】基準信号線と、液晶容量および隣接画素間容量
との接続の様子を模式的に示した回路図である。

【図１０】従来の液晶表示装置のアクティブマトリクス
基板におけるＴＦＴ近傍の構造を示す部分断面図であ
る。

【図１１】従来の液晶表示装置のアクティブマトリクス
基板におけるアクティブマトリクス回路の概略を示した
回路図である。

【図１２】従来の、別の構成による液晶表示装置のアク
ティブマトリクス基板におけるアクティブマトリクス回
路の概略を示した回路図である。

【符号の説明】

１画素基板２対向基板３液晶層４絶縁性透明基板５スイッチング素子６画素電極７基準信号線７ａ基準信号入力端子１９走査線１９ａ走査信号入力端子２０信号線２１対向電極２２ａ第１の連結線２２ｂ・２２ｂ１・２２ｂ２第２の連結線２３ａ・２３ｂ引き回し線

フロントページの続き (72)発明者藤原晃史大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内 (72)発明者田草康伸大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内

Claims

【特許請求の範囲】

【請求項１】画素基板と、上記画素基板との間に間隙をおいて対向して配置される
対向基板と、上記画素基板と上記対向基板との間隙に挟持される液晶
層と、上記画素基板上にマトリクス状に複数設けられた画素電
極と、上記画素電極に対応して上記対向基板上に設けられた対
向電極と、上記画素基板上において、上記画素電極同士の境界領域
に、互いに平行となるように配置された、複数の走査線
および複数の基準信号線と、上記対向基板上において、上記走査線に直交する方向で
配置され、上記対向電極に接続された信号線と、上記画素基板上において、上記走査線、上記基準信号
線、および上記画素電極が各端子に接続された３端子型
のスイッチング素子とを備え、上記複数の画素電極が形成されている領域の外周の辺の
うち、上記複数の基準信号線に対して垂直となる２つの
辺に対して外部となる２つの領域において、上記複数の
基準信号線同士を接続する連結線が、それぞれ設けられ
ていることを特徴とする液晶表示装置。
【請求項２】上記の２つの領域に設けられた連結線同士
を接続する引き回し線が、上記複数の画素電極が形成さ
れている領域の外部にそれぞれ設けられていることを特
徴とする請求項１記載の液晶表示装置。
【請求項３】上記複数の画素電極が形成されている領域
の外部に、上記複数の走査線のそれぞれに外部から走査
信号を入力するための複数の走査信号入力端子が設けら
れ、上記複数の走査信号入力端子が形成された領域の内
部あるいは近傍に、上記基準信号線に外部から基準信号
を入力するための基準信号入力端子が設けられているこ
とを特徴とする請求項１記載の液晶表示装置。
【請求項４】上記複数の画素電極が形成されている領域
の外部に、上記複数の走査線のそれぞれに外部から走査
信号を入力するための複数の走査信号入力端子が設けら
れ、上記複数の走査信号入力端子が形成された領域と、
上記複数の画素電極が形成されている領域との間の領域
に、上記連結線が設けられていることを特徴とする請求
項１記載の液晶表示装置。
【請求項５】上記連結線は、上記複数の走査信号入力端
子が形成された領域と、上記複数の画素電極が形成され
ている領域との間の領域に、複数設けられていることを
特徴とする請求項４記載の液晶表示装置。
【請求項６】上記連結線において、走査線と交差する部
分は、上記画素電極と同一の材料から構成され、走査線
と交差する部分以外の部分は、走査線と同一の材料から
なる層を少なくとも備えた材料から構成されていること
を特徴とする請求項４記載の液晶表示装置。
【請求項７】請求項５記載の液晶表示装置の製造方法に
おいて、上記走査線と上記連結線とが交差する部分にお
いて短絡不良が発生した場合に、該短絡不良が発生した
部分の近傍の連結線を電気的に切断することを特徴とす
る液晶表示装置の製造方法。