JPH11308107A - 信号入力装置，制御装置及び誘導性負荷の電流制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 誘導性負荷への通電電流をフィードバック制
御する装置において、制御系で生じる信号の応答遅れに
よって制御の応答性が低下するのを防止する。 【解決手段】 リニアソレノイドＬ０の電流検出信号
を、Ａ／Ｄ変換器３４を用いて、ＰＷＭ信号の周期より
も短い周期で繰り返しＡ／Ｄ変換し、得られた検出電流
値をＡ／Ｄデータ受渡用ＲＡＭ３６に格納する。制御Ｃ
ＰＵ２０は、ＲＡＭ３６から、ＰＷＭ信号ｍ周期分（ｍ
は整数）の検出電流値を取り込み、その平均電流値を算
出し、平均電流値と目標電流値とからＰＷＭデータを求
める。この結果、Ａ／Ｄ変換前の電流検出信号を積分回
路等で平滑化する装置に比べ制御の応答性を向上でき
る。また、ＰＷＭ信号出力回路２６は、ＰＷＭ信号１周
期時間の２分の１の時間を繰り返し計時し、その計時時
間とＰＷＭデータに対応したオン・オフ時間とからＰＷ
Ｍ信号の反転タイミングを交互に設定する。この結果、
ＰＷＭデータの更新後のＰＷＭ信号の遅れを防止し、制
御の応答性を向上できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、誘導性負荷に流れ
る電流をデューティ制御するのに好適な信号入力装置，
制御装置及び誘導性負荷の電流制御装置に関する。

【０００２】

【従来の技術】従来より、電磁弁や電磁式のアクチュエ
ータには、その動力源としてリニアソレノイドが設けら
れており、電磁弁の開度やアクチュエータによる駆動対
象物の変位量を調整する際には、リニアソレノイドへの
通電電流量を制御するようにしている。

【０００３】また、こうしたリニアソレノイド等の誘導
性負荷に流れる電流量を制御する際には、通常、誘導性
負荷をトランジスタ等のスイッチング素子を介して直流
電源に接続し、このスイッチング素子を、デューティ比
を制御したパルス幅変調信号（以下、ＰＷＭ信号とい
う）にてオン・オフさせることにより、誘導性負荷に流
れる電流を制御するようにしており、更に、電磁弁の開
度や駆動対象物の変位量を高精度に制御する必要がある
場合には、誘導性負荷に流れた電流を検出し、その検出
電流値が、制御目標である目標電流値となるように、ス
イッチング素子を駆動するＰＷＭ信号のデューティ比を
増・減する、所謂電流フィードバックを行うようにして
いる。

【０００４】ところで、こうした電流フィードバックを
行う際には、誘導性負荷に流れた電流を検出する必要が
あるが、誘導性負荷には、ＰＷＭ信号により周期的にオ
ン・オフされるスイッチング素子を介して電流が流れる
ことから、誘導性負荷に流れる電流は脈動しており、例
えば、誘導性負荷の通電経路に設けた電流検出用抵抗の
両端電圧から誘導性負荷に流れた電流を検出するように
しただけでは、検出電流値が変動するので、安定した制
御を実行できない。

【０００５】そこで、従来、誘導性負荷に流れる電流を
フィードバック制御する際には、例えば、特開昭６０−
６８４０１号公報に記載のように、誘導性負荷の通電経
路に設けた抵抗を用いて検出した電流値を、コンデンサ
と抵抗とからなる積分回路を用いて平滑化し、その平滑
化した検出電流値と目標電流値との偏差に応じて、ＰＷ
Ｍ信号のデューティ比を増減するようにしている。

【０００６】例えば、図１１は、自動車の内燃機関や自
動変速機等に組み込まれた各種電磁弁の開度を制御する
ために、制御対象となる電磁弁に組み込まれたリニアソ
レノイドＬに流す電流を制御する自動車用リニアソレノ
イド制御装置の一般的な構成を表す。この図に示すよう
に、従来の自動車用リニアソレノイド制御装置５０にお
いては、内燃機関や自動変速機等を制御するホストＣＰ
Ｕ５２が、リニアソレノイドＬの電流制御を行うリニア
ソレノイド制御ＩＣ５４に対して、リニアソレノイドＬ
に流すべき目標電流値を指令し、リニアソレノイド制御
ＩＣ５４内では、ホストＣＰＵ５２からの目標電流値を
サブＣＰＵ５４が受けて、目標電流値とリニアソレノイ
ドＬに実際に流れた実電流値（検出電流値）との偏差に
基づき、リニアソレノイドＬをデューティ駆動するため
のデューティ比を求め、それを指令値としてＰＷＭ信号
出力回路５６に出力し、ＰＷＭ信号出力回路５６が、そ
の指令値（デューティ比）に対応したＰＷＭ信号を生成
して、直流電源であるバッテリ（電源電圧Ｖｂ）からリ
ニアソレノイドＬに至る通電経路に設けられたスイッチ
ング素子（図ではＦＥＴ）５８に出力することで、この
スイッチング素子５８を、サブＣＰＵ５４が求めたデュ
ーティ比にてデューティ駆動する。また、リニアソレノ
イドＬの通電経路には、電流検出用の抵抗Ｒ10が設けら
れ、この抵抗Ｒ10の両端電圧を差動増幅器６０にて差動
増幅することで、リニアソレノイドＬに実際に流れた電
流を電圧信号に変換し、更に、この差動増幅器６０から
の出力を、抵抗Ｒ11とコンデンサＣ11とからなる積分回
路６２にて平滑化した後、Ａ／Ｄ変換器６４にてＡ／Ｄ
変換することにより、平滑化後の電圧信号を、リニアソ
レノイドＬに流れた電流を表す検出電流値として、サブ
ＣＰＵ５４に入力するようにしている。

【０００７】

【発明が解決しようとする課題】しかしながら、従来の
誘導性負荷の電流制御装置では、誘導性負荷に流れる電
流をフィードバック制御する際には、積分回路等を用い
て電流の検出信号を平滑化し、その平滑化後の検出電流
値と目標電流値とから、ＰＷＭ信号のデューティ比を設
定し、更にその設定されたデューティ比に従いＰＷＭ信
号を生成するようにされていることから、このフィード
バック系での遅れ、特に、電流の検出信号を平滑化する
積分回路の時定数による遅れによって、誘導性負荷に流
れる電流が目標電流値に達して安定するまでに時間がか
かるといった問題があった。

【０００８】例えば、図１２（ａ）に示すように、誘導
性負荷に流れる電流値が目標電流値に制御されている状
態で、目標電流値が変化すると（時点ｔ0 ）、検出電流
値と目標電流値との偏差が大きくなって、検出電流値を
目標電流値に制御すべく、ＰＷＭ信号のデューティ比も
その偏差に応じて更新されるが、積分回路の時定数（Ｃ
Ｒ時定数）が大きい場合には、検出電流値は、誘導性負
荷に実際に流れる制御電流の変化に対して応答遅れを生
じることから、制御電流が目標電流値に達しても検出電
流値と目標電流値との偏差は零にならず、ＰＷＭ信号は
更新され続け、制御電流は目標電流値に対してオーバシ
ュート・アンダシュートを繰り返し、制御電流が目標電
流値に安定するのに時間がかかるのである。

【０００９】このため、例えば、自動車において自動変
速機の変速段を切り換えるのに使用される電磁弁等、目
標電流更新時の応答性や制御精度が要求される誘導性負
荷の電流制御装置には、上記従来装置を利用できない。
尚、応答性を高めるには、積分回路を削除したり、或い
はその時定数（ＣＲ時定数）を小さくすることも考えら
れるが、このようにした場合には、図１２（ａ）に示す
ように、制御電流が目標電流値付近で安定するまでの時
間は短くなるものの、検出電流値は、スイッチング素子
のデューティ駆動によって生じる電流の脈動に応じて変
化するため、ＰＷＭ信号のデューティ比も変動すること
になり、目標電流値は一定であるにもかかわらず、制御
電流を一定に保つことができなくなってしまう。

【００１０】また、例えば、図１１に示した従来装置に
おいて、ＰＷＭ信号出力回路５６によるＰＷＭ信号の発
生周期と、平滑化後の電流検出信号をＡ／Ｄ変換してＰ
ＷＭ信号のデューティ比を演算するサブＣＰＵ５４の演
算周期とを一致させると、サブＣＰＵ５４を高速に動作
させる必要があり、サブＣＰＵ５４の処理の負担が大き
くなるため、サブＣＰＵ５４とＰＷＭ信号出力回路５６
とは非同期に動作させ、サブＣＰＵ５４の演算周期を、
ＰＷＭ信号出力回路５６のＰＷＭ信号発生周期よりも長
くすることが望ましいが、このようにすると、例えば、
図１２（ｂ）に示すように、目標電流が一定で、制御電
流が目標電流にほぼ安定している場合であっても、実際
には、サブＣＰＵ５４の動作に応じたＡ／Ｄ変換タイミ
ングｔADで取り込まれる検出電流値は、平滑化後の電流
検出信号の脈動によって変動してしまい、目標電流値に
対応して、ＰＷＭ信号のデューティ比を最適値に設定す
ることができないという問題もある。

【００１１】一方、例えば、特開平５−２２２９９３号
公報には、上記従来のように積分回路を用いて電流検出
信号を平滑化するのではなく、ＰＷＭ信号によりオン・
オフされるスイッチング素子のオン直後とオフ直前との
２回のタイミングで、電流検出信号を取り込み、これら
２つの電流値から制御に用いる検出電流値（平均電流
値）を演算により求めることが開示されている。そし
て、この提案の装置によれば、積分回路を用いて電流検
出信号を平滑化する従来装置のように、積分回路の時定
数の影響を受けることなく、制御に用いる検出電流値を
求めることができ、フィードバック系の遅れを低減でき
る。

【００１２】しかし、この提案の装置においては、制御
によって変化するＰＷＭ信号の立上がりタイミングと立
下がりタイミングとを正確に検出して、電流検出信号を
Ａ／Ｄ変換しなければならない。従って、Ａ／Ｄ変換を
行うタイミングを、ＰＷＭ信号の立上がり及び立下がり
に応じて制御するためのタイミング回路が必要になり、
装置構成が複雑になるという問題がある。

【００１３】また次に、上記従来の誘導性負荷の電流制
御装置において、電流の制御遅れは、誘導性負荷に流れ
る電流を検出するフィードバック系の遅れだけでなく、
電流偏差に応じて算出されたデューティ比に応じてＰＷ
Ｍ信号を生成する駆動系（つまりＰＷＭ信号出力回路５
６）の動作遅れによっても生じる。

【００１４】つまり、従来のＰＷＭ信号出力回路は、通
常、ＰＷＭ信号の１周期を繰り返し計時する計時用のカ
ウンタと、ＰＷＭ信号１周期中にスイッチング素子をオ
ン又はオフすべき時間（つまり、上記電流偏差に応じて
演算されたデューティ比に応じたスイッチング素子のオ
ン時間又はオフ時間）を表すデータを記憶するレジスタ
とを備えており、カウンタの値に基づき検出されるＰＷ
Ｍ信号の１周期の開始時点で、ＰＷＭ信号をHighレベル
（又はLow レベル）とし、その後、カウンタの値がレジ
スタに記憶されたデータ値に達した時点で、ＰＷＭ信号
を反転する、といった手順で、デューティ比に応じて信
号レベルが周期的に反転するＰＷＭ信号を生成するよう
に構成されている。

【００１５】このため、従来の誘導性負荷の電流制御装
置において、検出電流値と目標電流値との偏差に応じて
演算されたデューティ比が、スイッチング素子の駆動に
実際に反映されるまでには、最大でＰＷＭ信号１周期分
の時間を要してしまい、制御の応答性を向上させるには
限度があるのである。

【００１６】本発明は、こうした問題に鑑みなされたも
のであり、誘導性負荷に流れる電流をパルス幅変調信号
にてデューティ制御する誘導性負荷の電流制御装置等に
おいて、検出信号のフィードバック系或いは駆動系で生
じる信号の応答遅れによって、制御の応答性が低下する
のを防止することを目的とする。

【００１７】

【課題を解決するための手段】かかる目的を達成するた
めになされた請求項１記載の信号入力装置においては、
まず、Ａ／Ｄ変換手段が、一定周期で変化するアナログ
入力信号を、この入力信号が変化する周期時間よりも短
いＡ／Ｄ変換周期でデジタル値に変換する。そして、こ
のＡ／Ｄ変換手段にて変換されたデジタル値は、記憶手
段に順次記憶され、平均値演算手段が、記憶手段に記憶
されたデジタル値を、入力信号のｍ周期時間分取り込
み、その取り込んだデジタル値を算術平均し、この演算
結果が、入力信号をＡ／Ｄ変換したデジタル値として制
御手段に出力される。

【００１８】つまり、請求項１記載の信号入力装置にお
いては、一定周期で変化するアナログ入力信号を外部の
制御手段に入力するに当たって、前述した従来の電流制
御装置のように、入力信号を積分回路等を用いて平滑化
し、その平滑化後の入力信号をＡ／Ｄ変換するのではな
く、Ａ／Ｄ変換手段にて入力信号を直接Ａ／Ｄ変換し、
そのＡ／Ｄ変換後の入力信号ｍ周期時間分のデジタル値
を算術平均する。

【００１９】このため、本発明によれば、一定周期で変
化する入力信号の平均レベルを、入力信号のＡ／Ｄ変換
値として制御手段に入力するに当たって、積分回路の時
定数の影響を受けることなく、制御手段に必要なＡ／Ｄ
変換値を入力することが可能になる。よって、本発明
を、前述した誘導性負荷の電流制御装置における検出信
号の入力装置として利用すれば、この信号入力の遅れを
低減して、制御の応答性を向上でき、上記目的を達成で
きる。

【００２０】尚、本発明の信号入力装置は、一定周期で
変化する入力信号の平均レベルをデジタル値として外部
の制御手段に入力するシステムであれば、誘導性負荷の
電流制御装置に限らず、どのような制御システムにも適
用できる。つまり、従来より、入力信号をＡ／Ｄ変換し
て制御手段に入力するシステムとしては、前述した誘導
性負荷の電流制御装置のように、制御対象の動作状態を
検出して、その検出結果が目標状態となるように制御対
象をフィードバック制御するフィードバック制御システ
ム以外にも、例えば、検査対象となる装置の動作状態を
検出して、その検出結果を表示又は記録する検査システ
ム、或いは、制御対象となる装置の動作状態を検出し
て、その動作状態が異常或いは適正範囲からずれた場合
に、制御対象の動作を停止させたり、制御対象の動作を
安全側に切り替えるといったオープンループ制御システ
ム等が知られているが、こうしたシステムにおいても本
発明は適用できる。そして、このようなシステムに本発
明を適用すれば、一定周期で変化する入力信号の平均レ
ベルをデジタル値として制御手段に入力する際の信号入
力系での遅れを低減できるため、制御対象の制御や検査
対象の検査の応答性を向上できる。

【００２１】次に、請求項２に記載の発明は、制御対象
の所定の動作状態を検出する検出手段が、制御対象の動
作状態に対応して一定周期で変化する検出信号を発生
し、Ａ／Ｄ変換手段が、予め設定されたＡ／Ｄ変換周期
毎に、前記検出手段からの検出信号を取り込み、この検
出信号をデジタル値に変換し、制御手段が、このＡ／Ｄ
変換手段にて得られたデジタル値に基づき制御対象を制
御するように構成された制御装置に、請求項１記載の信
号入力装置を適用したものである。

【００２２】即ち、請求項２記載の制御装置において
は、検出手段から一定周期で変化する検出信号が出力さ
れるので、この検出信号の平均レベルを制御手段に入力
するために、Ａ／Ｄ変換手段が、検出手段からの検出信
号を、この信号が変化する周期時間よりも短いＡ／Ｄ変
換周期でデジタル値に変換し、そのデジタル値を記憶手
段に順次記憶するように構成される。また、制御手段
は、平均値演算手段にて、記憶手段から、デジタル値
を、検出信号のｍ周期時間（ｍは整数）分取り込み、そ
の取り込んだデジタル値を算術平均し、この平均値演算
手段による演算結果を、検出信号をＡ／Ｄ変換したデジ
タル値として、制御対象の制御に用いるように構成され
る。

【００２３】従って、請求項２記載の制御装置において
は、制御対象を制御するに当たって、制御手段が制御に
用いる、制御対象の動作状態を表すデジタル値が、前述
の従来装置のように、検出信号の入力系に設けられた積
分回路等の影響を受けて遅れを生じることはなく、制御
の応答性を向上できる。

【００２４】また次に、請求項３に記載の発明は、請求
項２記載の制御装置を、電気負荷に流れた一定周期で変
換する電流を検出して、この電気負荷を含む制御対象の
動作状態を制御する装置に適用したものである。そし
て、この制御装置では、検出手段が、電気負荷に流れた
一定周期で変化する電流を検出し、Ａ／Ｄ変換手段が、
検出手段からの検出信号を、電気負荷に流れる電流が変
化する周期時間よりも短いＡ／Ｄ変換周期でデジタル値
に変換して、記憶手段に順次記憶し、平均値演算手段
が、その記憶手段から、デジタル値を、電流のｍ周期時
間分取り込み、その取り込んだデジタル値を算術平均す
ることにより、電気負荷に流れた平均電流値を算出す
る。

【００２５】そして、請求項３記載の制御装置によれ
ば、一定周期で変化する電流を取り込む際に、従来のよ
うに積分回路等を用いて平滑化しないので、制御手段
は、制御に用いる平均電流値（デジタル値）を、応答遅
れなく取り込むことができ、制御対象の制御の応答性を
向上できる。

【００２６】尚、請求項２，３に記載の制御装置におい
て、制御手段は、平均値演算手段にて算出された検出信
号の平均レベルを表すデジタル値（平均電流値）を用い
て、制御対象を制御するが、この制御手段による制御
は、取り込んだデジタル値（平均電流値）が目標値（目
標電流値）となるように制御対象（負荷電流）を制御す
るフィードバック制御であってもよく、また、取り込ん
だデジタル値（平均電流値）から制御対象（電気負荷）
の異常動作を判定して、制御対象の動作（電気負荷の通
電）を停止或いは切り替えるだけのオープンループ制御
であってもよい。

【００２７】次に、請求項４に記載の発明は、請求項１
〜請求項３記載の発明を、検出手段が、一定周期で生成
されたパルス幅変調信号にて通電制御される誘導性負荷
に実際に流れた電流を検出し、Ａ／Ｄ変換手段が、予め
設定されたＡ／Ｄ変換周期毎に、検出手段からの検出信
号をデジタル値に変換し、制御手段が、Ａ／Ｄ変換手段
にてデジタル値に変換された検出電流値が目標電流値と
なるようにパルス幅変調信号のデューティ比をフィード
バック制御するように構成された誘導性負荷の電流制御
装置に具現化したものである。

【００２８】そして、本発明の誘導性負荷の電流制御装
置においては、Ａ／Ｄ変換手段が、検出手段からの検出
信号を、誘導性負荷の通電制御に用いられるパルス幅変
調信号の周期よりも短いＡ／Ｄ変換周期でデジタル値に
変換すると共に、その変換した検出電流値を電流値記憶
手段に順次記憶する。また、制御手段においては、平均
電流演算手段が、電流値記憶手段から、検出電流値を、
パルス幅変調信号のｍ周期時間（ｍは整数）分取り込
み、その取り込んだ検出電流値を算術平均することによ
り、ｍ周期時間内の平均電流値を算出し、制御手段は、
この平均電流演算手段が算出した平均電流値と前記目標
電流値とに基づき、パルス幅変調信号のデューティ比を
制御する。

【００２９】即ち、本発明の誘導性負荷の電流制御装置
においては、従来装置のように、検出手段からの検出信
号を積分回路等を用いて平滑化し、制御手段が、その平
滑化後の検出信号をＡ／Ｄ変換手段を介して取り込むこ
とにより、フィードバック制御のための検出電流値を取
り込むのではなく、Ａ／Ｄ変換手段にて、検出手段から
の検出信号を所定のＡ／Ｄ変換周期で繰り返しＡ／Ｄ変
換し、制御手段が誘導性負荷通電制御用のパルス幅変調
信号（ＰＷＭ信号）のデューティ比を制御する際には、
平均電流算出手段により、Ａ／Ｄ変換手段にてＡ／Ｄ変
換されたＰＷＭ信号ｍ周期時間分の検出電流値を算術平
均することで、デューティ比の制御に用いる検出電流値
（つまり平均電流値）を算出する。

【００３０】このため、積分回路を用いて電流の検出信
号を平滑化する従来装置のように、積分回路の時定数の
影響を受けることなく、制御に用いる検出電流値を求め
ることができ、フィードバック系の遅れを低減できる。
また、前述の特開平５−２２２９９３号公報に記載の装
置のように、平均電流値の算出のために、ＰＷＭ信号の
立上がりタイミングと立下がりタイミングとを検出し
て、Ａ／Ｄ変換を行うタイミングを制御する必要はな
く、Ａ／Ｄ変換手段は、一定のＡ／Ｄ変換周期で動作さ
せればよいことから、Ａ／Ｄ変換タイミングの制御のた
めに装置構成が複雑になることもない。

【００３１】よって、本発明によれば、装置構成を複雑
にすることなく、誘導性負荷の電流フィードバック制御
の応答性を向上することが可能になる。ここで、本発明
においては、制御手段がＰＷＭ信号のデューティ比を制
御するのに用いる平均電流値を、平均電流演算手段にて
算出するようにしているため、積分回路を用いて電流検
出信号を平滑化する従来装置に比べ、制御手段における
演算処理が複雑になるが、平均電流演算手段を、請求項
５に記載のように構成すれば、平均電流の演算を比較的
簡単な演算処理にて行うことができる。

【００３２】つまり、請求項５に記載の誘導性負荷の電
流制御装置では、平均電流演算手段が、ＰＷＭ信号のｍ
周期時間分の検出電流値として、２ⁿ 個の検出電流値を
取り込み、その検出電流値の総和を算出し、この総和か
ら平均電流値を算出することから、平均電流値を算出す
る際には、検出電流値の総和であるデジタル値をｎビッ
ト分だけ下位方向にシフトさせて、シフト後のデジタル
値の下位ｎビット分を、除去若しくは小数点以下のデー
タとすればよく、平均電流演算手段において、複雑な演
算処理を実行することなく、平均電流値を求めることが
可能になる。

【００３３】このため、請求項５に記載の装置によれ
ば、制御手段側で平均電流値を演算するにもかかわら
ず、この制御手段に、除算処理等の複雑な演算処理を高
速に行う高価な演算回路（ＣＰＵ等）を用いることな
く、本発明を実現することができるようになる。

【００３４】また、本発明では、電流フィードバック系
での応答遅れを防止するために、検出手段からの検出信
号を平滑化することなくそのままＡ／Ｄ変換手段にてＡ
／Ｄ変換するようにしているため、Ａ／Ｄ変換手段に入
力される検出信号にノイズが重畳されていても、Ａ／Ｄ
変換手段は、そのノイズを含む検出信号をそのままＡ／
Ｄ変換することになり、平均電流演算手段にて得られる
平均電流値に、誤差が生じることがある。

【００３５】そこで、平均電流演算手段には、請求項６
に記載のように、電流値記憶手段から取り込んだＰＷＭ
信号ｍ周期時間分の検出電流値の中に異常な電流値があ
るか否かを判定する異常判定手段を設け、この異常判定
手段にて異常電流値があると判断された場合には、その
異常電流値を平均電流値の算出に用いないように構成す
ることが望ましい。

【００３６】つまり、平均電流演算手段をこのようにす
れば、平均電流演算手段が取り込んだＰＷＭ信号ｍ周期
時間分の検出電流値の中に、ノイズ成分を含んだ異常な
電流値があっても、それを除いた検出電流値だけで平均
電流値を求めることができるようになり、平均電流値の
演算精度を確保して、電流の制御精度を向上することが
可能になる。

【００３７】また、平均電流演算手段をこのように構成
する場合、ＰＷＭ信号ｍ周期時間分の検出電流値の中か
ら異常電流値を除いた検出電流値にて平均電流値を算出
するようにしてもよいが、より好ましくは、請求項７に
記載のように、平均電流演算手段を、異常判定手段にて
異常電流値があると判断された場合には、Ａ／Ｄ変換手
段にて異常電流値の前・後にＡ／Ｄ変換された検出電流
値から、異常電流値のＡ／Ｄ変換タイミングでの正常電
流値を推定し、平均電流値の算出には、異常電流値に代
えてその推定した電流値を用いるようにするとよい。

【００３８】つまり、このようにすれば、異常電流値を
除いて平均電流値を算出するようにした場合に比べて、
得られる平均電流値の精度を高め、負荷電流の制御精度
をより向上することができるようになる。また、この場
合、平均電流値の算出に用いるＰＷＭ信号ｍ周期時間分
の検出電流値の個数は、常に一定になるため、請求項５
に記載のように、平均電流値の算出に用いる検出電流値
の個数を２ⁿ 個にすることも、簡単に行うことができ
る。

【００３９】一方、このようにＡ／Ｄ変換手段により得
られる検出電流値に誤差が生じるのは、検出手段からＡ
／Ｄ変換手段に入力される検出信号にＡ／Ｄ変換周期よ
りも短い高周波ノイズが重畳されるためであるため、請
求項８に記載のように、検出手段からＡ／Ｄ変換手段へ
の検出信号の入力経路に、高周波ノイズ除去用のフィル
タを設け、このフィルタを用いて、検出信号に重畳され
た高周波ノイズを除去するようにしてもよい。

【００４０】また本発明では、Ａ／Ｄ変換手段が、Ａ／
Ｄ変換した検出電流値を、電流値記憶手段に順次格納す
るので、制御手段側で、Ａ／Ｄ変換手段がＡ／Ｄ変換し
た検出電流値を順次取り込む処理を実行する必要はな
く、これによっても制御手段側での処理の負担を軽減で
きるが、検出電流値を記憶しておくための電流値記憶手
段の記憶容量を大きくすると、コストアップにつながる
ので、電流値記憶手段の記憶容量はできるだけ小さくす
ることが望ましい。

【００４１】そして、このためには、請求項９に記載の
ように、電流値記憶手段を、平均電流演算手段が平均電
流値を算出するのに必要なＰＷＭ信号ｍ周期時間分の検
出電流値のみを記憶できるように構成し、Ａ／Ｄ変換手
段を、検出手段からの検出信号をデジタル値に変換した
最新の検出電流値を電流値記憶手段に順次格納すること
により、電流値記憶手段に記憶された各検出電流値をＡ
／Ｄ変換周期で順次更新するように構成すればよい。

【００４２】つまり、このようにすれば、電流値記憶手
段の記憶容量を必要最小限に抑えて、電流値記憶手段を
設けることによるコストアップを最小限に抑えることが
できる。またこの場合、平均電流演算手段は、電流値記
憶手段の中からＰＷＭ信号ｍ周期時間分の検出電流値を
検索して、検出電流値を読み込む必要はなく、電流値記
憶手段に記憶された検出電流値を全て読み込めばよいた
め、制御手段側で平均電流値を算出する際の演算処理が
簡単になる。また、平均電流演算手段にて算出される平
均電流値は、Ａ／Ｄ変換周期で更新される最新の検出電
流値に対応した平均電流値となり、平均電流の演算によ
って生じる制御の応答遅れをＡ／Ｄ変換周期以下に抑え
ることができることから、制御の応答性を向上すること
もできる。

【００４３】尚、上記請求項５〜請求項９に記載の発明
は、請求項４に記載の誘導性負荷の電流制御装置に適用
されるものであるが、請求項５〜請求項９に記載の技術
は、検出手段からの入力信号（検出信号）を取り込んで
その平均値を演算する信号入力系の構成を簡素化したり
平均値の演算精度を向上するための技術であることか
ら、請求項１に記載の信号入力装置にも、また、請求項
２及び請求項３に記載の制御装置にも、同様に適用でき
る。

【００４４】つまり、請求項１に記載の信号入力装置で
は、平均値演算手段を、請求項５，請求項６，又は請求
項７に記載の平均電流演算手段と同様に構成すれば、上
記と同様の効果を得ることができ、また請求項８に記載
のように、Ａ／Ｄ変換手段へのアナログ入力信号の信号
入力経路に高周波除去用のフィルタを設ければ、請求項
８と同様の効果を得ることができ、記憶手段及びＡ／Ｄ
変換手段を、請求項９に記載のものと同様に構成すれ
ば、請求項９と同様の効果を得ることができる。また、
請求項２，３に記載の制御装置においても、平均値演算
手段を、請求項５，請求項６，又は請求項７に記載の平
均電流演算手段と同様に構成すれば、上記と同様の効果
を得ることができ、また、請求項８に記載のように、Ａ
／Ｄ変換手段への検出信号の入力経路に高周波除去用の
フィルタを設ければ、請求項８と同様の効果を得ること
ができ、記憶手段及びＡ／Ｄ変換手段を、請求項９に記
載のものと同様に構成すれば、請求項９と同様の効果を
得ることができる。

【００４５】また次に、請求項４〜請求項９に記載の誘
導性負荷の電流制御装置において、制御手段は、平均電
流値演算手段にて算出した平均電流値が目標電流値にな
るように、誘導性負荷の通電制御に用いられるＰＷＭ信
号のデューティ比をフィードバック制御できればよい
が、このためには、請求項１０に記載のように、制御手
段を、平均電流演算手段としての機能を有し、且つ、平
均電流値と目標電流値とに基づきＰＷＭ信号のデューテ
ィ比を算出する演算手段と、この演算手段にて算出され
たデューティ比に応じて、ＰＷＭ信号を繰り返し生成す
るパルス幅変調信号生成手段とから構成するとよい。

【００４６】つまりこのように構成すれば、制御のため
の演算とＰＷＭ信号の制御とを演算手段及びパルス幅変
調信号生成手段にて個々に実現でき、制御手段としての
機能を、例えば、ＣＰＵ等からなる一つの機能実現手段
にて実現する場合に比べて、各手段（演算手段及びパル
ス幅変調信号生成手段）での処理の負担を軽減でき、結
果として、制御手段を安価に実現できるようになる。

【００４７】また次に、制御手段を請求項１０に記載の
ように構成した場合、Ａ／Ｄ変換手段が検出手段からの
検出信号をＡ／Ｄ変換するＡ／Ｄ変換周期時間を、演算
手段がデューティ比を算出する演算周期時間よりも長く
すると、演算手段がデューティ比を算出する際に、Ａ／
Ｄ変換手段にてＡ／Ｄ変換されたＰＷＭ信号ｍ周期時間
分の検出電流値として、同じ検出電流値を用いてデュー
ティ比を算出することがあり、演算手段における平均電
流値及びデューティ比の演算処理が不必要に実行される
ことになる。このため、請求項１１に記載のように、Ａ
／Ｄ変換手段がＡ／Ｄ変換を行うＡ／Ｄ変換周期時間
は、演算手段が平均電流値及びデューティ比の演算を行
う演算周期時間以下に設定することが望ましい。つまり
このようにすれば、デューティ制御に伴う電流変動を抑
えるためにＰＷＭ信号の周期を短くしても、演算手段に
おける演算処理を不必要に高速に行う必要がなく、演算
手段を比較的安価に実現できる。

【００４８】また、本発明では、Ａ／Ｄ変換手段が、Ａ
／Ｄ変換した検出電流値を電流値記憶手段に順次格納
し、演算手段側では、電流値記憶手段に記憶されたＰＷ
Ｍ信号ｍ周期時間分の電流値から、平均電流値を算出す
ることから、請求項１０又は請求項１１に記載の装置で
は、請求項１２に記載のように、演算手段とＡ／Ｄ変換
手段とを非同期に動作させることができる。そして、こ
のように、演算手段とＡ／Ｄ変換手段とを非同期に動作
させるようにした場合には、演算手段とＡ／Ｄ変換手段
とを別々に設計することができるため、電流制御装置設
計時の作業性を向上することができる。但し、パルス変
調信号生成手段とＡ／Ｄ変換手段とが、非同期に動作す
ると、演算手段側では、Ａ／Ｄ変換手段にてＡ／Ｄ変換
した検出電流値から、ＰＷＭ信号ｍ周期時間分の検出電
流値を正確に取り込むことができず、平均電流値の計算
精度が低下することが考えられるので、パルス幅変調信
号生成手段とＡ／Ｄ変換手段とは、請求項１３に記載の
ように、同一クロック源からのクロック信号により、互
いに同期して動作するよう構成することが望ましい。

【００４９】一方、請求項１４に記載の誘導性負荷の電
流制御装置においては、演算手段が、予め設定された演
算周期毎に、誘導性負荷に所定電流を流すためのＰＷＭ
信号のデューティ比を算出し、パルス幅変調信号生成手
段が、この演算手段にて算出されたデューティ比に応じ
て信号レベルが変化するＰＷＭ信号を一定周期で繰り返
し生成し、この生成されたＰＷＭ信号を誘導性負荷の通
電手段に出力する。

【００５０】そして、演算手段側では、駆動データ格納
手段が、上記算出したデューティ比から、ＰＷＭ信号の
１周期当たりにＰＷＭ信号を第１レベル又は第２レベル
に保持すべき時間を算出し、この時間を駆動データとし
て駆動データ記憶手段に格納する駆動データ格納手段す
る。

【００５１】また、パルス幅変調信号生成手段側では、
計時手段が、演算手段の演算周期とは同期せずにＰＷＭ
信号１周期時間の２分の１の時間を繰り返し計時し、反
転時間演算手段が、その計時手段による計時動作に同期
して駆動データ記憶手段から駆動データを読み出し、そ
の読み出した駆動データに基づき、ＰＷＭ信号１周期当
たりにこの信号を第１レベルに保持すべき時間の２分の
１の時間（第１時間）と、同じくＰＷＭ信号１周期時間
当たりに該信号を第２レベルに保持すべき時間の２分の
１の時間（第２時間）とを、夫々算出する。

【００５２】そして、計時時間判定手段が、計時手段が
ＰＷＭ信号１周期時間の２分の１時間を計時する計時期
間毎に、交互に、計時手段による計時時間が反転時間演
算手段にて算出された最新の第１時間に達したか、或い
は、計時手段による計時時間が反転時間演算手段にて算
出された最新の第２時間に達したかを判定し、信号レベ
ル設定手段が、計時時間判定手段にて計時手段による計
時時間が第１時間に達したと判定されると、ＰＷＭ信号
の信号レベルを第２レベルに設定し、計時時間判定手段
にて計時手段による計時時間が第２時間に達したと判断
されると、ＰＷＭ信号の信号レベルを第１レベルに設定
する。

【００５３】このため、本発明（請求項１４）の誘導性
負荷の電流制御装置によれば、パルス幅変調信号生成手
段にて生成されるＰＷＭ信号は、演算手段によってデュ
ーティ比が更新された後、ＰＷＭ信号がそのデューティ
比に対応するまでの遅れ時間が、最大でもＰＷＭ信号の
２分の１の周期時間となり、その遅れ時間の最大がＰＷ
Ｍ信号の１周期時間となる従来の誘導性負荷の電流制御
装置に比べて、制御の応答性を向上することができる。

【００５４】つまり、本発明では、前述した従来装置の
ように、ＰＷＭ信号の１周期時間を計時することによ
り、その１周期時間が経過したタイミングを、ＰＷＭ信
号の立ち上げ或いは立ち下げタイミングとして設定する
のではなく、ＰＷＭ信号の周期の２分の１の周期時間を
繰り返し計時する計時手段を設けることによって、ＰＷ
Ｍ信号の立ち上げ及び立ち下げタイミングを設定する区
間を、ＰＷＭ信号の周期の２分の１の時間毎に交互に設
定し、各区間毎に、ＰＷＭ信号を第１レベルに保持すべ
き時間の２分の１の時間が経過した際には、ＰＷＭ信号
を第２レベルに切り換え、ＰＷＭ信号を第２レベルに保
持すべき時間の２分の１の時間が経過した際には、ＰＷ
Ｍ信号を第２レベルに切り換えるようにしているため、
演算手段にてデューティ比が更新された際に、ＰＷＭ信
号がその更新されたデューティ比に対応するまでの遅れ
時間を、最大でも、ＰＷＭ信号の周期の２分の１の周期
時間に抑えることが可能になり、従来装置に比べて、誘
導性負荷の駆動系での応答遅れを抑制することができ、
延いては、制御の応答性を向上することが可能になる。

【００５５】尚、請求項１４に記載の誘導性負荷の通電
制御装置は、誘導性負荷への通電電流量を制御するに当
たって、ＰＷＭ信号のデューティ比を誘導性負荷に流す
べき電流量に応じて制御する装置（つまり、単なるオー
プンループ制御を行う装置）にも適用できるが、上記請
求項４〜請求項１３に記載の装置のように、誘導性負荷
に流れる電流をフィードバック制御する場合には、請求
項１５に記載のように構成すればよい。

【００５６】つまり、請求項１５に記載のように、上記
請求項１４に記載の誘導性負荷の通電制御装置に、誘導
性負荷に実際に流れた電流を検出する検出手段と、この
検出手段からの検出信号を、予め設定されたＡ／Ｄ変換
周期毎にデジタル値に変換するＡ／Ｄ変換手段とを設
け、演算手段において、Ａ／Ｄ変換手段にてデジタル値
に変換された検出電流値と目標電流値とに基づき、検出
電流値を目標電流値に制御するのに必要なＰＷＭ信号の
デューティ比を算出するように構成すれば、誘導性負荷
への通電電流を目標電流にフィードバック制御すること
が可能になる。

【００５７】そして、この請求項１５に記載の装置と請
求項４〜請求項１３に記載の装置とを組合せれば、誘導
性負荷に流れた電流を検出して制御手段（演算手段）に
フィードバックする際のフィードバック系の遅れと、Ｐ
ＷＭ信号を生成する駆動系の遅れとの両方を抑制できる
ことになり、誘導性負荷の制御の応答性をより確実に向
上することが可能になる。

【００５８】また次に、請求項１４に記載の電流制御装
置では、反転時間演算手段は、計時手段による計時動作
に同期して駆動データ記憶手段から駆動データを読み出
し、その読み出した駆動データに基づき、第１時間及び
第２時間を夫々算出するように構成されるが、請求項１
６に記載の如く、パルス幅変調信号生成手段に、計時手
段がＰＷＭ信号１周期時間の２分の１時間の計時を開始
してから、次の２分の１時間の計時を開始するまでの間
に、駆動データ記憶手段に記憶された駆動データが演算
手段側の動作によって更新されたかどうかを監視する監
視手段と、この監視手段により駆動データの更新が検出
されると、反転時間演算手段を計時手段の計時動作とは
非同期に動作させて、計時時間判定手段が計時時間の判
定に用いる第１時間及び第２時間を、駆動データ記憶手
段内の最新の駆動データに対応した時間に更新させる反
転時間更新手段と、を設けるようにすれば、ＰＷＭ信号
が、演算手段にて更新された最新のデューティ比に対応
するまでの遅れ時間をより短くすることができる。

【００５９】

【発明の実施の形態】以下に、本発明の一実施例を図面
と共に説明する。図１は、本発明が適用された自動車用
リニアソレノイド制御装置１０の構成を表すブロック図
である。

【００６０】本実施例のリニアソレノイド制御装置１０
は、自動車に搭載された内燃機関を目標状態に制御する
ために、内燃機関に設けられた複数（本実施例では４
個）のリニアソレノイドＬ０〜Ｌ３（図ではＬ０のみを
示す）を個々に通電制御するためのものであり、エンジ
ンコントロール用のホストＣＰＵ１２にて演算された各
リニアソレノイドＬ０〜Ｌ３に流すべき電流を表すデー
タ（以下、目標電流値という）に従い、各リニアソレノ
イドＬ０〜Ｌ３に流れる電流をフィードバック制御する
リニアソレノイド制御ＩＣ１４を備える。

【００６１】リニアソレノイド制御ＩＣ１４は、各リニ
アソレノイドＬ０〜Ｌ３をＰＷＭ信号にてデューティ駆
動するためのデューティ比を演算し、その演算結果を、
ＰＷＭデータ（駆動データ）としてＰＷＭデータ受渡用
のＲＡＭ（請求項１４に記載の駆動データ記憶手段に相
当する）２２に格納する、演算手段としての制御ＣＰＵ
２０と、ホストＣＰＵ１２に内蔵されたＲＡＭから各リ
ニアソレノイドＬ０〜Ｌ３の目標電流値を読み込み、制
御ＣＰＵ２０に入力する、ダイレクト・メモリ・アクセ
ス回路（ＤＭＡ）２４と、ＰＷＭデータ受渡用ＲＡＭ２
２から各リニアソレノイドＬ０〜Ｌ３に対するＰＷＭデ
ータを夫々読み込み、各リニアソレノイドＬ０〜Ｌ３を
デューティ駆動するためのＰＷＭ信号PWM0，PWM1，PWM
2，PWM3を夫々生成する、パルス幅変調信号生成手段と
してのＰＷＭ信号出力回路２６を備える。

【００６２】一方、電流制御の対象となるリニアソレノ
イドＬ０は、バッテリの正極側に接続された電源ライン
（電源電圧Ｖｂ）からバッテリの負極側に接続されたグ
ランドラインに至る通電経路上に配置されており、その
通電経路のリニアソレノイドＬ０よりも電源ライン側に
は、所謂ハイサイドスイッチとしてＦＥＴ２８が設けら
れ、更に、このＦＥＴ２８のゲートには、エミッタがグ
ランドラインに設置されたＮＰＮトランジスタ２９のコ
レクタが接続されている。

【００６３】ＮＰＮトランジスタ２９は、ＦＥＴ２８の
ゲートをグランドラインに接地することにより、ＦＥＴ
２８をオンさせるためのものであり、そのベースには、
ＰＷＭ信号出力回路２６からリニアソレノイドＬ０通電
用のＰＷＭ信号PWM0が入力される。この結果、ＮＰＮト
ランジスタ２９及びＦＥＴ２８は、ＰＷＭ信号PWM0がHi
ghレベルであるときにオン状態となって、バッテリから
リニアソレノイドＬ０への通電経路を導通させ、逆に、
ＰＷＭ信号PWM0がLow レベルであれば、オフ状態となっ
て、リニアソレノイドＬ０の通電経路を遮断する。

【００６４】尚、図示しない他のリニアソレノイドＬ１
〜Ｌ３にも、リニアソレノイドＬ０と同様のスイッチン
グ素子（具体的にはＮＰＮトランジスタ２９及びＦＥＴ
２８）が設けられており、ＰＷＭ信号出力回路２６から
出力されるＰＷＭ信号ＰＷ１〜ＰＷＭ３に従い、各スイ
ッチング素子がオン・オフして、各リニアソレノイドＬ
１〜Ｌ３に流れる電流をデューティ制御できるようにさ
れている。

【００６５】また、各リニアソレノイドＬ０〜Ｌ３のグ
ランドライン側の通電経路には、電流検出用の抵抗（本
発明の検出手段に相当する）Ｒ０が設けられており、そ
の両端電圧から、各リニアソレノイドＬ０〜Ｌ３に流れ
た電流を検出できるようにされている。そして、この抵
抗Ｒ０の両端電圧は、抵抗Ｒ１，Ｒ２を介して、差動増
幅器３０に入力され、差動増幅器３０にて差動増幅され
た後、信号選択用のマルチプレクサ（ＭＰＸ）３２を介
して、Ａ／Ｄ変換手段としてのＡ／Ｄ変換器３４に選択
的に入力される。

【００６６】そして、Ａ／Ｄ変換器３４は、ＭＰＸ３２
を介して、各リニアソレノイドＬ０〜Ｌ３に流れた電流
を表す電流検出信号（電圧）を一定のＡ／Ｄ変換周期で
順に取り込み、デジタル値に変換し、そのデジタル値
（検出電流値）を、Ａ／Ｄデータ受渡用のＲＡＭ（請求
項１〜３に記載の記憶手段，請求項４に記載の電流値記
憶手段に相当）３６に格納する。

【００６７】また、Ａ／Ｄデータ受渡用のＲＡＭ３６
は、制御ＣＰＵ２０からもアクセスできるようにされて
おり、制御ＣＰＵ２０側では、ＲＡＭ３６に格納された
各リニアソレノイドＬ０〜Ｌ３毎の検出電流値の和を、
例えば、デジタル・シグナル・プロセッサ（ＤＳＰ）等
を用いて高速に演算し、その演算結果から各リニアソレ
ノイドＬ０〜Ｌ３に流れた平均電流値を求め、この平均
電流値が、夫々、ＤＭＡ２４を介して入力される各リニ
アソレノイドＬ０〜Ｌ３の目標電流値となるように、Ｐ
ＷＭ信号PWM0〜PWM3のデューティ比を算出し、その算出
したデューティ比に基づき、各リニアソレノイドＬ０〜
Ｌ３通電用のＰＷＭデータを設定し、これをＰＷＭデー
タ受渡用ＲＡＭ２２に格納する。

【００６８】尚、制御ＣＰＵ２０には、演算処理実行用
のプログラムや各種データが格納されたＲＯＭ３８、及
び、演算処理実行時に制御用のデータを一時格納するた
めのＲＡＭ３９が接続されている。そして、制御ＣＰＵ
２０は専用の発振子２０ａにて生成されたクロック信号
を受けて動作し、ＰＷＭ信号出力回路２６及びＡ／Ｄ変
換器３４は、この発振子２０ａとは異なるＰＷＭ信号生
成用の発振子２６ａにて生成されたクロック信号を受け
て動作する。つまり、ＰＷＭ信号出力回路２６及びＡ／
Ｄ変換器３４は、同一発振子２６ａからのクロック信号
により同期して動作し、制御ＣＰＵ２０は、ＰＷＭ信号
出力回路２６及びＡ／Ｄ変換器３４とは異なる発振子２
０ａからのクロック信号により、これら各回路とは非同
期に動作する。

【００６９】次に、ＰＷＭデータ受渡用ＲＡＭ２２及び
Ａ／Ｄデータ受渡用ＲＡＭ３６の構成及びこれら各部に
格納されるデータ構造について説明する。まず、ＰＷＭ
データ受渡用ＲＡＭ２２は、図２（ａ）に示すように、
４個のリニアソレノイドＬ０〜Ｌ３を夫々デューティ駆
動するためのＰＷＭデータとして、各ＰＷＭ信号PWM0〜
PWM3毎に、各ＰＷＭ信号PWM0〜PWM3の周期CYCL(0)〜CYC
L(3)を表すデータ（周期データ）と、各ＰＷＭ信号PWM0
〜PWM3の１周期内に、ＰＷＭ信号PWM0〜PWM3をHighレベ
ルにして、各リニアソレノイドＬ０〜Ｌ３の通電経路に
設けられたスイッチング素子をオンするためのオン時間
ＴON(0)〜ＴON(3)を表すデータと、このデータが制御Ｃ
ＰＵ２０にて更新された直後であるか、或いは、データ
更新後に既にＰＷＭ信号の生成に使用されたかを表す更
新フラグOVW(0)〜OVW(3)と、からなる３種類のデータを
各々格納できるように構成されている。

【００７０】そして、このＰＷＭデータ受渡用ＲＡＭ２
２内のＰＷＭデータは、制御ＣＰＵ２０が各リニアソレ
ノイドＬ０〜Ｌ３をデューティ駆動するためのデューテ
ィ比を演算する度に更新され、更新フラグOVW(0)〜OVW
(3)は、その更新の度にセット（OVW ←High）される。
また、ＰＷＭ信号出力回路２６は、このＰＷＭデータ受
渡用ＲＡＭ２２からＰＷＭデータを読み出すことによ
り、各リニアソレノイドＬ０〜Ｌ３をデューティ駆動す
るためのＰＷＭ信号を生成するが、ＰＷＭデータを読み
出した際に、対応する更新フラグOVW(0)〜OVW(3)がセッ
トされていれば、これをリセット（OVW ←Low ）するこ
とにより、そのＰＷＭデータは更新直後の値ではないこ
とを記憶する。

【００７１】一方、Ａ／Ｄデータ受渡用ＲＡＭ３６は、
図２（ｂ）に示すように、制御対象となる４個のリニア
ソレノイドＬ０〜Ｌ３に対応したデータ値を、夫々、チ
ャンネル０（ch0） 〜チャンネル３（ch3） のデータ値
（検出変換値）として、各チャンネルch0〜ch3毎に、過
去１６個分記憶できるようにされている。そして、Ａ／
Ｄ変換器３４は、例えば、リニアソレノイドＬ０の検出
電流値については、チャンネル０（ch0） のデータ記憶
領域に、dat[0,0]、dat[0,1]、… dat[0,15]と記憶して
ゆき、その後は、データ番号順に、検出電流値を順に更
新してゆくことで、各チャンネルch0〜ch3毎に、夫々、
最新の検出電流値を、過去１６個分記憶させる。

【００７２】尚、Ａ／Ｄ変換器３４には、図２（ｃ）に
示す如く、Ａ／Ｄデータ受渡用ＲＡＭ３６に各チャンネ
ルch0〜ch3の検出電流値dat[*,*]を格納する前に、各チ
ャンネルch0〜ch3に対応する電流のＡ／Ｄ変換値ad[0]
〜ad[3]を一時的に記憶しておくためのＲＡＭ３４ａが
内蔵されている。

【００７３】次に、上記のように構成された本実施例の
リニアソレノイド制御装置において、リニアソレノイド
の通電制御のために、Ａ／Ｄ変換器３４，制御ＣＰＵ２
０，及びＰＷＭ信号出力回路２６で夫々実行される制御
処理についてフローチャート及びタイムチャートを用い
て順に説明する。

【００７４】まず、図３は、Ａ／Ｄ変換器３４におい
て、例えば１３μsec.毎に繰り返し実行されるＡ／Ｄ変
換処理を表すフローチャートであり、図４は、その動作
を説明するタイムチャートである。尚、Ａ／Ｄ変換器３
４には、下記の処理手順でＡ／Ｄ変換を繰り返し実行す
るために、単にＭＰＸ３２からの入力信号をＡ／Ｄ変換
するＡ／Ｄ変換部とは別に、Ａ／Ｄ変換値のＲＡＭ３４
ａへの書き込み並びにＲＡＭ３４ａからＡ／Ｄデータ受
渡用ＲＡＭ３６へのＡ／Ｄ変換値の転送を行うために、
ロジック回路又はＣＰＵからなる制御部が設けられてい
る。

【００７５】Ａ／Ｄ変換器３４は、このＡ／Ｄ変換処理
を実行する度に、ＭＰＸ３２を介して取り込む電流検出
信号を、リニアソレノイドＬ０からＬ３へと順に切り換
えるようにされており、まず、Ｓ１１０（Ｓはステップ
を表す）にて、ＭＰＸ３２を介して取り込んだ電流検出
信号をＡ／Ｄ変換して読み込む。そして、続くＳ１２０
では、その読み込んだＡ／Ｄ変換値を、このＡ／Ｄ変換
値に対応するＲＡＭ３４ａの特定チャンネル領域に記憶
されたＡ／Ｄ変換値ad[nch] に加算することにより、Ｒ
ＡＭ３４ａ内のＡ／Ｄ変換値ad[nch] を更新し、Ｓ１３
０に移行する。尚、nchはチャンネル番号を表し、当該
処理を実行する度に０〜３のいずれかに順に更新される
後述のカウンタnch の値によって特定される。

【００７６】即ち、Ａ／Ｄ変換器３４は、Ａ／Ｄ変換処
理を実行する度に、各リニアソレノイドＬ０〜Ｌ３に設
けられた差動増幅器３０からの電流検出信号を、ch0 〜
ch3のＡ／Ｄ変換値として、順にＡ／Ｄ変換し、そのＡ
／Ｄ変換値を、ＲＡＭ３４ａに既に記憶された対応する
チャンネルのＡ／Ｄ変換値ad[nch] に加算することによ
り、ＲＡＭ３４ａ内の各チャンネルのＡ／Ｄ変換値ad
[0]〜ad[3]を、順に更新するのである。

【００７７】そして、続くＳ１３０では、ＲＡＭ３４ａ
の各チャンネルch0〜ch3用の記憶領域に格納したＡ／Ｄ
変換値ad[nch] の加算回数をカウントするカウンタncnt
の値が、予め設定された加算回数SN1 （本実施例では
４）に達しているか否かを判断し、カウンタncntの値が
加算回数SN1 に達していれば（換言すれば、Ｓ１２０で
更新した特定チャンネル（nch）のＡ／Ｄ変換値ad[nch]
が、そのチャンネルの過去４回分のＡ／Ｄ変換結果を
加算した値であれば）、Ｓ１４０に移行して、そのチャ
ンネル（nch） の記憶領域に記憶されたＡ／Ｄ変換値ad
[nch] を、検出電流値を表す検出電流値dat[nch，cntm]
として、Ａ／Ｄデータ受渡用ＲＡＭ３６の対応するアド
レス[nch，cntm] に転送することにより、そのアドレス
の検出電流値dat[nch，cntm]を書き換え、続くＳ１５０
にて、ＲＡＭ３４ａに記憶された検出電流値ad[nch]を
初期値「０」に更新する。

【００７８】また、続くＳ１６０では、今回Ａ／Ｄデー
タ受渡用ＲＡＭ３６内の検出電流値dat[nch，cntm]を更
新したＡ／Ｄ変換値ad[nch] のチャンネル番号（nch）
は、制御対象となるリニアソレノイドＬ０〜Ｌ３のチャ
ンネル数SNCH（本実施例では４）から値「１」を減じた
値に一致するか否か、換言すれば、Ａ／Ｄデータ受渡用
ＲＡＭ３６の各チャンネルch0〜ch3の「cntm」番目の検
出電流値dat[0，cntm]〜dat[3，cntm]の更新が全て完了
したか否かを判断する。

【００７９】そして、Ｓ１６０にて肯定判断されると、
今度は、その後の処理で、Ａ／Ｄデータ受渡用ＲＡＭ３
６の各チャンネルch0〜ch3の「cntm＋１」番目の検出電
流値dat[0，cntm+1]〜dat[3，cntm+1]を更新できるよう
にするために、Ｓ１７０にて、次に更新すべきＡ／Ｄデ
ータ受渡用ＲＡＭ３６のアドレスを特定するためのカウ
ンタcntmをインクリメントする。

【００８０】また、こうしてカウンタcntmの値を更新す
ると、今度は、その更新により、カウンタcntmの値が、
Ａ／Ｄデータ受渡用ＲＡＭ３６に各チャンネル毎に検出
電流値を記憶可能な最大アドレス値SN2 （本実施例では
１５）を越えたか否かを判断する。そして、カウンタcn
tmの値が最大アドレス値SN2 を越えていれば、カウンタ
cntmの値を、Ａ／Ｄデータ受渡用ＲＡＭ３６に各チャン
ネル毎に検出電流値を記憶可能な最小のアドレス値であ
る値「０」に設定し、続くＳ２００に移行して、次にＡ
／Ｄ変換してデータを更新すべきチャンネルを表すカウ
ンタnch の値をインクリメントする。尚、このＳ２００
の処理は、Ｓ１３０，Ｓ１６０，Ｓ１８０にて否定判断
された場合にも実行される。

【００８１】そして、Ｓ２００にて、カウンタnchの値
がインクリメントされると、今度は、Ｓ２１０に移行し
て、この更新されたカウンタnchの値は、制御対象とな
るリニアソレノイドＬ０〜Ｌ３のチャンネル数SNCH（本
実施例では４）に達したか否か、換言すれば、カウンタ
nchの値が、チャンネル番号としてとりうる「０〜３」
の値を越えたか否かを判断する。

【００８２】そして、Ｓ２１０にて、カウンタnch の値
がチャンネル数SNCHに達したと判断されると、続くＳ２
２０にて、カウンタnch の値を初期値「０」に設定し、
更に続くＳ２３０にて、カウンタncntの値をインクリメ
ントすることにより、ＲＡＭ３４ａでのＡ／Ｄ変換値ad
[nch] の加算回数を表すカウンタncntの値を更新し、続
くＳ２４０にて、その更新後のカウンタncntの値が、予
め設定された加算回数SN1 を越えたか否かを判断し、カ
ウンタncntの値が加算回数SN1 を越えていれば、Ｓ２５
０にて、カウンタncntの値を初期値「１」に設定した
後、当該処理を終了する。

【００８３】また、逆に、Ｓ２４０にて、カウンタncnt
の値が加算回数SN1 を越えていないと判断されるか、或
いは、Ｓ２１０にて、カウンタnch の値が制御対象とな
るリニアソレノイドＬ０〜Ｌ３のチャンネル数SNCH（本
実施例では４）に達していないと判断された場合には、
そのまま当該処理を終了する。

【００８４】このように、Ａ／Ｄ変換処理を行うＡ／Ｄ
変換器３４では、図４に示す如く、発振子２６ａからの
クロック信号の発生周期にて設定されるＡ／Ｄ変換周期
（１３μsec.）で、各リニアソレノイドＬ０〜Ｌ３の電
流検出信号を順にＡ／Ｄ変換し、これにより得られたＡ
／Ｄ変換値を、そのＡ／Ｄ変換値に対応するチャンネル
ch0〜ch3のＲＡＭ３４ａの記憶領域に順に格納し、更
に、その記憶領域に既にＡ／Ｄ変換値ad[0]〜ad[3]が格
納されている場合には、その記憶されたＡ／Ｄ変換値ad
[0]〜ad[3]に、新たなＡ／Ｄ変換値を足し込むことによ
り、ＲＡＭ３４ａ内のＡ／Ｄ変換値ad[0]〜ad[3]を更新
する。

【００８５】そして、その更新を４回行い、ＲＡＭ３４
ａ内のＡ／Ｄ変換値ad[0]〜ad[3]がＡ／Ｄ変換４回分の
Ａ／Ｄ変換値の和になると、ＲＡＭ３４ａ内のＡ／Ｄ変
換値ad[0]〜ad[3]を、夫々、検出電流値を表す一つのデ
ータdat[0,*]〜[3,*]として、Ａ／Ｄデータ受渡用ＲＡ
Ｍ３６の対応するアドレス領域に格納し、ＲＡＭ３４ａ
内のＡ／Ｄ変換値ad[0]〜ad[3]を値「０」に初期化す
る。また、Ａ／Ｄデータ受渡用ＲＡＭ３６に、検出電流
値を書き込む際には、各チャンネルch0〜ch3毎に、カウ
ンタcntmの値で決定される「０」から「１５」のアドレ
ス毎に順に記憶し、検出電流値を書き込んだ各チャンネ
ルch0〜ch3のアドレスが「１５」に達すると、再度アド
レス「０」の記憶領域から順に検出電流値を書き換え
る。

【００８６】このため、各リニアソレノイドＬ０〜Ｌ３
に流れた電流のＡ／Ｄ変換は、５２μsec.毎に実行さ
れ、Ａ／Ｄデータ受渡用ＲＡＭ３６には、各リニアソレ
ノイドＬ０〜Ｌ３に流れた電流の検出値（検出電流値）
として、Ａ／Ｄ変換４回分のＡ／Ｄ変換値の和が、２０
８μsec.毎に、順に記憶される。このため、Ａ／Ｄデー
タ受渡用ＲＡＭ３６には、各チャンネルch0〜ch3（つま
り各リニアソレノイドＬ０〜Ｌ３）毎に、３３２８μse
c.（＝２０８μsec.×１６）の間に５２μsec.毎にＡ／
Ｄ変換した最新のＡ／Ｄ変換結果が蓄積されることにな
り、そのＡ／Ｄ変換結果の更新遅れは、最大でも２０８
μsec.となる。

【００８７】尚、Ａ／Ｄデータ受渡用ＲＡＭ３６には、
３３２８μsec.の間にＡ／Ｄ変換器３４を介して得られ
た１６個の検出電流値が格納されるが、この時間（３３
２８μsec.）は、ＰＷＭ信号出力回路２６が生成するＰ
ＷＭ信号の１周期に対応する。

【００８８】次に、図５は、制御ＣＰＵ２０において、
例えば２ｍsec.毎に繰り返し実行される制御量演算処理
を表すフローチャートであり、図６は、その動作を説明
するタイムチャートである。図５に示す如く、この制御
量演算処理では、まずＳ３１０にて、Ａ／Ｄデータ受渡
用ＲＡＭ３６に各チャンネルch0〜ch3毎に記憶された電
流値の和を表す演算データ（以下電流積算値という）SU
M を値「０」に初期化し、続くＳ３２０にて、カウンタ
mmに、Ａ／Ｄデータ受渡用ＲＡＭ３６の最大アドレス値
SN2 を設定する。そして、続くＳ３３０では、Ａ／Ｄデ
ータ受渡用ＲＡＭ３６に記憶されたチャンネルchm の検
出電流値の中から、上記カウンタmmの値に対応したアド
レスの検出電流値dat[chm，mm]を読み出し、この検出電
流値dat[chm，mm]を電流積算値SUM に加えることによ
り、電流積算値SUM を更新する。そして更に、続くＳ３
４０では、カウンタmmの値をデクリメント（−１）し、
続くＳ３５０にて、カウンタmmの値が負になったか否か
を判断し、カウンタmmの値が負でなければ、再度Ｓ３３
０に移行する。

【００８９】つまり、上記Ｓ３１０〜Ｓ３５０の処理で
は、Ａ／Ｄデータ受渡用ＲＡＭ３６に記憶されたチャン
ネルchm の１６個の検出電流値[chm，0]〜[chm，15]
を、アドレスが最も大きい検出電流値[chm，15] から順
に読み出し、電流積算値SUM に加算することにより、こ
れら１６個の検出電流値[chm，0]〜[chm，15] の和を算
出するのである。尚、Ｓ３３０で読み出す検出電流値の
チャンネルchm は、当該処理を実行する度に、０〜３の
いずれかに順に更新されるカウンタchm の値によって特
定される。

【００９０】次に、Ｓ３５０にて、カウンタmmの値が負
になったと判断されると（換言すれば、チャンネルchm
の検出電流値の和を表す電流積算値SUM が求められる
と）、Ｓ３６０に移行して、この電流積算値SUM をｎ回
（本実施例では６回）右にシフトすることにより平均電
流値VIO を算出する。

【００９１】つまり、積算値SUM を構成するＡ／Ｄ変換
１回当たりのＡ／Ｄ変換値の個数は、６４個（＝４×１
６）であり、２⁶ 個となる。そして、デジタルデータを
２ⁿで除算するには、デジタルデータを除算すべき値の
指数ｎ分右へシフトさせ、デジタルデータの下位ｎビッ
ト分を除去若しくは小数点以下のデータとした上位のビ
ットデータをとればよい。そこで、Ｓ３５０では、電流
積算値SUM からＡ／Ｄ変換１回当たりのＡ／Ｄ変換値
（＝SUM ／２⁶ ）を求めるために、デジタルデータであ
る電流積算値SUM を、除算すべき値２ⁿ の指数ｎ（＝
６）分だけ右へシフトさせることにより、Ａ／Ｄ変換値
の平均値（平均電流値）VI0 を算出するのである。尚、
Ｓ３６０の処理は、請求項１〜請求項３に記載の平均値
演算手段，請求項４，５に記載の平均電流演算手段に相
当する。

【００９２】こうして、平均電流値VIO が算出される
と、今度は、この平均電流値VIO とＤＭＡ２４を介して
ホストＣＰＵ１２から取り込んだ目標電流値VR(chm) と
の偏差EV(chm) に基づき、チャンネルchm のリニアソレ
ノイドをデューティ駆動するためのデューティ比D0(ch
m) を求め、このデューティ比に基づきＰＷＭデータ受
渡用ＲＡＭ２２に書き込むＰＷＭデータを算出するフィ
ードバック計算を行う（Ｓ３７０〜Ｓ４１０）。

【００９３】このフィードバック計算では、まず、前回
求めたチャンネルchm の電流偏差EV(chm) をEVOLD とし
て設定（Ｓ３７０）した後、Ｓ３６０で今回求めたチャ
ンネルchm の平均電流値VIO と目標電流値VR(chm) との
偏差EV(chm) を算出し（Ｓ３８０）、この偏差EV(chm)
と、前回求めた偏差EVOLD と、予め設定された制御ゲイ
ンKP，KI（KP；比例ゲイン，KI；積分ゲイン）とをパラ
メータとする次式に基づき、デューティ比D0(chm) の補
正値DD0(chm)を求める（Ｓ３９０）。

【００９４】 DD0＝KP×［｛EV(chm)−EVOLD｝＋KI×EV(chm)］ そして、現在設定されているチャンネルchmのデューテ
ィ比D0(chm) に補正値DD0（chm）を加えることにより、
デューティ比D0（chm）を更新し（Ｓ４００）、更に、
この更新したデューティ比D0（chm） と、チャンネルch
m のリニアソレノイドＬ(chm) に対して予め設定された
ＰＷＭ信号の周期CYCL(chm) とから、ＰＷＭ信号１周期
当たりのスイッチング素子（ＮＰＮトランジスタ２９，
ＦＥＴ２８）のオン時間ＴON(chm) を、次式の如く算出
する（Ｓ４１０）。

【００９５】 ＴON(chm) ＝（D0(chm)／100）×CYCL(chm) 尚、上式において、デューティ比D0(chm) を「１００」
で割っているのは、デューティ比D0（chm）の単位がパ
ーセント（％）であるためである。次に、このようにチ
ャンネルchm のＰＷＭデータとして、スイッチング素子
のオン時間ＴON(chm) が算出されると、今度は、Ｓ４２
０にて、このオン時間ＴON(chm) と、ＰＷＭ信号の周期
CYCL(chm) とを、夫々、ＰＷＭデータ受渡用ＲＡＭ２２
の対応するチャンネルのアドレス領域に格納し、続くＳ
４３０にて、ＰＷＭデータ受渡用ＲＡＭ２２内のチャン
ネルchm の更新フラグOVW(chm)をセットすることによ
り、ＰＷＭデータ受渡用ＲＡＭ２２内のチャンネルchm
のリニアソレノイドＬ(chm) に対するＰＷＭデータを書
き換える。

【００９６】そして、続くＳ４５０では、平均電流値及
びＰＷＭデータの対象となるリニアソレノイドＬ(chm)
のチャンネルを特定するカウンタchm の値をインクリメ
ント（＋１）し、続くＳ４５０にて、このカウンタchm
の値が、リニアソレノイドＬ０〜Ｌ３のチャンネル数SN
CH（本実施例では４）以上になったか否かを判断する。
そして、カウンタchm の値がチャンネル数SNCH以上であ
れば、Ｓ４６０にて、カウンタchm の値を初期値「０」
に設定した後、当該処理を終了し、逆にカウンタchm の
値がチャンネル数SNCH未満であれば、そのまま当該処理
を終了する。

【００９７】以上のように、制御ＣＰＵ２０において
は、所定の演算周期（２ｍsec.）毎に、カウンタchm の
値で特定されるリニアソレノイドＬ(chm) に流れた平均
電流値VIO を求め、この平均電流値VIO と目標電流値VR
とからリニアソレノイドＬ(chm) をデューティ駆動する
ためのデューティ比を算出し、このデューティ比に応じ
てＰＷＭデータ受渡用ＲＡＭ２２内のチャンネルchm の
ＰＷＭデータを書き換える。そしてカウンタchm は、Ｐ
ＷＭデータの書き換えが完了する度に、上記Ｓ４４０〜
Ｓ４６０の処理によって０〜３のいずれかの値に順に更
新されることから、ＰＷＭデータ受渡用ＲＡＭ２２内の
各チャンネルch0〜ch3のＰＷＭデータは、制御量演算処
理が４回実行される度（換言すれば、８ｍsec.毎）に書
き換えられることになる（図６参照）。

【００９８】そして、平均電流値には、各チャンネル毎
に、Ａ／Ｄデータ受渡用ＲＡＭ３６内の１６個の検出電
流値を全て加算し、その値（電流積算値）SUM を、Ａ／
Ｄ変換器３４側でのＡ／Ｄ変換回数６４（４×１６）で
除算した値が設定されることから、平均電流値は、ＰＷ
Ｍ信号１周期分の時間である３３２８μsec.の間にリニ
アソレノイドに流れた平均電流値となり、制御に用いら
れる平均電流値の実際値からの遅れは、最大でも２０８
μsec.となる。

【００９９】次に、図７は、ＰＷＭ信号出力回路２６に
おいて、４個のリニアソレノイドＬ０〜Ｌ３に対して各
々実行されるＰＷＭ信号出力処理を表すフローチャート
であり、図８は、その動作を説明するタイムチャートで
ある。尚、以下に説明するＰＷＭ信号出力処理は、実際
には各リニアソレノイドＬ０〜Ｌ３毎に設けられた論理
回路によって実現されるものであり、ここでは、説明の
便宜上、ＰＷＭ信号出力回路２６の動作をフローチャー
トに沿って説明する。

【０１００】図７に示す如く、ＰＷＭ信号出力処理で
は、まずＳ５１０にて、ＰＷＭデータ受渡用ＲＡＭ２２
から、制御対象となるリニアソレノイドＬ(chm) に対応
したＰＷＭ信号の周期CYCL(chm) 及びオン時間ＴON(ch
m) を読み込み、その読み込んだ周期CYCL(chm) の２分
の１の時間を周期時間Ｔ１、オン時間ＴON(chm) の２分
の１の時間をＰＷＭ信号反転用のオン時間（請求項１４
に記載の第１時間に相当）Ｔ２、周期時間Ｔ１からオン
時間Ｔ２を減じた時間をＰＷＭ信号反転用のオフ時間
（請求項１４に記載の第２時間に相当）Ｔ３として設定
する。そして、続くＳ５２０では、計時用カウンタＣＮ
Ｔに周期時間Ｔ１を設定し、Ｓ５３０にて、ＰＷＭ信号
の出力反転許可フラグPFLG2 をセット（PFLG2 ←High）
する。

【０１０１】次に、Ｓ５４０では、ＰＷＭデータ受渡用
ＲＡＭ２２から、制御対象となるリニアソレノイドＬ(c
hm) に対応した更新フラグOVW(chm)を読み込み、この更
新フラグOVW(chm)が「High」にセットされているか否か
を判断する。そして、更新フラグOVW(chm)がセットされ
ていなければＳ５７０に移行し、更新フラグOVW(chm)が
セットされていれば、Ｓ５５０にて、上記Ｓ５１０と同
様の手順で、オン時間Ｔ２及びオフ時間Ｔ３を設定し、
Ｓ５６０にて、ＰＷＭデータ受渡用ＲＡＭ２２内の更新
フラグOVW(chm)を「Low 」にリセットした後、Ｓ５７０
に移行する。

【０１０２】Ｓ５７０では、出力反転許可フラグPFLG2
が「High」にセットされているか否かを判断する。そし
て、出力反転許可フラグPFLG2 がセットされていれば、
Ｓ５８０にて、現在ＰＷＭ信号をLow レベルからHighレ
ベルに反転させるべき判定期間（オン判定期間）である
か、或いはＰＷＭ信号をHighレベルからLow レベルに反
転させるべき判定期間（オフ判定期間）であるかを表す
判定期間識別フラグPFLG1 が、「High」にセットされて
いるか否かを判断する。

【０１０３】そして、Ｓ５８０にて、判定期間識別フラ
グPFLG1 がセットされていると判断されると、現在はオ
ン判定期間であるとして、Ｓ５９０に移行し、計時用カ
ウンタＣＮＴの値がオン時間Ｔ２以下であるか否かを判
断する。そして、計時用カウンタＣＮＴの値がオン時間
Ｔ２以下であれば、Ｓ６００にて、ＰＷＭ信号の出力レ
ベルを「High」に設定し、Ｓ６１０にて、出力反転許可
フラグPFLG2 を「Low」にリセットした後、Ｓ６２０に
移行する。

【０１０４】一方、Ｓ５８０で判定期間識別フラグPFLG
1 がセットされていないと判断された場合には、現在は
オフ判定期間であるとして、Ｓ６３０に移行し、計時用
カウンタＣＮＴの値がオフ時間Ｔ３以下であるか否かを
判断する。そして、計時用カウンタＣＮＴの値がオフ時
間Ｔ３以下であれば、Ｓ６４０にて、ＰＷＭ信号の出力
レベルを「Low 」に設定し、Ｓ６１０にて、出力反転許
可フラグPFLG2 を「Low 」にリセットした後、Ｓ６２０
に移行する。

【０１０５】尚、Ｓ５７０にて、出力反転許可フラグPF
LG2 がセットされていないと判断されるか、或いは、Ｓ
５９０にて、計時用カウンタＣＮＴの値がオン時間Ｔ２
以下ではないと判断された場合には、そのままＳ６２０
に移行する。そして、Ｓ６２０では、計時用カウンタＣ
ＮＴをデクリメント（−１）し、更に、続くＳ６５０で
は、この計時用カウンタＣＮＴが「０」になったか否か
を判断して、計時用カウンタＣＮＴが「０」になってい
なければ、再度Ｓ５４０に移行し、逆に、計時用カウン
タＣＮＴが「０」になっていれば、Ｓ６６０にて、判定
期間識別フラグPFLG1 のセット・リセット状態を反転
し、再度Ｓ５１０に移行する。

【０１０６】即ち、このＰＷＭ信号出力処理では、制御
対象となるリニアソレノイドＬ（chm） に流れる電流を
制御するためのスイッチング素子に出力すべきＰＷＭ信
号の周期CYCL(chm)の２分の１の時間を、周期時間Ｔ１
として、計時用カウンタＣＮＴに書き込み（Ｓ５２
０）、そのカウント値を一定周期でデクリメントする
（Ｓ６２０）ことにより、周期時間Ｔ１をダウンカウン
トさせ、更に、そのカウント値が「０」になると、再度
周期時間Ｔ１を計時用カウンタＣＮＴに書き込む（Ｓ５
２０）ことにより、計時用カウンタＣＮＴを用いて、出
力すべきＰＷＭ信号の周期の２分の１の時間を繰り返し
計時する。そして、この計時用カウンタＣＮＴによる周
期時間Ｔ１の計時が完了する度に、判定期間識別フラグ
PFLG1 を反転する（Ｓ６６０）ことにより、ＰＷＭ信号
の１周期の半分を、ＰＷＭ信号をLow レベルからHighレ
ベルに反転してスイッチング素子をオンさせるオン判定
期間、残りの半分を、ＰＷＭ信号をHighレベルからLow
レベルに反転してスイッチング素子をオフさせるオフ判
定期間として設定する。 そして、図８に示す如く、オ
ン判定期間（Ｓ５８０；ＹＥＳ）では、計時用カウンタ
ＣＮＴの値（周期時間Ｔ１の残り時間）が、ＰＷＭ信号
の１周期当たりにスイッチング素子をオンさせるべきオ
ン時間ＴON(chm) の２分の１の時間（オン時間Ｔ２）に
なった時点ｔONで、ＰＷＭ信号をLow レベルからHighレ
ベルに反転させ（Ｓ６００）、逆に、オフ判定期間（Ｓ
５８０；ＮＯ）では、計時用カウンタＣＮＴの値（周期
時間Ｔ１の残り時間）が、ＰＷＭ信号の１周期当たりに
スイッチング素子をオフさせるべきオフ時間（CYCL(ch
m)−ＴON(chm)）の２分の１の時間（オフ時間Ｔ３）に
なった時点ｔOFF で、ＰＷＭ信号をHighレベルからLow
レベルに反転させる（Ｓ６４０）。

【０１０７】また、周期時間Ｔ１，オン時間Ｔ２，オフ
時間Ｔ３は、計時用カウンタＣＮＴによるＰＷＭ信号の
周期の２分の１の時間（つまり周期時間Ｔ１）の計時が
完了する度に、ＰＷＭデータ受渡用ＲＡＭ２２内のＰＷ
Ｍデータを読み出して更新し（Ｓ５１０）、更に、計時
用カウンタＣＮＴによる周期時間Ｔ１の計時の途中であ
っても、ＰＷＭデータ受渡用ＲＡＭ２２内の更新フラグ
OVW(chm)がセットされたか否か（換言すれば、制御ＣＰ
Ｕ２０がＰＷＭデータを書き換えたか否か）を判断して
（Ｓ５４０）、更新フラグOVW(chm)がセットされていれ
ば、更新直後の新たなＰＷＭデータに従い、オン時間Ｔ
２及びオフ時間Ｔ３を更新する（Ｓ５５０）。

【０１０８】このため、ＰＷＭ信号出力回路２６から出
力されるＰＷＭ信号は、従来装置のように、その立上が
り或いは立下がりの一方のタイミングが固定されること
はなく、ＰＷＭデータ（換言すれば出力すべきＰＷＭ信
号のデューティ比）が更新された直後の立上がり及び立
下がりタイミングのいずれかで、ＰＷＭ信号を、新たな
ＰＷＭデータに対応した信号に変化させることができ
る。つまり、ＰＷＭ信号の立上がり又は立下がりタイミ
ングの一方を固定し、他方のタイミングを制御すること
により、ＰＷＭ信号を生成していた従来装置では、ＰＷ
Ｍ信号のデューティ比を変化させることができるのは、
ＰＷＭ信号の１周期に１回であり、ＰＷＭデータ更新
後、ＰＷＭ信号がその更新後のデューティ比に対応する
までの遅れ時間が、最大、ＰＷＭ信号の１周期時間とな
るが、本実施例では、ＰＷＭ信号の立上がりと立下がり
の両方のタイミングで、ＰＷＭ信号のデューティ比を制
御できることから、ＰＷＭデータ更新後に、ＰＷＭ信号
が更新後のデューティ比に対応するまでの遅れ時間が、
最大、ＰＷＭ信号の周期の２分の１の時間となり、制御
の応答性が向上する。

【０１０９】また、特に本実施例では、ＰＷＭデータの
更新フラグOVW(chm)から、ＰＷＭデータの更新状態を監
視し、ＰＷＭデータが更新された場合には、判定期間の
切換に同期させることなく、オン時間Ｔ２及びオフ時間
Ｔ３を再計算することから、再計算時の判定期間内で、
ＰＷＭ信号が未だ反転していなければ（換言すれば出力
反転許可フラグPFLG2 がセット状態であれば）、再計算
後のオン時間Ｔ２又はオフ時間Ｔ３に基づき、ＰＷＭ信
号が反転されることになり、制御の応答性をより向上す
ることができる。

【０１１０】尚、本実施例においては、計時用カウンタ
ＣＮＴに周期時間Ｔ１をセットして、これをダウンカウ
ントすることにより、ＰＷＭ信号の周期の２分の１の時
間を計時する、Ｓ５２０及びＳ６２０の処理が、請求項
１４に記載の計時手段に相当し、ＰＷＭ信号反転用のオ
ン時間Ｔ２、及びオフ時間Ｔ３を算出するＳ５１０の処
理が、請求項１４に記載の反転時間演算手段に相当し、
オン時間Ｔ２又はオフ時間Ｔ３と計時用カウンタＣＮＴ
の値とを比較するＳ５９０及びＳ６３０の処理が、請求
項１４に記載の計時時間判定手段に相当し、その比較結
果に基づきＰＷＭ信号の出力レベルを反転させるＳ６０
０及びＳ６４０の処理が、請求項１４に記載の信号レベ
ル設定手段に相当する。また、更新フラグOVW(chm)がセ
ットされたか否かによって、ＰＷＭデータの更新を監視
するＳ５４０の処理が、請求項１６に記載の監視手段に
相当し、Ｓ５４０にてＰＷＭデータが更新されたことが
検出された直後に、ＰＷＭ信号反転用のオン時間Ｔ２及
びオフ時間Ｔ３を再計算するＳ５５０の処理が、請求項
１６に記載の反転時間更新手段に相当する。

【０１１１】以上説明したように、本実施例の自動車用
リニアソレノイド制御装置においては、Ａ／Ｄ変換器３
４側で、制御対象となる各リニアソレノイドＬ０〜Ｌ３
毎に、リニアソレノイドに流れた電流を表す電流検出信
号を、一定のＡ／Ｄ変換周期（５２μsec.）でＡ／Ｄ変
換し、その４回分のＡ／Ｄ変換値の和を検出電流値とし
て、Ａ／Ｄデータ受渡用ＲＡＭ３６に格納する。そし
て、制御ＣＰＵ２０側で、そのＡ／Ｄデータ受渡用ＲＡ
Ｍ３６に格納された過去１６回分の検出電流値から、そ
の期間中（本実施例では、ＰＷＭ信号１周期時間）にリ
ニアソレノイドに流れた平均電流値を求め、この平均電
流値と目標電流値とからＰＷＭデータを生成し、ＰＷＭ
データ受渡用ＲＡＭ２２に書き込む。

【０１１２】このため、制御ＣＰＵ２０で算出される平
均電流値の、リニアソレノイドに実際に流れた電流値か
らの遅れは、最大でも２０８μsec.となり、積分回路等
を用いて電流検出信号を平滑化する従来装置に比べて、
電流フィードバック系での応答遅れを抑制することがで
き、図９（ａ）に示す如く、目標電流値が変化してから
（時点ｔ0 ）、リニアソレノイドに実際に流れる制御電
流が安定するまでの時間を短くし、制御の応答性を向上
できる。

【０１１３】また、平均電流値は、ＰＷＭ信号１周期当
たりの時間内にＡ／Ｄ変換器３４でＡ／Ｄ変換された検
出電流値の総和から求めるようにしているので、図９
（ｂ）に示す如く、平均電流値を求める制御ＣＰＵ２０
の演算タイミングｔE と、ＰＷＭ信号とが同期していな
くても、得られる平均電流値は常に安定し、ＰＷＭ信号
のデューティ比が一定で、リニアソレノイドに流れる電
流が一定であれば、得られる平均電流値も一定となる。
このため、本実施例によれば、制御の応答性を向上でき
るだけでなく、制御の安定性をも向上することが可能に
なる。

【０１１４】また、既述したように、ＰＷＭ信号出力回
路２６側でＰＷＭ信号を生成する際に、ＰＷＭデータの
更新直後から、ＰＷＭ信号をその更新後のＰＷＭデータ
に対応させることができるので、ＰＷＭ信号出力回路２
６側で生じる遅れも低減でき、制御の応答性をより向上
することが可能になる。

【０１１５】以上、本発明の一実施例について説明した
が、本発明は、上記実施例に限定されるものではなく、
種々の態様を採ることができる。例えば、上記実施例に
おいては、図８からわかるように、制御ＣＰＵ側での演
算周期（オンＴONの周期）が、ＰＷＭ信号１周期の時間
よりも長くなるようにしているが、制御ＣＰＵ側での演
算周期を、ＰＷＭ信号１周期の時間よりも短くなるよう
に設定してもよい。

【０１１６】また例えば、上記実施例では、制御ＣＰＵ
２０において実行される制御量演算処理では、電流積算
値SUM を算出する際、電流積算値SUM に、Ａ／Ｄデータ
受渡用ＲＡＭ３６から読み出した検出電流値dat[chm，m
m] を加算してゆくものとして説明したが、本実施例で
は、Ａ／Ｄ変換器３４には、ＭＰＸ３２を介して、電流
検出用抵抗Ｒ０の両端電圧を差動増幅する差動増幅器３
０からの出力（電流検出信号）がそのまま入力されるこ
とから、Ａ／Ｄ変換器３４によるＡ／Ｄ変換結果（換言
すれば、Ａ／Ｄデータ受渡用ＲＡＭに書き込まれる検出
電流値）は、電流検出信号に重畳されたノイズの影響を
受けて、異常電流値になる虞がある。

【０１１７】そこで、図５のＳ３３０にて実行される電
流積算値SUM の演算処理では、例えば図１０（ａ）に示
す如く、Ａ／Ｄデータ受渡用ＲＡＭ３６から読み出した
検出電流値dat[chm，mm] が正常であるか否かをチェッ
クし（Ｓ７１０）、チェックの結果、検出電流値dat[ch
m，mm]が正常値であれば（Ｓ７２０；ＹＥＳ）、読み出
した検出電流値dat[chm，mm]をそのまま電流積算値SUM
に加算する（Ｓ７３０）ことにより、電流積算値SUM を
更新し、検出電流値dat[chm，mm]が異常値であれば（Ｓ
７２０；ＮＯ）、今回読み出した検出電流値dat[chm，m
m]の前後のアドレス（mm-1，mm+1；但し、mm＝０であれ
ばmm-1は最大アドレス１５とし、mm＝１５であればmm+1
は最小アドレス０とする）に格納された検出電流値dat
[chm，mm-1]とdat[chm，mm+1]との平均値「｛dat[chm，
mm-1]＋dat[chm，mm+1]｝／２」を算出し、その平均値
を電流積算値SUM に加算する（Ｓ７４０）ことにより、
電流積算値SUM を更新するようにするとよい。

【０１１８】つまり、検出電流値dat[chm，mm] が異常
値である場合には、その前後の検出電流値dat[chm，mm-
1]、dat[chm，mm+1]の平均値から、検出電流値dat[ch
m，mm]の正常値を推定し、その値を電流積算値SUM に加
算することにより、電流積算値SUM がノイズの影響を受
けた異常な検出電流値にて更新されるのを防止するので
ある。

【０１１９】そして、このようにすれば、電流積算値SU
M 、延いては、平均電流値VIO を、ノイズの影響を受け
ることなく高精度に求めることができ、制御精度を向上
できる。尚、検出電流値dat[chm，mm] が正常であるか
否かをチェックするＳ７１０のチェック処理（この処理
は請求項６に記載の異常判定手段に相当する）は、例え
ば、図１０（ｂ）に示す如く、検出電流値dat[chm，mm]
が通常とり得る値の最大値Ｋ（この値Ｋは予め設定し
ておけばよい）を越えているか否かを判断し（Ｓ８１
０）、検出電流値dat[chm，mm] が最大値Ｋを越えてい
なければ、検出電流値dat[chm，mm] は正常値であると
判断し（Ｓ８２０）、検出電流値dat[chm，mm] が最大
値Ｋを越えていれば、検出電流値dat[chm，mm] は異常
値であると判断する（Ｓ８３０）ようにすればよい。

【０１２０】また、このように平均電流値VIO をノイズ
の影響を受けることなく高精度に求めるようにするに
は、例えば、図１０（ｃ）に示す如く、差動増幅器３０
からＭＰＸ３２に至る電流検出信号の入力経路に、コン
デンサＣと抵抗Ｒとからなるノイズ除去用のフィルタを
設け、Ａ／Ｄ変換器３４に入力される電流検出信号から
直接ノイズを除去するようにしてもよい。

【０１２１】尚、上記実施例では、制御ＣＰＵ２０と、
ＰＷＭ信号出力回路２６及びＡ／Ｄ変換器３４とは、夫
々、異なる発振子２０ａ，２６ａからのクロック信号を
受けて非同期に動作するものとして説明したが、これら
各部を動作させるためのクロック信号を一つの発振子で
生成するようにしてもよい。そして、この場合には、１
個の発振子で実現できるため、装置構成をより簡単にで
きる。

【図面の簡単な説明】

【図１】 実施例の自動車用リニアソレノイド制御装置
の構成を表す概略構成図である。

【図２】 ＰＷＭデータ受渡用ＲＡＭ，Ａ／Ｄデータ受
渡用ＲＡＭ，及びＡ／Ｄ変換器内のＲＡＭに夫々格納さ
れるデータ構造を表す説明図である。

【図３】 Ａ／Ｄ変換器にて実行されるＡ／Ｄ変換処理
を表すフローチャートである。

【図４】 Ａ／Ｄ変換器の動作を表すタイムチャートで
ある。

【図５】 制御ＣＰＵにて実行される制御量演算処理を
表すフローチャートである。

【図６】 制御ＣＰＵの動作を表すタイムチャートであ
る。

【図７】 ＰＷＭ信号出力回路にて実行されるＰＷＭ信
号出力処理を表すフローチャートである。

【図８】 ＰＷＭ信号出力回路の動作を表すタイムチャ
ートである。

【図９】 実施例の効果を説明する説明図である。

【図１０】 実施例の自動車用リニアソレノイド制御装
置の他の構成例を説明する説明図である。

【図１１】 従来のリニアソレノイド制御装置の構成を
表す概略構成図である。

【図１２】 従来の問題点を説明する説明図である。

【符号の説明】

Ｌ０…リニアソレノイド、Ｒ０…電流検出用抵抗、１０
…自動車用リニアソレノイド制御装置、１２…ホストＣ
ＰＵ、１４…リニアソレノイド制御ＩＣ、２０ａ，２６
ａ…発振子、２２…ＰＷＭデータ受渡用ＲＡＭ、２６…
ＰＷＭ信号出力回路、２８…ＦＥＴ（スイッチング素
子）、２９…ＮＰＮトランジスタ、３０…差動増幅器、
３４…Ａ／Ｄ変換器、３６…Ａ／Ｄデータ受渡用ＲＡ
Ｍ。

Claims (16)

【特許請求の範囲】
1. 【請求項１】 一定周期で変化するアナログ入力信号を
   デジタル値に変換して所定の制御手段に入力する信号入
   力装置であって、 前記入力信号を、該入力信号が変化する周期時間よりも
   短いＡ／Ｄ変換周期でデジタル値に変換するＡ／Ｄ変換
   手段と、 該Ａ／Ｄ変換手段にて得られたデジタル値を順次記憶す
   る記憶手段と、 該記憶手段から、前記デジタル値を、前記入力信号のｍ
   周期時間（ｍは整数）分取り込み、該取り込んだデジタ
   ル値を算術平均する平均値演算手段と、 を備え、該平均値演算手段による演算結果を、前記入力
   信号をＡ／Ｄ変換したデジタル値として前記制御手段に
   入力することを特徴とする信号入力装置。
2. 【請求項２】 制御対象の所定の動作状態を検出し、該
   動作状態に対応して一定周期で変化する検出信号を発生
   する検出手段と、 予め設定されたＡ／Ｄ変換周期毎に、前記検出手段から
   の検出信号を取り込み、該検出信号をデジタル値に変換
   するＡ／Ｄ変換手段と、 前記Ａ／Ｄ変換手段にて得られたデジタル値に基づき、
   前記制御対象を制御する制御手段と、 を備えた制御装置において、 前記Ａ／Ｄ変換手段にて得られたデジタル値を記憶する
   記憶手段を備え、 前記Ａ／Ｄ変換手段は、前記検出手段からの検出信号
   を、該検出信号が変化する周期時間よりも短いＡ／Ｄ変
   換周期でデジタル値に変換すると共に、該デジタル値を
   前記記憶手段に順次記憶し、 前記制御手段は、前記記憶手段から、前記デジタル値
   を、前記検出信号のｍ周期時間（ｍは整数）分取り込
   み、該取り込んだデジタル値を算術平均する平均値演算
   手段を備え、該平均値演算手段による演算結果を、前記
   検出信号をＡ／Ｄ変換したデジタル値として、前記制御
   対象の制御に用いることを特徴とする制御装置。
3. 【請求項３】 前記検出手段は、電気負荷に流れた一定
   周期で変化する電流を検出し、 前記Ａ／Ｄ変換手段は、前記検出手段からの検出信号
   を、前記電流が変化する周期時間よりも短いＡ／Ｄ変換
   周期でデジタル値に変換し、 前記平均値演算手段は、前記記憶手段から、前記デジタ
   ル値を、前記電流のｍ周期時間分取り込み、該取り込ん
   だデジタル値を算術平均することにより、前記電気負荷
   に流れた平均電流値を算出し、 前記制御手段は、該平均値演算手段にて算出された前記
   電気負荷の平均電流値に基づき、前記電気負荷を含む制
   御対象の所定の動作状態を制御することを特徴とする請
   求項２に記載の制御装置。
4. 【請求項４】 一定周期で生成されたパルス幅変調信号
   にて通電制御される誘導性負荷に実際に流れた電流を検
   出する検出手段と、 予め設定されたＡ／Ｄ変換周期毎に、前記検出手段から
   の検出信号をデジタル値に変換するＡ／Ｄ変換手段と、 該Ａ／Ｄ変換手段にてデジタル値に変換された検出電流
   値が目標電流値となるように前記パルス幅変調信号のデ
   ューティ比を制御する制御手段と、 を備えた誘導性負荷の電流制御装置において、 前記Ａ／Ｄ変換手段にてデジタル値に変換された検出電
   流値を記憶するための電流値記憶手段を備え、 前記Ａ／Ｄ変換手段は、前記検出手段からの検出信号
   を、前記パルス幅変調信号の周期よりも短いＡ／Ｄ変換
   周期でデジタル値に変換すると共に、該変換した検出電
   流値を、前記電流値記憶手段に順次記憶し、 前記制御手段は、前記電流値記憶手段から、前記検出電
   流値を、前記パルス幅変調信号のｍ周期時間（ｍは整
   数）分取り込み、該取り込んだ検出電流値を算術平均す
   ることにより、該ｍ周期時間内の平均電流値を算出する
   平均電流演算手段を備え、該平均電流演算手段が算出し
   た平均電流値と前記目標電流値とに基づき前記パルス幅
   変調信号のデューティ比を制御することを特徴とする誘
   導性負荷の電流制御装置。
5. 【請求項５】 前記平均電流演算手段は、前記パルス幅
   変調信号のｍ周期時間分の検出電流値として、２ⁿ 個の
   検出電流値を取り込み、該検出電流値の総和を算出し、
   該総和から前記平均電流値を算出することを特徴とする
   請求項４記載の誘導性負荷の電流制御装置。
6. 【請求項６】 前記平均電流演算手段は、前記電流値記
   憶手段から取り込んだパルス幅変調信号ｍ周期時間分の
   検出電流値の中に異常な電流値があるか否かを判定する
   異常判定手段を備え、該異常判定手段にて異常電流値が
   あると判断された場合には、該異常電流値を前記平均電
   流値の算出に用いないことを特徴とする請求項４又は請
   求項５記載の誘導性負荷の電流制御装置。
7. 【請求項７】 前記平均電流演算手段は、前記異常判定
   手段にて異常電流値があると判断された場合には、前記
   Ａ／Ｄ変換手段にて該異常電流値の前・後にＡ／Ｄ変換
   された検出電流値から、異常電流値のＡ／Ｄ変換タイミ
   ングでの正常電流値を推定し、前記平均電流値の算出に
   は、前記異常電流値に代えて該推定した電流値を用いる
   ことを特徴とする請求項６記載の誘導性負荷の電流制御
   装置。
8. 【請求項８】 前記検出手段から前記Ａ／Ｄ変換手段へ
   の信号入力経路に、高周波ノイズ除去用のフィルタを設
   けたことを特徴とする請求項４〜請求項７いずれか記載
   の誘導性負荷の電流制御装置。
9. 【請求項９】 前記電流値記憶手段は、前記平均電流演
   算手段が前記平均電流値を算出するのに必要な前記パル
   ス幅変調信号ｍ周期時間分の検出電流値のみを記憶可能
   に構成され、 前記Ａ／Ｄ変換手段は、前記検出手段からの検出信号を
   デジタル値に変換した最新の検出電流値を前記電流値記
   憶手段に順次格納することにより、前記電流値記憶手段
   に記憶された各検出電流値を前記Ａ／Ｄ変換周期で順次
   更新することを特徴とする請求項４〜請求項８いずれか
   記載の誘導性負荷の電流制御装置。
10. 【請求項１０】 前記制御手段は、 予め設定された演算周期で動作し、前記平均電流演算手
    段として前記平均電流値を算出すると共に、該平均電流
    値と前記目標電流値とに基づき、前記パルス幅変調信号
    のデューティ比を算出する演算手段と、 該演算手段にて算出されたデューティ比に応じて、前記
    パルス幅変調信号を繰り返し生成するパルス幅変調信号
    生成手段と、 を備えたことを特徴とする請求項４〜請求項９いずれか
    記載の誘導性負荷の電流制御装置。
11. 【請求項１１】 前記Ａ／Ｄ変換手段が前記検出信号を
    デジタル値に変換するＡ／Ｄ変換周期時間は、前記演算
    手段が前記デューティ比を算出する演算周期時間以下で
    あることを特徴とする請求項１０記載の誘導性負荷の電
    流制御装置。
12. 【請求項１２】 前記演算手段は、前記Ａ／Ｄ変換手段
    とは非同期に動作し、前記平均電流演算手段として、前
    記電流値記憶手段に記憶された各検出電流値を使用して
    前記平均電流値を算出することを特徴とする請求項１０
    又は請求項１１記載の誘導性負荷の電流制御装置。
13. 【請求項１３】 前記パルス幅変調信号生成手段と前記
    Ａ／Ｄ変換手段とは、同一クロック源からのクロック信
    号により、互いに同期して動作することを特徴とする請
    求項１０〜請求項１２いずれか記載の誘導性負荷の電流
    制御装置。
14. 【請求項１４】 予め設定された演算周期毎に、誘導性
    負荷に所定電流を流すためのパルス幅変調信号のデュー
    ティ比を算出する演算手段と、 該演算手段にて算出されたデューティ比に応じて信号レ
    ベルが変化するパルス幅変調信号を一定周期で繰り返し
    生成し、該パルス幅変調信号を前記誘導性負荷の通電手
    段に出力するパルス幅変調信号生成手段と、 を備えた誘導性負荷の電流制御装置において、 前記演算手段は、前記算出したデューティ比から、前記
    パルス幅変調信号の１周期当たりに該パルス幅変調信号
    を第１レベル又は第２レベルに保持すべき時間を算出
    し、該時間を駆動データとして駆動データ記憶手段に格
    納する駆動データ格納手段を備え、 前記パルス幅変調信号生成手段は、 前記演算手段の演算周期とは同期せずに前記パルス幅変
    調信号１周期時間の２分の１の時間を繰り返し計時する
    計時手段と、 該計時手段による計時動作に同期して前記駆動データ記
    憶手段から前記駆動データを読み出し、該読み出した駆
    動データに基づき、前記パルス幅変調信号１周期当たり
    に該信号を第１レベルに保持すべき時間の２分の１の時
    間を第１時間、同じく前記パルス幅変調信号１周期時間
    当たりに該信号を第２レベルに保持すべき時間の２分の
    １の時間を第２時間として、夫々算出する反転時間演算
    手段と、 前記計時手段が前記パルス幅変調信号１周期時間の２分
    の１時間を計時する計時期間毎に、交互に、前記計時手
    段による計時時間が前記反転時間演算手段にて算出され
    た最新の第１時間に達したか、或いは、前記計時手段に
    よる計時時間が前記反転時間演算手段にて算出された最
    新の第２時間に達したかを判定する計時時間判定手段
    と、 該計時時間判定手段にて前記計時手段による計時時間が
    前記第１時間に達したと判定されると、前記パルス幅変
    調信号の信号レベルを第２レベルに設定し、前記計時時
    間判定手段にて前記計時手段による計時時間が前記第２
    時間に達したと判断されると、前記パルス幅変調信号の
    信号レベルを第１レベルに設定する信号レベル設定手段
    と、 を備え、該信号レベル設定手段により信号レベルが設定
    されたパルス幅変調信号を出力することを特徴とする誘
    導性負荷の電流制御装置。
15. 【請求項１５】 前記誘導性負荷に実際に流れた電流を
    検出する検出手段と、 該検出手段からの検出信号を、予め設定されたＡ／Ｄ変
    換周期毎にデジタル値に変換するＡ／Ｄ変換手段と、 を備え、前記演算手段は、該Ａ／Ｄ変換手段にてデジタ
    ル値に変換された検出電流値と目標電流値とに基づき、
    該検出電流値を目標電流値に制御するのに必要な前記パ
    ルス幅変調信号のデューティ比を算出することを特徴と
    する請求項１４記載の誘導性負荷の電流制御装置。
16. 【請求項１６】 前記パルス幅変調信号生成手段は、 前記計時手段が前記パルス幅変調信号１周期時間の２分
    の１時間の計時を開始してから、次の２分の１時間の計
    時を開始するまでの間に、前記駆動データ記憶手段に記
    憶された駆動データが前記演算手段側の動作によって更
    新されたかどうかを監視する監視手段と、 該監視手段により前記駆動データの更新が検出される
    と、前記反転時間演算手段を前記計時手段の計時動作と
    は非同期に動作させて、前記計時時間判定手段が計時時
    間の判定に用いる第１時間及び第２時間を、前記駆動デ
    ータ記憶手段内の最新の駆動データに対応した時間に更
    新させる反転時間更新手段と、 を備えたことを特徴とする請求項１４又は請求項１５記
    載の誘導性負荷の電流制御装置。