JP2009166779A - 車両制御装置 - Google Patents

Abstract

【課題】本発明は、複数のマイクロコントローラを有し、マイクロコントローラ間をシリアル通信で接続した車両制御装置において、ＣＰＵ負荷を増大させること無くマイクロコントローラ間のデータ参照を実現するとともに，制御アプリケーションソフトを容易に開発できるようにすることを目的とする。
【解決手段】本発明は、演算手段とデータ記憶手段と通信手段とを有する演算処理装置を複数有する車両制御装置において，前記演算処理装置は，前記データ記憶手段へのアクセスを監視して、前記データ記憶手段のデータが更新されたことを検知すると、更新されたデータと当該アドレスを取得して前記通信手段に渡し、他の１つないし複数の前記演算処理装置への送信を起動するデータ更新監視手段を備えた。
【選択図】図１

Description

本発明は、車両の駆動、操舵、制動を電子制御により行う車両制御装置に関するものである。

近年、燃費・排気規制への対応や走行安全、快適性を目指して自動車の電子制御化が急速に拡大している、自動車には，エンジン，変速機，ブレーキ，ステアリングといった車両制御の他，エアバックやドア，ミラーなどの制御にもコントローラが使われており，１台の自動車に多数のコントローラが搭載されている。

これらのコントローラは基本的に様々なセンサから制御対象の状態を検知するとともに，操作スイッチから運転者の指示情報を検知し，それらの状態情報や指示情報に基づいて電磁弁やモータなどのアクチュエータを制御する。

センサが出力信号としてはアナログ信号とパルス信号があり，このためコントローラにはアナログ信号の電圧をデジタル値に変換するＡ／Ｄコンバータやパルス信号の周期などをデジタル値に変換するタイマを備えている。

また，電磁弁やモータなどのアクチュエータはＰＷＭなどのパルス信号によって制御するため，コントローラにはパルス信号を出力するタイマを備えている。さらに，操作スイッチの情報を取り込んだり，電磁弁の簡単なＯＮ／ＯＦＦ制御を行うためにデジタル信号の入出力を行う汎用入出力ポートを備えている。

そのため，一般的なコントローラには，中央演算処理装置（ＣＰＵ）やメモリに加え，Ａ／Ｄコンバータ，タイマ，汎用入出力ポートなどを同一チップに集積したマイクロコントローラが使用される。マイクロコントローラを使用する効果として主に部品点数の削減とそれに伴う基板設計の効率化が挙げられる。

しかしながら，必要なＣＰＵの処理性能や入出力数は上記のエンジン、変速機、ブレーキといった各々のシステムで異なり、さらに各システムでも自動車のグレードによって異なるため、それらに応じて多種のマイクロコントローラを使い分ける必要があり、各マイクロコントローラに応じたソフトウェア開発環境や設計資産を構築しなければならない。

そこで，ＳＡＥ−２００３−０１−０１１２の「Ｎｅｗ Ｓｅｒｉａｌ Ｍｉｃｒｏｃｏｎｔｒｏｌｌｅｒ Ｌｉｎｋｓ − Ｍｉｃｒｏ−Ｌｉｎｋ−Ｉｎｔｅｒｆａｃｅ Ａｎｄ Ｍｉｃｒｏ−Ｓｅｃｏｎｄ−Ｃｈａｎｅｌ」（非特許文献１）のように，ＣＰＵとメモリを主要構成要素とするマイクロコントローラと，Ａ／Ｄコンバータを主要構成要素とするセンサ入力部と、アクチュエータ駆動ドライバと一体になった制御パルス出力部を個別のＬＳＩとし、それぞれ任意の数のＬＳＩをシリアル通信で接続する方法が開示されている。

この方法によれば，対象となるシステムに必要なＣＰＵ処理性能や入出力数に応じてマイクロコントローラや入出力のＬＳＩを必要な数だけコントローラに搭載でき、同一のマイクロコントローラでさまざまなシステム向けのコントローラを開発できる。

ＳＡＥ−２００３−０１−０１１２の「Ｎｅｗ Ｓｅｒｉａｌ Ｍｉｃｒｏｃｏｎｔｒｏｌｌｅｒ Ｌｉｎｋｓ − Ｍｉｃｒｏ−Ｌｉｎｋ−Ｉｎｔｅｒｆａｃｅ Ａｎｄ Ｍｉｃｒｏ−Ｓｅｃｏｎｄ−Ｃｈａｎｅｌ」

上記の方法において、マイクロコントローラ間のデータ参照に着目すると、データを保有するマイクロコントローラからデータを参照するマイクロコントローラにシリアル通信で当該データを転送する必要がある。

上記の非特許文献１では、マイクロコントローラ間のデータ転送用にシリアル通信手段を有しているが、同手段を用いてデータ転送を行う場合、送信側および受信側のそれぞれのマイクロコントローラは通信処理が必要なため、ＣＰＵの負荷が増大するという課題がある。

本発明は，このような問題を解決するためになされたものであり，ＣＰＵ負荷を増大させること無くマイクロコントローラ間のデータ参照を実現するとともに，制御アプリケーションソフトを容易に開発できるようにすることを目的としたものである。

前記課題を解決するために、本発明の演算手段とデータ記憶手段と通信手段を備える演算処理装置を複数有する車両制御装置は、前記演算処理装置には、前記データ記憶手段へのアクセスを監視して、前記データ記憶手段のデータが更新されたことを検知すると、前記通信手段を通じて他の１つないし複数の前記演算処理装置に前記更新されたデータと当該アドレスを送る更新監視を行うデータ更新監視手段を備えたことを特徴とする。

これにより、演算手段は通信手段を介して更新したデータを他の演算処理装置に送信するための処理を行う必要がなく、演算手段の処理負荷は発生しない。

また、上記の車両制御装置において，前記演算処理装置は少なくとも前記データ記憶手段と前記通信手段との間のデータ転送を行うデータ転送手段を有し、前記データ更新監視手段は、前記演算手段が前記データ記憶手段のデータを更新したことを検知すると、前記データ転送手段を介して更新されたデータを前記通信手段に渡す。

データ転送手段を他のＤＭＡ転送にも使用できる汎用的な機能にすれば、データ更新監視手段の回路構成をシンプルにできる。

また、上記の車両制御装置において、前記データ更新監視手段は、監視対象とする前記データ記憶手段のアドレス領域を設定するアドレス領域設定手段を有し、前記アドレス領域設定手段で設定されたアドレス領域のデータが更新された場合のみ、更新されたデータと当該アドレスを取得して前記通信手段に渡し、他の１つないし複数の前記演算処理装置への送信を起動する。

これにより、参照対象となるデータの更新時に通信を行えばよく、伝送路の負荷を低減できる。

また、本発明に係る車両制御装置において，前記演算処理装置は，少なくとも前記データ記憶手段と前記通信手段との間のデータ転送を行うデータ転送手段を有し、前記通信手段は、他の前記演算処理装置からデータとアドレスを受信すると、前記データ転送手段を介して前記データ記憶手段の当該アドレス領域にデータを書き込む。

これにより、演算手段は通信手段を介して他の演算処理装置から受信したデータをデータ記憶手段に書き込むための処理を行う必要がなく、演算手段の処理負荷は発生しない。

本発明によれば、ＣＰＵ負荷を増大させること無くマイクロコントローラ間のデータ参照を実現するとともに，制御アプリケーションソフトを容易に開発できる。

以下、図面に基づき、本発明の車両制御装置の実施形態について説明する。

図１は、本発明における車両制御装置の第１の基本構成を示すブロック図である。本車両制御装置は、マイクロコントローラ１ａおよび１ｂを有し、両者をシリアル伝送路２で接続している。なお，マイクロコントローラ１ａおよび１ｂは同一の基板に実装してもよいし，それぞれ個別の基板に実装してそれらを同一の筐体に格納してもよいし，それぞれ個別の基板に実装してそれらを個別の筐体に格納してもよい。

マイクロコントローラ１ａは、プログラムを実行する中央演算処理装置（ＣＰＵ）１０ａと、プログラムおよびデータを格納するメモリ１１ａと、メモリアクセス監視ユニット（ＭＯＮ）１３ａと，ダイレクトメモリ転送制御ユニット（ＤＭＡＣ）１４ａと、シリアルインタフェースユニット（ＳＣＩ）１５ａとを有し，これらはバス１２ａに接続されてデータの授受を行う。なお、マイクロコントローラ１ｂもマイクロコントローラ１ａと同じ構成である。

すなわち、マイクロコントローラ１ｂは、中央演算処理装置（ＣＰＵ）１０ｂと、プログラムおよびデータを格納するメモリ１１ｂと、メモリアクセス監視ユニット（ＭＯＮ）１３ｂと，ダイレクトメモリ転送制御ユニット（ＤＭＡＣ）１４ｂと、シリアルインタフェースユニット（ＳＣＩ）１５ｂ、バス１２ｂを有する。

なお、中央演算処理装置（ＣＰＵ）を含めて演算手段という。シリアル伝送路を含めて伝送路という。メモリを含めてデータ記憶手段という。メモリアクセス監視ユニット（ＭＯＮ）を含めてデータ更新監視手段という。ダイレクトメモリ転送制御ユニット（ＤＭＡＣ）を含めてデータ転送手段という。シリアルインタフェースユニット（ＳＣＩ）１５ａを含めて通信手段という。

メモリアクセス監視ユニット（ＭＯＮ）１３ａは，バス１２ａ上のＣＰＵ１１ａからメモリ１１ａへのアクセスを監視しており、予め定めたコピー対象領域へのライトアクセスを検知すると、バス１２ａに出力されたアクセス先のアドレスを取得して、ダイレクトメモリ転送制御ユニット（ＤＭＡＣ）１４ａに取得したアドレスを渡すと共に、ＤＭＡ転送を起動する。

ダイレクトメモリ転送制御ユニット（ＤＭＡＣ）１４ａは，ＣＰＵ１０ａが介在することなく，メモリ１１ａとマイクロコントローラ内のシリアルインタフェースユニット（ＳＣＩ１５ａ）とのデータ転送を実行するものである。

ＤＭＡＣ１４ａは，メモリアクセス監視ユニット（ＭＯＮ）１３ａからアドレスとＤＭＡ転送起動を受けると、そのアドレスのデータをメモリ１１ａから読み出してＳＣＩ１５ａに転送する。一方、ＳＣＩ１５ａからアドレスとＤＭＡ転送起動を受けると、そのアドレスのデータをＳＣＩ１５ａから読み出してメモリ１１ａに転送する。

シリアルインタフェースユニット（ＳＣＩ）１５ａは，他のマイクロコントローラなどとの間でシリアル伝送路２を介してデータの送信および受信を行うものであり，ダイレクトメモリ転送制御ユニット（ＤＭＡＣ）１４ａと連動してマイクロコントローラ間でのデータ参照を実現する。ＳＣＩ１５ａは，ＤＭＡＣ１４ａからシリアル転送を要求されると、ＤＭＡＣ１４ａがメモリ１１ａから読み出したデータを受け取ってシリアル伝送路２を介してマイクロコントローラ１ｂに送信し、また、マイクロコントローラ１ｂからデータを受信すると、ＤＭＡＣ１４ａを起動してメモリ１１ａに受信したデータを書き込む。

図２は、メモリアクセス監視ユニット（ＭＯＮ）１３を示すブロック図である。

メモリアクセス監視ユニット（ＭＯＮ）１３は，更新判定部１３１とレジスタ１３２を有している。レジスタ１３２には、他のマイクロコントローラが参照するデータを格納するアドレス領域をベースアドレスとオフセットアドレスで設定することができる。ここで設定されるアドレス領域を被参照領域と呼ぶ。

すなわち、アドレス領域を設定する機能を備えるアドレス領域設定手段をデータ更新監視手段に備えることにより、データ更新監視手段は監視対象とするデータ記憶手段のアドレス領域を設定することができる。

以下、図３に示す処理フローを交えて動作を説明する。

更新判定部１３１は、バス１２上でＣＰＵ１０からメモリ１１へのアクセスを監視しており、上記の被参照領域へのライトアクセスを検知すると（３１０、３２０）、そのアクセスアドレスをバス１２から取り込んで（３３０）、ＤＭＡＣ１４にＤＭＡ起動信号１３３と取り込んだアドレス１３４を出力してＤＭＡを起動する（３４０）。その後、ＤＭＡＣ１４は後述する処理によって、更新されたデータをＳＣＩ１５に転送する。

図４は、ダイレクトメモリ転送制御ユニット（ＤＭＡＣ）１４を示すブロック図である。

ダイレクトメモリ転送制御ユニット（ＤＭＡＣ）１４は、メモリアクセス制御部１４１とレジスタ１４２を有している。レジスタ１４２にはＤＭＡに必要な各種設定および状態フラグを有しているが、ここでは説明を省略する。

以下、図５に示す処理フローを交えて動作を説明する。

メモリアクセス制御部１４１は、ＭＯＮ１３からＤＭＡ起動信号１３３と取り込んだアドレス１３４を受信すると、先ず、ＣＰＵ１０に対してバス権要求信号１４３を出力し（５１０）、ＣＰＵ１０からバス権許可信号１４４を受信すると（５２０）、ＭＯＮ１３からＤＭＡ起動信号１３３を受信した場合はシリアル送信と判断し（５３０）、ＳＣＩ１５にシリアル送信起動信号１４５を出力してＳＣＩ送信を起動しておき（５４０）、メモリ１１からＳＣＩ１５へのＤＭＡ転送を実行する（５６０）。

また、メモリアクセス制御部１４１は、ＳＣＩ１５からＤＭＡ起動信号１５７と受信した受信アドレス１５８を受信すると、先ず、ＣＰＵ１０に対してバス権要求信号１４３を出力し（５１０）、ＣＰＵ１０からバス権許可信号１４４を受信すると（５２０）、ＳＣＩ１５からＤＭＡ起動信号１５７を受信した場合はシリアル受信と判断し（５３０）、ＳＣＩ１５からメモリ１１へのＤＭＡ転送を実行する（５５０）。

図６は、シリアルインタフェースユニット（ＳＣＩ）１５を示すブロック図である。

シリアルインタフェースユニット（ＳＣＩ）１５は、通信制御部１５１と、レジスタ１５２と、送信アドレス／データバッファ１５３と、受信アドレス／データバッファ１５４と、送信回路１５５と、受信回路１５６を有している。レジスタ１５２にはシリアル通信に必要な各種設定および状態フラグを有しているが、ここでは説明を省略する。

以下、図７および図８に示す処理フローを交えて動作を説明する。

ＳＣＩ１５は、ＤＭＡＣ１４からシリアル送信起動信号１４５を受け取ると、ＤＭＡＣ１４がＤＭＡ転送のためにバス１２に出力したアドレスを取り込み（７１０）、ＤＭＡ転送でメモリ１１から読み出されたデータをバス１２から取り込み（７２０）、このアドレスとデータのシリアル送信を実行する（７３０）。

また、ＳＣＩ１５は、シリアル伝送路２から他のマイクロコントローラからの伝送信号を受信すると、アドレスとデータのシリアル受信を実行し（８１０）、シリアル受信が終了すると（８２０）、ＤＭＡＣ１４に受信アドレス１５８とＤＭＡ起動信号１５７を出力してＤＭＡ転送を起動し、メモリ１１上の受信したアドレスに受信したデータを書き込む（８３０）。

図９は、マイクロコントローラ１ｂが参照するマイクロコントローラ１ａのデータが更新された場合のタイムチャートである。

マイクロコントローラ１ａのＣＰＵ１０ａがメモリ１１ａの被参照領域を更新すると、ＭＯＮ１３ａがそれを検知してＤＭＡＣ１４ａを起動し、ＤＭＡＣ１４ａはメモリ１１ａからＳＣＩ１５ａへの更新データのＤＭＡ転送を実行すると同時にＳＣＩ１５ａのシリアル送信を起動し、ＳＣＩ１５ａはＤＭＡ転送で受け取ったデータと当該アドレスをコントローラ１ｂにシリアル送信する。マイクロコントローラ１ｂのＳＣＩ１５ｂは、コントローラ１ａからデータと当該アドレスを受信するとＤＭＡＣ１４ｂを起動し、ＤＭＡＣ１４ｂはＳＣＩ１５ｂからメモリ１１ｂへのＤＭＡ転送を実行して、当該アドレスのデータを更新する。これにより、ＣＰＵ１０ｂは更新されたデータを参照できる。

以上の実施例によれば、マイクロコントローラ間でシリアル通信を介してデータを参照しあう場合に、オリジナルのデータを持つコントローラからコピーデータを持つコントローラへの更新データの転送を、演算手段であるＣＰＵを介することなく実行することにより、演算手段であるＣＰＵの処理負荷を低減する事ができる。また、オリジナルデータの更新からコピーデータの更新までの時間差が短くなり、リアルタイム性を向上することができる。

更に、演算処理装置には少なくとも前記データ記憶手段と前記通信手段との間のデータ転送を行うデータ転送手段を備え、データ更新監視手段が演算手段によるデータ記憶手段へのデータの更新したことを検知すると、データ転送手段を介して更新されたデータを通信手段に渡すようにした。

このデータ転送手段を他のＤＭＡ転送にも使用できる汎用的な機能にすれば、データ更新監視手段の回路構成をシンプルにできる。

また、データ更新監視手段は、監視対象とする前記データ記憶手段のアドレス領域を設定するアドレス領域設定手段を備え、アドレス領域設定手段で設定されたアドレス領域のデータが更新された場合のみ、更新されたデータと当該アドレスを取得して通信手段に渡し、他の１つないし複数の前記演算処理装置への送信を起動する。

これにより、参照対象となるデータの更新時に通信を行えばよく、伝送路の負荷を低減できる。

更にまた、演算処理装置は、少なくともデータ記憶手段と通信手段との間のデータ転送を行うデータ転送手段を備え、通信手段が他の演算処理装置からデータとアドレスを受信すると、データ転送手段を介してデータ記憶手段の当該アドレス領域にデータを書き込む。

これにより、演算手段は通信手段を介して他の演算処理装置から受信したデータをデータ記憶手段に書き込むための処理を行う必要がなく、演算手段の処理負荷を軽減できる。

本発明の実施例に係る車両制御装置の第１の基本構成を示すブロック図。 本発明の実施例に係るメモリアクセス監視ユニット（ＭＯＮ）１３を示すブロック図。 本発明の実施例に係るメモリアクセス監視ユニット（ＭＯＮ）１３の処理フロー。 本発明の実施例に係るダイレクトメモリ転送制御ユニット（ＤＭＡＣ）１４を示すブロック図。 本発明の実施例に係るダイレクトメモリ転送制御ユニット（ＤＭＡＣ）１４の処理フロー。 本発明の実施例に係るシリアルインタフェースユニット（ＳＣＩ）１５を示すブロック図。 本発明の実施例に係るシリアルインタフェースユニット（ＳＣＩ）１５の送信処理フロー。 本発明の実施例に係るシリアルインタフェースユニット（ＳＣＩ）１５の受信処理フロー。 本発明の実施例に係るマイクロコントローラ１ｂが参照するマイクロコントローラ１ａのデータが更新された場合のタイムチャート。

符号の説明

１ａ、１ｂ…マイクロコントローラ、２…シリアル伝送路（伝送路）、１０ａ、１０ｂ…演算手段の中央演算装置（ＣＰＵ）、１１ａ、１１ｂ…メモリ（データ記憶手段）、１２ａ、１２ｂ…バス、１３ａ、１３ｂ…メモリアクセス監視ユニット（ＭＯＮ）（データ更新監視手段）、１４ａ、１４ｂ…ダイレクトメモリ転送制御ユニット（ＤＭＡＣ）（データ転送手段）、１５ａ、１５ｂ…シリアルインタフェースユニット（ＳＩＵ）（通信手段）。

Claims (6)

1. 演算手段とデータ記憶手段と通信手段とを有する演算処理装置を複数有する車両制御装置において、
   前記演算処理装置は、前記データ記憶手段へのアクセスを監視して、前記データ記憶手段のデータが更新されたことを検知すると、前記通信手段を通じて他の１つないし複数の前記演算処理装置に前記更新されたデータと当該アドレスを送る更新監視を行うデータ更新監視手段を有することを特徴とする車両制御装置。
2. 演算手段とデータ記憶手段と通信手段とを有する演算処理装置を複数有する車両制御装置において、
   前記演算処理装置は、前記データ記憶手段へのアクセスを監視して、前記データ記憶手段のデータが更新されたことを検知すると、更新されたデータと当該アドレスを取得して前記通信手段に渡し、他の１つないし複数の前記演算処理装置への送信を起動するデータ更新監視手段を有することを特徴とする車両制御装置。
3. 請求項２に記載の車両制御装置において，
   前記演算処理装置は，少なくとも前記データ記憶手段と前記通信手段との間のデータ転送を行うデータ転送手段を有し、前記データ更新監視手段は、前記演算手段が前記データ記憶手段のデータを更新したことを検知すると、前記データ転送手段を介して前記更新されたデータと前記当該アドレスを前記通信手段に渡すことを特徴とする車両制御装置。
4. 請求項２に記載の車両制御装置において、
   前記データ更新監視手段は、監視対象とする前記データ記憶手段のアドレス領域を設定するアドレス領域設定手段を有し、前記アドレス領域設定手段で設定されたアドレス領域のデータが更新されると、前記更新されたデータと前記当該アドレスを取得して前記通信手段に渡し、他の１つないし複数の前記演算処理装置への送信を起動することを特徴とする車両制御装置。
5. 演算手段とデータ記憶手段と通信手段とを有する演算処理装置を複数有する車両制御装置において、
   前記演算処理装置は、少なくとも前記データ記憶手段と前記通信手段との間のデータ転送を行うデータ転送手段と、前記通信手段は、他の前記演算処理装置からデータとアドレスを受信すると、前記データ転送手段を介して前記データ記憶手段の当該アドレス領域にデータを書き込むことを特徴とする車両制御装置。
6. 請求項２に記載の車両制御装置において、
   前記データ更新監視手段は、更新判定部とレジスタを有し、
   前記レジスタは監視対象とする前記データ記憶手段のアドレス領域を設定するアドレス領域を設定する機能を備えるアドレス領域設定手段を有することを特徴とする車両制御装置。

Images