KR20060066783A

KR20060066783A - 디엠에이를 이용한 이중화시스템의 데이터전송장치 및 그제어방법

Info

Publication number: KR20060066783A
Application number: KR1020040105250A
Authority: KR
Inventors: 주철민
Original assignee: 엘지노텔 주식회사
Priority date: 2004-12-14
Filing date: 2004-12-14
Publication date: 2006-06-19
Also published as: CN1801109A; US20060150011A1

Abstract

본 발명은 교환기시스템의 이중화장치의 모니터링 로직부가 메모리부로 라이트되는 정보가 있는 지를 모니터링한다음 라이트되는 정보가 있을 경우 해당정보의 어드레스만을 캡쳐하여 출력시키는 라이트 주소정보 캡쳐단계와, 상기 라이트 주소정보 캡쳐단계후에 DMA 트리거가 캡쳐된 주소만을 이용하여 DMA 트리거신호를 생성출력시키는 DMA트리거신호 생성단계와, 상기 DMA트리거신호 생성단계후에 액티브 시스템콘트롤러가 DMA 트리거신호에 따라 DMA를 이용하여 메모리부의 해당 주소영역에서 데이터를 읽어 스탠바이측의 시스템콘트롤러로 전송저장시키는 메모리전송단계로 이루어진 것을 특징으로 하는 디엠에이를 이용한 이중화시스템의 데이터전송장치 및 그 제어방법을 제공한다.

상기와 같은 본 발명은 액티브로 동작하는 CPU혹은 시스템콘트롤러측에 DMA 트리거를 구비하고 이 DMA 트리거를 통해 주소만을 처리하여 시스템콘트롤러를 통해 스탠바이측으로 데이터를 전송하게 하므로써, DMA 트리거를 통해 주소정보만을 이용하기 때문에 이중화를 위해 CPU의 라이트 데이터를 모니터링하는 로직을 간편하게 설계할 수 있다.

모니터링 로직부, DMA 트리거, DMA, 액티브 시스템콘트롤러, 이중화장치

Description

디엠에이를 이용한 이중화시스템의 데이터전송장치 및 그 제어방법{Data transferring device of the duplex system using a DMA and controlling method therefore}

도 1은 종래 교환기시스템의 이중화장치를 설명하는 설명도.

도 2는 본 발명의 이중화장치를 설명하는 설명도.

도 3은 본 발명의 플로우차트.

<부호의 상세한 설명>

1 : 액티브측 회로부 2 : 스탠바이측 회로부

3 : FIFO부 4 : 이중화 장치

5 : 액티브 CPU 6 : 액티브 메모리부

7 : 모니터링 로직부 8 : DMA 트리거

9 : 액티브 시스템콘트롤러 10 : 스탠바이 CPU

11: 스탠바이 메모리부 12: 스탠바이 시스템콘트롤러

본 발명은 디엠에이를 이용한 이중화시스템의 데이터전송장치 및 그 제어방 법에 관한 것으로, 특히 액티브로 동작하는 CPU혹은 시스템콘트롤러측에 DMA 트리거를 구비하고 이 DMA 트리거를 통해 주소만을 처리하여 시스템콘트롤러를 통해 스탠바이측으로 데이터를 전송하게 하는 디엠에이를 이용한 이중화시스템의 데이터전송장치 및 그 제어방법에 관한것이다.ㅇ

일반적으로 전송기술은 1910년대 나선 반송으로 시작하여 아날로그 전송기술로 그리고 디지털 전송기술의 형태로 발전되어 왔으며, 후에 이러한 디지털 전송기술은 1960년대 1.544Mbps 전송속도를 갖는 D1 채널 뱅크의 개발을 효시로 발전하였다. 더욱이, 상기와 같은 디지털 기술은 1970년대 중반 교환기술분야에 응용되어 No. 4 ESS라는 디지털 중계교환기를 출현하게 하여 유선전송시스템의 다중화에 혁신을 가져왔다. 이에더하여, 상기 디지털 전송방식은 광케이블을 전송매체로 사용하는 광전송 방식으로 발전하였으며, 현재는 이를 근간으로 하여 비동기식인 PDH 전송시스템에서 동기식인 SDH 전송시스템으로 변화하고 있는 추세에 있다.

그런데, 상기와 같은 교환기 혹은 전송시스템들에는 통상 내부 장치들의 불안정으로 인해 호의 끊김이나 또는 시스템의 오류를 방지하기 위해 이중화구조로 구성된다.

그러면, 상기와 같은 종래 교환기시스템의 제어계보드내에 구성되는 이중화장치를 도 1을 참고로 살펴보면, 상기 제어계보드(70)에는 통상 액티브측 회로부(71)와 스탠바이측 회로부(72)로 나뉘게 되는데, 이 액티브측 회로부(71)와 스탠바이측 회로부(72)사이에는 액티브측 회로부(71)의 데이터 백업을 위해 FIFO부(73)가 버스라인을 통해 연결된다.

그리고, 상기 액티브측 회로부(71)는 제어계보드(70)의 전체운용을 제어하는 액티브 CPU(74)와, 상기 액티브 CPU(74)의 리드/라이트 명령에 의해 주소 및 데이터를 메모리부(75)에 리드/라이트시키는 액티브 시스템콘트롤러(76)와, 상기 CPU(74)에 의해 메모리부(75)에 리드(READ)/라이트(WRITE)되는 정보를 모니터링하고 이 모니터링중 라이트되는 정보의 어드레스 및 데이터정보를 FIFO부(73)로 출력시키는 모니터링 로직부(77)를 포함한다. 또한, 상기 스탠바이측 회로부(72)는 액티브측 회로부(71)의 장애발생에 대비해 대기상태에 있는 스탠바이 CPU(78)와, 상기 FIFO부(73)에 어드레스 및 데이터가 입력될 경우 이를 읽어처리하는 리시버 로직부(79)와, 상기 리시버 로직부(79)에 의해 출력되는 정보의 주소 및 데이터를 스탠바이 메모리부(80)에 저장시키는 스탠바이 시스템콘틀롤러부(81)를 포함한다.

한편, 상기와 같은 종래 교환기시스템의 이중화장치의 동작을 살펴보면, 먼저, 상기 액티브측 회로부(71)의 액티브 CPU(74)가 제어계보드(70)의 운용에 필요한 작업을 수행한 다음 액티브 시스템콘트롤러(76)를 통해 특정 정보의 주소 및 데이터를 메모리부(75)에 리드 혹은 라이트시키게 된다. 이때, 상기 액티브측 회로부(71)의 모니터링 로직부(77)는 상기 CPU(74)에 의해 메모리부(75)에 리드(READ)/라이트(WRITE)되는 정보를 모니터링하고 있다가 메모리부(75)에 라이트되는 정보가 있을 경우 그 라이트되는 정보의 어드레스 및 데이터정보를 캡쳐하여 FIFO부(73)로 출력시킨다.

여기서, 상기와 같이 FIFO부(73)에 정보가 입력될 경우 스탠바이측 회로부(72)의 리시버 로직부(79)가 상기 FIFO부(73)로 입력된 정보의 어드레스 및 데이터 를 읽어 스탠바이 시스템콘트롤러(81)로 출력시킨다. 그러면, 상기 스탠바이 시스템콘트롤러(81)는 상기 리시버 로직부(79)에 의해 출력되는 정보의 주소 및 데이터를 스탠바이 메모리부(80)에 저장시키므로, 액티브측 회로부(71)의 정보와 일치시켜 장애발생시 절체될 수 있도록 대기한다.

그러나, 상기와 같은 종래 교환기시스템의 이중화장치는 어드레스를 버스에 전송하는 시점과 데이터가 버스에 실리는 시점이 일치하지 않기 때문에 모니터링 로직부가 어드레스와 데이터를 동기화시켜 캡쳐하는데 상당한 어려움이 있었고, 또한, 모니터링 수행시 어드레스와 데이터를 동시에 저장할 수 있는 저장공간이 필요하고, 스탠바이측에서도 FIFO부를 통해 주소 및 데이터를 수신하기위해서 별도의 리시버가 필요하므로 그에 따라 제조비용이 상당히 증가한다는 문제점이 있었다.

이에 본 발명은 상기와 같은 종래 제반 문제점을 해결하기 위해 발명된 것으로, DMA 트리거를 통해 주소정보만을 이용하기 때문에 이중화를 위해 CPU의 라이트 데이터를 모니터링하는 로직을 간편하게 설계할 수 있는 디엠에이를 이용한 이중화시스템의 데이터전송장치 및 그 제어방법을 제공함에 그 목적이 있다.

본 발명의 다른 목적은 액티브측의 DMA 트리거로직이 주소만을 캡쳐하여 시스템콘트롤러의 DMA를 트리거하여 이중화버스를 통해 스탠바이측의 시스템콘트롤러로 메모리전송을 실행하기 때문에 스탠바이측에 리시버로직이 불필요하므로 그에 따라 이중화시스템의 구축비용도 상당히 저감되는 디엠에이를 이용한 이중화시스템의 데이터전송장치 및 그 제어방법을 제공하는데 있다.

상기와 같은 목적을 달성하기 위한 본 발명은 액티브측 회로부와 스탠바이측 회로부사이에 FIFO부가 구비된 교환기시스템의 이중화장치에서, 상기 액티브측 회로부는 이중화 장치의 전체운용을 제어하는 액티브 CPU와, 상기 CPU에 의해 액티브 메모리부로 리드(READ)/라이트(WRITE)되는 정보를 모니터링하고 그중 라이트되는 정보의 어드레스만을 FIFO부로 출력시키는 모니터링 로직부와, 상기 FIFO부를 경유하여 모니터링 로직부로부터 입력받은 라이트되는 정보의 주소정보만을 이용하여 DMA 트리거신호를 출력하는 DMA 트리거와, 상기 DMA 트리거의 DMA 트리거신호에 따라 DMA가 트리거되어 액티브 메모리부의 해당 주소영역에서 데이터를 읽어 메모리전송을 수행하는 액티브 시스템콘트롤러로 이루어지는 디엠에이를 이용한 이중화시스템의 데이터전송장치를 제공한다.

본 발명의 또다른 특징은 교환기시스템의 이중화장치의 모니터링 로직부가 메모리부로 라이트되는 정보가 있는 지를 모니터링한다음 라이트되는 정보가 있을 경우 해당정보의 어드레스만을 캡쳐하여 출력시키는 라이트 주소정보 캡쳐단계와, 상기 라이트 주소정보 캡쳐단계후에 DMA 트리거가 캡쳐된 주소만을 이용하여 DMA 트리거신호를 생성출력시키는 DMA트리거신호 생성단계와, 상기 DMA트리거신호 생성단계후에 액티브 시스템콘트롤러가 DMA 트리거신호에 따라 DMA를 이용하여 메모리부의 해당 주소영역에서 데이터를 읽어 스탠바이측의 시스템콘트롤러로 전송저장시키는 메모리전송단계로 이루어진 디엠에이를 이용한 이중화시스템의 데이터전송장치의 제어방법을 제공한다.

이하, 본 발명을 첨부된 예시도면에 의거 상세히 설명한다.

본 발명의 이중화장치는 도 2에 도시된 바와같이 통상 액티브측 회로부(1)와 스탠바이측 회로부(2)로 나뉘게 된다. 또한, 상기 액티브측 회로부(1)와 스탠바이측 회로부(2)의 사이에는 FIFO부(3)가 구비된다.

그리고, 상기 액티브측 회로부(1)는 이중화 장치(4)의 전체운용을 제어하는 액티브 CPU(5)와, 상기 CPU(5)에 의해 메모리부(6)로 리드(READ)/라이트(WRITE)되는 정보를 모니터링하고 그 라이트되는 정보의 어드레스만을 FIFO부(3)로 출력시키는 모니터링 로직부(7)와, 상기 FIFO부(3)를 경유하여 모니터링 로직부(7)로부터 입력받은 라이트되는 정보의 주소정보만을 이용하여 DMA 트리거신호를 출력하는 DMA 트리거(8)와, 상기 DMA 트리거(8)의 DMA 트리거신호에 따라 DMA가 트리거되어 메모리부(6)의 해당 주소영역에서 데이터를 읽어 메모리전송을 수행하는 액티브 시스템콘트롤러(9)를 포함한다.

또한, 상기 스탠바이측 회로부(2)는 액티브측 회로부(1)의 장애발생에 대비해 대기상태에 있는 스탠바이 CPU(10)와, 상기 액티브 시스템콘트롤러(9)로부터 메모리전송되는 메모리 정보의 주소 및 데이터를 스탠바이 메모리부(11)에 저장시키는 스탠바이 시스템콘틀롤러부(12)를 포함한다.

다음에는 상기와같은 본 발명장치의 제어방법을 설명한다.

본 발명의 방법은 도 3에 도시된 바와같이 초기상태(S1)에서 라이트 주소정보 캡쳐단계(S2)로 진행하여 모니터링 로직부가 메모리부로 라이트되는 정보가 있는 지를 모니터링한다음 라이트되는 정보가 있을 경우 해당정보의 어드레스만을 캡 쳐하여 출력시킨다. 그리고, 상기 라이트 주소정보 캡쳐단계(S2)후에 DMA트리거신호 생성단계(S3)로 진행하여 DMA 트리거가 캡쳐된 주소만을 이용하여 DMA 트리거신호를 생성출력시킨다. 또한, 상기 DMA트리거신호 생성단계(S3)후에 메모리전송단계(S4)로 진행하여 액티브 시스템콘트롤러가 DMA 트리거신호에 따라 DMA를 이용하여 메모리부의 해당 주소영역에서 데이터를 읽어 스탠바이측의 시스템콘트롤러로 전송저장시킨다.

즉, 상기 액티브측 회로부(1)의 액티브 CPU(5)가 이중화장치(4) 예컨대, 제어계보드의 운용에 필요한 작업을 수행한 다음 액티브 시스템콘트롤러(9)를 통해 특정 정보의 주소 및 데이터를 메모리부(6)에 리드 혹은 라이트시키게 된다. 이때, 상기 액티브측 회로부(1)의 모니터링 로직부(7)는 상기 CPU(5)에 의해 메모리부(6)로 리드(READ)/라이트(WRITE)되는 정보를 모니터링하고 있다가 메모리부(6)에 라이트되는 정보가 있을 경우 그 라이트되는 정보의 어드레스만을 캡쳐하여 FIFO부(3)로 출력시킨다.

여기서, 상기 FIFO부(3)에 어드레스가 입력될 경우 이 어드레스 정보를 DMA 트리거(8)가 읽어들이고 이 어드레스신호만을 이용하여 DMA 트리거신호를 생성한 다음 액티브 시스템콘트롤러(9)로 입력시킨다. 그러면, 상기 액티브 시스템콘트롤러(9)는 상기 DMA 트리거(8)의 DMA 트리거신호에 따라 내부의 DMA를 이용하여 액티브 메모리부(6)의 해당 주소영역에서 데이터를 읽어 스탠바이측 회로부(2)의 시스템콘트롤러(12)로 전송저장시킨다.

따라서, 상기와 같은 본 발명에 의하면, 주소 데이터만을 캡쳐하는 구조로 구성되므로 이중화장치의 구성이 매우 간단하고, FIFO부에 주소만을 저장하여 DMA를 통해 처리하므로, 종래에 주소와 데이터를 동시에 저장하던 경우에 비해 FIFO의 저장용량이 상당히 줄어든다. 그에 더하여 액티브 시스템콘트롤러가 DMA를 통해 스탠바이 시스템콘트롤러로 직접 메모리정보를 전송하므로 종래에 주소와 데이터정보를 수신하기위해 필요하였던 리시버장치가 필요없게된다.

이상 설명에서와 같이 본 발명은 액티브로 동작하는 CPU혹은 시스템콘트롤러측에 DMA 트리거를 구비하고 이 DMA 트리거를 통해 주소만을 처리하여 시스템콘트롤러를 통해 스탠바이측으로 데이터를 전송하게 하므로써, DMA 트리거를 통해 주소정보만을 이용하기 때문에 이중화를 위해 CPU의 라이트 데이터를 모니터링하는 로직을 간편하게 설계할 수 있는 장점을 가지고 있다.

또한, 본 발명에 의하면, 액티브측의 DMA 트리거로직이 주소만을 캡쳐하여 시스템콘트롤러의 DMA를 트리거하여 이중화버스를 통해 스탠바이측의 시스템콘트롤러로 메모리전송을 실행하기 때문에 스탠바이측에 리시버로직이 불필요하므로 그에 따라 이중화시스템의 구축비용도 상당히 저감되는 효과도 있다.

Claims

액티브측 회로부와 스탠바이측 회로부사이에 FIFO부가 구비된 교환기시스템의 이중화장치에 있어서,

상기 액티브측 회로부는 이중화 장치의 전체운용을 제어하는 액티브 CPU와, 상기 CPU에 의해 액티브 메모리부로 리드(READ)/라이트(WRITE)되는 정보를 모니터링하고 그중 라이트되는 정보의 어드레스만을 FIFO부로 출력시키는 모니터링 로직부와, 상기 FIFO부를 경유하여 모니터링 로직부로부터 입력받은 라이트되는 정보의 주소정보만을 이용하여 DMA 트리거신호를 출력하는 DMA 트리거와, 상기 DMA 트리거의 DMA 트리거신호에 따라 DMA가 트리거되어 액티브 메모리부의 해당 주소영역에서 데이터를 읽어 메모리전송을 수행하는 액티브 시스템콘트롤러로 이루어지는 것을 특징으로 하는 디엠에이를 이용한 이중화시스템의 데이터전송장치.
제1항에 있어서, 상기 스탠바이측 회로부는 액티브측 회로부의 장애발생에 대비해 대기상태에 있는 스탠바이 CPU와, 상기 액티브 시스템콘트롤러로부터 메모리전송되는 메모리 정보의 주소 및 데이터를 스탠바이 메모리부에 저장시키는 스탠바이 시스템콘틀롤러부로 이루어지는 것을 특징으로 하는 디엠에이를 이용한 이중화시스템의 데이터전송장치.
교환기시스템의 이중화장치의 모니터링 로직부가 메모리부로 라이트되는 정보가 있는 지를 모니터링한다음 라이트되는 정보가 있을 경우 해당정보의 어드레스만을 캡쳐하여 출력시키는 라이트 주소정보 캡쳐단계와, 상기 라이트 주소정보 캡쳐단계후에 DMA 트리거가 캡쳐된 주소만을 이용하여 DMA 트리거신호를 생성출력시키는 DMA트리거신호 생성단계와, 상기 DMA트리거신호 생성단계후에 액티브 시스템콘트롤러가 DMA 트리거신호에 따라 DMA를 이용하여 메모리부의 해당 주소영역에서 데이터를 읽어 스탠바이측의 시스템콘트롤러로 전송저장시키는 메모리전송단계로 이루어진 것을 특징으로 하는 디엠에이를 이용한 이중화시스템의 데이터전송장치의 제어방법.