JPH11284078A - プログラマブル論理回路および配線設定部のプログラム方法 - Google Patents
プログラマブル論理回路および配線設定部のプログラム方法Info
- Publication number
- JPH11284078A JPH11284078A JP10085522A JP8552298A JPH11284078A JP H11284078 A JPH11284078 A JP H11284078A JP 10085522 A JP10085522 A JP 10085522A JP 8552298 A JP8552298 A JP 8552298A JP H11284078 A JPH11284078 A JP H11284078A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- fuse
- transistor
- logic circuit
- programmable logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
- Logic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 従来のプログラマブル論理回路は、配線設定
部にヒューズ、トランジスタなどが用いられており、配
線設定部にヒューズを用いた場合は、配線抵抗が数１０
Ωとなり、信号の遅延時間は少ないという長所はある
が、配線切替ができないという短所がある。また、配線
設定部にトランジスタを用いた場合は、配線切替は適宜
に変更可能という長所はあるが、配線抵抗が数ＫΩとな
り、信号の遅延時間が大きいという短所がある。このよ
うに、従来のプログラマブル論理回路の配線設定部で
は、動作速度が必要な場合に配線切替が１回のみとな
り、また配線切替を自由に行えるようにした場合、動作
速度が低下するという問題点があった。 【解決手段】 プログラマブル論理回路において、配線
部の交点にヒューズとトランジスタを並列に使用した配
線設定部を設けることにより、動作速度を高速にし、か
つ配線切替を適宜可能とする。
部にヒューズ、トランジスタなどが用いられており、配
線設定部にヒューズを用いた場合は、配線抵抗が数１０
Ωとなり、信号の遅延時間は少ないという長所はある
が、配線切替ができないという短所がある。また、配線
設定部にトランジスタを用いた場合は、配線切替は適宜
に変更可能という長所はあるが、配線抵抗が数ＫΩとな
り、信号の遅延時間が大きいという短所がある。このよ
うに、従来のプログラマブル論理回路の配線設定部で
は、動作速度が必要な場合に配線切替が１回のみとな
り、また配線切替を自由に行えるようにした場合、動作
速度が低下するという問題点があった。 【解決手段】 プログラマブル論理回路において、配線
部の交点にヒューズとトランジスタを並列に使用した配
線設定部を設けることにより、動作速度を高速にし、か
つ配線切替を適宜可能とする。
Description
【０００１】
【発明の属する技術分野】この発明は、プログラマブル
論理回路および配線設定部のプログラム方法に関するも
のであり、特に、配線部の交点にヒューズとトランジス
タを並列に使用した配線設定部を設けることにより、動
作速度を高速にし、かつ配線切替を適宜可能とする。
論理回路および配線設定部のプログラム方法に関するも
のであり、特に、配線部の交点にヒューズとトランジス
タを並列に使用した配線設定部を設けることにより、動
作速度を高速にし、かつ配線切替を適宜可能とする。
【０００２】
【従来の技術】図３に、プログラマブル論理回路の概念
図を示す。図中、３１は論理回路セル、３２は論理回路
セルと論理回路セルとを接続するための配線、３３は配
線と配線との交点に設けられ、配線と配線とを接続する
配線設定部である。
図を示す。図中、３１は論理回路セル、３２は論理回路
セルと論理回路セルとを接続するための配線、３３は配
線と配線との交点に設けられ、配線と配線とを接続する
配線設定部である。
【０００３】図４と図５に、従来の配線設定部を示す。
図４は、トランジスタを用いた配線設定部、図５はヒュ
ーズを用いた配線設定部である。
図４は、トランジスタを用いた配線設定部、図５はヒュ
ーズを用いた配線設定部である。
【０００４】図４の配線設定部４１は、配線と配線とを
接続するためにトランジスタ４２を用いており、トラン
ジスタ４２のゲートへの入力により、配線と配線との接
続または切離しを行う。したがって、トランジスタ４２
のゲートへの入力を変更することにより、適宜に配線設
定を行うことができる。
接続するためにトランジスタ４２を用いており、トラン
ジスタ４２のゲートへの入力により、配線と配線との接
続または切離しを行う。したがって、トランジスタ４２
のゲートへの入力を変更することにより、適宜に配線設
定を行うことができる。
【０００５】図５の配線設定部５１は、配線と配線とを
接続するためにヒューズ５３とダイオード５４とを直列
にしたものを用いており、ヒューズ５３の溶解により、
配線と配線との切離しを行う。したがって、配線設定は
１度しか行うことができない。
接続するためにヒューズ５３とダイオード５４とを直列
にしたものを用いており、ヒューズ５３の溶解により、
配線と配線との切離しを行う。したがって、配線設定は
１度しか行うことができない。
【０００６】このように、従来のプログラマブル論理回
路は、配線設定部にヒューズ、トランジスタなどが用い
られており、配線設定部にヒューズを用いた場合は、配
線抵抗が数１０Ωとなり、信号の遅延時間は少ないとい
う長所はあるが、配線切替ができないという短所があ
る。また、配線設定部にトランジスタを用いた場合は、
配線切替は適宜可能という長所はあるが、配線抵抗が数
ＫΩとなり、信号の遅延時間が大きいという短所があ
る。
路は、配線設定部にヒューズ、トランジスタなどが用い
られており、配線設定部にヒューズを用いた場合は、配
線抵抗が数１０Ωとなり、信号の遅延時間は少ないとい
う長所はあるが、配線切替ができないという短所があ
る。また、配線設定部にトランジスタを用いた場合は、
配線切替は適宜可能という長所はあるが、配線抵抗が数
ＫΩとなり、信号の遅延時間が大きいという短所があ
る。
【０００７】次に、従来のヒューズを用いた配線設定部
のプログラム方法を図６に示す。図中、６１ａ〜６１ｆ
はヒューズ、６２はダイオード、Ｘ１〜Ｘ３およびＹ
１、Ｙ２は配線である。
のプログラム方法を図６に示す。図中、６１ａ〜６１ｆ
はヒューズ、６２はダイオード、Ｘ１〜Ｘ３およびＹ
１、Ｙ２は配線である。
【０００８】この図６（ａ）では、配線Ｘ１と配線Ｙ１
を切り離すようにプログラムするため、配線Ｘ１にヒュ
ーズ６１ａを溶解できる所定の電圧Ｖを印可し、配線Ｙ
１に０Ｖの電圧を印可する。なお、他の配線には電圧を
印可しない。
を切り離すようにプログラムするため、配線Ｘ１にヒュ
ーズ６１ａを溶解できる所定の電圧Ｖを印可し、配線Ｙ
１に０Ｖの電圧を印可する。なお、他の配線には電圧を
印可しない。
【０００９】これにより、電流が矢印Ａ方向に流れて、
ヒューズ６１ａが溶解され、配線Ｘ１と配線Ｙ１が切り
離される。
ヒューズ６１ａが溶解され、配線Ｘ１と配線Ｙ１が切り
離される。
【００１０】なお、ダイオード６２は、溶解する対象の
ヒューズ以外のヒューズが溶解することがないように用
いられている。図６（ｂ）に図６（ａ）のダイオードを
用いない場合を示す。
ヒューズ以外のヒューズが溶解することがないように用
いられている。図６（ｂ）に図６（ａ）のダイオードを
用いない場合を示す。
【００１１】図６（ｂ）において、図６（ａ）と同じよ
うに、配線Ｘ１と配線Ｙ１を切り離すようにプログラム
するため、配線Ｘ１にヒューズ６１ａを溶解できる所定
の電圧Ｖを印可し、配線Ｙ１に０Ｖの電圧を印可する。
すると、ヒューズ６１ａが溶解したあと、電流が矢印Ｂ
方向に流れて、対象ヒューズ以外のヒューズ６１ｄ、６
１ｅ、６１ｂのいずれかが溶解することになる。この矢
印Ｂ方向の電流を抑えるためにダイオード６２が用いら
れている。
うに、配線Ｘ１と配線Ｙ１を切り離すようにプログラム
するため、配線Ｘ１にヒューズ６１ａを溶解できる所定
の電圧Ｖを印可し、配線Ｙ１に０Ｖの電圧を印可する。
すると、ヒューズ６１ａが溶解したあと、電流が矢印Ｂ
方向に流れて、対象ヒューズ以外のヒューズ６１ｄ、６
１ｅ、６１ｂのいずれかが溶解することになる。この矢
印Ｂ方向の電流を抑えるためにダイオード６２が用いら
れている。
【００１２】しかし、このダイオードを用いることによ
り、配線抵抗は大きくなるため、動作速度は遅くなると
いう問題点があった。
り、配線抵抗は大きくなるため、動作速度は遅くなると
いう問題点があった。
【００１３】
【発明が解決しようとする課題】このように、図４およ
び図５に示す従来のプログラマブル論理回路の配線設定
部では、動作速度が必要な場合に配線切替が１回のみと
なり、また配線切替を自由に行えるようにした場合、動
作速度が低下するという問題点があった。
び図５に示す従来のプログラマブル論理回路の配線設定
部では、動作速度が必要な場合に配線切替が１回のみと
なり、また配線切替を自由に行えるようにした場合、動
作速度が低下するという問題点があった。
【００１４】
【課題を解決するための手段】この発明は上記のような
問題点を考慮してなされたもので、プログラマブル論理
回路において、配線部の交点にヒューズとトランジスタ
とを並列に使用した配線設定部を設けることにより、動
作速度を高速にし、かつ配線切替を適宜可能とする。
問題点を考慮してなされたもので、プログラマブル論理
回路において、配線部の交点にヒューズとトランジスタ
とを並列に使用した配線設定部を設けることにより、動
作速度を高速にし、かつ配線切替を適宜可能とする。
【００１５】
【発明の実施の形態】プログラマブル論理回路におい
て、配線部の交点に、ヒューズとトランジスタとを並列
に使用した配線設定部を備えることにより、動作速度を
高速にし、かつ配線切替を適宜可能とする。
て、配線部の交点に、ヒューズとトランジスタとを並列
に使用した配線設定部を備えることにより、動作速度を
高速にし、かつ配線切替を適宜可能とする。
【００１６】また、プログラムを行う配線設定部に接続
される配線にプログラムを行う所定の電圧を印可し、そ
れ以外の配線に配線設定部を保護する所定の電圧を印可
することにより、配線設定部を単純な構成にし、配線抵
抗を少なくすることが可能となる。
される配線にプログラムを行う所定の電圧を印可し、そ
れ以外の配線に配線設定部を保護する所定の電圧を印可
することにより、配線設定部を単純な構成にし、配線抵
抗を少なくすることが可能となる。
【００１７】
【実施例】図１に本発明の構成ブロック図を示す。図
中、１はプログラマブル論理回路の配線と配線とを接続
する配線設定部であり、配線設定部１はトランジスタ２
とヒヒューズ３とを並列に接続した構成となっている。
中、１はプログラマブル論理回路の配線と配線とを接続
する配線設定部であり、配線設定部１はトランジスタ２
とヒヒューズ３とを並列に接続した構成となっている。
【００１８】この配線設定部へのプログラム、つまり配
線と配線との接続または切離しの設定はヒューズ３を溶
解することで切離しの設定ができ、またトランジスタ２
のゲートへの入力により接続または切離しができる。
線と配線との接続または切離しの設定はヒューズ３を溶
解することで切離しの設定ができ、またトランジスタ２
のゲートへの入力により接続または切離しができる。
【００１９】したがって、配線と配線との接続におい
て、高速に伝播する必要がある信号をこの配線設定部に
より接続する場合は、トランジスタ２のゲートへの入力
をなくし、トランジスタ２を切離し状態にして、ヒュー
ズ３により接続する。また、高速性よりも汎用性が必要
となる信号をこの配線設定部により接続／切離しを行う
場合は、ヒューズ３を溶解して切離し、トランジスタ２
のゲートの入力をオン／オフすることで行う。
て、高速に伝播する必要がある信号をこの配線設定部に
より接続する場合は、トランジスタ２のゲートへの入力
をなくし、トランジスタ２を切離し状態にして、ヒュー
ズ３により接続する。また、高速性よりも汎用性が必要
となる信号をこの配線設定部により接続／切離しを行う
場合は、ヒューズ３を溶解して切離し、トランジスタ２
のゲートの入力をオン／オフすることで行う。
【００２０】図２に、本発明の配線設定部のプログラム
方法を示す。図中、２１ａ〜２１ｉはヒューズ、２２は
トランジスタ、Ｘ１〜Ｘ３およびＹ１〜Ｙ３は配線であ
る。
方法を示す。図中、２１ａ〜２１ｉはヒューズ、２２は
トランジスタ、Ｘ１〜Ｘ３およびＹ１〜Ｙ３は配線であ
る。
【００２１】図２では、配線Ｘ１と配線Ｙ１を切り離す
ようにプログラムするための例であり、配線Ｘ１にヒュ
ーズ２１ａを溶解できる所定の電圧Ｖを印可し、配線Ｙ
１に０Ｖの電圧を印可する。このとき、他の配線Ｘ２、
Ｘ３には（１／３）Ｖの電圧を印可し、配線Ｙ２、Ｙ３
には（２／３）Ｖの電圧を印可する。
ようにプログラムするための例であり、配線Ｘ１にヒュ
ーズ２１ａを溶解できる所定の電圧Ｖを印可し、配線Ｙ
１に０Ｖの電圧を印可する。このとき、他の配線Ｘ２、
Ｘ３には（１／３）Ｖの電圧を印可し、配線Ｙ２、Ｙ３
には（２／３）Ｖの電圧を印可する。
【００２２】これにより、電流Ｉａが矢印方向に流れ
て、ヒューズ２１ａが溶解され、配線Ｘ１と配線Ｙ１が
切り離される。
て、ヒューズ２１ａが溶解され、配線Ｘ１と配線Ｙ１が
切り離される。
【００２３】また、配線Ｘ２と配線Ｙ１とを接続するヒ
ューズ２１ｂと、配線Ｘ３と配線Ｙ１とを接続するヒュ
ーズ２１ｃと、配線Ｘ１と配線Ｙ２とを接続するヒュー
ズ２１ｄと、配線Ｘ１と配線Ｙ３とを接続するヒューズ
２１ｇとには、（１／３）Ｖの電圧がかかるため、ヒュ
ーズ２１ｂ、２１ｃ、２１ｄ、２１ｇは溶解されず、配
線Ｘ２と配線Ｙ２とを接続するヒューズ２１ｅと、配線
Ｘ３と配線Ｙ２とを接続するヒューズ２１ｆと、配線Ｘ
２と配線Ｙ３とを接続するヒューズ２１ｈと、配線Ｘ３
と配線Ｙ３とを接続するヒューズ２１ｉとには、（１／
３）Ｖの電圧がかかるため、ヒューズ２１ｅ、２１ｆ、
２１ｈ、２１ｉも溶解されない。
ューズ２１ｂと、配線Ｘ３と配線Ｙ１とを接続するヒュ
ーズ２１ｃと、配線Ｘ１と配線Ｙ２とを接続するヒュー
ズ２１ｄと、配線Ｘ１と配線Ｙ３とを接続するヒューズ
２１ｇとには、（１／３）Ｖの電圧がかかるため、ヒュ
ーズ２１ｂ、２１ｃ、２１ｄ、２１ｇは溶解されず、配
線Ｘ２と配線Ｙ２とを接続するヒューズ２１ｅと、配線
Ｘ３と配線Ｙ２とを接続するヒューズ２１ｆと、配線Ｘ
２と配線Ｙ３とを接続するヒューズ２１ｈと、配線Ｘ３
と配線Ｙ３とを接続するヒューズ２１ｉとには、（１／
３）Ｖの電圧がかかるため、ヒューズ２１ｅ、２１ｆ、
２１ｈ、２１ｉも溶解されない。
【００２４】つまり、プログラムを行う配線設定部に接
続される配線にヒューズを溶解する所定の電圧を印可
し、それ以外の配線に配線設定部を保護するための所定
の電圧、この例ではヒューズを溶解する電圧の１／３の
電圧を印可することで、プログラムを行う配線設定部の
ヒューズのみを溶解することができる。
続される配線にヒューズを溶解する所定の電圧を印可
し、それ以外の配線に配線設定部を保護するための所定
の電圧、この例ではヒューズを溶解する電圧の１／３の
電圧を印可することで、プログラムを行う配線設定部の
ヒューズのみを溶解することができる。
【００２５】
【発明の効果】この発明は、上記に説明したような形態
で実施され、以下の効果がある。
で実施され、以下の効果がある。
【００２６】配線部の交点にヒューズとトランジスタと
を並列に使用した配線設定部を設け、高速に伝播する必
要がある信号にはヒューズを使用し、高速性よりも汎用
性が必要になる信号にはヒューズをカットし、トランジ
スタを使用する。これにより、動作速度が高速でかつ、
配線切替が適宜可能なプログラマブル論理回路を提供す
ることが可能となる。
を並列に使用した配線設定部を設け、高速に伝播する必
要がある信号にはヒューズを使用し、高速性よりも汎用
性が必要になる信号にはヒューズをカットし、トランジ
スタを使用する。これにより、動作速度が高速でかつ、
配線切替が適宜可能なプログラマブル論理回路を提供す
ることが可能となる。
【００２７】また、プログラムを行う配線設定部に接続
される配線にプログラムを行う所定の電圧を印可し、そ
れ以外の配線に配線設定部を保護する所定の電圧を印可
することにより、配線設定部を保護するためのダイオー
ドなどの部品をなくすことができ、配線抵抗を少なくし
て動作速度を高速にすることが可能となる。
される配線にプログラムを行う所定の電圧を印可し、そ
れ以外の配線に配線設定部を保護する所定の電圧を印可
することにより、配線設定部を保護するためのダイオー
ドなどの部品をなくすことができ、配線抵抗を少なくし
て動作速度を高速にすることが可能となる。
【図１】 本発明の構成ブロック図である。
【図２】 本発明の配線設定部のプログラム方法であ
る。
る。
【図３】 プログラマブル論理回路の概念図である。
【図４】 トランジスタを用いた配線設定部である。
【図５】 ヒューズを用いた配線設定部である。
【図６】 従来のヒューズを用いた配線設定部のプログ
ラム方法である。
ラム方法である。
１ 配線設定部 ２ トランジスタ ３ ヒューズ
Claims (2)
- 【請求項１】 プログラマブル論理回路において、 配線部の交点にヒューズとトランジスタとを並列に使用
した配線設定部を備えることを特徴とするプログラマブ
ル論理回路。 - 【請求項２】 プログラマブル論理回路の配線部の交点
にヒューズとトランジスタとを並列に使用した配線設定
部のプログラム方法において、 プログラムを行う配線設定部に接続される配線にプログ
ラムを行う所定の電圧を印可し、それ以外の配線に配線
設定部を保護する所定の電圧を印可する配線設定部のプ
ログラム方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10085522A JPH11284078A (ja) | 1998-03-31 | 1998-03-31 | プログラマブル論理回路および配線設定部のプログラム方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10085522A JPH11284078A (ja) | 1998-03-31 | 1998-03-31 | プログラマブル論理回路および配線設定部のプログラム方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11284078A true JPH11284078A (ja) | 1999-10-15 |
Family
ID=13861249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10085522A Pending JPH11284078A (ja) | 1998-03-31 | 1998-03-31 | プログラマブル論理回路および配線設定部のプログラム方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11284078A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007073928A (ja) * | 2005-09-02 | 2007-03-22 | Renei Kagi Kofun Yugenkoshi | プログラマブルデバイスのための静電気放電（ｅｓｄ）保護装置 |
| CN102611784A (zh) * | 2011-01-20 | 2012-07-25 | 康准电子科技（昆山）有限公司 | 手机 |
-
1998
- 1998-03-31 JP JP10085522A patent/JPH11284078A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007073928A (ja) * | 2005-09-02 | 2007-03-22 | Renei Kagi Kofun Yugenkoshi | プログラマブルデバイスのための静電気放電（ｅｓｄ）保護装置 |
| CN102611784A (zh) * | 2011-01-20 | 2012-07-25 | 康准电子科技（昆山）有限公司 | 手机 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6150868A (en) | Anti-fuse programming circuit | |
| KR101110793B1 (ko) | 반도체 장치 | |
| TWM261836U (en) | Circuit for trimming locking of integrated circuits | |
| WO2019219057A1 (zh) | 显示基板及其修复方法、显示装置 | |
| JPH11284078A (ja) | プログラマブル論理回路および配線設定部のプログラム方法 | |
| JP2003152522A (ja) | ユニバーサルｐｅｃｌ／ｌｖｄｓ出力構成回路 | |
| JPH0736517B2 (ja) | 冗長回路 | |
| KR100481179B1 (ko) | 퓨즈를 구비한 회로 및 이를 이용한 반도체 장치 | |
| JPH06130131A (ja) | 混成集積回路装置 | |
| JPH11328991A (ja) | メモリ素子用アンチヒューズ安定化装置 | |
| JPH11297837A (ja) | 半導体装置 | |
| US5671189A (en) | Low standby power redundancy circuit | |
| JP3329132B2 (ja) | 自動車用ワイヤハーネスの電源分配装置 | |
| KR20010062425A (ko) | 버스 시스템 | |
| JPH01320816A (ja) | 遅延回路 | |
| JPH02504451A (ja) | 回路装置、特にプログラマブル回路装置の設定可能な接続のための接続回路網 | |
| JPH10313091A (ja) | 半導体装置 | |
| JPH10161898A (ja) | 半導体集積回路 | |
| JP2864494B2 (ja) | 半導体集積回路 | |
| JPH1093421A (ja) | 二入力組み合わせ論理回路 | |
| GB2270795A (en) | Trimming integrated circuits | |
| JP3123599B2 (ja) | 半導体集積回路 | |
| JPH06163795A (ja) | 半導体装置 | |
| JPH08340635A (ja) | 自動車用ワイヤハーネスの電源分配装置 | |
| JP2004063518A (ja) | 半導体装置 |