JPH11275162A

JPH11275162A - 誤り訂正機能付遅延検波装置及び誤り訂正遅延検波方法

Info

Publication number: JPH11275162A
Application number: JP10092555A
Authority: JP
Inventors: Hiroaki Sudo; 浩章須藤; Katsuhiko Hiramatsu; 勝彦平松; Mitsuru Uesugi; 充上杉
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1998-03-20
Filing date: 1998-03-20
Publication date: 1999-10-08
Anticipated expiration: 2018-03-20
Also published as: JP3469459B2

Abstract

(57)【要約】【課題】連続する２シンボルにおいて２ビットの
誤りが存在する場合においても誤り訂正可能とすること
により、ビット誤り率特性を改善することができるよう
にすること。【解決手段】入力信号における１シンボル前後及び
２シンボル前後の位相比較で得られた１シンボル及び２
シンボル遅延検波信号からシンドロームを生成し、その
シンドロームの１シンボル遅延信号とシンドロームとの
第１の減算及び、シンドロームの２シンボル遅延信号と
シンドロームとの第２の減算を行い、第１の減算信号
と、第２の減算信号の１シンボル遅延信号との一致検出
を行うことにより得られた誤り信号と、１シンボル遅延
検波信号を１シンボル遅延した信号とを減算することに
より誤り訂正を行い、連続する２シンボルにおいて２ビ
ットの誤りが存在する場合においても誤り訂正可能とす
ることができ、これによって、従来よりもビット誤り率
特性が改善される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタル移動体
通信システム等の無線受信装置に用いて好適な誤り訂正
機能付遅延検波装置及び誤り訂正遅延検波方法に関す
る。

【０００２】

【従来の技術】図１３は、従来の誤り訂正機能付遅延検
波装置のブロック図を示す。図１３に示す誤り訂正機能
付遅延検波装置は、１シンボル遅延検波器１３０１と、
２シンボル遅延検波器１３０２と、誤り訂正回路１３０
３と、判定器１３０４，１３０５とを備えて構成されて
いる。

【０００３】このような構成において、まず、入力信号
１３０６が１シンボル遅延検波器１３０１に入力され、
ここで、１シンボル前の入力信号との位相比較（後述で
説明）が行われ、１シンボル遅延検波器出力信号１３０
７が得られる。

【０００４】ここで、図１４を参照して１シンボル遅延
検波器１３０１の内部構成及び動作について説明する。
１シンボル遅延検波器１３０１は、一般に入力信号１３
０６に対して１シンボル遅延を行う遅延器１４０１と、
ディジタル乗算器１４０２とを備えて構成され、ディジ
タル乗算器１４０２によって、入力信号１３０６と１シ
ンボル前の入力信号１４０３との乗算を行うことによっ
て１シンボル遅延検波信号１３０７を得るようになって
いる。

【０００５】同様に、入力信号１３０６が２シンボル遅
延検波器１３０２に入力され、ここで、２シンボル前の
入力信号との位相比較が行われ、２シンボル遅延検波信
号１３０８が得られる。

【０００６】但し、２シンボル遅延検波器１３０２は、
図１４に示した遅延器１４０１の代わりに、入力信号１
３０６に対して２シンボル遅延を行う遅延器（図示せ
ず）を備えること以外は、１シンボル遅延検波器１３０
１と同じ構成で実現できる。

【０００７】次に、１シンボル遅延検波信号１３０７及
び２シンボル遅延検波信号１３０８は、それぞれ判定器
１３０４，１３０５によって判定される。この判定は、
各信号１３０７，１３０８の判定により、入力信号１３
０６が、どの象限に入っているかを判定するものであ
り、例えば、入力信号１３０６がＱＰＳＫ(Quadriphase
Phase Shift Keying)信号であれば、第１〜第４象限
の内のどの象限に入っているかを判定するものである。

【０００８】このような判定後、各判定器１３０４，１
３０５から１シンボル遅延検波信号１３０９及び２シン
ボル遅延検波信号１３１０が誤り訂正回路１３０３へ出
力される。

【０００９】最後に、誤り訂正回路１３０３で、判定後
の１シンボル遅延検波信号１３０９の誤り訂正（後述で
説明）が行われ、これによって誤り訂正機能付遅延検波
信号１３１１が得られる。

【００１０】ここで、図１５を参照して誤り訂正回路１
３０３の内部構成及び動作について説明する。誤り訂正
回路１３０３は、入力信号を１シンボル遅延させる遅延
器１５０１，１５０２と、ディジタル加算器１５０３
と、ディジタル減算器１５０４，１５０５，１５０６
と、一致検出器１５０７とを備えて構成されている。

【００１１】このような構成において、まず、判定後の
１シンボル遅延検波信号１３０９が、遅延器１５０１に
よって１シンボル遅延され、これによって信号１５０８
が得られる。ここで、入力信号１３０６（図１３参照）
の位相をΦ(n)とすると、信号１３０９の位相DΦ1(n)、
信号１５０８の位相DΦ1(n-1)は次式（１）及び（２）
で示される。

【００１２】DΦ1(n)=Φ(n)-Φ(n-1) …（１） DΦ1(n-1)=Φ(n-1)-Φ(n-2) …（２）但し、n=0,1,2,…とする。

【００１３】ここで、信号１３０９に誤りe(n)（但し、
連続する２シンボルにおいて、１ビットの誤り）が存在
する場合、上式（２）は次式（３）で示される。

【００１４】 DΦ1(n-1)=Φ(n-1)-Φ(n-2)+e(n) …（３）次に、信号１３０９と信号１５０８が、ディジタル加算
器１５０３により加算され、これによって次式（４）に
示す信号１５０９が得られる。

【００１５】 DΦ1(n)+DΦ1(n-1)={Φ(n)-Φ(n-1)}+{Φ(n-1)-Φ(n-2)+e(n)} =Φ(n-1)-Φ(n-2)+e(n) …（４）ここで、信号１３１０の位相DΦ2(n)は、信号１３１０
に誤りが存在しない場合、次式（５）で示される。

【００１６】 DΦ2(n)=Φ(n)-Φ(n-2) …（５）次に、信号１５０９と信号１３１０がディジタル減算器
１５０４により減算されることによって、次式（６）に
示す信号１５１０が得られる。

【００１７】 S(n)={Φ(n)-Φ(n-2)+e(n)-{Φ(n)-Φ(n-2)}=e(n) …（６）次に、ディジタル減算器１５０５によって、信号１５１
０から誤りパターン信号１５１１であるerror(n)が減算
される。これによって、１シンボル前の誤りの影響が除
去された信号１５１２であるsi(n)が得られる。

【００１８】次に、信号１５１２のsi(n)が遅延器１５
０２により１シンボル遅延され、信号１５１３であるsi
(n-1)が得られる。

【００１９】次に、信号１５１０のs(n)と信号１５１３
のsi(n-1)が一致検出器１５０７に入力されることによ
って、誤りパターン信号１５１１のerror(n)が得られ
る。この一致検出器１５０７では、誤りパターン信号１
５１１のerror(n)を、次式（７）のように定める。

【００２０】 si(n)=si(n-1)=0の場合 error(n)=0 si(n)≠0,si(n-1)=0の場合 error(n)=0 si(n)=0,si(n-1)≠0の場合 error(n)=0 si(n)=si(n-1)=m≠0の場合 error(n)=m …（７）最後に、ディジタル減算器１５０６によって、信号１５
０８から誤りパターン信号１５１１が減算され、これに
よって誤り訂正機能付遅延検波出力信号１３１１が得ら
れる。

【００２１】

【発明が解決しようとする課題】しかし、上記した従来
の誤り訂正機能付遅延検波装置においては、連続する２
シンボルにおいて２ビットの誤りが存在する場合は、誤
り訂正されないため、ビット誤り率特性の改善量が低下
することになる。

【００２２】本発明は、連続する２シンボルにおいて２
ビットの誤りが存在する場合においても誤り訂正可能と
することにより、ビット誤り率特性を改善することがで
きる誤り訂正機能付遅延検波装置及び誤り訂正遅延検波
方法を提供することを目的とする。

【００２３】

【課題を解決するための手段】本発明は、上記課題を解
決するため、以下の構成とした。

【００２４】請求項１記載の誤り訂正機能付遅延検波装
置は、入力信号において１シンボル前後の位相比較を行
うことにより１シンボル遅延検波信号を得る１シンボル
遅延検波手段と、前記入力信号において２シンボル前後
の位相比較を行うことにより２シンボル遅延検波信号を
得る２シンボル遅延検波手段と、前記１シンボル遅延検
波信号及び前記２シンボル遅延検波信号からシンドロー
ムを生成し、前記シンドロームの１シンボル遅延信号と
前記シンドロームとの第１の減算を行うと共に、前記シ
ンドロームの２シンボル遅延信号と前記シンドロームと
の第２の減算を行い、前記第１の減算により得られた信
号と、前記第２の減算により得られた信号を１シンボル
遅延した信号との一致検出を行い、前記一致検出で得ら
れた誤り信号と前記１シンボル遅延検波信号を２シンボ
ル遅延した信号との減算を行うことにより誤り訂正を行
う誤り訂正手段と、を具備する構成とした。

【００２５】この構成により、連続する２シンボルにお
いて２ビットの誤りが存在する場合においても誤り訂正
可能とすることができ、これによって、従来よりもビッ
ト誤り率特性が改善される。

【００２６】また、請求項２記載の誤り訂正機能付遅延
検波装置は、請求項１記載の誤り訂正機能付遅延検波装
置において、誤り訂正手段が、一致検出で得られた誤り
信号と第２の減算により得られた信号との第３の減算を
行い、この第３の減算で得られた信号と、第１の減算に
より得られた信号との一致検出を行って前記誤り信号を
得る機能を具備する構成とした。

【００２７】この構成により、一致検出で得られた誤り
信号と、シンドロームの１シンボル遅延信号とシンドロ
ームの２シンボル遅延信号との第２の減算により得られ
る信号との第３の減算が行われることにより、誤りの影
響が、その第３の減算以降の信号に生じることを防ぎ、
以降の信号に対して更に誤訂正が生じることが防止され
る。

【００２８】また、請求項３記載の誤り訂正機能付遅延
検波装置は、請求項１又は請求項２記載の誤り訂正機能
付遅延検波装置において、誤り訂正手段が、１シンボル
遅延検波信号の判定誤差が予め定められた基準値を超え
た場合にのみ、前記１シンボル遅延検波信号の誤り訂正
を行う機能を具備する構成とした。

【００２９】この構成により、１シンボル遅延検波信号
の誤訂正が更に防止され、これによって、よりビット誤
り率特性が改善される。

【００３０】また、請求項４記載の誤り訂正機能付遅延
検波装置は、請求項３記載の誤り訂正機能付遅延検波装
置において、基準値が、入力信号の信号対雑音電力比の
大きさに比例して変化する構成とした。

【００３１】この構成により、１シンボル遅延検波信号
の誤訂正が更に防止され、これによって、よりビット誤
り率特性が改善される。

【００３２】また、請求項５記載の誤り訂正機能付遅延
検波装置は、入力信号において１シンボル前後の位相比
較を行うことにより１シンボル遅延検波信号を得る１シ
ンボル遅延検波手段と、前記入力信号において２シンボ
ル前後の位相比較を行うことにより２シンボル遅延検波
信号を得る２シンボル遅延検波手段と、前記入力信号に
おいて４シンボル前後の位相比較を行うことにより４シ
ンボル遅延検波信号を得る４シンボル遅延検波手段と、
前記２シンボル遅延検波信号を前記４シンボル遅延検波
信号により誤り訂正を行う第１誤り訂正手段と、前記１
シンボル遅延検波信号を４シンボル遅延した信号を、前
記第１誤り訂正手段で誤り訂正された２シンボル遅延検
波信号により誤り訂正を行う第２誤り訂正手段と、を具
備する構成とした。

【００３３】この構成により、２シンボル遅延検波信号
に対しても誤り訂正が行われることにより、１シンボル
遅延検波信号に誤りが存在する時間と同じ時間におい
て、２シンボル遅延検波信号に誤りが存在する場合で
も、２シンボル遅延検波信号に存在する誤りの数が低減
するので、１シンボル遅延検波信号に対して誤り訂正が
行われない（あるいは誤訂正により誤りが増加する）確
率を低減することができる。

【００３４】また、請求項６記載の誤り訂正機能付遅延
検波装置は、請求項５記載の誤り訂正機能付遅延検波装
置において、第１誤り訂正手段が、２シンボル遅延検波
信号及び４シンボル遅延検波信号から第１シンドローム
を生成し、前記第１シンドロームの２シンボル遅延信号
と前記第１シンドロームとの第１の減算を行うと共に、
前記第１シンドロームの４シンボル遅延信号と前記第１
シンドロームとの第２の減算を行い、前記第１の減算に
より得られた信号と、前記第２の減算により得られた信
号を２シンボル遅延した信号との一致検出を行い、前記
一致検出で得られた誤り信号と前記２シンボル遅延検波
信号を４シンボル遅延した信号との減算を行うことによ
り誤り訂正を行う機能を具備する構成とした。

【００３５】この構成により、２シンボル遅延検波信号
に対しても誤り訂正を行うことができる。

【００３６】また、請求項７記載の誤り訂正機能付遅延
検波装置は、請求項５又は請求項６記載の誤り訂正機能
付遅延検波装置において、第２誤り訂正手段が、１シン
ボル遅延検波信号を４シンボル遅延した信号及び第１誤
り訂正手段で得られた誤り訂正後の２シンボル遅延検波
信号から第２シンドロームを生成し、前記第２シンドロ
ームの１シンボル遅延信号と前記第２シンドロームとの
第３の減算を行うと共に、前記第２シンドロームの２シ
ンボル遅延信号と前記第２シンドロームとの第４の減算
を行い、前記第３の減算により得られた信号と、前記第
４の減算により得られた信号を１シンボル遅延した信号
との一致検出を行い、前記一致検出で得られた誤り信号
と前記１シンボル遅延検波信号を２シンボル遅延した信
号との減算を行うことにより誤り訂正を行う機能を具備
する構成とした。

【００３７】この構成により、１シンボル遅延検波信号
に誤りが存在する時間と同じ時間において、２シンボル
遅延検波信号に誤りが存在する場合でも、２シンボル遅
延検波信号に存在する誤りの数が低減するので、１シン
ボル遅延検波信号に対して誤り訂正が行われない（ある
いは誤訂正により誤りが増加する）確率を低減すること
ができる。

【００３８】また、請求項８記載の誤り訂正機能付遅延
検波装置は、請求項６記載の誤り訂正機能付遅延検波装
置において、第１誤り訂正手段が、一致検出で得られた
誤り信号と第２の減算により得られた信号との第５の減
算を行い、この第５の減算で得られた信号と、第１の減
算により得られた信号との一致検出を行って前記誤り信
号を得る機能を具備する構成とした。

【００３９】この構成により、２シンボル遅延検波信号
の誤りの数をより低減することができ、これによって、
更に１シンボル遅延検波信号に対する誤り訂正効果を高
め、誤り率の改善を行うことができる。

【００４０】また、請求項９記載の誤り訂正機能付遅延
検波装置は、請求項７記載の誤り訂正機能付遅延検波装
置において、第２誤り訂正手段が、一致検出で得られた
誤り信号と第４の減算により得られた信号との第６の減
算を行い、この第６の減算で得られた信号と、第３の減
算により得られた信号との一致検出を行って前記誤り信
号を得る機能を具備する構成とした。

【００４１】この構成により、１シンボル遅延検波信号
に対する誤り訂正効果をより高め、誤り率の改善を行う
ことができる。

【００４２】また、請求項１０記載の誤り訂正機能付遅
延検波装置は、請求項５、６、８のいずれかに記載の誤
り訂正機能付遅延検波装置において、第１誤り訂正手段
が、２シンボル遅延検波信号の判定誤差が予め定められ
た基準値を超えた場合にのみ、前記２シンボル遅延検波
信号の誤り訂正を行う機能を具備する構成とした。

【００４３】この構成により、２シンボル遅延検波信号
の誤訂正が更に防止され、これによって、よりビット誤
り率特性が改善される。

【００４４】また、請求項１１記載の誤り訂正機能付遅
延検波装置は、請求項５、７、９記載の誤り訂正機能付
遅延検波装置において、第２誤り訂正手段が、１シンボ
ル遅延検波信号の判定誤差が予め定められた基準値を超
えた場合にのみ、前記１シンボル遅延検波信号の誤り訂
正を行う機能を具備する構成とした。

【００４５】この構成により、１シンボル遅延検波信号
の誤訂正が更に防止され、これによって、よりビット誤
り率特性が改善される。

【００４６】また、請求項１２記載の誤り訂正機能付遅
延検波装置は、請求項１０又は請求項１１記載の誤り訂
正機能付遅延検波装置において、基準値が、入力信号の
信号対雑音電力比の大きさに比例して変化する構成とし
た。

【００４７】この構成により、１シンボル遅延検波信号
又は２シンボル遅延検波信号の誤訂正が更に防止され、
これによって、よりビット誤り率特性が改善される。

【００４８】また、請求項１３記載の誤り訂正遅延検波
方法は、入力信号において１シンボル前後の位相比較を
行うことにより１シンボル遅延検波信号を取得し、前記
入力信号において２シンボル前後の位相比較を行うこと
により２シンボル遅延検波信号を取得し、前記１シンボ
ル遅延検波信号及び前記２シンボル遅延検波信号からシ
ンドロームを生成し、前記シンドロームの１シンボル遅
延信号と前記シンドロームとの第１の減算を行うと共
に、前記シンドロームの２シンボル遅延信号と前記シン
ドロームとの第２の減算を行い、前記第１の減算により
得られた信号と、前記第２の減算により得られた信号を
１シンボル遅延した信号との一致検出を行い、前記一致
検出により得られた誤り信号と、前記１シンボル遅延検
波信号を２シンボル遅延した信号との減算を行うことに
より誤り訂正を行うようにした。

【００４９】この方法により、連続する２シンボルにお
いて２ビットの誤りが存在する場合においても誤り訂正
可能とすることができ、これによって、従来よりもビッ
ト誤り率特性を改善することができる。

【００５０】また、請求項１４記載の誤り訂正遅延検波
方法は、請求項１３記載の誤り訂正遅延検波方法におい
て、一致検出で得られた誤り信号と第２の減算により得
られた信号との第３の減算を行い、この第３の減算で得
られた信号と、第１の減算により得られた信号との一致
検出を行って前記誤り信号を得るようにした。

【００５１】この方法により、一致検出で得られた誤り
信号と、シンドロームの１シンボル遅延信号とシンドロ
ームの２シンボル遅延信号との第２の減算により得られ
る信号との第３の減算が行われることにより、誤りの影
響が、その第３の減算以降の信号に生じることを防ぎ、
以降の信号に対して誤訂正が生じることが防止される。

【００５２】また、請求項１５記載の誤り訂正遅延検波
方法は、請求項１３又は請求項１４記載の誤り訂正遅延
検波方法において、１シンボル遅延検波信号の判定誤差
が予め定められた基準値を超えた場合にのみ、一致検出
により得られた誤り信号と、前記１シンボル遅延検波信
号を２シンボル遅延した信号との減算を行うことにより
誤り訂正を行うようにした。

【００５３】この方法により、１シンボル遅延検波信号
の誤訂正が更に防止され、これによって、よりビット誤
り率特性が改善される。

【００５４】また、請求項１６記載の誤り訂正遅延検波
方法は、請求項１５載の誤り訂正遅延検波方法におい
て、基準値が、入力信号の信号対雑音電力比の大きさに
比例して変化するようにした。

【００５５】この方法により、１シンボル遅延検波信号
の誤訂正が更に防止され、これによって、よりビット誤
り率特性が改善される。

【００５６】また、請求項１７記載の誤り訂正遅延検波
方法は、入力信号において１シンボル前後の位相比較を
行うことにより１シンボル遅延検波信号を取得し、前記
入力信号において２シンボル前後の位相比較を行うこと
により２シンボル遅延検波信号を取得し、前記入力信号
において４シンボル前後の位相比較を行うことにより４
シンボル遅延検波信号を取得し、前記２シンボル遅延検
波信号を前記４シンボル遅延検波信号により第１の誤り
訂正を行い、前記１シンボル遅延検波信号を４シンボル
遅延した信号を、前記第１の誤り訂正で訂正された２シ
ンボル遅延検波信号により誤り訂正を行う第２の誤り訂
正を行うようにした。

【００５７】この方法により、２シンボル遅延検波信号
に対しても誤り訂正が行われることにより、１シンボル
遅延検波信号に誤りが存在する時間と同じ時間におい
て、２シンボル遅延検波信号に誤りが存在する場合で
も、２シンボル遅延検波信号に存在する誤りの数が低減
するので、１シンボル遅延検波信号に対して誤り訂正が
行われない（あるいは誤訂正により誤りが増加する）確
率を低減することができる。

【００５８】また、請求項１８記載の誤り訂正遅延検波
方法は、請求項１７記載の誤り訂正遅延検波方法におい
て、第１の誤り訂正を、２シンボル遅延検波信号及び４
シンボル遅延検波信号から第１シンドロームを生成し、
前記第１シンドロームの２シンボル遅延信号と前記第１
シンドロームとの第１の減算を行うと共に、前記第１シ
ンドロームの４シンボル遅延信号と前記第１シンドロー
ムとの第２の減算を行い、前記第１の減算により得られ
た信号と、前記第２の減算により得られた信号を２シン
ボル遅延した信号との一致検出を行い、前記一致検出で
得られた誤り信号と前記２シンボル遅延検波信号を４シ
ンボル遅延した信号との減算を行うことにより実現する
ようにした。

【００５９】この方法により、２シンボル遅延検波信号
に対しても誤り訂正を行うことができる。

【００６０】また、請求項１９記載の誤り訂正遅延検波
方法は、請求項１７又は請求項１８記載の誤り訂正遅延
検波方法において、第２誤り訂正を、１シンボル遅延検
波信号を４シンボル遅延した信号及び第１誤り訂正手段
で得られた誤り訂正後の２シンボル遅延検波信号から第
２シンドロームを生成し、前記第２シンドロームの１シ
ンボル遅延信号と前記第２シンドロームとの第３の減算
を行うと共に、前記第２シンドロームの２シンボル遅延
信号と前記第２シンドロームとの第４の減算を行い、前
記第３の減算により得られた信号と、前記第４の減算に
より得られた信号を１シンボル遅延した信号との一致検
出を行い、前記一致検出で得られた誤り信号と前記１シ
ンボル遅延検波信号を２シンボル遅延した信号との減算
を行うことにより実現するようにした。

【００６１】この方法により、１シンボル遅延検波信号
に誤りが存在する時間と同じ時間において、２シンボル
遅延検波信号に誤りが存在する場合でも、２シンボル遅
延検波信号に存在する誤りの数が低減するので、１シン
ボル遅延検波信号に対して誤り訂正が行われない（ある
いは誤訂正により誤りが増加する）確率を低減すること
ができる。

【００６２】また、請求項２０記載の誤り訂正遅延検波
方法は、請求項１８記載の誤り訂正遅延検波方法におい
て、第１誤り訂正が、一致検出で得られた誤り信号と第
２の減算により得られた信号との第５の減算を行い、こ
の第５の減算で得られた信号と、第１の減算により得ら
れた信号との一致検出を行って前記誤り信号を得るよう
に実現されるようにした。

【００６３】この方法により、２シンボル遅延検波信号
の誤りの数をより低減することができ、これによって、
更に１シンボル遅延検波信号に対する誤り訂正効果を高
め、誤り率の改善を行うことができる。

【００６４】また、請求項２１記載の誤り訂正遅延検波
方法は、請求項１９記載の誤り訂正遅延検波方法におい
て、第２誤り訂正が、一致検出で得られた誤り信号と第
４の減算により得られた信号との第６の減算を行い、こ
の第６の減算で得られた信号と、第３の減算により得ら
れた信号との一致検出を行って前記誤り信号を得るよう
に実現されるようにした。

【００６５】この方法により、１シンボル遅延検波信号
に対する誤り訂正効果をより高め、誤り率の改善を行う
ことができる。

【００６６】また、請求項２２記載の誤り訂正遅延検波
方法は、請求項１７、１８、２０のいずれかに記載の誤
り訂正遅延検波方法において、第１誤り訂正が、２シン
ボル遅延検波信号の判定誤差が予め定められた基準値を
超えた場合にのみ、一致検出により得られた誤り信号
と、前記２シンボル遅延検波信号を４シンボル遅延した
信号との減算を行って誤り訂正を行うように実現される
ようにした。

【００６７】この方法により、２シンボル遅延検波信号
の誤訂正が更に防止され、これによって、よりビット誤
り率特性が改善される。

【００６８】また、請求項２３記載の誤り訂正遅延検波
方法は、請求項１７、１９、２１のいずれかに記載の誤
り訂正遅延検波方法において、第２誤り訂正が、１シン
ボル遅延検波信号の判定誤差が予め定められた基準値を
超えた場合にのみ、一致検出により得られた誤り信号
と、前記１シンボル遅延検波信号を２シンボル遅延した
信号との減算を行って誤り訂正を行うように実現される
ようにした。

【００６９】この方法により、１シンボル遅延検波信号
の誤訂正が更に防止され、これによって、よりビット誤
り率特性が改善される。

【００７０】また、請求項２４記載の誤り訂正遅延検波
方法は、請求項２２又は請求項２３記載の誤り訂正遅延
検波方法において、基準値が、入力信号の信号対雑音電
力比の大きさに比例して変化するようにした。

【００７１】この方法により、１シンボル遅延検波信号
又は２シンボル遅延検波信号の誤訂正が更に防止され、
これによって、よりビット誤り率特性が改善される。

【００７２】また、請求項２５記載の基地局装置は、請
求項１乃至請求項１２のいずれかに記載の誤り訂正機能
付遅延検波装置、を具備する構成とした。

【００７３】この構成により、基地局装置において、受
信信号に連続する２シンボルにおいて２ビットの誤りが
存在する場合においても誤り訂正可能とすることによ
り、ビット誤り率特性を改善することができ、また、１
シンボル遅延検波信号に対する誤り訂正能力を高めるこ
とにより、更にビット誤り率特性を改善することがで
き、更には、２シンボル遅延検波信号の誤りの数を低減
することによって、より１シンボル遅延検波信号に対す
る誤り訂正効果を高め、誤り率の改善を図ることができ
る。

【００７４】また、請求項２６記載の移動局装置は、請
求項１乃至請求項１２のいずれかに記載の誤り訂正機能
付遅延検波装置、を具備する構成とした。

【００７５】この構成により、移動局装置において、受
信信号に連続する２シンボルにおいて２ビットの誤りが
存在する場合においても誤り訂正可能とすることによ
り、ビット誤り率特性を改善することができ、また、１
シンボル遅延検波信号に対する誤り訂正能力を高めるこ
とにより、更にビット誤り率特性を改善することがで
き、更には、２シンボル遅延検波信号の誤りの数を低減
することによって、より１シンボル遅延検波信号に対す
る誤り訂正効果を高め、誤り率の改善を図ることができ
る。

【００７６】また、請求項２７記載の移動体通信システ
ムは、請求項１乃至請求項１２のいずれかに記載の誤り
訂正機能付遅延検波装置を備えた基地局装置又は移動局
装置、を具備する構成とした。

【００７７】この構成により、移動体通信システムにお
ける基地局装置又は移動局装置において、受信信号に連
続する２シンボルにおいて２ビットの誤りが存在する場
合においても誤り訂正可能とすることにより、ビット誤
り率特性を改善することができ、また、１シンボル遅延
検波信号に対する誤り訂正能力を高めることにより、更
にビット誤り率特性を改善することができ、更には、２
シンボル遅延検波信号の誤りの数を低減することによっ
て、より１シンボル遅延検波信号に対する誤り訂正効果
を高め、誤り率の改善を図ることができる。

【００７８】また、請求項２８記載の無線受信装置は、
請求項１乃至請求項１２のいずれかに記載の誤り訂正機
能付遅延検波装置、を具備する構成とした。

【００７９】この構成により、無線受信装置において、
受信信号に連続する２シンボルにおいて２ビットの誤り
が存在する場合においても誤り訂正可能とすることによ
り、ビット誤り率特性を改善することができ、また、１
シンボル遅延検波信号に対する誤り訂正能力を高めるこ
とにより、更にビット誤り率特性を改善することがで
き、更には、２シンボル遅延検波信号の誤りの数を低減
することによって、より１シンボル遅延検波信号に対す
る誤り訂正効果を高め、誤り率の改善を図ることができ
る。

【００８０】

【発明の実施の形態】以下、本発明の誤り訂正機能付遅
延検波装置の実施の形態を図面を用いて具体的に説明す
る。

【００８１】（実施の形態１）図１は、本発明の実施の
形態１に係る誤り訂正機能付遅延検波装置のブロック図
を示す。

【００８２】この図１に示す誤り訂正機能付遅延検波装
置は、１シンボル遅延検波器１０１と、２シンボル遅延
検波器１０２と、誤り訂正回路１０３と、判定器１０
４，１０５とを備えて構成されている。

【００８３】このような構成において、まず、入力信号
１０６が１シンボル遅延検波器１０１に入力され、ここ
で、１シンボル前の入力信号との位相比較（後述で説
明）が行われ、１シンボル遅延検波器出力信号１０７が
得られる。

【００８４】１シンボル遅延検波器１０１は、従来例で
説明したと同様、図１４と同構成となっている。即ち、
入力信号１０６に対して１シンボル遅延を行う遅延器
と、ディジタル乗算器とを備えて構成され、ディジタル
乗算器によって、入力信号１０６と、遅延器を通過した
１シンボル前の入力信号との乗算を行うことによって１
シンボル遅延検波信号１０７を得るようになっている。

【００８５】同様に、入力信号１０６が図１に示す２シ
ンボル遅延検波器１０２に入力され、ここで、２シンボ
ル前の入力信号との位相比較が行われ、２シンボル遅延
検波信号１０８が得られる。

【００８６】但し、２シンボル遅延検波器１０２は、上
述した１シンボル遅延検波器１０１における遅延器の代
わりに、入力信号１０６に対して２シンボル遅延を行う
遅延器を備えること以外は、１シンボル遅延検波器１０
１と同じ構成で実現できる。

【００８７】次に、１シンボル遅延検波信号１０７及び
２シンボル遅延検波信号１０８は、それぞれ判定器１０
４，１０５によって判定される。この判定は、各信号１
０７，１０８の判定により、入力信号１０６が、どの象
限に入っているかを判定するものであり、例えば、入力
信号１０６がＱＰＳＫ信号であれば、第１〜第４象限の
内のどの象限に入っているかを判定するものである。

【００８８】このような判定後、各判定器１０４，１０
５から１シンボル遅延検波信号１０９及び２シンボル遅
延検波信号１１０が誤り訂正回路１０３へ出力される。

【００８９】誤り訂正回路１０３は、図２に示すよう
に、遅延器２０１，２０２，２０３，２０４と、２シン
ボル遅延用の２遅延器２０５と、ディジタル加算器２０
６と、ディジタル減算器２０７、２０８，２０９，２１
０と、一致検出器２１１とを備えて構成されている。

【００９０】このような構成において、まず、判定後１
シンボル遅延検波信号１０９が、遅延器２０１によって
１シンボル遅延され、この遅延された信号２１２が遅延
器２０２及びディジタル加算器２０６へ出力される。

【００９１】次に、ディジタル加算器２０６において、
信号１０９と信号２１２が加算され、この加算により得
られた信号２１３がディジタル減算器２０７へ出力され
る。次に、ディジタル減算器２０７において、信号２１
３と信号１１０が減算され、この減算により得られた信
号２１４であるs(n)が、ディジタル減算器２０８、遅延
器２０３及び２遅延器２０５へ出力される。但し、信号
２１４は、誤りの傾向を示すシンドロームである。

【００９２】ここで、信号２１４は、遅延器２０３によ
って１シンボル遅延され、この遅延により得られた信号
２１５であるs(n-1)が、ディジタル減算器２０８及び２
０９へ出力される。また、信号２１４は、２遅延器２０
５によって２シンボル遅延され、この遅延により得られ
た信号２１６であるs(n-2)が、ディジタル減算器２０９
へ出力される。

【００９３】次に、ディジタル減算器２０８において、
信号２１５であるs(n-1)と信号２１４であるs(n)が、s
(n-1) - s(n)の減算を実行され、この結果得られた信
号２１７が、一致検出器２１１へ出力される。

【００９４】同様に、ディジタル減算器２０９におい
て、信号２１５であるs(n-1)と信号２１６であるs(n-2)
が、s(n-1) - s(n-2)の減算を実行され、この結果得
られた信号２１８が遅延器２０４へ出力され、ここで、
１シンボル遅延され、この結果得られた信号２１９が一
致検出器２１１へ出力される。

【００９５】一致検出器２１１においては、各信号２１
７及び２１９から誤りパターン信号２２０であるerror
(n)が得られる。ここで、誤りパターン信号２２０であ
るerror(n)を、次式（８）のように定める。

【００９６】 si(n)= si(n-1)=0の場合 error(n)=0 si(n)≠0,si(n-1)=0の場合 error(n)=0 si(n)= 0,si(n-1)≠0の場合 error(n)=0 si(n)= si(n-1)=m≠0の場合 error(n)=m …（８）次に、遅延器２０２において、信号２１２が１シンボル
の遅延され、この結果得られた信号２２１がディジタル
減算器２１０へ出力される。最後に、ディジタル減算器
２１０において、信号２２１が誤りパターン信号２２０
と減算され、この結果、誤り訂正機能付遅延検波出力信
号１１１が得られる。

【００９７】次に、連続する２シンボルにおいて２ビッ
トの誤りが存在する場合の誤り訂正回路１０３の動作に
ついて、数式表現したものを図３に示し、その説明を行
う。但し、判定後の２シンボル遅延検波信号１１０にお
いては、誤りは存在しないものとする。また、図３にお
いて、 Φ(n)；nシンボル目の信号１０６の位相(だたし、初期
値は０とする。) e1；連続する２シンボルにおける誤りのうち１シンボル
目の誤り e2；連続する２シンボルにおける誤りのうち２シンボル
目の誤りとする。

【００９８】即ち、図３に示すように、第１ステップＳ
１では、図２の遅延器２０１に入力される信号１０９は
Φ(1)-Φ(0)であり、遅延器２０１で１シンボル遅延さ
れた信号２１２はΦ(0)、ディジタル加算器２０６から
出力される信号２１３はΦ(1)、ディジタル減算器２０
７に入力される信号はΦ(1)である。このように、図３
に示すように、ステップＳ１からＳ７のように各信号が
変化する。

【００９９】この変化において、第２ステップＳ２にお
いて信号１０９に生じた１シンボル目の誤りe1、第３ス
テップＳ３において信号１０９に生じた２シンボル目の
誤りe2が、最終段のディジタル減算器２１０から信号１
１１として出力される場合には、訂正されていることが
分かる。

【０１００】即ち、このような誤り訂正回路１０３にお
いては、連続する２シンボルにおいて２ビットの誤りが
存在する場合においても、誤り訂正が可能である。

【０１０１】また、連続する２シンボルにおいて１ビッ
トの誤りが存在する場合、図３において、e1=0となる。
従って、連続する２シンボルにおいて１ビットの誤りが
存在する場合においても、誤り訂正回路１０３は、問題
なく誤り訂正を行うことができる。

【０１０２】このように、実施の形態１によれば、１シ
ンボル遅延検波器１０１において入力信号１０６を１シ
ンボル前の信号と位相比較を行うことにより得られた１
シンボル遅延検波信号１０７を１シンボル遅延する遅延
器２０１と、この遅延器２０１の出力１シンボル遅延信
号２１２と入力信号１０９とを加算する加算器２０６
と、この加算信号２０６と、２シンボル遅延検波器１０
２において入力信号１０６を２シンボル前の信号と位相
比較を行うことにより得られた２シンボル遅延検波信号
とからシンドローム２１４を生成する減算器２０７と、
そのシンドローム２１４に対して１シンボル遅延を行う
遅延器２０３及び２シンボル遅延を行う遅延器２０５
と、シンドローム２１４と遅延器２０３でシンドローム
２１４を１シンボル遅延させた信号２１５との減算を行
う減算器２０８と、シンドローム２１４を遅延器２０３
で１シンボル遅延させた信号２１５とシンドローム２１
４を遅延器２０５で２シンボル遅延させた信号２１６の
減算を行う減算器２０９と、減算器２０９の出力信号２
１８に対して１シンボル遅延を行う遅延器２０４と、こ
の遅延器２０４の出力信号２１９と前記した減算器２０
８の出力信号２１７との一致検出を行うことにより誤り
信号（誤りパターン信号）２２０を出力する一致検出器
２１１と、１シンボル遅延検波信号１０９を遅延器２０
１以降更に１シンボル遅延させる遅延器２０２と、この
遅延器２０２の出力信号２２１と誤り信号２２０とを減
算することにより誤り訂正を行い、この結果得られた誤
り訂正機能付遅延検波信号１１１を出力する減算器２１
０とから構成される誤り訂正回路１０３を具備して訂正
機能付遅延検波装置を構成することにより、連続する２
シンボルにおいて２ビットの誤りが存在する場合におい
ても誤り訂正可能とすることができ、これによって、従
来よりもビット誤り率特性を改善することができる。

【０１０３】（実施の形態２）図４は、本発明の実施の
形態２に係る誤り訂正機能付遅延検波装置における誤り
訂正回路のブロック図を示す。但し、この図４に示す実
施の形態２の誤り訂正回路４０１において図２の実施の
形態１の誤り訂正回路１０３の各部に対応する部分には
同一符号を付し、その説明を省略する。

【０１０４】即ち、実施の形態２は、図１に示した実施
の形態１の構成において、誤り訂正回路１０３の代わり
に、図４に示す誤り訂正回路４０１を用いたものであ
る。

【０１０５】この図４に示す誤り訂正回路４０１が、図
２に示した誤り訂正回路１０３と異なる点は、ディジタ
ル減算器２０９と遅延器２０４との間に、ディジタル減
算器４０２を接続し、一致検出器２１１とディジタル減
算器４０２との間に遅延器４０３を接続して誤り訂正回
路４０１を構成し、一致検出器２１１より出力される誤
りパターン信号２２０を遅延器４０３により１シンボル
遅延させた信号４０４と、シンドローム２１４を１シン
ボル遅延させた信号２１５とシンドローム２１４を２シ
ンボル遅延させた信号２１６の減算を行う減算器２０９
により出力される信号２１８との減算をディジタル減算
器４０２で行うことにより、誤りの影響が以降の信号４
０５に生じることを防ぎ、以降の信号４０５に対して誤
訂正が生じることを防いだことにある。

【０１０６】即ち、ディジタル減算器４０２において、
誤りパターン信号２２０が遅延器４０３で１シンボル遅
延された信号４０４と、ディジタル減算器２０９から出
力される信号２１８との減算が行われ、この結果得られ
た信号４０５が遅延器２０４へ出力される。

【０１０７】そして、一致検出器２１１において、信号
２１９と信号２１７との一致検出が行われることによっ
て誤りパターン信号２２０が得られる。以降の動作は、
上記実施の形態１と同じである。

【０１０８】ここで、連続する２シンボルにおいて２ビ
ットの誤りが存在する場合の誤り訂正回路４０１の動作
について、数式表現したものを図５に示し、その説明を
行う。但し、判定後の２シンボル遅延検波信号１１０に
おいては、誤りは存在しないものとする。また、図５に
おいて、 Φ(n)；nシンボル目の信号１０６の位相(だたし、初期
値は０とする。) e1；連続する２シンボルにおける誤りのうち１シンボル
目の誤り e2；連続する２シンボルにおける誤りのうち２シンボル
目の誤りとする。

【０１０９】即ち、図５に示すように、第１ステップＳ
１では、図４の遅延器２０１に入力される信号１０９は
Φ(1)-Φ(0)であり、遅延器２０１で１シンボル遅延さ
れた信号２１２はΦ(0)、ディジタル加算器２０６から
出力される信号２１３はΦ(1)、ディジタル減算器２０
７に入力される信号はΦ(1)である。このように、図５
に示すように、ステップＳ１からＳ７のように各信号が
変化する。

【０１１０】この変化において、第２ステップＳ２にお
いて信号１０９に生じた１シンボル目の誤りe1、第３ス
テップＳ３において信号１０９に生じた２シンボル目の
誤りe2が、最終段のディジタル減算器２１０から信号１
１１として出力される場合には、訂正されていることが
分かる。

【０１１１】即ち、図５でn=S6,S7の場合において、一
致検出器２１１に入力される信号２１９は、０となって
いることがわかる。従って、誤りの影響が以降の信号に
生じていないことがわかる。

【０１１２】このように、実施の形態２によれば、一致
検出器２１１より出力される誤りパターン信号２２０
と、シンドローム２１４を１シンボル遅延させた信号２
１５とシンドローム２１４を２シンボル遅延させた信号
２１６の減算を行う減算器２０９により出力される信号
２１８との減算を減算器４０２で行って誤りの影響が以
降の信号に生じることを防ぐことによって、以降の信号
に対して誤訂正が生じることを防止することができ、実
施の形態１よりも更に誤り率の改善を図ることができ
る。

【０１１３】（実施の形態３）図６は、本発明の実施の
形態３に係る誤り訂正機能付遅延検波装置のブロック図
を示す。但し、この図６に示す実施の形態３において図
１の実施の形態１の各部に対応する部分には同一符号を
付し、その説明を省略する。

【０１１４】この図６に示す実施の形態３の誤り訂正機
能付遅延検波装置が、図１に示した実施の形態１と異な
る点は、図１で用いた１シンボル遅延検波器１０１と、
２シンボル遅延検波器１０２と、誤り訂正回路（この例
では第２誤り訂正回路とする）１０３と、判定器１０
４，１０５との他に、入力信号１０６における４シンボ
ル前後の位相比較を行って４シンボル遅延検波信号６０
２を得る４シンボル遅延検波器６０１と、４シンボル遅
延検波信号６０２の判定を行う判定器６０３と、この判
定器６０３の出力信号６０４と判定器１０５の出力信号
１１０とから誤り訂正行って誤り訂正回路１０３へ出力
する第１誤り訂正回路６０５と、判定器１０４の出力信
号１０９を４シンボル遅延して第２誤り訂正回路１０３
へ出力する４遅延器６０６とを備えて構成することによ
って、２シンボル遅延検波信号に対しても誤り訂正を行
うようにしたことにある。

【０１１５】このような構成において、実施の形態３の
特徴要素のみの動作を説明する。まず、入力信号１０６
が、４シンボル遅延検波器６０１に入力され、ここで４
シンボル前の入力信号との位相比較が行われ、これによ
って４シンボル遅延検波信号６０２が得られる。

【０１１６】次に、４シンボル遅延検波信号６０２が、
判定器６０３によって判定され、判定後の４シンボル遅
延検波信号６０４が得られる。次に、判定器１０５によ
る判定後の２シンボル遅延検波信号１１０が、第１誤り
訂正回路６０５において、判定後の４シンボル遅延検波
信号６０４に基づき誤り訂正され、これによって誤り訂
正後の２シンボル遅延検波信号６０８が得られ、第２誤
り訂正回路１０３へ出力される。

【０１１７】次に、判定器１０４による判定後の１シン
ボル遅延検波信号１０９が、４遅延器６０６によって４
シンボル遅延され、これによって得られた信号６０７が
第２誤り訂正回路１０３へ出力される。最後に、第２誤
り訂正回路１０３では実施の形態１で説明したと同様な
誤り訂正が行われ、誤り訂正機能付遅延検波信号１１１
が出力される。

【０１１８】ここで、上記の第１誤り訂正回路６０５を
図７を参照して説明する。第１誤り訂正回路６０５は、
図７に示すように、２遅延器７０１，７０２，７０３，
７０４と、４遅延器７０５と、ディジタル加算器７０６
と、ディジタル減算器７０７、７０８，７０９，７１０
と、一致検出器７１１とを備えて構成されている。つま
り、実施の形態１で説明した第２誤り訂正回路１０３の
遅延器が２遅延器、２遅延器が４遅延器に置き換えられ
たこと以外は同構成となっている。

【０１１９】このような構成において、まず、判定後２
シンボル遅延検波信号１１０が、２遅延器７０１によっ
て２シンボル遅延され、この遅延された信号７１２が２
遅延器７０２及びディジタル加算器７０６へ出力され
る。

【０１２０】次に、ディジタル加算器７０６において、
信号１１０と信号７１２が加算され、この加算により得
られた信号７１３がディジタル減算器７０７へ出力され
る。次に、ディジタル減算器７０７において、信号７１
３と信号１１０が減算され、この減算により得られた信
号７１４が、ディジタル減算器７０８、遅延器７０３及
び４遅延器７０５へ出力される。但し、信号７１４は、
誤りの傾向を示すシンドロームである。

【０１２１】ここで、信号７１４は、２遅延器７０３に
よって２シンボル遅延され、この遅延により得られた信
号７１５が、ディジタル減算器７０８及び７０９へ出力
される。また、信号７１４は、４遅延器７０５によって
４シンボル遅延され、この遅延により得られた信号７１
６が、ディジタル減算器７０９へ出力される。

【０１２２】次に、ディジタル減算器７０８において、
信号７１５と信号７１４の減算が実行され、この結果得
られた信号７１７が、一致検出器７１１へ出力される。

【０１２３】同様に、ディジタル減算器７０９におい
て、信号７１５と信号７１６の減算が実行され、この結
果得られた信号７１８が２遅延器７０４へ出力され、こ
こで、２シンボル遅延され、この結果得られた信号７１
９が一致検出器７１１へ出力される。一致検出器７１１
においては、各信号７１７及び７１９から誤りパターン
信号７２０が得られる。

【０１２４】次に、２遅延器７０２において、信号７１
２が２シンボルの遅延され、この結果得られた信号７２
１がディジタル減算器７１０へ出力される。最後に、デ
ィジタル減算器７１０において、信号７２１が誤りパタ
ーン信号７２０と減算され、この結果、誤り訂正機能付
遅延検波出力信号６０８が得られる。

【０１２５】このように、実施の形態３によれば、２シ
ンボル遅延検波信号１０８に対しても誤り訂正を行うこ
とにより、１シンボル遅延検波信号に誤りが存在する時
間と同じ時間において、２シンボル遅延検波信号に誤り
が存在する場合でも、２シンボル遅延検波信号に存在す
る誤りの数を低減することにより、１シンボル遅延検波
信号に対して誤り訂正が行われない（あるいは誤訂正に
より誤りが増加する）確率を低減することができる。即
ち、１シンボル遅延検波信号に対する誤り訂正能力を高
めることにより、実施の形態１及び２よりも更にビット
誤り率特性を改善することができる。

【０１２６】（実施の形態４）図８は、本発明の実施の
形態４に係る誤り訂正機能付遅延検波装置における第１
誤り訂正回路のブロック図を示す。但し、この図８に示
す実施の形態４の第１誤り訂正回路８０１において図７
の実施の形態３の第１誤り訂正回路６０５の各部に対応
する部分には同一符号を付し、その説明を省略する。

【０１２７】この図８に示す第１誤り訂正回路８０１
が、図７に示した第１誤り訂正回路６０５と異なる点
は、ディジタル減算器７０９と２遅延器７０４との間
に、ディジタル減算器８０２を接続し、一致検出器７１
１とディジタル減算器８０２との間に２遅延器８０３を
接続して第１誤り訂正回路８０１を構成し、一致検出器
７１１より出力される誤りパターン信号７２０を２遅延
器８０３により２シンボル遅延させた信号８０４と、シ
ンドローム７１４を２シンボル遅延させた信号７１５と
シンドローム７１４を４シンボル遅延させた信号７１６
の減算を行う減算器７０９により出力される信号７１８
との減算をディジタル減算器８０２で行うことにより、
誤りの影響が以降の信号８０５に生じることを防ぎ、以
降の信号８０５に対して誤訂正が生じることを防いだこ
とにある。

【０１２８】即ち、ディジタル減算器８０２において、
誤りパターン信号７２０が２遅延器８０３で２シンボル
遅延された信号８０４と、ディジタル減算器７０９から
出力される信号７１８との減算が行われ、この結果得ら
れた信号８０５が２遅延器７０４へ出力される。

【０１２９】そして、一致検出器７１１において、信号
７１９と信号７１７との一致検出が行われることによっ
て誤りパターン信号２２０が得られる。以降の動作は、
上記実施の形態３と同じである。

【０１３０】このように、実施の形態４によれば、一致
検出器７１１より出力される誤りパターン信号７２０
と、シンドローム７１４を２シンボル遅延させた信号７
１５とシンドローム７１４を４シンボル遅延させた信号
７１６の減算を行う減算器７０９により出力される信号
７１８との減算を減算器８０２で行って誤りの影響が以
降の信号に生じることを防ぐことによって、実施の形態
３よりも更に２シンボル遅延検波信号の誤りの数を低減
することができ、これによって、更に１シンボル遅延検
波信号に対する誤り訂正効果を高め、誤り率の改善を図
ることができる。

【０１３１】（実施の形態５）図９は、本発明の実施の
形態５に係る誤り訂正機能付遅延検波装置における誤り
訂正回路のブロック図を示す。

【０１３２】この実施の形態５は、上記実施の形態１〜
４で用いられている誤り訂正回路１０３，４０１の代わ
りに、図９に示す誤り訂正回路９０１を用いたものであ
る。但し、この図９に示す誤り訂正回路９０１において
図４に示した誤り訂正回路４０１の各部に対応する部分
には同一符号を付し、その説明を省略する。

【０１３３】この図９に示す誤り訂正回路９０１が、図
４に示した誤り訂正回路４０１と異なる点は、判定誤差
生成回路９０２と、ディジタル減算器９０３と、判定器
９０４と、スイッチ９０５とを備えて構成し、図１又は
図６に示した判定器１０４による判定誤差が基準値を超
えた場合のみ１シンボル遅延検波信号１０９に対して誤
り訂正を行うようにしたことにある。

【０１３４】このような構成において、判定誤差生成回
路９０２に、判定後の１シンボル遅延検波信号１０９
と、判定前の１シンボル遅延検波信号１０７とが入力さ
れ、ここで、双方の減算による絶対値が算出されること
によって判定誤差信号９０６が得られる。

【０１３５】この判定誤差信号９０６は、ディジタル減
算器９０３によって、予め定められた基準値ＲＥＦと減
算され、この結果得られた信号９０７が、判定器９０４
によって判定され、制御信号９０８が得られる。

【０１３６】次に、スイッチ９０５は、制御信号９０８
に応じて誤りパターン信号２２０と０信号９０９の何れ
かを選択し、この選択信号９１０をディジタル減算器２
１０へ出力する。スイッチ９０５による選択は、判定誤
差信号９０６が基準値ＲＥＦを越えたものを示す場合に
誤りパターン信号２２０を選択し、そうでない場合に０
信号９０９を選択するようになっている。

【０１３７】このように、実施の形態５によれば、判定
前後の１シンボル遅延検波信号１０７，１０９の判定誤
差が、基準値ＲＥＦを超えた場合のみ１シンボル遅延検
波信号１０９に対し誤り訂正を行うことによって、１シ
ンボル遅延検波信号１０９の誤訂正を防止し、これによ
って、実施の形態１〜４よりも、更にビット誤り率特性
を改善することができる。

【０１３８】（実施の形態６）図１０は、本発明の実施
の形態６に係る誤り訂正機能付遅延検波装置における誤
り訂正回路のブロック図を示す。

【０１３９】この実施の形態６は、上記実施の形態３〜
５で用いられている第１誤り訂正回路６０５，８０１の
代わりに、図１０に示す誤り訂正回路１００１を用いた
ものである。但し、この図１０に示す誤り訂正回路１０
０１において図８に示した誤り訂正回路８０１の各部に
対応する部分には同一符号を付し、その説明を省略す
る。

【０１４０】この図１０に示す誤り訂正回路１００１
が、図８に示した誤り訂正回路１００１と異なる点は、
判定誤差生成回路１００２と、ディジタル減算器１００
３と、判定器１００４と、スイッチ１００５とを備えて
構成し、図６に示した判定器１０５による判定誤差が基
準値を超えた場合のみ２シンボル遅延検波信号１１０に
対して誤り訂正を行うようにしたことにある。

【０１４１】このような構成において、判定誤差生成回
路１００２に、判定後の２シンボル遅延検波信号１１０
と、判定前の２シンボル遅延検波信号１０８とが入力さ
れ、ここで、双方の減算による絶対値が算出されること
によって判定誤差信号１００６が得られる。

【０１４２】この判定誤差信号１００６は、ディジタル
減算器１００３によって、予め定められた基準値ＲＥＦ
ａと減算され、この結果得られた信号１００７が、判定
器１００４によって判定され、制御信号１００８が得ら
れる。

【０１４３】次に、スイッチ１００５は、制御信号１０
０８に応じて誤りパターン信号７２０と０信号１００９
の何れかを選択し、この選択信号１０１０をディジタル
減算器７１０へ出力する。スイッチ１００５による選択
は、判定誤差信号１００６が基準値ＲＥＦａを越えたも
のを示す場合に誤りパターン信号７２０を選択し、そう
でない場合に０信号１００９を選択するようになってい
る。

【０１４４】このように、実施の形態６によれば、判定
前後の２シンボル遅延検波信号１０８，１１０の判定誤
差が、基準値ＲＥＦａを超えた場合のみ２シンボル遅延
検波信号１１０に対し誤り訂正を行うことによって、２
シンボル遅延検波信号１１０の誤訂正を防止し、これに
よって、実施の形態３〜５よりも、更にビット誤り率特
性を改善することができる。

【０１４５】（実施の形態７）図１１は、本発明の実施
の形態７に係る誤り訂正機能付遅延検波装置における誤
り訂正回路のブロック図を示す。

【０１４６】この実施の形態７は、上記実施の形態５で
説明した図９に示す誤り訂正回路９０１の代わりに、図
１１に示す誤り訂正回路１１０１を用いたものである。
但し、この図１１に示す誤り訂正回路１１０１において
図９に示した誤り訂正回路９０１の各部に対応する部分
には同一符号を付し、その説明を省略する。

【０１４７】この図１１に示す誤り訂正回路１１０１
が、図９に示した誤り訂正回路９０１と異なる点は、デ
ィジタル減算器１１０２と、判定器１１０３と、スイッ
チ１１０４とを備えて構成し、基準値ＲＥＦを信号対雑
音電力比に比例して変化させるようにしたことにある。

【０１４８】このような構成において、信号のレベルを
表わすレベル信号１１０５が、ディジタル減算器１１０
２によって基準値ＲＥＦ３と減算され、この結果得られ
た信号１１０６が判定器１１０３へ出力される。ここ
で、レベル信号１１０５は、一般に、図示せぬ無線部よ
り入力されるＲＳＳＩ（受信電界レベル）信号を用いる
ことができる。

【０１４９】次に、信号１１０６が判定器１１０３によ
って判定されることによって制御信号１１０７が得られ
る。その制御信号１１０７に応じてスイッチ１１０４が
制御され、これによって基準値ＲＥＦ２又はＲＥＦ１が
選択され、この選択信号が基準値ＲＥＦとしてディジタ
ル減算器９０３へ出力される。

【０１５０】一般に、信号対雑音電力比が高くなるほ
ど、誤りが生じた時の信号の判定誤差(入力信号と入力
信号を判定した信号との差)は大きくなる確率が高くな
る。従って、信号対雑音電力比が高くなるにつれて、判
定誤差の基準値ＲＥＦを高くすることによって、更に誤
訂正を防ぐことができる。

【０１５１】このように、実施の形態７によれば、１シ
ンボル遅延検波信号１０９に対して誤り訂正を行う誤り
訂正回路１１０１において、判定誤差と比較を行う基準
値ＲＥＦを変化させることにより、実施の形態５より
も、更に誤訂正が生じることを防ぎ、更にビット誤り率
特性を改善することができる。

【０１５２】（実施の形態８）図１２は、本発明の実施
の形態８に係る誤り訂正機能付遅延検波装置における誤
り訂正回路のブロック図を示す。

【０１５３】この実施の形態８は、上記実施の形態６で
説明した図１０に示す誤り訂正回路１００１の代わり
に、図１２に示す誤り訂正回路１２０１を用いたもので
ある。但し、この図１２に示す誤り訂正回路１２０１に
おいて図１０に示した誤り訂正回路１００１の各部に対
応する部分には同一符号を付し、その説明を省略する。

【０１５４】この図１２に示す誤り訂正回路１２０１
が、図１０に示した誤り訂正回路１００１と異なる点
は、ディジタル減算器１２０２と、判定器１２０３と、
スイッチ１２０４とを備えて構成し、基準値ＲＥＦａを
信号対雑音電力比に比例して変化させるようにしたこと
にある。

【０１５５】このような構成において、信号のレベルを
表わすレベル信号１２０５が、ディジタル減算器１２０
２によって基準値ＲＥＦ３ａと減算され、この結果得ら
れた信号１２０６が判定器１２０３へ出力される。ここ
で、レベル信号１２０５は、一般に、図示せぬ無線部よ
り入力されるＲＳＳＩ信号を用いることができる。

【０１５６】次に、信号１２０６が判定器１２０３によ
って判定されることによって制御信号１２０７が得られ
る。その制御信号１２０７に応じてスイッチ１２０４が
制御され、これによって基準値ＲＥＦ２ａ又はＲＥＦ１
ａが選択され、この選択信号が基準値ＲＥＦａとしてデ
ィジタル減算器１００３へ出力される。

【０１５７】このように、実施の形態８によれば、２シ
ンボル遅延検波信号１１０に対して誤り訂正を行う誤り
訂正回路１２０１において、判定誤差と比較を行う基準
値ＲＥＦａを変化させることにより、実施の形態６より
も、更に誤訂正が生じることを防ぎ、更にビット誤り率
特性を改善することができる。

【０１５８】

【発明の効果】以上の説明から明らかなように、本発明
によれば、連続する２シンボルにおいて２ビットの誤り
が存在する場合においても誤り訂正可能とすることによ
り、ビット誤り率特性を改善することができる。

【０１５９】１シンボル遅延検波信号に対する誤り訂正
能力を高めることにより、更にビット誤り率特性を改善
することができる。

【０１６０】２シンボル遅延検波信号の誤りの数を低減
することによって、更に１シンボル遅延検波信号に対す
る誤り訂正効果を高め、誤り率の改善を図ることができ
る。

【図面の簡単な説明】

【図１】本発明の実施の形態１に係る誤り訂正機能付遅
延検波装置のブロック図

【図２】図２に示す誤り訂正機能付遅延検波装置におけ
る誤り訂正回路のブロック図

【図３】入力信号の連続する２シンボルにおいて２ビッ
トの誤りが存在する場合における図２に示す誤り訂正回
路の動作の数式表現図

【図４】本発明の実施の形態２に係る誤り訂正機能付遅
延検波装置における誤り訂正回路のブロック図

【図５】入力信号の連続する２シンボルにおいて２ビッ
トの誤りが存在する場合における図４に示す誤り訂正回
路の動作の数式表現図

【図６】本発明の実施の形態３に係る誤り訂正機能付遅
延検波装置のブロック図

【図７】図６に示す誤り訂正機能付遅延検波装置におけ
る第１誤り訂正回路のブロック図

【図８】図６に示す誤り訂正機能付遅延検波装置におけ
る第２誤り訂正回路のブロック図

【図９】本発明の実施の形態５に係る誤り訂正機能付遅
延検波装置における誤り訂正回路のブロック図

【図１０】本発明の実施の形態６に係る誤り訂正機能付
遅延検波装置における誤り訂正回路のブロック図

【図１１】本発明の実施の形態７に係る誤り訂正機能付
遅延検波装置における誤り訂正回路のブロック図

【図１２】本発明の実施の形態８に係る誤り訂正機能付
遅延検波装置における誤り訂正回路のブロック図

【図１３】従来の誤り訂正機能付遅延検波装置のブロッ
ク図

【図１４】図１３に示す誤り訂正機能付遅延検波装置に
おける１シンボル遅延検波器のブロック図

【図１５】図１３に示す誤り訂正機能付遅延検波装置に
おける誤り訂正回路のブロック図

【符号の説明】

１０１１シンボル遅延検波器１０２２シンボル遅延検波器１０３，４０１，１１０１誤り訂正回路（第２誤り訂
正回路）６０１４シンボル遅延検波器６０５，８０１，９０１，１００１，１２０１第１誤
り訂正回路

Claims

【特許請求の範囲】

【請求項１】入力信号において１シンボル前後の位相
比較を行うことにより１シンボル遅延検波信号を得る１
シンボル遅延検波手段と、前記入力信号において２シン
ボル前後の位相比較を行うことにより２シンボル遅延検
波信号を得る２シンボル遅延検波手段と、前記１シンボ
ル遅延検波信号及び前記２シンボル遅延検波信号からシ
ンドロームを生成し、前記シンドロームの１シンボル遅
延信号と前記シンドロームとの第１の減算を行うと共
に、前記シンドロームの２シンボル遅延信号と前記シン
ドロームとの第２の減算を行い、前記第１の減算により
得られた信号と、前記第２の減算により得られた信号を
１シンボル遅延した信号との一致検出を行い、前記一致
検出で得られた誤り信号と前記１シンボル遅延検波信号
を２シンボル遅延した信号との減算を行うことにより誤
り訂正を行う誤り訂正手段と、を具備することを特徴と
する誤り訂正機能付遅延検波装置。
【請求項２】誤り訂正手段は、一致検出で得られた誤
り信号と第２の減算により得られた信号との第３の減算
を行い、この第３の減算で得られた信号と、第１の減算
により得られた信号との一致検出を行って前記誤り信号
を得る機能を具備することを特徴とする請求項１記載の
誤り訂正機能付遅延検波装置。
【請求項３】誤り訂正手段は、１シンボル遅延検波信
号の判定誤差が予め定められた基準値を超えた場合にの
み、前記１シンボル遅延検波信号の誤り訂正を行う機能
を具備することを特徴とする請求項１又は請求項２記載
の誤り訂正機能付遅延検波装置。
【請求項４】基準値は、入力信号の信号対雑音電力比
の大きさに比例して変化することを特徴とする請求項３
記載の誤り訂正機能付遅延検波装置。
【請求項５】入力信号において１シンボル前後の位相
比較を行うことにより１シンボル遅延検波信号を得る１
シンボル遅延検波手段と、前記入力信号において２シン
ボル前後の位相比較を行うことにより２シンボル遅延検
波信号を得る２シンボル遅延検波手段と、前記入力信号
において４シンボル前後の位相比較を行うことにより４
シンボル遅延検波信号を得る４シンボル遅延検波手段
と、前記２シンボル遅延検波信号を前記４シンボル遅延
検波信号により誤り訂正を行う第１誤り訂正手段と、前
記１シンボル遅延検波信号を４シンボル遅延した信号
を、前記第１誤り訂正手段で誤り訂正された２シンボル
遅延検波信号により誤り訂正を行う第２誤り訂正手段
と、を具備することを特徴とする誤り訂正機能付遅延検
波装置。
【請求項６】第１誤り訂正手段は、２シンボル遅延検
波信号及び４シンボル遅延検波信号から第１シンドロー
ムを生成し、前記第１シンドロームの２シンボル遅延信
号と前記第１シンドロームとの第１の減算を行うと共
に、前記第１シンドロームの４シンボル遅延信号と前記
第１シンドロームとの第２の減算を行い、前記第１の減
算により得られた信号と、前記第２の減算により得られ
た信号を２シンボル遅延した信号との一致検出を行い、
前記一致検出で得られた誤り信号と前記２シンボル遅延
検波信号を４シンボル遅延した信号との減算を行うこと
により誤り訂正を行う機能を具備することを特徴とする
請求項５記載の誤り訂正機能付遅延検波装置。
【請求項７】第２誤り訂正手段は、１シンボル遅延検
波信号を４シンボル遅延した信号及び第１誤り訂正手段
で得られた誤り訂正後の２シンボル遅延検波信号から第
２シンドロームを生成し、前記第２シンドロームの１シ
ンボル遅延信号と前記第２シンドロームとの第３の減算
を行うと共に、前記第２シンドロームの２シンボル遅延
信号と前記第２シンドロームとの第４の減算を行い、前
記第３の減算により得られた信号と、前記第４の減算に
より得られた信号を１シンボル遅延した信号との一致検
出を行い、前記一致検出で得られた誤り信号と前記１シ
ンボル遅延検波信号を２シンボル遅延した信号との減算
を行うことにより誤り訂正を行う機能を具備することを
特徴とする請求項５又は請求項６記載の誤り訂正機能付
遅延検波装置。
【請求項８】第１誤り訂正手段は、一致検出で得られ
た誤り信号と第２の減算により得られた信号との第５の
減算を行い、この第５の減算で得られた信号と、第１の
減算により得られた信号との一致検出を行って前記誤り
信号を得る機能を具備することを特徴とする請求項６記
載の誤り訂正機能付遅延検波装置。
【請求項９】第２誤り訂正手段は、一致検出で得られ
た誤り信号と第４の減算により得られた信号との第６の
減算を行い、この第６の減算で得られた信号と、第３の
減算により得られた信号との一致検出を行って前記誤り
信号を得る機能を具備することを特徴とする請求項７記
載の誤り訂正機能付遅延検波装置。
【請求項１０】第１誤り訂正手段は、２シンボル遅延
検波信号の判定誤差が予め定められた基準値を超えた場
合にのみ、前記２シンボル遅延検波信号の誤り訂正を行
う機能を具備することを特徴とする請求項５、６、８の
いずれかに記載の誤り訂正機能付遅延検波装置。
【請求項１１】第２誤り訂正手段は、１シンボル遅延
検波信号の判定誤差が予め定められた基準値を超えた場
合にのみ、前記１シンボル遅延検波信号の誤り訂正を行
う機能を具備することを特徴とする請求項５、７、９の
いずれかに記載の誤り訂正機能付遅延検波装置。
【請求項１２】基準値は、入力信号の信号対雑音電力
比の大きさに比例して変化することを特徴とする請求項
１０又は請求項１１記載の誤り訂正機能付遅延検波装
置。
【請求項１３】入力信号において１シンボル前後の位
相比較を行うことにより１シンボル遅延検波信号を取得
し、前記入力信号において２シンボル前後の位相比較を
行うことにより２シンボル遅延検波信号を取得し、前記
１シンボル遅延検波信号及び前記２シンボル遅延検波信
号からシンドロームを生成し、前記シンドロームの１シ
ンボル遅延信号と前記シンドロームとの第１の減算を行
うと共に、前記シンドロームの２シンボル遅延信号と前
記シンドロームとの第２の減算を行い、前記第１の減算
により得られた信号と、前記第２の減算により得られた
信号を１シンボル遅延した信号との一致検出を行い、前
記一致検出により得られた誤り信号と、前記１シンボル
遅延検波信号を２シンボル遅延した信号との減算を行う
ことにより誤り訂正を行うことを特徴とする誤り訂正機
能付遅延検波方法。
【請求項１４】一致検出で得られた誤り信号と第２の
減算により得られた信号との第３の減算を行い、この第
３の減算で得られた信号と、第１の減算により得られた
信号との一致検出を行って前記誤り信号を得ることを特
徴とする請求項１３記載の誤り訂正遅延検波方法。
【請求項１５】１シンボル遅延検波信号の判定誤差が
予め定められた基準値を超えた場合にのみ、一致検出に
より得られた誤り信号と、前記１シンボル遅延検波信号
を２シンボル遅延した信号との減算を行うことにより誤
り訂正を行うことを特徴とする請求項１３又は請求項１
４記載の誤り訂正遅延検波方法。
【請求項１６】基準値は、入力信号の信号対雑音電力
比の大きさに比例して変化することを特徴とする請求項
１５記載の誤り訂正遅延検波方法。
【請求項１７】入力信号において１シンボル前後の位
相比較を行うことにより１シンボル遅延検波信号を取得
し、前記入力信号において２シンボル前後の位相比較を
行うことにより２シンボル遅延検波信号を取得し、前記
入力信号において４シンボル前後の位相比較を行うこと
により４シンボル遅延検波信号を取得し、前記２シンボ
ル遅延検波信号を前記４シンボル遅延検波信号により第
１の誤り訂正を行い、前記１シンボル遅延検波信号を４
シンボル遅延した信号を、前記第１の誤り訂正で訂正さ
れた２シンボル遅延検波信号により誤り訂正を行う第２
の誤り訂正を行うことを特徴とする誤り訂正遅延検波方
法。
【請求項１８】第１の誤り訂正を、２シンボル遅延検
波信号及び４シンボル遅延検波信号から第１シンドロー
ムを生成し、前記第１シンドロームの２シンボル遅延信
号と前記第１シンドロームとの第１の減算を行うと共
に、前記第１シンドロームの４シンボル遅延信号と前記
第１シンドロームとの第２の減算を行い、前記第１の減
算により得られた信号と、前記第２の減算により得られ
た信号を２シンボル遅延した信号との一致検出を行い、
前記一致検出で得られた誤り信号と前記２シンボル遅延
検波信号を４シンボル遅延した信号との減算を行うこと
により実現することを特徴とする請求項１７記載の誤り
訂正遅延検波方法。
【請求項１９】第２誤り訂正を、１シンボル遅延検波
信号を４シンボル遅延した信号及び第１誤り訂正手段で
得られた誤り訂正後の２シンボル遅延検波信号から第２
シンドロームを生成し、前記第２シンドロームの１シン
ボル遅延信号と前記第２シンドロームとの第３の減算を
行うと共に、前記第２シンドロームの２シンボル遅延信
号と前記第２シンドロームとの第４の減算を行い、前記
第３の減算により得られた信号と、前記第４の減算によ
り得られた信号を１シンボル遅延した信号との一致検出
を行い、前記一致検出で得られた誤り信号と前記１シン
ボル遅延検波信号を２シンボル遅延した信号との減算を
行うことにより実現することを特徴とする請求項１７又
は請求項１８記載の誤り訂正遅延検波方法。
【請求項２０】第１誤り訂正が、一致検出で得られた
誤り信号と第２の減算により得られた信号との第５の減
算を行い、この第５の減算で得られた信号と、第１の減
算により得られた信号との一致検出を行って前記誤り信
号を得るように実現されることを特徴とする請求項１８
記載の誤り訂正遅延検波方法。
【請求項２１】第２誤り訂正が、一致検出で得られた
誤り信号と第４の減算により得られた信号との第６の減
算を行い、この第６の減算で得られた信号と、第３の減
算により得られた信号との一致検出を行って前記誤り信
号を得るように実現されることを特徴とする請求項１９
記載の誤り訂正遅延検波方法。
【請求項２２】第１誤り訂正が、２シンボル遅延検波
信号の判定誤差が予め定められた基準値を超えた場合に
のみ、一致検出により得られた誤り信号と、前記２シン
ボル遅延検波信号を４シンボル遅延した信号との減算を
行って誤り訂正を行うように実現されることを特徴とす
る請求項１７、１８、２０の何れかに記載の誤り訂正遅
延検波方法。
【請求項２３】第２誤り訂正が、１シンボル遅延検波
信号の判定誤差が予め定められた基準値を超えた場合に
のみ、一致検出により得られた誤り信号と、前記１シン
ボル遅延検波信号を２シンボル遅延した信号との減算を
行って誤り訂正を行うように実現されることを特徴とす
る請求項１７、１９、２１の何れかに記載の誤り訂正遅
延検波方法。
【請求項２４】基準値が、入力信号の信号対雑音電力
比の大きさに比例して変化することを特徴とする請求項
２２又は請求項２３記載の誤り訂正遅延検波方法。
【請求項２５】請求項１乃至請求項１２のいずれかに
記載の誤り訂正機能付遅延検波装置、を具備することを
特徴とする基地局装置。
【請求項２６】請求項１乃至請求項１２のいずれかに
記載の誤り訂正機能付遅延検波装置、を具備することを
特徴とする移動局装置。
【請求項２７】請求項１乃至請求項１２のいずれかに
記載の誤り訂正機能付遅延検波装置を備えた基地局装置
又は移動局装置、を具備することを特徴とする移動体通
信システム。
【請求項２８】請求項１乃至請求項１２のいずれかに
記載の誤り訂正機能付遅延検波装置、を具備することを
特徴とする無線受信装置。