JPH1127098A - Ｉｉｒ型ディジタルフィルタ - Google Patents
Ｉｉｒ型ディジタルフィルタInfo
- Publication number
- JPH1127098A JPH1127098A JP9187168A JP18716897A JPH1127098A JP H1127098 A JPH1127098 A JP H1127098A JP 9187168 A JP9187168 A JP 9187168A JP 18716897 A JP18716897 A JP 18716897A JP H1127098 A JPH1127098 A JP H1127098A
- Authority
- JP
- Japan
- Prior art keywords
- bits
- data
- filter
- multiplication
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】
【課題】 入力データレベルが低下してもフィルタ特性
を劣化させないようにする。 【解決手段】 ＩＩＲ型のディジタルフィルタにおい
て、フィードバック演算項の演算を、乗算により得られ
た２倍語長のうちの上位１語長と下位１語長について個
々に演算し、得られた下位１語長の演算結果を上位１語
長に反映させ、その上位１語長を出力データとして出力
する。
を劣化させないようにする。 【解決手段】 ＩＩＲ型のディジタルフィルタにおい
て、フィードバック演算項の演算を、乗算により得られ
た２倍語長のうちの上位１語長と下位１語長について個
々に演算し、得られた下位１語長の演算結果を上位１語
長に反映させ、その上位１語長を出力データとして出力
する。
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル入力デ
ータに対して予め設定したフィルタ係数に基づいて演算
を実行することにより所望のフィルタ特性を得ることが
できるようにしたＩＩＲ型のディジタルフィルタに関す
るものであって、特に小さい語長のＤＳＰ（Digital Si
gnal Processor）を用いたとき、低レベル入力時であっ
ても良好なフィルタ特性を得ることができるようにした
ものである。
ータに対して予め設定したフィルタ係数に基づいて演算
を実行することにより所望のフィルタ特性を得ることが
できるようにしたＩＩＲ型のディジタルフィルタに関す
るものであって、特に小さい語長のＤＳＰ（Digital Si
gnal Processor）を用いたとき、低レベル入力時であっ
ても良好なフィルタ特性を得ることができるようにした
ものである。
【０００２】
【従来の技術】従来の２次ＩＩＲ型のディジタルフィル
タのシグナルフローを図６に示す。１はデータ入力部、
２はデータ出力部、３〜６は１サンプル遅延器、７〜１
１は各々フィルタ係数ａ０，ａ１，ａ２，−ｂ１，−ｂ
２が設定された乗算器、１２は加算器、１３はバッファ
である。３１は非再帰部、３２はフィードバック演算を
行う再帰部である。
タのシグナルフローを図６に示す。１はデータ入力部、
２はデータ出力部、３〜６は１サンプル遅延器、７〜１
１は各々フィルタ係数ａ０，ａ１，ａ２，−ｂ１，−ｂ
２が設定された乗算器、１２は加算器、１３はバッファ
である。３１は非再帰部、３２はフィードバック演算を
行う再帰部である。
【０００３】いま、ｎサンプル時のデータ入力部１の入
力データをＸ（ｎ）、データ出力部２の出力データをＹ
（ｎ）とすると、その出力データを表す差分方程式は、 Ｙ（ｎ）＝ａ０＊Ｘ（ｎ）＋ａ１＊Ｘ（ｎ−１）＋ａ２＊Ｘ（ｎ−２） −ｂ１＊Ｙ（ｎ−１）−ｂ２＊Ｙ（ｎ−２） ・・・・（１） のように表すことができる。
力データをＸ（ｎ）、データ出力部２の出力データをＹ
（ｎ）とすると、その出力データを表す差分方程式は、 Ｙ（ｎ）＝ａ０＊Ｘ（ｎ）＋ａ１＊Ｘ（ｎ−１）＋ａ２＊Ｘ（ｎ−２） −ｂ１＊Ｙ（ｎ−１）−ｂ２＊Ｙ（ｎ−２） ・・・・（１） のように表すことができる。
【０００４】これにより、２次特性をもつＬＰＦ、ＨＰ
Ｆ、ＢＰＦ、ＢＲＦ等のフィルタを実現することができ
る。このとき、フィルタ係数（ａ０，ａ１，ａ２，−ｂ
１，−ｂ２）の語長は、使用するＤＳＰの１ワードに対
応させるが、そのビット数はハードウエアアーキテクチ
ャに依存する。
Ｆ、ＢＰＦ、ＢＲＦ等のフィルタを実現することができ
る。このとき、フィルタ係数（ａ０，ａ１，ａ２，−ｂ
１，−ｂ２）の語長は、使用するＤＳＰの１ワードに対
応させるが、そのビット数はハードウエアアーキテクチ
ャに依存する。
【０００５】
【発明が解決しようとする課題】ところで、上記（１）
式により実現されるフィルタ特性は、フィルタ係数と入
力データを畳み込み乗算することにより得られるが、こ
の乗算は、フィルタ係数の語長と、データの語長を各々
Ｎビット（例えば、１６ビット）とすると、その乗算結
果は２Ｎビット（例えば、３２ビット）となる。しか
し、使用するＤＳＰの語長がＮビットの場合は、上位Ｎ
ビットのみを使用し、下位Ｎビットは捨てている。従っ
て、この場合は、畳み込みによる桁上げや桁下げがおこ
なわれるものの、得られた乗算結果には下位Ｎビット分
の誤差が含まれることになる。
式により実現されるフィルタ特性は、フィルタ係数と入
力データを畳み込み乗算することにより得られるが、こ
の乗算は、フィルタ係数の語長と、データの語長を各々
Ｎビット（例えば、１６ビット）とすると、その乗算結
果は２Ｎビット（例えば、３２ビット）となる。しか
し、使用するＤＳＰの語長がＮビットの場合は、上位Ｎ
ビットのみを使用し、下位Ｎビットは捨てている。従っ
て、この場合は、畳み込みによる桁上げや桁下げがおこ
なわれるものの、得られた乗算結果には下位Ｎビット分
の誤差が含まれることになる。
【０００６】特に、入力信号のレベルが小さくなった場
合や、フィルタ係数値が小さい場合には、真値に対する
誤差の割合が大きくなる。例えば、フィードバック演算
項のフィルタ係数ｂ１，ｂ２については、ＬＰＦを実現
しようとすると、それぞれ1.0 、-0.5に近づくため
に、フィルタ演算における影響が大きくなる。
合や、フィルタ係数値が小さい場合には、真値に対する
誤差の割合が大きくなる。例えば、フィードバック演算
項のフィルタ係数ｂ１，ｂ２については、ＬＰＦを実現
しようとすると、それぞれ1.0 、-0.5に近づくため
に、フィルタ演算における影響が大きくなる。
【０００７】さらに、このフィルタでは、再帰部３２に
よりフィードバック演算を行っているために、上記誤差
が無限回フィードバック演算されて、無限回蓄積される
ことになり、フィルタ特性に大きな影響が表れる。
よりフィードバック演算を行っているために、上記誤差
が無限回フィードバック演算されて、無限回蓄積される
ことになり、フィルタ特性に大きな影響が表れる。
【０００８】このような誤差を少なくするには、一般的
には、ＤＳＰのハードウエアを浮動小数点型のものにし
たり、あるいは固定小数点型であってもより演算語長の
長い２４ビット、３２ビット型のものにすればよいが、
ハードウエア構造が複雑になることや高コストを招くた
め、実用的でないという問題がある。
には、ＤＳＰのハードウエアを浮動小数点型のものにし
たり、あるいは固定小数点型であってもより演算語長の
長い２４ビット、３２ビット型のものにすればよいが、
ハードウエア構造が複雑になることや高コストを招くた
め、実用的でないという問題がある。
【０００９】本発明は以上のような点に鑑みてなされた
ものであり、その目的は、固定小数点型のＤＳＰでしか
も語長が短い場合であっても、レベルの小さい入力信号
の演算誤差を小さくでき、以て良好なフィルタ特性を実
現できるようにすることである。
ものであり、その目的は、固定小数点型のＤＳＰでしか
も語長が短い場合であっても、レベルの小さい入力信号
の演算誤差を小さくでき、以て良好なフィルタ特性を実
現できるようにすることである。
【００１０】
【課題を解決するための手段】上記目的を達成するため
の第１の発明は、メモリ、データバス幅、レジスタ等の
語長がＮビットで、ＮビットとＮビットの乗算演算を行
うと２Ｎビットが得られる固定小数点型のＤＳＰを用い
て実現するＩＩＲ型ディジタルフィルタにおいて、フィ
ードバック演算項の演算を、上記乗算により得られた２
Ｎビットのうちの下位Ｎビットと上位Ｎビットについて
別々に行うとともに、前記下位Ｎビットの演算結果を前
記上位Ｎビットの演算結果に反映させる手段を設け、前
記上位Ｎビットを出力データとするよう構成した。第２
の発明は、第１の発明において、ＸをＮビットの入力デ
ータ、ＹをＮビットの出力データ、ａ０，ａ１，ａ２，
−ｂ１，−ｂ２をＮビットのフィルタ係数とするとき、
Ｚをフィードバック帰還項の乗算結果の下位Ｎビットの
データとして、ｎサンプル時において、 Ｙ（ｎ）＝ａ０＊Ｘ（ｎ）＋ａ１＊Ｘ（ｎ−１）＋ａ２
＊Ｘ（ｎ−２）−ｂ１＊｛Ｙ（ｎ−１）＋Ｚ（ｎ−
１）｝−ｂ２＊｛Ｙ（ｎ−２）＋Ｚ（ｎ−２）｝ の差分方程式によりフィルタ特性を得るよう構成した。
の第１の発明は、メモリ、データバス幅、レジスタ等の
語長がＮビットで、ＮビットとＮビットの乗算演算を行
うと２Ｎビットが得られる固定小数点型のＤＳＰを用い
て実現するＩＩＲ型ディジタルフィルタにおいて、フィ
ードバック演算項の演算を、上記乗算により得られた２
Ｎビットのうちの下位Ｎビットと上位Ｎビットについて
別々に行うとともに、前記下位Ｎビットの演算結果を前
記上位Ｎビットの演算結果に反映させる手段を設け、前
記上位Ｎビットを出力データとするよう構成した。第２
の発明は、第１の発明において、ＸをＮビットの入力デ
ータ、ＹをＮビットの出力データ、ａ０，ａ１，ａ２，
−ｂ１，−ｂ２をＮビットのフィルタ係数とするとき、
Ｚをフィードバック帰還項の乗算結果の下位Ｎビットの
データとして、ｎサンプル時において、 Ｙ（ｎ）＝ａ０＊Ｘ（ｎ）＋ａ１＊Ｘ（ｎ−１）＋ａ２
＊Ｘ（ｎ−２）−ｂ１＊｛Ｙ（ｎ−１）＋Ｚ（ｎ−
１）｝−ｂ２＊｛Ｙ（ｎ−２）＋Ｚ（ｎ−２）｝ の差分方程式によりフィルタ特性を得るよう構成した。
【００１１】
【発明の実施の形態】前述したように、演算誤差による
影響は、再帰部３２の演算で誤差が無限回累積されるの
で大きくなる。そこで、本実施の形態では、フィードバ
ック演算項の演算を倍長データ（ＤＳＰの持つ１ワード
語長の２倍のデータであり、前述の例では２Ｎビット）
を用いて行うアルゴリズムによるものとする。このとき
の差分方程式は、次のようになる。 Ｙ（ｎ）＝ａ０＊Ｘ（ｎ）＋ａ１＊Ｘ（ｎ−１）＋ａ２＊Ｘ（ｎ−２） −ｂ１＊｛Ｙ（ｎ−１）＋Ｚ（ｎ−１）｝ −ｂ２＊｛Ｙ（ｎ−２）＋Ｚ（ｎ−２）｝ ・・・・（２）
影響は、再帰部３２の演算で誤差が無限回累積されるの
で大きくなる。そこで、本実施の形態では、フィードバ
ック演算項の演算を倍長データ（ＤＳＰの持つ１ワード
語長の２倍のデータであり、前述の例では２Ｎビット）
を用いて行うアルゴリズムによるものとする。このとき
の差分方程式は、次のようになる。 Ｙ（ｎ）＝ａ０＊Ｘ（ｎ）＋ａ１＊Ｘ（ｎ−１）＋ａ２＊Ｘ（ｎ−２） −ｂ１＊｛Ｙ（ｎ−１）＋Ｚ（ｎ−１）｝ −ｂ２＊｛Ｙ（ｎ−２）＋Ｚ（ｎ−２）｝ ・・・・（２）
【００１２】図１は上記（２）式により構成される２次
ＩＩＲ型のディジタルフィルタのシグナルフローを示す
図である。前述した図６に示したものと同一のものに
は、同一の符号を付した。１４，１５は１サンプル遅延
器、１６，１７は各々フィルタ係数−ｂ１，−ｂ２が設
定された乗算器である。
ＩＩＲ型のディジタルフィルタのシグナルフローを示す
図である。前述した図６に示したものと同一のものに
は、同一の符号を付した。１４，１５は１サンプル遅延
器、１６，１７は各々フィルタ係数−ｂ１，−ｂ２が設
定された乗算器である。
【００１３】上記式（２）において、フィードバック演
算項（係数が負の項）のＹ（ｎ−１）、Ｙ（ｎ−２）は
乗算により得られた２ワード（２Ｎビット）のうちの上
位１ワード（Ｎビット）のデータであるが、Ｚ（ｎ−
１）、Ｚ（ｎ−２）は下位１ワードのデータであり、こ
のＺ（ｎ−１）、Ｚ（ｎ−２）のデータの乗算演算を乗
算器１６，１７で行う。すなわち、遅延器１４へは、出
力データＹ（ｎ）の下位１ワードデータ１８を送り、遅
延器５には上位１ワードデータ１９を送る。
算項（係数が負の項）のＹ（ｎ−１）、Ｙ（ｎ−２）は
乗算により得られた２ワード（２Ｎビット）のうちの上
位１ワード（Ｎビット）のデータであるが、Ｚ（ｎ−
１）、Ｚ（ｎ−２）は下位１ワードのデータであり、こ
のＺ（ｎ−１）、Ｚ（ｎ−２）のデータの乗算演算を乗
算器１６，１７で行う。すなわち、遅延器１４へは、出
力データＹ（ｎ）の下位１ワードデータ１８を送り、遅
延器５には上位１ワードデータ１９を送る。
【００１４】ＤＳＰにおける演算は当該ＤＳＰに対応し
た１ワード単位で行われるので、２ワードデータを扱う
には、その２ワードデータをメモリやレジスタに一時的
に保管して、上位１ワードデータ、下位１ワードデータ
について個々に乗算演算を行い、その演算結果に基づい
て下位１ワードから上位１ワードへの桁上げやその逆の
操作等も同様に行う。つまり、下位１ワードデータの乗
算結果を上位１ワードデータの乗算結果に反映させて、
その上位１ワードデータを出力データとする。この手法
によって、再帰部３２における乗算の演算時にフィルタ
係数と畳み込まれるデータ語長は２倍の語長をもつこと
になるので、演算誤差が少なくなり、良好なフィルタ特
性を得ることができる。
た１ワード単位で行われるので、２ワードデータを扱う
には、その２ワードデータをメモリやレジスタに一時的
に保管して、上位１ワードデータ、下位１ワードデータ
について個々に乗算演算を行い、その演算結果に基づい
て下位１ワードから上位１ワードへの桁上げやその逆の
操作等も同様に行う。つまり、下位１ワードデータの乗
算結果を上位１ワードデータの乗算結果に反映させて、
その上位１ワードデータを出力データとする。この手法
によって、再帰部３２における乗算の演算時にフィルタ
係数と畳み込まれるデータ語長は２倍の語長をもつこと
になるので、演算誤差が少なくなり、良好なフィルタ特
性を得ることができる。
【００１５】例えば、使用するＤＳＰを１６ビット固定
小数点型のものとし、フィルタ係数（ａ０，ａ１，ａ
２，−ｂ１，−ｂ２）、データ語長、内部データバス幅
等もすべて１６ビットとしたとき、従来手法では２-16
の分解能であったのが、２-32の分解能に向上でき、そ
の誤差が少なくなる。
小数点型のものとし、フィルタ係数（ａ０，ａ１，ａ
２，−ｂ１，−ｂ２）、データ語長、内部データバス幅
等もすべて１６ビットとしたとき、従来手法では２-16
の分解能であったのが、２-32の分解能に向上でき、そ
の誤差が少なくなる。
【００１６】ここで、低域のカットオフ周波数（ｆｃ）
をもつＬＰＦと、低域の中心周波数（ｆｏ）をもつＢＰ
Ｆの周波数特性の測定の結果を示す。この測定は、フル
ビットを０ｄＢ基準としたとき、入力データレベルを−
３０ｄＢ、−４０ｄＢと小さくした場合について行っ
た。
をもつＬＰＦと、低域の中心周波数（ｆｏ）をもつＢＰ
Ｆの周波数特性の測定の結果を示す。この測定は、フル
ビットを０ｄＢ基準としたとき、入力データレベルを−
３０ｄＢ、−４０ｄＢと小さくした場合について行っ
た。
【００１７】まず、図２はＬＰＦ（ｆｃ＝１００Ｈｚ、
−３０ｄＢ、ロールオフ特性−１２ｄＢ/oct.）の周波
数特性図で、その（ａ）は本発明によるもの、（ｂ）は
従来のものである。
−３０ｄＢ、ロールオフ特性−１２ｄＢ/oct.）の周波
数特性図で、その（ａ）は本発明によるもの、（ｂ）は
従来のものである。
【００１８】図３はＬＰＦ（ｆｃ＝１００Ｈｚ、−４０
ｄＢ、ロールオフ特性−１２ｄＢ/oct.）の周波数特性
図で、その（ａ）は本発明によるもの、（ｂ）は従来の
ものである。
ｄＢ、ロールオフ特性−１２ｄＢ/oct.）の周波数特性
図で、その（ａ）は本発明によるもの、（ｂ）は従来の
ものである。
【００１９】図４はＢＰＦ（ｆｏ＝１００Ｈｚ、−３０
ｄＢ、ロールオフ特性−６ｄＢ/oct.）の周波数特性図
で、その（ａ）は本発明によるもの、（ｂ）は従来のも
のである。
ｄＢ、ロールオフ特性−６ｄＢ/oct.）の周波数特性図
で、その（ａ）は本発明によるもの、（ｂ）は従来のも
のである。
【００２０】図５はＢＰＦ（ｆｏ＝１００Ｈｚ、−４０
ｄＢ、ロールオフ特性−６ｄＢ/oct.）の周波数特性図
で、その（ａ）は本発明によるもの、（ｂ）は従来のも
のである。
ｄＢ、ロールオフ特性−６ｄＢ/oct.）の周波数特性図
で、その（ａ）は本発明によるもの、（ｂ）は従来のも
のである。
【００２１】以上のような結果であるが、従来方式のＬ
ＰＦ、ＢＰＦの周波数特性は、入力信号のレベルが低下
すると明らかに設計仕様から大幅に逸脱しているが、本
発明の場合は、入力信号レベルが低下してもその特性が
設計仕様に一致し、特性の改善が行われていることが分
かる。
ＰＦ、ＢＰＦの周波数特性は、入力信号のレベルが低下
すると明らかに設計仕様から大幅に逸脱しているが、本
発明の場合は、入力信号レベルが低下してもその特性が
設計仕様に一致し、特性の改善が行われていることが分
かる。
【００２２】また、低レベルデータの入力時のフィルタ
出力音を実際に聞いてみると、従来方式の場合は、ざら
つき音や音の途切れが気になるのに対し、本発明では、
ざらつき音、音の途切れは全く気にならない。これは、
式（２）のフィードバック演算項の演算を倍精度で行っ
ているため、見かけ上、演算語長の長いハードウエアを
用いたと同様の結果が得られているからであると考えら
れる。
出力音を実際に聞いてみると、従来方式の場合は、ざら
つき音や音の途切れが気になるのに対し、本発明では、
ざらつき音、音の途切れは全く気にならない。これは、
式（２）のフィードバック演算項の演算を倍精度で行っ
ているため、見かけ上、演算語長の長いハードウエアを
用いたと同様の結果が得られているからであると考えら
れる。
【００２３】
【発明の効果】以上から本発明によれば、入力データの
レベルが低い場合であっても、使用するＤＳＰのハード
ウエアの変更を行うことなく、良好なフィルタ特性を得
ることができるという利点がある。本発明は、音響シス
テム用のフィルタ、計測機器用のフィルタ等に好適であ
る。
レベルが低い場合であっても、使用するＤＳＰのハード
ウエアの変更を行うことなく、良好なフィルタ特性を得
ることができるという利点がある。本発明は、音響シス
テム用のフィルタ、計測機器用のフィルタ等に好適であ
る。
【図１】 本発明のひとつの実施の形態のＩＩＲ型ディ
ジタルフィルタのシグナルフローの説明図である。
ジタルフィルタのシグナルフローの説明図である。
【図２】 ＬＰＦの周波数特性図であり、（ａ）は本発
明、（ｂ）は従来例のものである。
明、（ｂ）は従来例のものである。
【図３】 ＬＰＦの周波数特性図であり、（ａ）は本発
明、（ｂ）は従来例のものである。
明、（ｂ）は従来例のものである。
【図４】 ＢＰＦの周波数特性図であり、（ａ）は本発
明、（ｂ）は従来例のものである。
明、（ｂ）は従来例のものである。
【図５】 ＢＰＦの周波数特性図であり、（ａ）は本発
明、（ｂ）は従来例のものである。
明、（ｂ）は従来例のものである。
【図６】 従来のＩＩＲ型ディジタルフィルタのシグナ
ルフローの説明図である。
ルフローの説明図である。
１：データ入力部、２：データ出力部、３〜６：１サン
プル遅延器、７〜１１：乗算器、１２：加算器、１３：
バッファ、１４，１５：１サンプル遅延器、１６，１
７：乗算器、１８：下位１ワードデータ、１９：上位１
ワードデータ、３１：非再帰部、３２：再帰部。
プル遅延器、７〜１１：乗算器、１２：加算器、１３：
バッファ、１４，１５：１サンプル遅延器、１６，１
７：乗算器、１８：下位１ワードデータ、１９：上位１
ワードデータ、３１：非再帰部、３２：再帰部。
Claims (2)
- 【請求項１】メモリ、データバス幅、レジスタ等の語長
がＮビットで、ＮビットとＮビットの乗算演算を行うと
２Ｎビットが得られる固定小数点型のＤＳＰを用いて実
現するＩＩＲ型ディジタルフィルタにおいて、 フィードバック演算項の演算を、上記乗算により得られ
た２Ｎビットのうちの下位Ｎビットと上位Ｎビットにつ
いて別々に行うとともに、前記下位Ｎビットの演算結果
を前記上位Ｎビットの演算結果に反映させる手段を設
け、前記上位Ｎビットを出力データとすることを特徴と
するディジタルフィルタ。 - 【請求項２】ＸをＮビットの入力データ、ＹをＮビット
の出力データ、ａ０，ａ１，ａ２，−ｂ１，−ｂ２をＮ
ビットのフィルタ係数とするとき、Ｚをフィードバック
帰還項の乗算結果の下位Ｎビットのデータとして、ｎサ
ンプル時において、 Ｙ（ｎ）＝ａ０＊Ｘ（ｎ）＋ａ１＊Ｘ（ｎ−１）＋ａ２
＊Ｘ（ｎ−２）−ｂ１＊｛Ｙ（ｎ−１）＋Ｚ（ｎ−
１）｝−ｂ２＊｛Ｙ（ｎ−２）＋Ｚ（ｎ−２）｝ の差分方程式によりフィルタ特性を得ることを特徴とす
る請求項１に記載のディジタルフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9187168A JPH1127098A (ja) | 1997-06-30 | 1997-06-30 | Ｉｉｒ型ディジタルフィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9187168A JPH1127098A (ja) | 1997-06-30 | 1997-06-30 | Ｉｉｒ型ディジタルフィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1127098A true JPH1127098A (ja) | 1999-01-29 |
Family
ID=16201316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9187168A Pending JPH1127098A (ja) | 1997-06-30 | 1997-06-30 | Ｉｉｒ型ディジタルフィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1127098A (ja) |
-
1997
- 1997-06-30 JP JP9187168A patent/JPH1127098A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7529788B2 (en) | Digital filter design method and device, digital filter design program, and digital filter | |
| JP2957183B2 (ja) | 巡回型ディジタルフィルタ | |
| JPS5834615A (ja) | Ｉｉｒデイジタルフイルタ | |
| KR900008410B1 (ko) | 샘플 신호의 절단오차의 보상방법 및 장치 | |
| JPH1127098A (ja) | Ｉｉｒ型ディジタルフィルタ | |
| US7058126B1 (en) | Digital graphametric equalizer | |
| JPH1079644A (ja) | デジタルフィルタ | |
| JPWO2004008637A1 (ja) | デジタルフィルタの設計方法、デジタルフィルタ設計用プログラム、デジタルフィルタ | |
| US6643323B1 (en) | Digital filtering method | |
| JPH0346813A (ja) | デジタル・フィルタ回路 | |
| JP2630778B2 (ja) | 低周波帯域デジタルフィルタの構成方法 | |
| US11652471B2 (en) | Low power biquad systems and methods | |
| JP2002290209A (ja) | デシメーションフィルタ | |
| JPH1131944A (ja) | Ｉｉｒ型周期的時変フィルタの安定判別方法 | |
| JP2655834B2 (ja) | 残響装置 | |
| KR20220037361A (ko) | 곱셈 연산 근사화 능력이 있는 필터 및 방법 | |
| JPS60261210A (ja) | デイジタルフイルタ回路 | |
| JP2003133908A (ja) | ダウンサンプリングフィルタ | |
| JP2000156628A (ja) | ディジタルフィルタ装置 | |
| JP2943112B2 (ja) | デジタル信号処理装置 | |
| JP2005033307A (ja) | デジタル・フィルタの設計方法 | |
| JPH0518484B2 (ja) | ||
| JPH0411407A (ja) | ディジタルフィルタ装置 | |
| JPH06202752A (ja) | 指数関数データの補間装置 | |
| JPH0348716B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050412 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050830 |