JP2002290209A - デシメーションフィルタ - Google Patents
デシメーションフィルタInfo
- Publication number
- JP2002290209A JP2002290209A JP2001093617A JP2001093617A JP2002290209A JP 2002290209 A JP2002290209 A JP 2002290209A JP 2001093617 A JP2001093617 A JP 2001093617A JP 2001093617 A JP2001093617 A JP 2001093617A JP 2002290209 A JP2002290209 A JP 2002290209A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- data
- sampling frequency
- frequency
- coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
- H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
- H03H17/065—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
- H03H17/0664—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is lower than the input sampling frequency, i.e. decimation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/17—Function evaluation by approximation methods, e.g. inter- or extrapolation, smoothing, least mean square method
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Data Mining & Analysis (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【課題】 デシメーションフィルタにおいてフィルタ係
数の次数、ビット精度などによる回路規模の増大を伴う
ことなく、信号帯域への折返しノイズを減少させ、ま
た、遮断特性の急峻化をすすめる。 【解決手段】 折返しノイズに寄与しない他の領域の減
衰量を小さくし、その分だけ、折返しノイズに寄与する
デシメーション後の標本化周波数８ｆｓの整数倍の周波
数を中心とした特定帯域幅の領域の信号成分を重点的に
減衰させることにフィルタ係数をさくことにより、折返
しノイズを従来よりも抑える。また、折返しノイズに寄
与しない他の領域の減衰量を従来よりも小さくし、その
分だけ遮断特性の急峻化にフィルタ係数をさくことによ
り、従来程度に折返しノイズを抑制しながら、遮断特性
の急峻化を進める。
数の次数、ビット精度などによる回路規模の増大を伴う
ことなく、信号帯域への折返しノイズを減少させ、ま
た、遮断特性の急峻化をすすめる。 【解決手段】 折返しノイズに寄与しない他の領域の減
衰量を小さくし、その分だけ、折返しノイズに寄与する
デシメーション後の標本化周波数８ｆｓの整数倍の周波
数を中心とした特定帯域幅の領域の信号成分を重点的に
減衰させることにフィルタ係数をさくことにより、折返
しノイズを従来よりも抑える。また、折返しノイズに寄
与しない他の領域の減衰量を従来よりも小さくし、その
分だけ遮断特性の急峻化にフィルタ係数をさくことによ
り、従来程度に折返しノイズを抑制しながら、遮断特性
の急峻化を進める。
Description
【０００１】
【発明の属する技術分野】本発明はデジタルフィルタに
関し、特に特定標本化周波数で標本化された信号をそれ
より低い標本化周波数の信号に変換するデシメーション
フィルタに関するものである。
関し、特に特定標本化周波数で標本化された信号をそれ
より低い標本化周波数の信号に変換するデシメーション
フィルタに関するものである。
【０００２】
【従来の技術】現在、デシメーションフィルタとして
は、特定の標本化周波数、例えば、６４ｆｓ（ｆｓ＝４
４．１ｋＨｚ）のデルタシグマ変調によって得られた１
ビットのデジタル信号をより低い標本化周波数、例え
ば、８ｆｓ、３２ビットのデジタル信号に変換するもの
がある。このようなデシメーションフィルタ、特にＦＩ
Ｒフィルタ型のものでは図１に示すように構成され、所
定数、例えば１２８個の１ビットの入力データを一旦入
力データ記憶手段１に格納し、６４ｆｓより高周波数の
動作クロック、例えば、５１２ｆｓの動作クロックに従
って演算手段２に一対の入力データを順次与えて、係数
記憶手段３から順次出力されるフィルタ係数を用いて積
和演算を行い、その演算結果を８ｆｓの動作クロックで
出力するものである。
は、特定の標本化周波数、例えば、６４ｆｓ（ｆｓ＝４
４．１ｋＨｚ）のデルタシグマ変調によって得られた１
ビットのデジタル信号をより低い標本化周波数、例え
ば、８ｆｓ、３２ビットのデジタル信号に変換するもの
がある。このようなデシメーションフィルタ、特にＦＩ
Ｒフィルタ型のものでは図１に示すように構成され、所
定数、例えば１２８個の１ビットの入力データを一旦入
力データ記憶手段１に格納し、６４ｆｓより高周波数の
動作クロック、例えば、５１２ｆｓの動作クロックに従
って演算手段２に一対の入力データを順次与えて、係数
記憶手段３から順次出力されるフィルタ係数を用いて積
和演算を行い、その演算結果を８ｆｓの動作クロックで
出力するものである。
【０００３】係数記憶手段３に格納されたフィルタ係数
は、例えば、偶数対称なものであり、図２Ａ、２Ｂのフ
ィルタ係数Ｃに示すように１２８個の入力データ（これ
ら入力データを図２Ａ、２ＢではＨ（１）〜Ｈ（１２
８）と示す。）の中心から対称な各入力データに対して
同じフィルタ係数が設けられ、係数記憶手段３は６４個
のフィルタ係数を格納する。言い換えれば、入力データ
の内−ｉ番目（例えば、最新のものを−ｉ番目とすれ
ば、これより１つ前のものは−１＋ｉ番目とする。）の
ものを入力データａ-iとすると、これは−１２８＋ｉ−
１番目の入力データａ-128+i-1と同じフィルタ係数を用
いて演算されるのである。
は、例えば、偶数対称なものであり、図２Ａ、２Ｂのフ
ィルタ係数Ｃに示すように１２８個の入力データ（これ
ら入力データを図２Ａ、２ＢではＨ（１）〜Ｈ（１２
８）と示す。）の中心から対称な各入力データに対して
同じフィルタ係数が設けられ、係数記憶手段３は６４個
のフィルタ係数を格納する。言い換えれば、入力データ
の内−ｉ番目（例えば、最新のものを−ｉ番目とすれ
ば、これより１つ前のものは−１＋ｉ番目とする。）の
ものを入力データａ-iとすると、これは−１２８＋ｉ−
１番目の入力データａ-128+i-1と同じフィルタ係数を用
いて演算されるのである。
【０００４】演算手段２のフィルタ演算は５１２ｆｓの
動作クロックに従って次のように行われる。入力データ
記憶手段３は入力データａ-i、入力データａ-128+i-1を
一対の入力データとして順次演算手段２出力する。演算
手段２内の前段加算器２１は入力データ記憶手段３から
の一対の入力データ毎に、入力データの“１”の状態を
“＋１”とし、入力データの“０”の状態を“−１”と
して加算する。係数記憶手段３はフィルタ係数を順次出
力し、乗算器２２は前段加算器２１からの各加算結果と
係数記憶手段３からの各フィルタ係数とを乗算する。各
フィルタ係数は、符号を示す１ビットと少数部を示す２
４ビットからなり、乗算器２２は1ビット×２４ビット
の乗算を行い、前段加算器２１、係数記憶手段３のそれ
ぞれの符号ビットに応じて符号を切替えるものである。
後段加算器２３は乗算器２２の各乗算結果と３２ビット
のレジスタ２４に保持されたデータとを加算する。これ
により、乗算器２２の各乗算結果の累積値がレジスタ２
４に保持される。以上のような５１２ｆｓの動作クロッ
クに従った６４回の積和演算が終了すると、レジスタ２
４のデータが８ｆｓの動作クロックに従って出力され、
レジスタ２４の内容がクリアされる。このような動作を
繰り返すことにより、演算手段２から８ｆｓ、３２ビッ
トのデジタル信号が出力される。
動作クロックに従って次のように行われる。入力データ
記憶手段３は入力データａ-i、入力データａ-128+i-1を
一対の入力データとして順次演算手段２出力する。演算
手段２内の前段加算器２１は入力データ記憶手段３から
の一対の入力データ毎に、入力データの“１”の状態を
“＋１”とし、入力データの“０”の状態を“−１”と
して加算する。係数記憶手段３はフィルタ係数を順次出
力し、乗算器２２は前段加算器２１からの各加算結果と
係数記憶手段３からの各フィルタ係数とを乗算する。各
フィルタ係数は、符号を示す１ビットと少数部を示す２
４ビットからなり、乗算器２２は1ビット×２４ビット
の乗算を行い、前段加算器２１、係数記憶手段３のそれ
ぞれの符号ビットに応じて符号を切替えるものである。
後段加算器２３は乗算器２２の各乗算結果と３２ビット
のレジスタ２４に保持されたデータとを加算する。これ
により、乗算器２２の各乗算結果の累積値がレジスタ２
４に保持される。以上のような５１２ｆｓの動作クロッ
クに従った６４回の積和演算が終了すると、レジスタ２
４のデータが８ｆｓの動作クロックに従って出力され、
レジスタ２４の内容がクリアされる。このような動作を
繰り返すことにより、演算手段２から８ｆｓ、３２ビッ
トのデジタル信号が出力される。
【０００５】
【発明が解決しようとする課題】しかしながら、デシメ
ーション後の周波数の整数倍の周波数（例えば、図１の
もののようにデシメーション後の周波数が８ｆｓであれ
ば、８ｆｓ、１６ｆｓ、２４ｆｓ、３２ｆｓ、４０ｆ
ｓ、４８ｆｓ・・）を中心とした±２０ｋＨｚ程度の帯
域に起因して２０ｋＨｚ以下の音声信号帯域に折返しノ
イズが現われる。図１に示すデシメーションフィルタで
はフィルタ係数を図３に示すように阻止域全域で１００
ｄＢ以上の減衰量が得られるように定めてある。より高
い減衰量を実現するためにはフィルタ演算に用いられる
フィルタ係数の次数やビット精度を上げる必要があり、
回路規模の増大の原因となっていた。
ーション後の周波数の整数倍の周波数（例えば、図１の
もののようにデシメーション後の周波数が８ｆｓであれ
ば、８ｆｓ、１６ｆｓ、２４ｆｓ、３２ｆｓ、４０ｆ
ｓ、４８ｆｓ・・）を中心とした±２０ｋＨｚ程度の帯
域に起因して２０ｋＨｚ以下の音声信号帯域に折返しノ
イズが現われる。図１に示すデシメーションフィルタで
はフィルタ係数を図３に示すように阻止域全域で１００
ｄＢ以上の減衰量が得られるように定めてある。より高
い減衰量を実現するためにはフィルタ演算に用いられる
フィルタ係数の次数やビット精度を上げる必要があり、
回路規模の増大の原因となっていた。
【０００６】本発明の目的は、フィルタ係数の次数、ビ
ット精度などによる回路規模の増大を伴うことなく、信
号帯域への折返しノイズを減少させること、また、遮断
特性の急峻化をすすめることが可能なデシメーションフ
ィルタを提供することにある。
ット精度などによる回路規模の増大を伴うことなく、信
号帯域への折返しノイズを減少させること、また、遮断
特性の急峻化をすすめることが可能なデシメーションフ
ィルタを提供することにある。
【０００７】
【課題を解決するための手段】本発明のデシメーション
フィルタでは、第１の標本化周波数の第１のデジタル信
号を構成する第１のデータを順次入力してあり、特定数
の上記第１のデータの順次の並びの各々に対応する上記
特定数のフィルタ係数を格納した係数記憶手段を有し、
上記第１のデータと当該第１のデータに対応する上記フ
ィルタ係数とを用いてフィルタ演算を行い、上記第１の
標本化周波数の１／ｎ（ｎは正の整数値）の第２の標本
化周波数で第２のデータを順次出力するものであり、上
記特定数のフィルタ係数は、阻止域において、上記第２
の標本化周波数の整数倍の周波数を中心とした特定帯域
幅の領域の減衰量をその他の阻止域の減衰量より大きく
するものであることを特徴とする。
フィルタでは、第１の標本化周波数の第１のデジタル信
号を構成する第１のデータを順次入力してあり、特定数
の上記第１のデータの順次の並びの各々に対応する上記
特定数のフィルタ係数を格納した係数記憶手段を有し、
上記第１のデータと当該第１のデータに対応する上記フ
ィルタ係数とを用いてフィルタ演算を行い、上記第１の
標本化周波数の１／ｎ（ｎは正の整数値）の第２の標本
化周波数で第２のデータを順次出力するものであり、上
記特定数のフィルタ係数は、阻止域において、上記第２
の標本化周波数の整数倍の周波数を中心とした特定帯域
幅の領域の減衰量をその他の阻止域の減衰量より大きく
するものであることを特徴とする。
【０００８】また、本発明のデシメーションフィルタで
は、第１の標本化周波数の第１のデジタル信号を構成す
る第１のデータを順次入力してあり、特定数の上記第１
のデータの順次の並びの中心から互いに対称な各々に対
応する上記特定数の１／２個のフィルタ係数を格納した
係数記憶手段と、上記フィルタ係数に当該フィルタ係数
に対応する上記第1のデータ同士の加算値を乗算する乗
算手段と、上記乗算手段からの乗算データを上記特定数
の１／２分累算して、上記第１の標本化周波数の１／ｎ
（ｎは正の整数値）の第２の標本化周波数で第２のデー
タを順次出力する累算手段とを有し、上記特定数のフィ
ルタ係数は、阻止域において、上記第２の標本化周波数
の整数倍の周波数を中心とした特定帯域幅の領域の減衰
量をその他の阻止域の減衰量より大きくするものである
ことも好ましい。
は、第１の標本化周波数の第１のデジタル信号を構成す
る第１のデータを順次入力してあり、特定数の上記第１
のデータの順次の並びの中心から互いに対称な各々に対
応する上記特定数の１／２個のフィルタ係数を格納した
係数記憶手段と、上記フィルタ係数に当該フィルタ係数
に対応する上記第1のデータ同士の加算値を乗算する乗
算手段と、上記乗算手段からの乗算データを上記特定数
の１／２分累算して、上記第１の標本化周波数の１／ｎ
（ｎは正の整数値）の第２の標本化周波数で第２のデー
タを順次出力する累算手段とを有し、上記特定数のフィ
ルタ係数は、阻止域において、上記第２の標本化周波数
の整数倍の周波数を中心とした特定帯域幅の領域の減衰
量をその他の阻止域の減衰量より大きくするものである
ことも好ましい。
【０００９】また、上記各部分的周波数帯域は、上記第
２の標本化周波数の整数倍の周波数を中心として両側に
上記第２の標本化周波数の半分以下かつ信号帯域幅以上
の広がりを有することが好ましい。
２の標本化周波数の整数倍の周波数を中心として両側に
上記第２の標本化周波数の半分以下かつ信号帯域幅以上
の広がりを有することが好ましい。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態を実施
例に基づき詳細に説明する。図１は本発明の実施例のデ
シメーションフィルタの構成を示すブロック図である。
回路構成的には従来のものと同様であるが再度説明す
る。本例のデシメーションフィルタでは、標本化周波数
を、例えば、６４ｆｓ（ｆｓ＝４４．１ｋＨｚ）として
デルタシグマ変調によって得られた１ビットのデジタル
信号を、より低い標本化周波数、例えば、８ｆｓ、３２
ビットのデジタル信号に変換するＦＩＲフィルタ型のも
のである。
例に基づき詳細に説明する。図１は本発明の実施例のデ
シメーションフィルタの構成を示すブロック図である。
回路構成的には従来のものと同様であるが再度説明す
る。本例のデシメーションフィルタでは、標本化周波数
を、例えば、６４ｆｓ（ｆｓ＝４４．１ｋＨｚ）として
デルタシグマ変調によって得られた１ビットのデジタル
信号を、より低い標本化周波数、例えば、８ｆｓ、３２
ビットのデジタル信号に変換するＦＩＲフィルタ型のも
のである。
【００１１】入力データ記憶手段１は、特定数、例え
ば、１２８個の１ビットの入力データを格納するシフト
レジスタからなり、順次データをシフトさせるとともに
更新し、後述する同じフィルタ係数を乗ずる一対のデー
タを出力する。
ば、１２８個の１ビットの入力データを格納するシフト
レジスタからなり、順次データをシフトさせるとともに
更新し、後述する同じフィルタ係数を乗ずる一対のデー
タを出力する。
【００１２】演算手段２は次のようなフィルタ演算を行
うものである。６４ｆｓより高周波数の動作クロック、
例えば、５１２ｆｓの動作クロックに従い、入力される
一対の入力データに対し、“１”の状態を“＋１”、
“０”の状態を“−１”とし、内蔵された前段加算器２
１により同じフィルタ係数に対応するデータを加算す
る。この加算結果と係数記憶手段３より適時出力される
２４ビットのフィルタ係数とを１ビット×２４ビットの
乗算器２２で乗算しつつ、後段加算器２３によりこの乗
算結果とレジスタ２４に保持されたデータとを加える積
和演算を行う。ここで、５１２ｆｓの動作クロックによ
り６４回の積和演算が終了すると、レジスタ２４のデー
タが８ｆｓにデシメーションされたデータとして出力さ
れ、レジスタ２４がクリアされ、次の積和演算が開始さ
れる。
うものである。６４ｆｓより高周波数の動作クロック、
例えば、５１２ｆｓの動作クロックに従い、入力される
一対の入力データに対し、“１”の状態を“＋１”、
“０”の状態を“−１”とし、内蔵された前段加算器２
１により同じフィルタ係数に対応するデータを加算す
る。この加算結果と係数記憶手段３より適時出力される
２４ビットのフィルタ係数とを１ビット×２４ビットの
乗算器２２で乗算しつつ、後段加算器２３によりこの乗
算結果とレジスタ２４に保持されたデータとを加える積
和演算を行う。ここで、５１２ｆｓの動作クロックによ
り６４回の積和演算が終了すると、レジスタ２４のデー
タが８ｆｓにデシメーションされたデータとして出力さ
れ、レジスタ２４がクリアされ、次の積和演算が開始さ
れる。
【００１３】係数記憶手段３に格納されたフィルタ係数
は、例えば、偶数対称なものであり、図２Ａ、２Ｂのフ
ィルタ係数Ａに示すように入力データ記憶手段１内にお
いて順次並ぶ１２８個の入力データ（これら入力データ
を図２Ａ、２ＢではＨ（１）〜Ｈ（１２８）と示す。）
の中心から対称な各入力データに対して同じフィルタ係
数が設けられ、係数記憶手段３は６４個のフィルタ係数
を格納する。言い換えれば、入力データの内−ｉ番目
（例えば、最新のものを−ｉ番目とすれば、これより１
つ前のものは−１＋ｉ番目とする。）のものを入力デー
タａ-iとすると、これは−１２８＋ｉ−１番目の入力デ
ータａ-128+i-1と同じフィルタ係数を用いて演算される
のである。
は、例えば、偶数対称なものであり、図２Ａ、２Ｂのフ
ィルタ係数Ａに示すように入力データ記憶手段１内にお
いて順次並ぶ１２８個の入力データ（これら入力データ
を図２Ａ、２ＢではＨ（１）〜Ｈ（１２８）と示す。）
の中心から対称な各入力データに対して同じフィルタ係
数が設けられ、係数記憶手段３は６４個のフィルタ係数
を格納する。言い換えれば、入力データの内−ｉ番目
（例えば、最新のものを−ｉ番目とすれば、これより１
つ前のものは−１＋ｉ番目とする。）のものを入力デー
タａ-iとすると、これは−１２８＋ｉ−１番目の入力デ
ータａ-128+i-1と同じフィルタ係数を用いて演算される
のである。
【００１４】次に本例の係数記憶手段３に記憶されるフ
ィルタ係数について説明する。従来のデシメーションフ
ィルタでは、図２Ａ、２Ｂのフィルタ係数表のフィルタ
係数Ｃを用い、図３に示すように阻止特性を平坦なもの
としてあった。図３は図２Ａ、２Ｂのフィルタ係数表の
フィルタ係数Ｃを用いて３２ｆｓまで、３２０ポイント
のＤＦＴを行って得られたものである。従来のもので
は、阻止域での減衰量が平坦に−１００ｄＢとなるよう
にフィルタ係数Ｃを設定してある。これに対して本例の
デシメーションフィルタでは、図２Ａ、２Ｂのフィルタ
係数表のフィルタ係数Ａまたはフィルタ係数Ｂを用い、
図４、５に示すように阻止域の特性を平坦とせず、減衰
量に強弱を持たせてある。図４、５は図２Ａ、２Ｂのフ
ィルタ係数表のフィルタ係数Ａ、Ｂを用いて３２ｆｓま
で、３２０ポイントのＤＦＴを行って得られたものであ
る。デシメーションフィルタ特性に関して重要である２
０ｋＨｚ以下の音声信号帯域への折返しノイズの寄与
は、デシメーション後の標本化周波数の整数倍の周波数
を中心として両側に上記標本化周波数の１／２以下かつ
信号帯域幅以上の広がりを有する帯域にあり、本例では
デシメーション後の周波数８ｆｓの整数倍の周波数（８
ｆｓ、１６ｆｓ、２４ｆｓ、３２ｆｓ、４０ｆｓ、４８
ｆｓ、５６ｆｓ）を中心とした±２０ｋＨｚほどの帯域
にある。本例では、この点に着目して、デシメーション
後の周波数８ｆｓの整数倍の周波数を中心とした±２０
ｋＨｚほどの領域の減衰量を大きくし、その他の領域の
減衰量を小さくしてある。これにより、同じ次数及びビ
ット精度のフィルタ係数で、実効のある信号帯域への折
返しノイズ特性の向上や遮断周波数の急峻化を進めるの
である。
ィルタ係数について説明する。従来のデシメーションフ
ィルタでは、図２Ａ、２Ｂのフィルタ係数表のフィルタ
係数Ｃを用い、図３に示すように阻止特性を平坦なもの
としてあった。図３は図２Ａ、２Ｂのフィルタ係数表の
フィルタ係数Ｃを用いて３２ｆｓまで、３２０ポイント
のＤＦＴを行って得られたものである。従来のもので
は、阻止域での減衰量が平坦に−１００ｄＢとなるよう
にフィルタ係数Ｃを設定してある。これに対して本例の
デシメーションフィルタでは、図２Ａ、２Ｂのフィルタ
係数表のフィルタ係数Ａまたはフィルタ係数Ｂを用い、
図４、５に示すように阻止域の特性を平坦とせず、減衰
量に強弱を持たせてある。図４、５は図２Ａ、２Ｂのフ
ィルタ係数表のフィルタ係数Ａ、Ｂを用いて３２ｆｓま
で、３２０ポイントのＤＦＴを行って得られたものであ
る。デシメーションフィルタ特性に関して重要である２
０ｋＨｚ以下の音声信号帯域への折返しノイズの寄与
は、デシメーション後の標本化周波数の整数倍の周波数
を中心として両側に上記標本化周波数の１／２以下かつ
信号帯域幅以上の広がりを有する帯域にあり、本例では
デシメーション後の周波数８ｆｓの整数倍の周波数（８
ｆｓ、１６ｆｓ、２４ｆｓ、３２ｆｓ、４０ｆｓ、４８
ｆｓ、５６ｆｓ）を中心とした±２０ｋＨｚほどの帯域
にある。本例では、この点に着目して、デシメーション
後の周波数８ｆｓの整数倍の周波数を中心とした±２０
ｋＨｚほどの領域の減衰量を大きくし、その他の領域の
減衰量を小さくしてある。これにより、同じ次数及びビ
ット精度のフィルタ係数で、実効のある信号帯域への折
返しノイズ特性の向上や遮断周波数の急峻化を進めるの
である。
【００１５】本例では、阻止域において上記折返しノイ
ズに寄与する領域の減衰量と、その他の領域の減衰量と
に５０ｄＢほどの差の重み付けを行い、フィルタ係数を
求めてある。フィルタ係数Ａでは折返しノイズ特性の向
上を狙って定めている。また、フィルタ係数Ｂでは、折
返しノイズ特性についてはそのままに遮断特性の急峻化
を狙ったものである。
ズに寄与する領域の減衰量と、その他の領域の減衰量と
に５０ｄＢほどの差の重み付けを行い、フィルタ係数を
求めてある。フィルタ係数Ａでは折返しノイズ特性の向
上を狙って定めている。また、フィルタ係数Ｂでは、折
返しノイズ特性についてはそのままに遮断特性の急峻化
を狙ったものである。
【００１６】さて、本例のフィルタ係数Ａ、Ｂを用いた
デシメーションフィルタ、フィルタ係数Ｃを用いた従来
のデシメーションフィルタのインパルス応答はそれぞれ
図６のＡ、Ｂ、Ｃに示されるようになり、８ｆｓへのデ
シメーション後の折返しノイズ特性は図７のＡ、Ｂ、Ｃ
に示されるようになり、８ｆｓへのデシメーション後の
遮断特性は図８のＡ、Ｂ、Ｃに示されるようになる。図
８は、８ｆｓにデシメーションしたインパルス応答を３
２０ポイントのＤＦＴをとり、４ｆｓまでの各フィルタ
係数による遮断特性を示したものである。
デシメーションフィルタ、フィルタ係数Ｃを用いた従来
のデシメーションフィルタのインパルス応答はそれぞれ
図６のＡ、Ｂ、Ｃに示されるようになり、８ｆｓへのデ
シメーション後の折返しノイズ特性は図７のＡ、Ｂ、Ｃ
に示されるようになり、８ｆｓへのデシメーション後の
遮断特性は図８のＡ、Ｂ、Ｃに示されるようになる。図
８は、８ｆｓにデシメーションしたインパルス応答を３
２０ポイントのＤＦＴをとり、４ｆｓまでの各フィルタ
係数による遮断特性を示したものである。
【００１７】フィルタ係数Ａを用いる本例のものでは、
上記折返しノイズに寄与する領域では−１２０ｄＢ〜−
１３０ｄＢとすることにより、図７に示されるように音
声信号帯域において従来のものに対して−２０ｄＢ〜−
３０ｄＢのノイズ特性の向上がみられる。
上記折返しノイズに寄与する領域では−１２０ｄＢ〜−
１３０ｄＢとすることにより、図７に示されるように音
声信号帯域において従来のものに対して−２０ｄＢ〜−
３０ｄＢのノイズ特性の向上がみられる。
【００１８】フィルタ係数Ｂのものでは、図５に示すよ
うに阻止域におけるノイズに寄与する領域以外の領域で
の減衰量を小さくしながら、遮断特性を急峻化してあ
り、図８に示すように８ｆｓへのデシメーション後の遮
断特性を向上させることが可能である。また、図７に示
されるように音声信号帯域において従来のものと同等の
折返しノイズ特性を得ることが可能である。
うに阻止域におけるノイズに寄与する領域以外の領域で
の減衰量を小さくしながら、遮断特性を急峻化してあ
り、図８に示すように８ｆｓへのデシメーション後の遮
断特性を向上させることが可能である。また、図７に示
されるように音声信号帯域において従来のものと同等の
折返しノイズ特性を得ることが可能である。
【００１９】以上のように本例では、同じ次数、同じビ
ット精度のフィルタ係数でも阻止域の減衰量をフィルタ
係数特性により適宜に設定することによって折返しノイ
ズの低減や遮断特性の急峻化などが可能となる。
ット精度のフィルタ係数でも阻止域の減衰量をフィルタ
係数特性により適宜に設定することによって折返しノイ
ズの低減や遮断特性の急峻化などが可能となる。
【００２０】なお、フィルタ係数Ａ、Ｂは、特に詳しく
述べないがRemezのアルゴリズムに従って、周波数点を
選択してデシメーション後の周波数の整数倍の周波数を
中心とした±２０ｋＨｚほどの帯域毎に減衰量を大きく
した上記特性が得られるまで試行を繰り返すことによっ
て設定される。
述べないがRemezのアルゴリズムに従って、周波数点を
選択してデシメーション後の周波数の整数倍の周波数を
中心とした±２０ｋＨｚほどの帯域毎に減衰量を大きく
した上記特性が得られるまで試行を繰り返すことによっ
て設定される。
【００２１】なお、上記実施例では偶数次対象フィルタ
係数を用いるＦＩＲフィルタを例に述べたが、本発明は
これに限るものではなく、ＩＩＲフィルタであっても良
いし、偶数次対象フィルタ係数に限らず、上記阻止域に
おいて上記折返しノイズに寄与する領域の減衰量を他の
領域に比べて大きくするような組み合わせが可能なフィ
ルタ係数を用いるデジタルフィルタであれば良い。ま
た、演算手段２の構成についても適宜変更可能であり、
入力データのビット数、標本化周波数、フィルタ係数の
ビット数についても適宜変更可能である。
係数を用いるＦＩＲフィルタを例に述べたが、本発明は
これに限るものではなく、ＩＩＲフィルタであっても良
いし、偶数次対象フィルタ係数に限らず、上記阻止域に
おいて上記折返しノイズに寄与する領域の減衰量を他の
領域に比べて大きくするような組み合わせが可能なフィ
ルタ係数を用いるデジタルフィルタであれば良い。ま
た、演算手段２の構成についても適宜変更可能であり、
入力データのビット数、標本化周波数、フィルタ係数の
ビット数についても適宜変更可能である。
【００２２】
【発明の効果】本発明では、第１の標本化周波数の第１
のデジタル信号に対してフィルタ演算を行い、第１の標
本化周波数より低い第２の標本化周波数の第２のデジタ
ル信号を出力するデシメーションフィルタのフィルタ演
算に用いるフィルタ係数を、阻止域において、上記第２
の標本化周波数の整数倍の周波数を中心とした特定帯域
幅の領域の減衰量をその他の阻止域の減衰量より大きく
するものとした。このため、折返しノイズに寄与しない
他の領域の減衰量を小さくし、その分だけ、折返しノイ
ズに寄与する上記第２の標本化周波数の整数倍の周波数
を中心とした特定帯域幅の領域の信号成分を重点的に減
衰させることにフィルタ係数をさくことにより、折返し
ノイズを従来よりも抑えることが可能となる。また、折
返しノイズに寄与しない他の領域の減衰量を従来よりも
小さくし、折返しノイズに寄与する領域の減衰量を従来
程度とし、その分だけ遮断特性の急峻化させることにフ
ィルタ係数をさくことにより、従来程度に折返しノイズ
を抑制しながら、遮断特性の急峻化を進めることができ
る。
のデジタル信号に対してフィルタ演算を行い、第１の標
本化周波数より低い第２の標本化周波数の第２のデジタ
ル信号を出力するデシメーションフィルタのフィルタ演
算に用いるフィルタ係数を、阻止域において、上記第２
の標本化周波数の整数倍の周波数を中心とした特定帯域
幅の領域の減衰量をその他の阻止域の減衰量より大きく
するものとした。このため、折返しノイズに寄与しない
他の領域の減衰量を小さくし、その分だけ、折返しノイ
ズに寄与する上記第２の標本化周波数の整数倍の周波数
を中心とした特定帯域幅の領域の信号成分を重点的に減
衰させることにフィルタ係数をさくことにより、折返し
ノイズを従来よりも抑えることが可能となる。また、折
返しノイズに寄与しない他の領域の減衰量を従来よりも
小さくし、折返しノイズに寄与する領域の減衰量を従来
程度とし、その分だけ遮断特性の急峻化させることにフ
ィルタ係数をさくことにより、従来程度に折返しノイズ
を抑制しながら、遮断特性の急峻化を進めることができ
る。
【００２３】以上のように本発明によれば、フィルタ演
算に用いるフィルタ係数の次数、ビット精度などによる
回路規模の増大を伴うことなく、信号帯域への折返しノ
イズを減少させること、また、遮断特性の急峻化をすす
めることが可能となる。
算に用いるフィルタ係数の次数、ビット精度などによる
回路規模の増大を伴うことなく、信号帯域への折返しノ
イズを減少させること、また、遮断特性の急峻化をすす
めることが可能となる。
【図１】デシメーションフィルタの構成を説明するブロ
ック図。
ック図。
【図２Ａ】一実施例のフィルタ演算に用いられるフィル
タ係数Ａ、Ｂ及び従来のフィルタ演算に用いられるフィ
ルタ係数Ｃの一例を示したフィルタ係数表。
タ係数Ａ、Ｂ及び従来のフィルタ演算に用いられるフィ
ルタ係数Ｃの一例を示したフィルタ係数表。
【図２Ｂ】一実施例のフィルタ演算に用いられるフィル
タ係数Ａ、Ｂ及び従来のフィルタ演算に用いられるフィ
ルタ係数Ｃの一例を示したフィルタ係数表。
タ係数Ａ、Ｂ及び従来のフィルタ演算に用いられるフィ
ルタ係数Ｃの一例を示したフィルタ係数表。
【図３】従来のデシメーションフィルタのフィルタ演算
に用いられるフィルタ係数Ｃによる減衰特性を示す特性
図。
に用いられるフィルタ係数Ｃによる減衰特性を示す特性
図。
【図４】一実施例のデシメーションフィルタのフィルタ
演算に用いられるフィルタ係数Ａによる減衰特性を示す
特性図。
演算に用いられるフィルタ係数Ａによる減衰特性を示す
特性図。
【図５】一実施例のデシメーションフィルタのフィルタ
演算に用いられるフィルタ係数Ｂによる減衰特性を示す
特性図。
演算に用いられるフィルタ係数Ｂによる減衰特性を示す
特性図。
【図６】フィルタ演算に用いられるフィルタ係数Ａ、Ｂ
及びＣによるインパルス応答を示す特性図。
及びＣによるインパルス応答を示す特性図。
【図７】フィルタ演算に用いられるフィルタ係数Ａ、Ｂ
及びＣによる折返しノイズ特性を示す特性図。
及びＣによる折返しノイズ特性を示す特性図。
【図８】フィルタ演算に用いられるフィルタ係数Ａ、Ｂ
及びＣによる遮断特性を示す特性図。
及びＣによる遮断特性を示す特性図。
３ 係数記憶手段 ２２ 乗算手段（乗算器） ２３ 累算手段（後段加算器） ２４ 累算手段（レジスタ）
Claims (3)
- 【請求項１】 第１の標本化周波数の第１のデジタル信
号を構成する第１のデータを順次入力してあり、 特定数の上記第１のデータの順次の並びの各々に対応す
る上記特定数のフィルタ係数を格納した係数記憶手段を
有し、 上記第１のデータと当該第１のデータに対応する上記フ
ィルタ係数とを用いてフィルタ演算を行い、上記第１の
標本化周波数の１／ｎ（ｎは正の整数値）の第２の標本
化周波数で第２のデータを順次出力するものであり、 上記特定数のフィルタ係数は、阻止域において、上記第
２の標本化周波数の整数倍の周波数を中心とした特定帯
域幅の領域の減衰量をその他の阻止域の減衰量より大き
くするものであることを特徴とするデシメーションフィ
ルタ。 - 【請求項２】 第１の標本化周波数の第１のデジタル信
号を構成する第１のデータを順次入力してあり、 特定数の上記第１のデータの順次の並びの中心から互い
に対称な各々に対応する上記特定数の１／２個のフィル
タ係数を格納した係数記憶手段と、上記フィルタ係数に
当該フィルタ係数に対応する上記第1のデータ同士の加
算値を乗算する乗算手段と、上記乗算手段からの乗算デ
ータを上記特定数の１／２分累算して、上記第１の標本
化周波数の１／ｎ（ｎは正の整数値）の第２の標本化周
波数で第２のデータを順次出力する累算手段とを有し、 上記特定数のフィルタ係数は、阻止域において、上記第
２の標本化周波数の整数倍の周波数を中心とした特定帯
域幅の領域の減衰量をその他の阻止域の減衰量より大き
くするものであることを特徴とするデシメーションフィ
ルタ。 - 【請求項３】 上記領域は、上記第２の標本化周波数の
整数倍の周波数を中心として両側に上記第２の標本化周
波数の１／２以下かつ信号帯域幅以上の広がりを有する
ことを特徴とする請求項１または２に記載のデシメーシ
ョンフィルタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001093617A JP2002290209A (ja) | 2001-03-28 | 2001-03-28 | デシメーションフィルタ |
| US10/094,852 US7069285B2 (en) | 2001-03-28 | 2002-03-11 | Decimation filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001093617A JP2002290209A (ja) | 2001-03-28 | 2001-03-28 | デシメーションフィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002290209A true JP2002290209A (ja) | 2002-10-04 |
Family
ID=18947929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001093617A Pending JP2002290209A (ja) | 2001-03-28 | 2001-03-28 | デシメーションフィルタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7069285B2 (ja) |
| JP (1) | JP2002290209A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010541362A (ja) * | 2007-09-25 | 2010-12-24 | トムソン ライセンシング | 多重搬送波受信機に使用する自己適応型周波数補間器 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9837988B1 (en) | 2015-03-26 | 2017-12-05 | Altera Corporation | Dynamically adjustable decimation filter circuitry |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1127629A (ja) * | 1997-06-30 | 1999-01-29 | Matsushita Electric Ind Co Ltd | サンプルレート変換装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6487573B1 (en) * | 1999-03-26 | 2002-11-26 | Texas Instruments Incorporated | Multi-rate digital filter for audio sample-rate conversion |
| JP2004120182A (ja) * | 2002-09-25 | 2004-04-15 | Sanyo Electric Co Ltd | デシメーションフィルタおよびインターポレーションフィルタ |
-
2001
- 2001-03-28 JP JP2001093617A patent/JP2002290209A/ja active Pending
-
2002
- 2002-03-11 US US10/094,852 patent/US7069285B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1127629A (ja) * | 1997-06-30 | 1999-01-29 | Matsushita Electric Ind Co Ltd | サンプルレート変換装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010541362A (ja) * | 2007-09-25 | 2010-12-24 | トムソン ライセンシング | 多重搬送波受信機に使用する自己適応型周波数補間器 |
| US8699588B2 (en) | 2007-09-25 | 2014-04-15 | Thomson Licensing | Self-adaptive frequency interpolator for use in a multi-carrier receiver |
Also Published As
| Publication number | Publication date |
|---|---|
| US7069285B2 (en) | 2006-06-27 |
| US20020143833A1 (en) | 2002-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0783233B2 (ja) | サンプリングされたデータ用バンド・パスろ波方法 | |
| US7529788B2 (en) | Digital filter design method and device, digital filter design program, and digital filter | |
| US6392576B1 (en) | Multiplierless interpolator for a delta-sigma digital to analog converter | |
| US7492848B2 (en) | Method and apparatus for efficient multi-stage FIR filters | |
| KR100545978B1 (ko) | 데시메이션 필터 및 인터폴레이션 필터 | |
| JP3210219B2 (ja) | 櫛形フィルタとそれを用いた送受信装置 | |
| JP3226561B2 (ja) | Ｆｓｋ信号受信回路 | |
| JP2002290209A (ja) | デシメーションフィルタ | |
| EP1533898A1 (en) | Digital filter designing method, digital filter designing program, digital filter | |
| JP2002043965A (ja) | 受信機 | |
| EP1557946A1 (en) | Digital filter design method and device, digital filter design program, and digital filter | |
| JP3842396B2 (ja) | デジタル変調装置 | |
| JP2003032082A (ja) | デジタルフィルタ | |
| US7705760B2 (en) | Method and device for the filtering and analogue/digital conversion of analogue signal | |
| Babic et al. | Decimation by non-integer factor in multistandard radio receivers | |
| US20030002542A1 (en) | Interpolation filter structure | |
| Teymourzadeh | VLSI Design Of Advanced Digital Filters | |
| Yeung et al. | On the design and multiplier-less realization of digital IF for software radio receivers | |
| JPH1079644A (ja) | デジタルフィルタ | |
| JPH0770948B2 (ja) | デシメーション用ディジタルフィルタ | |
| US20180337805A1 (en) | Recursive Difference Filter Realization of Digital Filters | |
| JPH0314364B2 (ja) | ||
| JPH0951271A (ja) | 信号発生装置およびこれを用いた送信装置 | |
| DATTORRO | The Implementation Of Digital Filters For High | |
| JPH04137907A (ja) | スムージングフィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080326 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110817 |