JPH1126451A - 絶縁膜成膜前処理方法 - Google Patents
絶縁膜成膜前処理方法Info
- Publication number
- JPH1126451A JPH1126451A JP17698097A JP17698097A JPH1126451A JP H1126451 A JPH1126451 A JP H1126451A JP 17698097 A JP17698097 A JP 17698097A JP 17698097 A JP17698097 A JP 17698097A JP H1126451 A JPH1126451 A JP H1126451A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- substrate
- wiring
- molybdenum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】 (修正有)
【課題】 絶縁膜を剥離などの不具合が生じることなく
モリブデンまたはモリブデン合金配線上に被着できる絶
縁膜成膜前処理方法を得る。 【解決手段】 モリブデン膜またはモリブデン−タング
ステン合金膜からなるゲート配線5上に、SiOx膜より
なる第1層間絶縁膜9を被着するに際し、その前処理工
程として、ゲート配線5を燐酸,塩酸または硫酸のいず
れかの溶液中に晒す。
モリブデンまたはモリブデン合金配線上に被着できる絶
縁膜成膜前処理方法を得る。 【解決手段】 モリブデン膜またはモリブデン−タング
ステン合金膜からなるゲート配線5上に、SiOx膜より
なる第1層間絶縁膜9を被着するに際し、その前処理工
程として、ゲート配線5を燐酸,塩酸または硫酸のいず
れかの溶液中に晒す。
Description
【0001】
【発明の属する技術分野】本発明は、薄膜トランジスタ
(以下TFTと記す)アレイの絶縁膜形成前の処理方法に
関するもので、特に低抵抗で、微細化が可能なモリブデ
ンまたはモリブデン合金からなる配線上に安定に絶縁膜
を形成できる方法を提供し、薄膜トランジスタアレイの
製造歩留まり向上に著しく寄与するものである。
(以下TFTと記す)アレイの絶縁膜形成前の処理方法に
関するもので、特に低抵抗で、微細化が可能なモリブデ
ンまたはモリブデン合金からなる配線上に安定に絶縁膜
を形成できる方法を提供し、薄膜トランジスタアレイの
製造歩留まり向上に著しく寄与するものである。
【0002】
【従来の技術】図1は、従来からあるガラス基板上に多
結晶シリコン(Si)膜を用いた薄膜トランジスタアレイ
の製造方法の一例を示したものである。
結晶シリコン(Si)膜を用いた薄膜トランジスタアレイ
の製造方法の一例を示したものである。
【0003】まず、図1(a)において、SiOx膜よりな
るアンダーコート2が形成されたガラス基板1上に、所
定のパターンの多結晶Si膜3が形成されている。多結
晶Si膜3上を含む基板全面に酸化シリコン(SiOx)膜
よりなるゲート絶縁膜4を形成し、次いでゲート配線5
を構成するためのモリブデン(Mo)膜またはモリブデン
−タングステン合金(Mo・W)膜5a,5bを基板全面に
形成する。
るアンダーコート2が形成されたガラス基板1上に、所
定のパターンの多結晶Si膜3が形成されている。多結
晶Si膜3上を含む基板全面に酸化シリコン(SiOx)膜
よりなるゲート絶縁膜4を形成し、次いでゲート配線5
を構成するためのモリブデン(Mo)膜またはモリブデン
−タングステン合金(Mo・W)膜5a,5bを基板全面に
形成する。
【0004】次に、図1(b)に示すように、フォトリソ
グラフィにより所定の形状のゲート配線5に加工する。
グラフィにより所定の形状のゲート配線5に加工する。
【0005】次に、図1(c)に示すように、TFTを駆
動するための回路部及び画素電極のスイッチング素子を
形成するため、所定の領域にp型及びn型のトランジス
タが形成できるように、所定の領域にレジストパターン
6を形成する。
動するための回路部及び画素電極のスイッチング素子を
形成するため、所定の領域にp型及びn型のトランジス
タが形成できるように、所定の領域にレジストパターン
6を形成する。
【0006】そして、図1(d)に示すように、前述のゲ
ート配線5とレジストパターン6をマスクとしてボロン
(B)またはリン(P)をそれぞれ選択的に注入する工程を
繰り返し、p型半導体領域7およびn型半導体領域8を
それぞれ形成する。
ート配線5とレジストパターン6をマスクとしてボロン
(B)またはリン(P)をそれぞれ選択的に注入する工程を
繰り返し、p型半導体領域7およびn型半導体領域8を
それぞれ形成する。
【0007】次に、図1(e)に示すように、SiOx膜よ
りなる第1層間絶縁膜9、透明導電膜よりなる画素電極
10、SiOx膜よりなる第2層間絶縁膜11を順次形成した
後、ゲート配線5及び画素電極10上の一部を開口し、ア
ルミニウム(Al)とチタン(Ti)との積層膜からなるソー
ス・ドレイン配線12を形成する。その後窒化シリコン
(SiNx)膜よりなるパッシベーション膜13の形成と、水
素雰囲気中での熱処理による半導体層の活性化を経て多
結晶SiTFTアレイが完成する。
りなる第1層間絶縁膜9、透明導電膜よりなる画素電極
10、SiOx膜よりなる第2層間絶縁膜11を順次形成した
後、ゲート配線5及び画素電極10上の一部を開口し、ア
ルミニウム(Al)とチタン(Ti)との積層膜からなるソー
ス・ドレイン配線12を形成する。その後窒化シリコン
(SiNx)膜よりなるパッシベーション膜13の形成と、水
素雰囲気中での熱処理による半導体層の活性化を経て多
結晶SiTFTアレイが完成する。
【0008】図2は、別の従来例のTFTの構造および
その製造方法を示したものである。まず、図2(a)に示
すように、ガラス基板21上にモリブデン(Mo)膜または
モリブデン−タングステン合金(Mo・W)膜からなるゲ
ート電極22を形成する。
その製造方法を示したものである。まず、図2(a)に示
すように、ガラス基板21上にモリブデン(Mo)膜または
モリブデン−タングステン合金(Mo・W)膜からなるゲ
ート電極22を形成する。
【0009】次に、図2(b)に示すように、TFTの主
材料であるSiNxやSiOxなどからなるゲート絶縁膜2
3、アモルファスシリコン(a-Si)半導体層24、および
ソース、ドレイン電極−半導体層間でオーミック接触を
得るための
材料であるSiNxやSiOxなどからなるゲート絶縁膜2
3、アモルファスシリコン(a-Si)半導体層24、および
ソース、ドレイン電極−半導体層間でオーミック接触を
得るための
【0010】
【外1】
【0011】をプラズマCVD法により連続的に成膜
し、TFTを形成するところ以外の
し、TFTを形成するところ以外の
【0012】
【外2】
【0013】をフォトリソグラフィ技術によりエッチン
グ除去し、画素電極26を形成する。
グ除去し、画素電極26を形成する。
【0014】次に、図2(c)に示すように、ゲート絶縁
膜23の一部を開口して、ゲート電極22の一部を露出さ
せ、TiとAlとの積層膜からなるソース・ドレイン電極
27a,27bおよびバス配線27cを形成し、TFTのチャ
ンネル部(24)上の
膜23の一部を開口して、ゲート電極22の一部を露出さ
せ、TiとAlとの積層膜からなるソース・ドレイン電極
27a,27bおよびバス配線27cを形成し、TFTのチャ
ンネル部(24)上の
【0015】
【外3】
【0016】を除去してTFTが完成する。
【0017】
【発明が解決しようとする課題】上記従来技術では、図
1(e)または図2(b)に示すように、第1層間絶縁膜9
またはゲート絶縁膜23を成膜する際に、通常成膜する前
処理として基板を水または希フッ酸により洗浄する工程
があるが、絶縁膜が剥離するという不具合が発生した。
また、図1(e)あるいは図2(c)に示すように、ゲート
配線5またはゲート電極22上の絶縁膜の一部をBHFに
より開口する際に、絶縁膜とゲート配線との界面付近の
ゲート絶縁膜が異常にエッチングされ、開口部が大きく
拡大するという問題が発生した。この問題は特に絶縁膜
を常圧化学気相堆積法により形成した時に顕著であっ
た。
1(e)または図2(b)に示すように、第1層間絶縁膜9
またはゲート絶縁膜23を成膜する際に、通常成膜する前
処理として基板を水または希フッ酸により洗浄する工程
があるが、絶縁膜が剥離するという不具合が発生した。
また、図1(e)あるいは図2(c)に示すように、ゲート
配線5またはゲート電極22上の絶縁膜の一部をBHFに
より開口する際に、絶縁膜とゲート配線との界面付近の
ゲート絶縁膜が異常にエッチングされ、開口部が大きく
拡大するという問題が発生した。この問題は特に絶縁膜
を常圧化学気相堆積法により形成した時に顕著であっ
た。
【0018】したがって、本発明の目的は、モリブデン
またはモリブデン合金からなる配線上に剥離等の不具合
を発生させることなく絶縁膜を被着することのできる絶
縁膜成膜前処理方法を提供することである。
またはモリブデン合金からなる配線上に剥離等の不具合
を発生させることなく絶縁膜を被着することのできる絶
縁膜成膜前処理方法を提供することである。
【0019】
【課題を解決するための手段】そこで、上記目的を達成
するための、請求項1に記載の発明は、モリブデンまた
はモリブデン合金からなる配線が形成された基板上に絶
縁膜を成膜する前に、燐酸,塩酸または硫酸のいずれか
の溶液中に前記配線表面を晒すことを特徴とするもので
ある。
するための、請求項1に記載の発明は、モリブデンまた
はモリブデン合金からなる配線が形成された基板上に絶
縁膜を成膜する前に、燐酸,塩酸または硫酸のいずれか
の溶液中に前記配線表面を晒すことを特徴とするもので
ある。
【0020】上記方法によれば、剥離することなく絶縁
膜を被着でき、さらに配線上の絶縁膜の一部を開口する
工程において、開口部が拡大するという不具合を抑制す
ることができる。
膜を被着でき、さらに配線上の絶縁膜の一部を開口する
工程において、開口部が拡大するという不具合を抑制す
ることができる。
【0021】また、請求項2に記載の発明は、モリブデ
ンまたはモリブデン合金からなる配線が形成された基板
上に絶縁膜を成膜する前に、酸素プラズマ中に前記配線
表面を晒すことを特徴とするものである。
ンまたはモリブデン合金からなる配線が形成された基板
上に絶縁膜を成膜する前に、酸素プラズマ中に前記配線
表面を晒すことを特徴とするものである。
【0022】この方法によっても、剥離することなく絶
縁膜を被着でき、さらに配線上の絶縁膜の一部を開口す
る工程において、開口部が拡大するという不具合を抑制
することができる。
縁膜を被着でき、さらに配線上の絶縁膜の一部を開口す
る工程において、開口部が拡大するという不具合を抑制
することができる。
【0023】
【発明の実施の形態】以下、本発明の一実施の形態につ
いて、図面を参照して詳細に説明する。ここでは、多結
晶SiTFTアレイ、またはa-SiTFTアレイの製造
における絶縁膜成膜の前処理方法として説明する。
いて、図面を参照して詳細に説明する。ここでは、多結
晶SiTFTアレイ、またはa-SiTFTアレイの製造
における絶縁膜成膜の前処理方法として説明する。
【0024】(実施の形態1)図1に示した多結晶Siの
薄膜トランジスタアレイの製造工程において、第1の層
間絶縁膜9を常圧化学気相堆積法により成膜する際に、
成膜する前に燐酸と水の混合容積比が16:3の溶液に基
板を1分間浸漬し、さらにこの溶液を十分洗い流すため
に水洗した後に第1の層間絶縁膜を被着した。この結
果、被着後に絶縁膜が剥離するという不具合はなくなっ
た。また、図1(e)に示すゲート電極上の開口部をBH
Fによりエッチングして形成する際に、開口部が拡大す
るという不具合も発生しなかった。
薄膜トランジスタアレイの製造工程において、第1の層
間絶縁膜9を常圧化学気相堆積法により成膜する際に、
成膜する前に燐酸と水の混合容積比が16:3の溶液に基
板を1分間浸漬し、さらにこの溶液を十分洗い流すため
に水洗した後に第1の層間絶縁膜を被着した。この結
果、被着後に絶縁膜が剥離するという不具合はなくなっ
た。また、図1(e)に示すゲート電極上の開口部をBH
Fによりエッチングして形成する際に、開口部が拡大す
るという不具合も発生しなかった。
【0025】このように、本発明により不具合を防止す
ることができる理由として次のように考えられる。即
ち、従来の絶縁膜を成膜する前に水洗あるいは希フッ酸
で洗浄した場合、洗浄後のMoの表面に形成される自然
酸化膜が極めて劣悪で水溶性のため、その上に絶縁膜が
形成されても自然酸化膜に起因して剥離が生ずるものと
考えれる。また、開口部を形成する工程では、エッチン
グ液がMoと絶縁膜の界面に到達した瞬間、自然酸化膜
沿いにエッチング液が浸入して開口部が拡大すると考え
られる。一方、本発明の方法によれば、Moの表面に良
質な酸化膜(不動体膜)が形成されるため、剥離等の不具
合が防止できると考えられる。
ることができる理由として次のように考えられる。即
ち、従来の絶縁膜を成膜する前に水洗あるいは希フッ酸
で洗浄した場合、洗浄後のMoの表面に形成される自然
酸化膜が極めて劣悪で水溶性のため、その上に絶縁膜が
形成されても自然酸化膜に起因して剥離が生ずるものと
考えれる。また、開口部を形成する工程では、エッチン
グ液がMoと絶縁膜の界面に到達した瞬間、自然酸化膜
沿いにエッチング液が浸入して開口部が拡大すると考え
られる。一方、本発明の方法によれば、Moの表面に良
質な酸化膜(不動体膜)が形成されるため、剥離等の不具
合が防止できると考えられる。
【0026】(実施の形態2)次に、a-SiTFTアレイ
の製造における絶縁膜成膜の前処理方法について説明す
る。図2に示したa-SiTFTアレイの製造方法におい
て、ゲート絶縁膜23をプラズマ化学気相堆積法により成
膜する前に、燐酸と水の混合容積比が16:3の溶液に基
板を1分間浸漬し、さらにこの溶液を十分洗い流すため
に水洗した後にゲート絶縁膜を被着した。この結果、被
着後に絶縁膜が剥離するという不具合はなくなった。ま
た、図2(c)に示すゲート電極22上の開口部をBHFに
よりエッチングして形成する際に、開口部が拡大すると
いう不具合も発生しなかった。
の製造における絶縁膜成膜の前処理方法について説明す
る。図2に示したa-SiTFTアレイの製造方法におい
て、ゲート絶縁膜23をプラズマ化学気相堆積法により成
膜する前に、燐酸と水の混合容積比が16:3の溶液に基
板を1分間浸漬し、さらにこの溶液を十分洗い流すため
に水洗した後にゲート絶縁膜を被着した。この結果、被
着後に絶縁膜が剥離するという不具合はなくなった。ま
た、図2(c)に示すゲート電極22上の開口部をBHFに
よりエッチングして形成する際に、開口部が拡大すると
いう不具合も発生しなかった。
【0027】なお、上述の実施形態では燐酸と水の混合
液を用いたが、水の容積比はゼロから燐酸:水が1:1
まで同等の効果が得られた。さらに、燐酸の代わりに硫
酸または塩酸でも同等の効果が得られた。
液を用いたが、水の容積比はゼロから燐酸:水が1:1
まで同等の効果が得られた。さらに、燐酸の代わりに硫
酸または塩酸でも同等の効果が得られた。
【0028】(実施の形態3)上記実施の形態1,2にお
ける燐酸と水の混合溶液による前処理に代えて、第1の
層間絶縁膜9を常圧化学気相堆積法により成膜する前
に、基板を平行平板電極を用いた酸素プラズマに1分間
晒して被着し、あるいは、ゲート絶縁膜23をプラズマ化
学気相堆積法により成膜する前に、基板を平行平板電極
を用いた酸素プラズマに1分間晒して被着した。酸素プ
ラズマは圧力300mTorr、放電電力1kWで発生させ
た。この結果、上記実施の形態1,2と同様に、被着後
に絶縁膜が剥離したり、あるいは開口部が拡大するとい
った不具合は発生しなかった。
ける燐酸と水の混合溶液による前処理に代えて、第1の
層間絶縁膜9を常圧化学気相堆積法により成膜する前
に、基板を平行平板電極を用いた酸素プラズマに1分間
晒して被着し、あるいは、ゲート絶縁膜23をプラズマ化
学気相堆積法により成膜する前に、基板を平行平板電極
を用いた酸素プラズマに1分間晒して被着した。酸素プ
ラズマは圧力300mTorr、放電電力1kWで発生させ
た。この結果、上記実施の形態1,2と同様に、被着後
に絶縁膜が剥離したり、あるいは開口部が拡大するとい
った不具合は発生しなかった。
【0029】
【発明の効果】以上説明したように、本発明によれば、
モリブデンまたはモリブデン合金の配線上に絶縁膜を形
成するに際し、その前処理として、基板を燐酸,塩酸ま
たは硫酸のいずれかの溶液中に晒すことにより、あるい
は基板を酸素プラズマ中に晒すことにより、被着強度の
強い絶縁膜を形成することができ、さらに配線上の絶縁
膜の一部を開口する際、開口部が拡大するという不具合
を抑制することができ、その結果、薄膜トランジスタア
レイの製造歩留まりが向上するという効果を奏するもの
である。
モリブデンまたはモリブデン合金の配線上に絶縁膜を形
成するに際し、その前処理として、基板を燐酸,塩酸ま
たは硫酸のいずれかの溶液中に晒すことにより、あるい
は基板を酸素プラズマ中に晒すことにより、被着強度の
強い絶縁膜を形成することができ、さらに配線上の絶縁
膜の一部を開口する際、開口部が拡大するという不具合
を抑制することができ、その結果、薄膜トランジスタア
レイの製造歩留まりが向上するという効果を奏するもの
である。
【図1】多結晶Si膜を用いた薄膜トランジスタの製造
工程の断面図である。
工程の断面図である。
【図2】a-Si膜を用いた薄膜トランジスタの製造工程
の断面図である。
の断面図である。
1,21…ガラス基板、 3…多結晶Si膜、 4,23…
ゲート絶縁膜、 5…ゲート配線、 6…レジストパタ
ーン、 9…第1の層間絶縁膜、 10,26…画素電極、
11…第2の層間絶縁膜、 12…ソース・ドレイン配
線、 13…パッシベーション膜、 22…ゲート電極、
24…a-Si半導体層、
ゲート絶縁膜、 5…ゲート配線、 6…レジストパタ
ーン、 9…第1の層間絶縁膜、 10,26…画素電極、
11…第2の層間絶縁膜、 12…ソース・ドレイン配
線、 13…パッシベーション膜、 22…ゲート電極、
24…a-Si半導体層、
【外4】 27a,27b…ソース・ドレイン電極、 27c…バス配線。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤原 貴 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (3)
- 【請求項1】 モリブデンまたはモリブデン合金からな
る配線が形成された基板上に絶縁膜を成膜する前に、燐
酸,塩酸または硫酸のいずれかの溶液中に前記配線表面
を晒すことを特徴とする絶縁膜成膜前処理方法。 - 【請求項2】 モリブデンまたはモリブデン合金からな
る配線が形成された基板上に絶縁膜を成膜する前に、酸
素プラズマ中に前記配線表面を晒すことを特徴とする絶
縁膜成膜前処理方法。 - 【請求項3】 絶縁膜成膜の方法が常圧化学気相堆積法
であることを特徴とする請求項1または請求項2に記載
の絶縁膜成膜前処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17698097A JPH1126451A (ja) | 1997-07-02 | 1997-07-02 | 絶縁膜成膜前処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17698097A JPH1126451A (ja) | 1997-07-02 | 1997-07-02 | 絶縁膜成膜前処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1126451A true JPH1126451A (ja) | 1999-01-29 |
Family
ID=16023082
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17698097A Pending JPH1126451A (ja) | 1997-07-02 | 1997-07-02 | 絶縁膜成膜前処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1126451A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007206134A (ja) * | 2006-01-31 | 2007-08-16 | Epson Imaging Devices Corp | アクティブマトリクス型表示装置の製造方法 |
-
1997
- 1997-07-02 JP JP17698097A patent/JPH1126451A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007206134A (ja) * | 2006-01-31 | 2007-08-16 | Epson Imaging Devices Corp | アクティブマトリクス型表示装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100305415B1 (ko) | 에칭재료와에칭방법및전자장치제조방법 | |
JP5568317B2 (ja) | Tft−lcdアレイ基板、及びその製造方法 | |
JPH08228011A (ja) | 半導体装置およびその製造方法 | |
CN101419916B (zh) | 薄膜晶体管的制造方法 | |
JP4075228B2 (ja) | 半導体装置の製造方法 | |
KR100404351B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
JP3356159B2 (ja) | 薄膜トランジスタの製造方法 | |
US20040198046A1 (en) | Method for decreasing contact resistance of source/drain electrodes | |
WO2021082089A1 (zh) | 阵列基板的制备方法及阵列基板 | |
JP3352744B2 (ja) | Mis型半導体装置の作製方法 | |
JPH1126451A (ja) | 絶縁膜成膜前処理方法 | |
JP2000036603A (ja) | 薄膜トランジスタの製造方法 | |
JP3540044B2 (ja) | エッチング方法および半導体装置の作製方法 | |
JP4397899B2 (ja) | 半導体装置の作製方法 | |
JP3358284B2 (ja) | 薄膜トランジスタの製造方法 | |
CN112687554B (zh) | 阵列基板制备方法、阵列基板及显示装置 | |
JP3658664B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3352974B2 (ja) | Mis型半導体装置 | |
JPS6347981A (ja) | 薄膜トランジスタおよびその製造方法 | |
JP3352973B2 (ja) | Mis型半導体装置の作製方法 | |
JPH0951098A (ja) | 薄膜トランジスタおよびその製造方法 | |
JP3352975B2 (ja) | Mis型半導体装置の作製方法 | |
US5523187A (en) | Method for the fabrication of liquid crystal display device | |
JP3740792B2 (ja) | 半導体装置の製造方法 | |
JPH09186101A (ja) | 半導体装置の作製方法 |