JPH11261598A - Atmスイッチの切替方式 - Google Patents
Atmスイッチの切替方式Info
- Publication number
- JPH11261598A JPH11261598A JP7857798A JP7857798A JPH11261598A JP H11261598 A JPH11261598 A JP H11261598A JP 7857798 A JP7857798 A JP 7857798A JP 7857798 A JP7857798 A JP 7857798A JP H11261598 A JPH11261598 A JP H11261598A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- buffer
- input
- unit
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/55—Prevention, detection or correction of errors
- H04L49/557—Error correction, e.g. fault recovery or fault tolerance
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L12/5602—Bandwidth control in ATM Networks, e.g. leaky bucket
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/32—Flow control; Congestion control by discarding or delaying data units, e.g. packets or frames
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1515—Non-blocking multistage, e.g. Clos
- H04L49/153—ATM switching fabrics having parallel switch planes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
- H04L49/255—Control mechanisms for ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/55—Prevention, detection or correction of errors
- H04L49/552—Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5625—Operations, administration and maintenance [OAM]
- H04L2012/5627—Fault tolerance and recovery
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1515—Non-blocking multistage, e.g. Clos
- H04L49/1523—Parallel switch fabric planes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
スイッチに対して無瞬断切替を可能にする。 【解決手段】 切替制御セル生成部11で入力セルに切
替制御セルが挿入される。切替制御セル検出部23、3
3で切替制御セルが検出されてから切替制御セル検出部
24で切替制御セルが検出されるまでの間、現用系及び
予備系スイッチ部では、優先廃棄制御に加えて、何れか
一方でセルが廃棄されたときには優先廃棄制御に関係な
く他方でも同じセルを廃棄する。また、切替制御セル検
出部33で切替制御セルが検出されると、セルバッファ
31に蓄積されているセルは全て廃棄し、切替制御セル
検出部24で切替制御セルが検出されるまでの間、セル
バッファ31からの読み出しを停止することにより、セ
ルバッファ21と31に書き込むセルを等しくする。
Description
れたATMスイッチの切替方式に関し、特に廃棄優先制
御機能を有するATMスイッチの無瞬断切替方式に関す
る。
として、特開平9−83529号公報記載の「ATMセ
ルフロー制御装置」には、2重化された伝送路の無瞬断
切替を実現する方法が示されており、2重化された伝送
路の経路長差の影響で、位相のずれた2系統の受信信号
を遅延調整を行うことにより、2重化された受信信号を
同じ位相に合わせ込み、無瞬断切替を実現している。ま
た、ポリシング回路の前段に位相比較回路を配備するこ
とにより、ポリシング回路で発生するセル廃棄の影響で
位相比較が正しく動作しなくなることを回避している。
の「無瞬断切替システム」には、2重化された伝送路の
無瞬断切替を実現する方法が示されており、前記第一の
従来例と同様に、位相のずれた2系統の受信信号を遅延
調整を行うことにより、2重化された受信信号を同じ位
相に合わせ込み、無瞬断切替を実現している。また、伝
送路上流側の送信装置で挿入したモニタリングセルの受
信時刻により、位相比較を行っている。
の「ATMスイッチシステム」には、装置内に2重化さ
れたATMスイッチの無瞬断切替実現する方法がを示さ
れており、現用系スイッチ内の蓄積セル数と予備系スイ
ッチ内の蓄積セル数を比較し、現用系スイッチ内の蓄積
セル数の方が大きい場合には、蓄積セル数の差分だけ予
備系スイッチからのセル読み出しを停止し、逆に現用系
スイッチ内の蓄積セル数の方が小さい場合には、蓄積セ
ル数の差分だけ予備系スイッチの読み出しアドレスを先
送りすることにより、予備系スイッチのセル蓄積量を現
用系スイッチのセル蓄積量に合わせ込み、無瞬断切替を
実現している。
6号公報記載の「ATMスイッチシステム」のブロック
図を示している。図3のATMスイッチシステムは、切
替制御セルに相当するTセル挿入回路311と、分岐回
路312と、現用系スイッチ320と、予備系スイッチ
330と、選択回路341とを有しており、現用系スイ
ッチ部320は、バッファ321と、Tセル検出回路3
22と、セル滞留数検出回路323とを備えており、予
備系スイッチ部330は、バッファ331と、Tセル検
出回路332と、セル滞留数検出回路333と、差分計
算回路334と、読出制御回路335とを備えた構成と
なっている。
は、図3の構成に加えて、予備系スイッチ330内にし
きい値比較回路336を備えた構成となっている。
529号公報記載の「ATMセルフロー制御装置」及び
前記特開平8−186575号公報記載の「無瞬断切替
システム」は、どちらも2重化された伝送路の無瞬断切
替を実現する方法を示した内容ではあるが、両者とも位
相の異なる2系統の入力信号の位相を合わせて無瞬断切
替を実現するものであるので、ATMスイッチの無瞬断
切替には適用できない。
に記載されている「ATMスイッチシステム」において
は、現用系スイッチの蓄積セル数と予備系スイッチの蓄
積セル数の合わせ込み処理中に、一方の系のスイッチの
み、その蓄積セル数が廃棄低優先クラスのしきい値以上
になった場合、廃棄低優先クラスの入力セルに対して、
しきい値以上になった系のスイッチでは廃棄され、他方
の系のスイッチでは蓄積が行われることになり、合わせ
込み終了時に両系のスイッチに蓄積されている廃棄低優
先クラスのセル数が異なってしまうために、廃棄優先制
御機能を有するATMスイッチに適用した場合に、無瞬
断で切り替えることができないという問題点がある。
る回路が備えられているが、この回路で使用しているし
きい値は廃棄優先制御を行うためのものではなく、セル
蓄積状態の合わせ込みを実行するか否かの判断に使用す
るものであるので、同様に無瞬断で切り替えることがで
きないという問題点がある。
るATMスイッチにおいて、無瞬断切替を可能にする方
法を提供することにある。
替制御セルを挿入しておき、現用系及び予備系のセルバ
ッファの入力側で切替制御セルが検出されてから現用系
セルバッファの出力側で切替制御セルが検出されるまで
の間、現用系及び予備系スイッチ部では、優先廃棄制御
に加えて、何れか一方でセルが廃棄されたときには優先
廃棄制御に関係なく他方でも同じセルを廃棄するように
制御される。また、予備系セルバッファの入力側で切替
制御セルが検出されると、予備系セルバッファに蓄積さ
れているセルは全て廃棄し、現用系セルバッファの出力
側でこの切替制御セルが検出されるまでの間、予備系セ
ルバッファからの読み出しを停止することにより、現用
系と予備系のセルバッファに書き込まれるセルを等しく
することを特徴とするものである。
化されたスイッチ部間でセルバッファ内に蓄積されてい
るセル数の合わせ込み処理のタイミング指示に使用する
切替制御セルを、2重化されたスイッチ部内のそれぞれ
のセルバッファに同時に到着するように、主信号中に挿
入する切替制御セル生成部をセルバッファの入力(上
流)側に配置し、分岐回路からスイッチ部に入力される
セル列の中から切替制御セルを検出してバッファ制御部
に通知する第1の切替制御セル検出部を2重化されたそ
れぞれのスイッチ部に設け、現用系のセルバッファから
出力されるセル列の中から切替制御セルを検出し、2重
化されたそれぞれのスイッチ部のバッファ制御部に通知
する第2の切替制御セル検出部を現用系のセルバッファ
の出力(下流)側に設ける。
棄する場合には、予備系のバッファ制御部にも入力セル
を廃棄することを通知し、現用系スイッチ部の第1の切
替制御セル検出部から検出通知を受けると、通常の廃棄
優先制御に加えて、予備系スイッチ部から入力セルを廃
棄することを通知されると、現用系スイッチ部でも対応
する入力セルを廃棄する。そして、現用系スイッチ部の
第2の切替制御セル検出部から検出通知を受けると、予
備系のバッファ制御部からの廃棄通知は無視して、自系
のセルバッファの状態のみで廃棄セルを決定する通常の
廃棄優先制御に戻る。
棄する場合には、現用系のバッファ制御部に入力セルを
廃棄することを通知し、予備系スイッチ部の第1の切替
制御セル検出部から検出通知を受けると、通常の廃棄優
先制御に加えて、現用系のバッファ制御部から現用系ス
イッチ部で入力セルを廃棄することを通知された場合に
は予備系でも対応する入力セルを廃棄する。そして、現
用系スイッチ部の第2の切替制御セル検出部から検出通
知を受けると、現用系のバッファ制御部からの廃棄通知
は無視して、自系のセルバッファの状態のみで廃棄セル
を決定する通常の廃棄優先制御に戻る。
スイッチ部の第1の切替制御セル検出部から検出通知を
受けた場合には、入力された切替制御セル及び予備系の
セルバッファに既に蓄積されているセルを全て廃棄して
空にするとともに、該セルバッファからのセルの読み出
しを停止して入力セルの書き込み制御のみを行う。そし
て、現用系の第2の切替制御セル検出部から検出通知を
受けると、予備系のセルバッファからのセルの読み出し
を再開させる。
たスイッチ部間でセルバッファ内に蓄積されているセル
数の合わせ込み処理のタイミング指示に使用する切替制
御セルを、2重化されたスイッチ部内のそれぞれのセル
バッファに同時に到着するように、主信号中に挿入する
切替制御セル生成部をセルバッファの入力(上流)側に
配置し、分岐回路からスイッチ部に入力されるセル列の
中から切替制御セルを検出してバッファ制御部に通知す
る第1の切替制御セル検出部を予備系スイッチ部に設
け、現用系のセルバッファから出力されるセル列の中か
ら切替制御セルを検出し、予備系スイッチ部のバッファ
制御部に通知する第2の切替制御セル検出部を現用系の
前記セルバッファの出力(下流)側に設ける。
する場合には予備系のバッファ制御部にも入力セルを廃
棄することを通知し、予備系のバッファ制御部から予備
系スイッチ部で入力セルを廃棄することを通知された場
合には、現用系でも対応する入力セルを廃棄する制御を
行う。
する場合には現用系のバッファ制御部にも入力セルを廃
棄することを通知し、現用系のバッファ制御部から現用
系スイッチ部で入力セルを廃棄することを通知された場
合には、予備系でも対応する入力セルを廃棄し、また、
予備系スイッチ部の第1の切替制御セル検出部から検出
通知を受けた場合には、入力された切替制御セル及び予
備系セルバッファに既に蓄積されているセルを全て廃棄
して空にしてセルバッファからのセルの読み出しを停止
し、現用系の第2の切替制御セル検出部から検出通知を
受けると、セルバッファからのセルの読み出しを再開さ
せる。
棄する場合には他方の系でも対応するセルを廃棄するこ
とにより、一方の系のみでセル廃棄が起きることを回避
することができ、現用系及び予備系のセルバッファ内に
蓄積されるセルの合わせ込み処理を行うことができる。
の第一の実施の形態示すブロック図である。ここでは理
解を容易にするために入力インタフェース部及び出力イ
ンタフェース部がそれぞれ一つの場合の例について説明
する。
は、スイッチ部での合わせ込み動作のタイミング信号と
して使用する切替制御セルを入力信号S11に挿入する
切替制御セル生成部11と、切替制御セルを含む信号S
12を現用系スイッチ部20と予備系スイッチ部30と
に等しく分岐出力する分岐回路12を有している。
するセルバッファ21と、セルバッファ21のセルの書
き込み/読み出しを制御するバッファ制御部22と、入
力信号S21から切替制御セルを検出しバッファ制御部
22に通知する第1の切替制御セル検出部23と、セル
バッファ21から読み出されたセル列から切替制御セル
を検出し、バッファ制御部22と予備系のバッファ制御
部32に通知する第2の切替制御セル検出部24と、を
有している。一般的な構成では、各入力インタフェース
部10毎にあるいは各出力インタフェース部40毎にセ
ルバッファ21及びバッファ制御部22を有するものと
なるが、ここでは1つの入力インタフェース部10と1
つの出力インタフェース部40に対応して1組のセルバ
ッファ21及びバッファ制御部22が設けられている。
するセルバッファ31と、セルバッファ31のセルの書
き込み/読み出しを制御するバッファ制御部32と、入
力信号S31のセル列から切替制御セルを検出し、バッ
ファ制御部32に通知する第1の切替制御セル検出部3
3と、を有している。一般的な構成では、各入力インタ
フェース部10毎にあるいは各出力インタフェース部4
0毎にセルバッファ31及びバッファ制御部32を有す
るものとなるが、ここでは1つの入力インタフェース部
10と1つの出力インタフェース部40に対応して1組
のセルバッファ31及びバッファ制御部32が設けられ
ている。
部(不図示)からの指示にしたがって、現用系スイッチ
部20からの入力信号S22と予備系スイッチ部30か
らの入力信号S32とを選択して出力(S41)する選
択回路41を有している。
実施の形態を示すブロック図である。第一の実施の形態
と同様に、理解を容易にするために入力インタフェース
部及び出力インタフェース部がそれぞれ一つの場合の例
について説明する。この第二の実施の形態においては、
前記第一の実施の形態(図1)と比較して、現用系スイ
ッチ部20の第一の切替制御セル検出部23を削除した
点が異なっている。
は、スイッチ部での合わせ込み動作のタイミング信号と
して使用する切替制御セルを入力信号S11に挿入する
切替制御セル生成部11と、切替制御セルを含む信号S
12を現用系スイッチ部20と予備系スイッチ部30と
に等しく分岐出力する分岐回路12を有している。
するセルバッファ21と、セルバッファ21のセルの書
き込み/読み出しを制御するバッファ制御部22と、セ
ルバッファ21から読み出されたセル列から切替制御セ
ルを検出し、バッファ制御部22と予備系のバッファ制
御部32に通知する第2の切替制御セル検出部24と、
を有している。一般的な構成では、各入力インタフェー
ス部10毎にあるいは各出力インタフェース部40毎に
セルバッファ21及びバッファ制御部22を有するもの
となるが、ここでは1つの入力インタフェース部10と
1つの出力インタフェース部40に対応して1組のセル
バッファ21及びバッファ制御部22が設けられてい
る。
するセルバッファ31と、セルバッファ31のセルの書
き込み/読み出しを制御するバッファ制御部32と、入
力信号S31のセル列から切替制御セルを検出し、バッ
ファ制御部32に通知する第1の切替制御セル検出部3
3と、を有している。一般的な構成では、各入力インタ
フェース部10毎にあるいは各出力インタフェース部4
0毎にセルバッファ31及びバッファ制御部32を有す
るものとなるが、ここでは1つの入力インタフェース部
10と1つの出力インタフェース部40に対応して1組
のセルバッファ31及びバッファ制御部32が設けられ
ている。
部(不図示)からの指示にしたがって、現用系スイッチ
部20からの入力信号S22と予備系スイッチ部30か
らの入力信号S32とを選択して出力(S41)する選
択回路41を有している。
作について、図1を参照して説明する。ここでは、理解
を容易にするために廃棄優先クラスが2クラスの場合に
ついて説明する。
ェース部10に入力された主信号S11に切替制御セル
を挿入する。切替制御セルの挿入指示を出すところは、
装置構成、システム構成によって異なるが、例えば、装
置監視制御部(不図示)が考えられる。切替制御セルを
含む主信号S12は、分岐回路12において現用系スイ
ッチ部20側への出力信号S21と予備系スイッチ部3
0への出力信号S31との両方に等しく分岐出力され
る。
ル検出部23は、入力信号S21のセル列中に切替制御
セルを検出するとバッファ制御部22に通知(S23)
し、第2の切替制御セル検出部24は、出力信号S22
のセル列中に切替制御セルを検出するとバッファ制御部
22へ通知(S27)するとともに予備系のバッファ制
御部32へ同時に通知(S28)を行う。
スの廃棄しきい値(th−L)と廃棄高優先クラスの廃
棄しきい値(th−H)とが予め設定されており、一般
的には、廃棄高優先クラスの廃棄しきい値(th−H)
はセルバッファ長に等しく設定され、0<th−L<t
h−Hの関係が成り立つ。
ァ21内に蓄積しているセル数を管理しており、通常時
(合わせ込み処理を行っていないとき)には、セルバッ
ファ21内の蓄積セル数が廃棄低優先しきい値(th−
L)未満の場合には入力セルの廃棄優先クラスに関わら
ず入力セルをセルバッファ21に書き込み、蓄積セル数
が廃棄低優先しきい値(th−L)以上廃棄高優先しき
い値(th−H)未満の場合には廃棄高優先セルは書き
込みを行い、廃棄低優先セルは廃棄し、蓄積セル数が廃
棄高優先しきい値(th−H)の場合には入力セルを全
て廃棄する、という廃棄優先制御を行っている。
ら検出通知(S23)を受けると、セル蓄積状態の合わ
せ込み処理が開始され、先に説明した通常の廃棄優先制
御に加えて、予備系バッファ制御部32から廃棄通知
(S36)があれば、現用系スイッチ部20でも対応す
る入力セルを廃棄する。第2の切替制御セル検出部24
から検出通知(S27)を受けると、予備系スイッチ部
30からの廃棄通知(S36)によるセル廃棄を停止
し、通常の廃棄優先制御に戻る。
ル検出部33は、入力信号S31のセル列中に切替制御
セルを検出するとバッファ制御部32に通知(S33)
する。バッファ制御部32には、廃棄低優先クラスの廃
棄しきい値(th−L)と廃棄高優先クラスの廃棄しき
い値(th−H)とが予め設定されており、一般的に
は、廃棄高優先クラスの廃棄しきい値(th−H)はセ
ルバッファ長に等しく設定され、0<th−L<th−
Hの関係が成り立つ。
ァ31内に蓄積しているセル数を管理しており、通常時
(合わせ込み処理を行っていないとき)には、現用系セ
ルバッファ部21と同様の廃棄優先制御を行っている。
ら検出通知(S33)を受けると、セル蓄積状態の合わ
せ込み処理が開始され、検出された切替制御セルを含め
てセルバッファ31内に蓄積されているセルを全て廃棄
して読み出しを停止すると同時に、先に説明した通常の
廃棄優先制御に加えて、現用系バッファ制御部22から
廃棄通知(S26)があれば、予備系スイッチ部30で
も対応する入力セルを廃棄する。現用系の第2の切替制
御セル検出部24から検出通知(S28)を受けると、
読み出しを再開すると同時に現用系スイッチ部20から
の廃棄通知(S26)によるセル廃棄を停止し、通常の
廃棄優先制御に戻る。
は、現用系スイッチ部20からの入力信号S22と予備
系スイッチ部30からの入力信号S32のいずれか一方
を選択して出力(S41)する。通常は、選択している
側が「現用系」と呼ばれるので、現用系スイッチ部20
からの入力信号S22を選択していることになる。
系スイッチ部20と予備系スイッチ部30のそれぞれの
セルバッファ(21,31)内のセル蓄積状態の遷移を
追いながら説明する。
御を示す説明図であり、ここでは、廃棄優先クラスが2
クラスの場合の例について説明する。図中のアルファベ
ット大文字(A)は廃棄高優先クラスのセルを表し、ア
ルファベットの小文字(b)は廃棄低優先クラスのセル
を表している。網掛けしているものは、既に各セルバッ
ファに蓄積されているセルであり、個々のセルの廃棄優
先クラスは以下の説明には不用であるので、省略してい
る。
蓄積セル数が廃棄低優先しきい値(th−L)以上であ
り、予備系セルバッファ31の蓄積セル数が廃棄低優先
しきい値(th−L)未満である場合の状態を示してい
る。ここで、廃棄高優先セルAが入力されると、どちら
のセルバッファ(21,31)でも蓄積セル数が廃棄高
優先しきい値(th−H)未満であるので、セルAはそ
れぞれのセルバッファ(21,31)に書き込まれ、図
5(b)の状態になる。
状態を示している。ここで廃棄低優先セルbが入力され
ると、現用系のセルバッファ21は、蓄積セル数が廃棄
低優先しきい値(th−L)以上であるので、現用系セ
ルバッファ21に到着したセルbは廃棄される。一方、
予備系セルバッファ31は、蓄積する数が廃棄低優先し
きい値未満であるので、予備系セルバッファ31に到着
したセルbは書き込まれ、図5(c)の状態となる。
施の形態による動作例を示す説明図であり、ここでは、
廃棄優先クラスが2クラスの場合の例について説明す
る。図中のアルファベット大文字(A,C等)は廃棄高
優先クラスのセルを表し、アルファベットの小文字
(b,e等)は廃棄低優先クラスのセルを表している。
網掛けしているものは、既に各セルバッファに蓄積され
ているセルであり、個々のセルの廃棄優先クラスは以下
の説明には不用であるので、省略している。X,Yは切
替制御セルを示しており、本来は同じセルであるが、現
用系セルバッファ21に入力される切替制御セルと予備
系セルバッファ31に入力される切替制御セルを区別す
るために別の記号を割り当てている。
蓄積セル数が廃棄低優先しきい値(th−L)以上であ
り、予備系セルバッファ31の蓄積セル数が廃棄低優先
しきい値(th−L)未満である場合の状態を示してい
る。切替制御セル(X,Y)は、装置内の制御用セルな
ので、セルバッファに空きがある限り書き込みが可能で
あるとする。ここで、切替制御セル(X,Y)が入力さ
れると、位相合わせ処理が開始され、現用系セルバッフ
ァ21では切替制御セルXが書き込まれ、予備系セルバ
ッファ31では、読み出しが停止されて切替制御セルY
と既に蓄積されていたセルが廃棄され、図6(b)の状
態になる。
た直後の状態を示している。どちらのセルバッファ(2
1,31)の蓄積セル数も廃棄高優先しきい値(th−
H)未満であるので、入力された廃棄高優先セルAはそ
れぞれのセルバッファ(21,31)に書き込まれ、図
6(c)の状態になる。
状態を示している。ここで廃棄低優先セルbが入力され
ると、現用系セルバッファ21の蓄積セル数は廃棄低優
先しきい値(th−L)以上であるので、入力セルbは
廃棄される。予備系セルバッファ31の蓄積セル数は廃
棄低優先しきい値(th−L)未満であるので、本来で
あれば入力セルbは書き込まれるが、現用系セルバッフ
ァ21でセルbが廃棄されているので、予備系セルバッ
ファ31でも対応するセルbは廃棄され、図6(d)の
状態になる。この状態では、予備系セルバッファ31の
読み出しは停止されているので、セルAは出力されな
い。
には、現用系セルバッファ21から切替制御セルXが読
み出され、図6(e)の状態になる。図6(e)を見る
と、現用系セルバッファ21内に蓄積されているセルと
予備系セルバッファ31に蓄積されているセルが同じで
あることが判る。現用系セルバッファ21から切替制御
セルXが読み出されたので、読み出しが再開され通常の
廃棄優先制御に戻る。
て、セル蓄積状態が等しくなったので、以後は、セル廃
棄は同じように発生することになるため、図6(f),
(g)に示すように両系のセルバッファ(21,31)
のセル蓄積状態は常に等しく保たれる。
40の選択回路41が選択する信号を、現用系スイッチ
部20からの入力信号S22から予備系スイッチ部30
からの入力信号S32に切り替えれば、切替の前後でセ
ル列の連続性が保たれることになり、無瞬断切替が実現
できることになる。
わせ込むときにセル廃棄状態を一致させなかった場合の
動作を示す説明図である。本発明の効果を確認するため
に、切替制御セル(X,Y)到着時の各セルバッファ
(21,31)のセル蓄積状態、及び入力セル列を図6
と同じ条件にしている。
蓄積セル数が廃棄低優先しきい値(th−L)以上であ
り、予備系セルバッファ31の蓄積セル数が廃棄低優先
しきい値(th−L)未満である場合の状態を示してい
る。ここで、切替制御セル(X,Y)が入力されると、
位相合わせ処理が開始され、現用系セルバッファ21で
は、切替制御セルXが書き込まれ、予備系セルバッファ
31では、読み出しが停止されて切替制御セルYと既に
蓄積されていたセルが廃棄され、図7(b)の状態にな
る。
た直後の状態を示している。ここで廃棄高優先セルAが
入力されると、どちらのセルバッファ(21,31)の
蓄積セル数も廃棄高優先しきい値(th−H)未満であ
るので、セルAはそれぞれのセルバッファ(21,3
1)に書き込まれ、図7(c)の状態になる。
状態を示している。ここで廃棄低優先セルbが入力され
ると、現用系セルバッファ21の蓄積セル数は廃棄低優
先しきい値(th−L)以上なので、入力セルbは廃棄
され、予備系セルバッファ31の蓄積セル数は廃棄低優
先しきい値(th−L)未満なので、入力セルbはセル
バッファ31に書き込まれ、図7(d)の状態になる。
このように、従来の技術では、位相合わせ処理中でも他
系のセル廃棄状態に関係なく独立に廃棄優先制御を行う
ので、図5で説明した通常の廃棄優先処理が行われる。
予備系セルバッファ31では読み出しが停止しているの
で、セルAは出力されない。
には、現用系セルバッファ21から切替制御セルXが読
み出され、図7(e)の状態になる。図7(e)を見る
と、蓄積セル数は一致しているものの、現用系セルバッ
ファ21内に蓄積されているセルと予備系セルバッファ
31に蓄積されているセルとが異なっていることが判
る。現用系セルバッファ21から切替制御セルXが読み
出されたので、予備系セルバッファ31の読み出しが再
開される。
力されると、現用系セルバッファ21の蓄積セル数は廃
棄低優先しきい値(th−L)未満であるので、入力セ
ルkはセルバッファ21に書き込まれ、予備系セルバッ
ファ31の蓄積セル数は廃棄低優先しきい値(th−
L)以上であるので、入力セルkはセルバッファ31に
は書き込まれずに廃棄され、図7(f)の状態になる。
ちらのセルバッファ(21,31)の蓄積セル数も廃棄
高優先しきい値(th−H)未満であるので、入力セル
Lは両方のセルバッファ(21,31)に書き込まれ、
図7(g)の状態になる。以後は、同様の廃棄優先制御
に基づいた書き込み制御が行われることになる。ここ
で、図7(g)の出力セルは、現用系と予備系とで異な
っている。
選択回路41が選択する信号を、現用系スイッチ部20
からの入力信号S22から予備系スイッチ部30からの
入力信号S32に切り替えると、出力インタフェース部
40の出力信号S41には、現用系セルバッファ21か
らの出力セルCの後に予備系セルバッファ31からの出
力セルCが続き、同じセルが重複して出力されることに
なり、切替の前後でセル列の連続性が保たれないため、
無瞬断切替が実現できない。
の形態では、蓄積セル状態の合わせ込み処理中には、一
方の系でセル廃棄が起きた場合には他方の系でも対応す
る入力セルを廃棄させることにより、一方の系のセルバ
ッファでのみセル廃棄が発生することを回避している。
作について、図2を参照して説明する。ここでは、理解
を容易にするために廃棄優先クラスが2クラスの場合に
ついて説明する。
ェース部10に入力された主信号S11に切替制御セル
を挿入する。切替制御セルの挿入指示を出すところは、
装置構成、システム構成によって異なるが、例えば、装
置監視制御部(不図示)が考えられる。切替制御セルを
含む主信号S12は、分岐回路12において現用系スイ
ッチ部20側への出力信号S21と予備系スイッチ部3
0への出力信号S31との両方に等しく分岐出力され
る。
部24は、出力信号S22のセル列中に切替制御セルを
検出すると、予備系のバッファ制御部32へ通知(S2
8)する。バッファ制御部22には、廃棄低優先クラス
の廃棄しきい値(th−L)と廃棄高優先クラスの廃棄
しきい値(th−H)とが予め設定されており、一般的
には、廃棄高優先クラスの廃棄しきい値(th−H)は
セルバッファ長に等しく設定され、0<th−L<th
−Hの関係が成り立つ。
ァ21内に蓄積しているセル数を管理しており、セル
バッファ21内の蓄積セル数が廃棄低優先しきい値(t
h−L)未満の場合には入力セルの廃棄優先クラスに関
わらず入力セルをセルバッファ21に書き込み、蓄積
セル数が廃棄低優先しきい値(th−L)以上廃棄高優
先しきい値(th−H)未満の場合には廃棄高優先セル
は書き込みを行い、廃棄低優先セルは廃棄し、蓄積セ
ル数が廃棄高優先しきい値(th−H)の場合には入力
セルを全て廃棄し、予備系バッファ制御部32から廃
棄通知(S36)があれば、現用系スイッチ部20でも
対応する入力セルを廃棄する、という廃棄優先制御を行
っている。
ル検出部33は、入力信号S31のセル列中に切替制御
セルを検出するとバッファ制御部32に通知(S33)
する。バッファ制御部32には、廃棄低優先クラスの廃
棄しきい値(th−L)と廃棄高優先クラスの廃棄しき
い値(th−H)とが予め設定されており、一般的に
は、廃棄高優先クラスの廃棄しきい値(th−H)はセ
ルバッファ長に等しく設定され、0<th−L<th−
Hの関係が成り立つ。また、バッファ制御部32は、セ
ルバッファ31内に蓄積しているセル数を管理してお
り、現用系セルバッファ部21と同様の廃棄優先制御を
行っている。
ら検出通知(S33)を受けると、セル蓄積状態の合わ
せ込み処理が開始され、検出された切替制御セルを含め
てセルバッファ31内に蓄積されているセルを全て廃棄
して読み出しを停止し、現用系の第2の切替制御セル検
出部24から検出通知(S28)を受けると、読み出し
を再開する。
は、現用系スイッチ部20からの入力信号S22と予備
系スイッチ部30からの入力信号S32のいずれか一方
を選択して出力(S41)する。通常は、選択している
側が「現用系」と呼ばれるので、現用系スイッチ部20
からの入力信号S22を選択していることになる。
態の合わせ込み処理中だけ、他系からの廃棄情報にした
がって対応する入力セルを廃棄する機能を実施していた
のに対し、第二の実施の形態では、セル蓄積状態の合わ
せ込み処理とは関係なく、他系からの廃棄情報にしたが
って対応する入力セルを廃棄する機能を常に実施してい
るという点が異なっている。
を、4×4の出力バッファ型スイッチに適用した場合の
構成例を示しており、4つの入力インタフェース部11
10〜1410と、現用系スイッチ部1020と、予備
系スイッチ部1030と、4つの出力インタフェース部
1140〜1440とから構成されている。
0には、図1の構成と同様に、切替制御セル生成部11
11〜1411と分岐回路1112〜1412が設けら
れている。
インタフェース部1140〜1440に対応して、それ
ぞれ、セルバッファ1121〜1421と、バッファ制
御部1122〜1422と、第1の切替制御セル検出部
1123〜1423と、第2の切替制御セル検出部11
24〜1424とを備えている。さらに、各入力インタ
フェース部1111〜1410からの入力信号S112
0〜S1420を時分割セル多重するセル多重化回路1
021を備えている。
インタフェース部1140〜1440に対応して、それ
ぞれ、セルバッファ1131〜1431と、バッファ制
御部1132〜1432と、第1の切替制御セル検出部
1133〜1433と、第2の切替制御セル検出部11
34〜1434とを備えている。さらに、各入力インタ
フェース部1111〜1410からの入力信号S113
0〜S1430を時分割セル多重するセル多重化回路1
031を備えている。
0には、図1の構成と同様に、選択回路1141〜14
41が設けられている。
ル多重化回路1021と予備系スイッチ部1030内の
セル多重化回路1031がなければ、図1で示した回路
が4組、並列に構成されていることになる。
21および1031は、入力インタフェース部1110
〜1410からの各入力信号を、時分割セル多重して出
力する。ここで、各セル多重化回路1021および10
31の出力信号の速度は、入力信号の速度の4倍となっ
ている。各セル多重化回路1021および1031の出
力信号には、全ての入力インタフェース部1110〜1
410からのセルが伝送されており、スイッチ部102
0(1030)内でバスを構成して、各セルバッファ1
121〜1421(1131〜1431)に等しく入力
される。
31〜1431)に入力されたセルは、それぞれのバッ
ファ制御部1122〜1422(1132〜1432)
が接続されている出力インタフェース部1140〜14
40に出力させるべきセルのみセルバッファ1121〜
1421(1131〜1431)に書き込み、他は廃棄
する。
031)及びセルバッファ1121〜1421(113
1〜1431)への書き込み制御により、スイッチ機能
(セル振り分け機能)を実現している。ここで、各セル
バッファ1121〜1421(1131〜1431)に
接続されている出力インタフェース部1140〜144
0に出力させるべきセルを、図1の構成でのセルバッフ
ァ21(31)の入力セルに対応させれば、図8の構成
は、図1の回路を4組並列に設けたことと等価になる。
けられたものであり、それぞれの回路は独立であるとみ
なすことができる。したがって、各組の回路は、それぞ
れ図1の動作と等しいので、説明は省略する。また、図
8を見れば判るように、いずれの入力インタフェース部
から出力された切替制御セルでも、スイッチ部内でセル
多重されて出力されるので、切替制御セルはどの入力イ
ンタフェース部から出力しても良い。
廃棄する場合には、他方の系でも対応するセルを廃棄す
るようにしているので、複数の廃棄優先クラスをサポー
トするATMスイッチに対しても、無瞬断切替を行うこ
とができる。
施の形態を示すブロック図である。
施の形態を示すブロック図である。
ク図である。
すブロック図である。
る。
移を示す説明図である。
を示す説明図である。
を示すブロック図である。
Claims (6)
- 【請求項1】 入力セル中に切替制御セルを挿入する切
替制御セル生成部と、該切替制御セルが挿入された信号
を2分岐して、現用系及び予備系スイッチ部のそれぞれ
に出力する分岐回路とからなる入力インタフェース部
と、 前記分岐回路から入力されるセルを蓄積するセルバッフ
ァおよび、該セルバッファの書き込み制御と読み出し制
御を行うバッファ制御部と、前記分岐回路から入力され
るセル列の中から前記切替制御セルを検出して前記バッ
ファ制御部に通知する第1の現用系切替制御セル検出部
と、前記セルバッファから出力されるセル列の中から前
記切替制御セルを検出して前記バッファ制御部及び予備
系のバッファ制御部に通知する第2の現用系切替制御セ
ル検出部とからなる前記現用系スイッチ部と、 前記分岐回路から入力されるセルを蓄積するセルバッフ
ァおよび、該セルバッファの書き込み制御と読み出し制
御を行うバッファ制御部と、前記分岐回路から入力され
るセル列の中から前記切替制御セルを検出して前記バッ
ファ制御部に通知する予備系切替制御セル検出部とから
なる前記予備系スイッチ部と、 前記現用系及び予備系スイッチ部からの出力のうち、何
れか一方の系の出力を選択する選択回路を有する出力イ
ンタフェース部と、を備えたATMスイッチにおいて、 前記現用系のバッファ制御部は、入力セルの廃棄優先ク
ラスを識別してセルバッファ内に蓄積されているセル数
に応じて入力セルの書き込み又は廃棄を制御するととも
に、入力セルを廃棄するときには前記予備系のバッファ
制御部に該入力セルの廃棄を通知し、また、前記第1の
現用系切替制御セル検出部の切替制御セル検出通知を受
けてから前記第2の現用系切替制御セル検出部の切替制
御セル検出通知を受けるまでの間は、前記廃棄優先制御
に加えて、前記予備系のバッファ制御部から入力セルの
廃棄通知受けたときには対応する入力セルの廃棄制御を
行い、 前記予備系のバッファ制御部は、入力セルの廃棄優先ク
ラスを識別してセルバッファ内に蓄積されているセル数
に応じて入力セルの書き込み又は廃棄を制御するととも
に、入力セルを廃棄するときには前記現用系のバッファ
制御部に該入力セルの廃棄を通知し、また、前記予備系
切替制御セル検出部の切替制御セル検出通知を受けてか
ら前記第2の現用系切替制御セル検出部の切替制御セル
検出通知を受けるまでの間は、前記廃棄優先制御に加え
て、前記現用系のバッファ制御部から入力セルの廃棄通
知を受けたときには対応する入力セルの廃棄制御を行
い、さらに、前記予備系切替制御セル検出部の切替制御
セル検出通知を受けた時、該入力された切替制御セル及
び前記予備系のセルバッファに既に蓄積されているセル
を全て廃棄して空にするとともに、前記第2の現用系切
替制御セル検出部の切替制御セル検出通知を受けるまで
前記予備系のセルバッファからのセルの読み出しを停止
して前記現用系及び予備系のセルバッファ内に蓄積され
るセルの合わせ込み処理を行うことを特徴とするATM
スイッチの切替方式。 - 【請求項2】 前記廃棄優先制御は、廃棄高優先と廃棄
低優先の2つのしきい値により入力セルの書き込み又は
廃棄を制御するものであり、前記セルバッファの蓄積セ
ル数が廃棄低優先しきい値未満のときは、入力される全
てのセルを前記セルバッファに書き込み、前記セルバッ
ファの蓄積セル数が廃棄低優先しきい値以上で廃棄高優
先未満のときは、入力されるセルのうち、廃棄低優先ク
ラスのセルは廃棄し、廃棄高優先クラスのセルは前記セ
ルバッファに書き込み、前記セルバッファの蓄積セル数
が廃棄高優先しきい値以上のときは、入力される全ての
セルを廃棄することを特徴とする請求項1記載のATM
スイッチの切替方式。 - 【請求項3】 入力セル中に切替制御セルを挿入する切
替制御セル生成部と、該切替制御セルが挿入された信号
を2分岐して、現用系及び予備系スイッチ部のそれぞれ
に出力する分岐回路とをそれぞれ有する複数の入力イン
タフェース部と、 前記複数の入力インタフェース部の前記各分岐回路から
入力されるセルを時分割セル多重して出力する第1のセ
ル多重化回路と、 前記第1のセル多重化回路から入力される時分割セル多
重されたセルを蓄積するセルバッファおよび、該セルバ
ッファの書き込み制御と読み出し制御を行うバッファ制
御部と、前記第1のセル多重化回路から入力されるセル
列の中から前記切替制御セルを検出して前記バッファ制
御部に通知する第1の現用系切替制御セル検出部と、前
記セルバッファから出力されるセル列の中から前記切替
制御セルを検出して前記バッファ制御部及び予備系のバ
ッファ制御部に通知する第2の現用系切替制御セル検出
部とをそれぞれ有する複数の前記現用系スイッチ部と、 前記複数の入力インタフェース部の前記各分岐回路から
入力されるセルを時分割セル多重して出力する第2のセ
ル多重化回路と、 前記第2のセル多重化回路から入力される時分割セル多
重されたセルを蓄積するセルバッファおよび、該セルバ
ッファの書き込み制御と読み出し制御を行うバッファ制
御部と、前記第2のセル多重化回路から入力されるセル
列の中から前記切替制御セルを検出して前記バッファ制
御部に通知する予備系切替制御セル検出部とをそれぞれ
有する複数の前記予備系スイッチ部と、 前記現用系及び予備系スイッチ部からの出力のうち、何
れか一方の系の出力を選択する選択回路を有する複数の
出力インタフェース部と、を備えていることを特徴とす
る請求項1記載のATMスイッチの切替方式。 - 【請求項4】 入力セル中に切替制御セルを挿入する切
替制御セル生成部と、該切替制御セルが挿入された信号
を2分岐して、現用系及び予備系スイッチ部のそれぞれ
に出力する分岐回路とからなる入力インタフェース部
と、 前記分岐回路から入力されるセルを蓄積するセルバッフ
ァ及び、該セルバッファの書き込み制御と読み出し制御
を行うバッファ制御部と、前記セルバッファから出力さ
れるセル列の中から前記切替制御セルを検出して予備系
のバッファ制御部に通知する第1の切替制御セル検出部
とからなる前記現用系スイッチ部と、 前記分岐回路から入力されるセルを蓄積するセルバッフ
ァおよび、該セルバッファの書き込み制御と読み出し制
御を行うバッファ制御部と、前記分岐回路から入力され
るセル列の中から前記切替制御セルを検出して前記バッ
ファ制御部に通知する第2の切替制御セル検出部とから
なる前記予備系スイッチ部と、 前記現用系及び予備系スイッチ部からの出力のうち、何
れか一方の系の出力を選択する選択回路を有する出力イ
ンタフェース部と、を備えたATMスイッチにおいて、 前記現用系及び予備系の各バッファ制御部は、それぞれ
入力セルの廃棄優先クラスを識別して前記現用系及び予
備系のセルバッファ内に蓄積されているセル数に応じて
入力セルの書き込み又は廃棄をそれぞれ制御するととも
に、前記現用系及び予備系のセルバッファの一方でセル
廃棄制御がなされれば他方でも対応する入力セルを廃棄
する制御を行い、また、前記第2の切替制御セル検出部
から切替制御セル検出通知を受けたときには、前記予備
系のバッファ制御部は、前記予備系のセルバッファに既
に蓄積されているセルを全て廃棄して空にし、前記第1
の切替制御セル検出部から切替制御セル検出通知を受け
るまで前記予備系のセルバッファからの読み出しを停止
することにより、前記現用系及び予備系のセルバッファ
内に蓄積されるセルの合わせ込み処理を行うことを特徴
とするATMスイッチの切替方式。 - 【請求項5】 前記廃棄優先制御は、廃棄高優先と廃棄
低優先の2つのしきい値により入力セルの書き込み又は
廃棄を制御するものであり、前記セルバッファの蓄積セ
ル数が廃棄低優先しきい値未満のときは、入力される全
てのセルを前記セルバッファに書き込み、前記セルバッ
ファの蓄積セル数が廃棄低優先しきい値以上で廃棄高優
先未満のときは、入力されるセルのうち、廃棄低優先ク
ラスのセルは廃棄し、廃棄高優先クラスのセルは前記セ
ルバッファに書き込み、前記セルバッファの蓄積セル数
が廃棄高優先しきい値以上のときは、入力される全ての
セルを廃棄することを特徴とする請求項4記載のATM
スイッチの切替方式。 - 【請求項6】 入力セル中に切替制御セルを挿入する切
替制御セル生成部と、該切替制御セルが挿入された信号
を2分岐して、現用系及び予備系スイッチ部のそれぞれ
に出力する分岐回路とをそれぞれ有する複数の入力イン
タフェース部と、 前記複数の入力インタフェース部の前記各分岐回路から
入力されるセルを時分割セル多重して出力する第1のセ
ル多重化回路と、 前記第1のセル多重化回路から入力される時分割セル多
重されたセルを蓄積するセルバッファおよび、該セルバ
ッファの書き込み制御と読み出し制御を行うバッファ制
御部と、前記セルバッファから出力されるセル列の中か
ら前記切替制御セルを検出して予備系のバッファ制御部
に通知する第1の切替制御セル検出部とをそれぞれ有す
る複数の前記現用系スイッチ部と、 前記第2のセル多重化回路から入力される時分割セル多
重されたセルを蓄積するセルバッファおよび、該セルバ
ッファの書き込み制御と読み出し制御を行うバッファ制
御部と、前記第2のセル多重化回路から入力されるセル
列の中から前記切替制御セルを検出して前記バッファ制
御部に通知する第2の切替制御セル検出部とをそれぞれ
有する前記予備系スイッチ部と、 前記現用系及び予備系スイッチ部からの出力のうち、何
れか一方の系の出力を選択する選択回路を有する複数の
出力インタフェース部と、を備えていることを特徴とす
る請求項4記載のATMスイッチの切替方式。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7857798A JP3008923B2 (ja) | 1998-03-12 | 1998-03-12 | Atmスイッチの切替方式 |
US09/266,772 US6490282B1 (en) | 1998-03-12 | 1999-03-12 | Switching system for asynchronous transfer mode switch |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7857798A JP3008923B2 (ja) | 1998-03-12 | 1998-03-12 | Atmスイッチの切替方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11261598A true JPH11261598A (ja) | 1999-09-24 |
JP3008923B2 JP3008923B2 (ja) | 2000-02-14 |
Family
ID=13665768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7857798A Expired - Fee Related JP3008923B2 (ja) | 1998-03-12 | 1998-03-12 | Atmスイッチの切替方式 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6490282B1 (ja) |
JP (1) | JP3008923B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6697327B1 (en) | 1999-04-23 | 2004-02-24 | Nec Corporation | ATM switching system |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2420151C (en) * | 2002-03-01 | 2006-05-09 | Nippon Telegraph And Telephone Corporation | Hitless switching system and transmission apparatus |
JP3898535B2 (ja) * | 2002-03-14 | 2007-03-28 | 株式会社日立製作所 | データ転送装置 |
US8610412B2 (en) * | 2010-04-16 | 2013-12-17 | O2Micro Inc. | Controllers, systems and methods for implementing multi-phase control |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03266547A (ja) | 1990-03-16 | 1991-11-27 | Nippon Telegr & Teleph Corp <Ntt> | Atmスイッチ切替制御方法 |
JPH0429441A (ja) | 1990-05-23 | 1992-01-31 | Mitsubishi Electric Corp | スイッチ回路網 |
JP2671576B2 (ja) | 1990-07-27 | 1997-10-29 | 日本電気株式会社 | Atmスイッチの冗長切替方式 |
CA2049428C (en) * | 1990-08-20 | 1996-06-18 | Yasuro Shobatake | Atm communication system |
JP3078649B2 (ja) | 1992-06-04 | 2000-08-21 | 富士通株式会社 | セル読出位相制御方式 |
JP3087147B2 (ja) | 1992-08-05 | 2000-09-11 | 富士通株式会社 | 同期維持制御方式 |
JP3119548B2 (ja) | 1993-09-01 | 2000-12-25 | 日本電気株式会社 | Atm通信システムにおける現用予備両系セル位相合せ装置 |
JPH0795213A (ja) | 1993-09-21 | 1995-04-07 | Oki Electric Ind Co Ltd | ディジタル交換スイッチの系切替装置 |
JP2655493B2 (ja) | 1994-11-04 | 1997-09-17 | 日本電気株式会社 | Atmスイッチシステム |
JPH08186575A (ja) | 1994-12-28 | 1996-07-16 | Oki Electric Ind Co Ltd | 無瞬断切替システム |
JP2856104B2 (ja) | 1995-04-18 | 1999-02-10 | 日本電気株式会社 | Atmスイッチ |
JP2812261B2 (ja) | 1995-09-13 | 1998-10-22 | 日本電気株式会社 | Atmセルフロー制御装置 |
JP2790112B2 (ja) | 1996-02-16 | 1998-08-27 | 日本電気株式会社 | 遅延優先制御バッファの無瞬断切替装置及び切替方法 |
JPH10173678A (ja) | 1996-12-13 | 1998-06-26 | Nec Corp | Atmスイッチの冗長切替方式 |
JP2973956B2 (ja) | 1996-12-27 | 1999-11-08 | 日本電気株式会社 | 冗長切替方式 |
JP2853701B2 (ja) * | 1997-03-18 | 1999-02-03 | 日本電気株式会社 | Atm網における端末間フロー制御方法 |
-
1998
- 1998-03-12 JP JP7857798A patent/JP3008923B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-12 US US09/266,772 patent/US6490282B1/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6697327B1 (en) | 1999-04-23 | 2004-02-24 | Nec Corporation | ATM switching system |
Also Published As
Publication number | Publication date |
---|---|
US6490282B1 (en) | 2002-12-03 |
JP3008923B2 (ja) | 2000-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3039968B2 (ja) | 無瞬断系切替方法 | |
JPH05130134A (ja) | Atm交換における系切替方式 | |
US5671213A (en) | Duplicated arrangement for ATM switching system | |
JPH0498917A (ja) | Atm伝送路の無瞬断切替方法及び回路 | |
JP2901578B2 (ja) | Atmリンク切換方式 | |
JP2998729B2 (ja) | Atmスイッチの無瞬断切替方式 | |
JP3008923B2 (ja) | Atmスイッチの切替方式 | |
CA2185411C (en) | Atm cell flow control apparatus | |
JP2611805B2 (ja) | 伝送路切替方式 | |
JPH04337935A (ja) | データ切替方式 | |
JP2973956B2 (ja) | 冗長切替方式 | |
JP2790112B2 (ja) | 遅延優先制御バッファの無瞬断切替装置及び切替方法 | |
JPH05227196A (ja) | 無瞬断二重化切替え装置 | |
JP3045144B2 (ja) | Atm交換機 | |
JP3001049B2 (ja) | 無瞬断切替方式 | |
JP3380057B2 (ja) | 信号系統選択出力装置 | |
JP3310495B2 (ja) | 無瞬断バーチャルパス切替えシステム | |
JPH10173678A (ja) | Atmスイッチの冗長切替方式 | |
JP2746203B2 (ja) | 伝送路無瞬断切替システムおよび方法 | |
JPH0964885A (ja) | Atm交換機におけるスイッチの系切り替え方式 | |
JPH07327018A (ja) | 無瞬断切替方式 | |
JPH04252631A (ja) | システム多重化データ通信システムの同期化方法及び該方法によるシステム多重化データ通信システム | |
JPH104411A (ja) | バッファ障害回避制御回路及び交換装置 | |
JPH0983501A (ja) | 同期処理回路 | |
JPH0969841A (ja) | 2重化系切換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071203 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |