JPH11251525A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH11251525A
JPH11251525A JP4941898A JP4941898A JPH11251525A JP H11251525 A JPH11251525 A JP H11251525A JP 4941898 A JP4941898 A JP 4941898A JP 4941898 A JP4941898 A JP 4941898A JP H11251525 A JPH11251525 A JP H11251525A
Authority
JP
Japan
Prior art keywords
wiring
signal
amplitude
input
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4941898A
Other languages
English (en)
Inventor
Takeshi Miyagi
武史 宮城
Yasuhiro Yamashita
泰広 山下
Osamu Otsuki
修 大月
Katsuya Tsuchida
勝也 土田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4941898A priority Critical patent/JPH11251525A/ja
Publication of JPH11251525A publication Critical patent/JPH11251525A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

(57)【要約】 【課題】信頼性の低下を招かずに不要電磁波の放射の低
減化を図れる配線基板を実現すること。 【解決手段】メイン配線2と、このメイン配線2の下に
形成されたグランド層6と、メイン配線2の両側に沿っ
て形成された1対のサブ配線3と、グランド層6に対し
てメイン配線2よりも上に形成されたフローティング配
線5とを備え、サブ配線3にはメイン配線2に入力する
入力信号の反転信号が入力され、かつ入力信号の振幅を
V1、前記反転信号の振幅をV2とした場合に、0.3
V1≦V2≦0.8V1の関係を満たすようにする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、配線基板などにお
ける不要電磁波の放射抑制を図った半導体装置に関す
る。
【0002】
【従来の技術】マルチメディアの発展に伴い、高速デー
タ処理やデータ通信の要求が増している。これらの要求
に対し、ハードウエア、ソフトウエアの両面で研究開発
が活発に行われ、著しい性能の向上がなされている。
【0003】特に、半導体技術の分野では、コンピュー
タの核となるマイクロプロセッサの高速化・高機能化や
メモリセルの高速化・大容量化が進み、安価なパーソナ
ルコンピュータでも高速なデータ処理やデータ通信が可
能となっている。
【0004】ところがLSIの高速化・高機能化によ
り、電子機器から放射される不要電磁波も強度、周波数
とともに増加し、他の電子機器へ悪影響を与えるばかり
でなく、人体への影響も懸念されている。
【0005】不要電磁波の放射の多くは、配線基板にL
SIや受動部品などの電子部品類を搭載した回路基板
で、信号反射や配線間クロストーク、半導体素子のスイ
ッチングなどにより、信号配線や電源層とグランド層間
に誘起されるノイズが原因である。このノイズにより不
要電磁波が回路基板から放射され、さらに筐体の放熱用
穴などから機器外部に放射される。
【0006】これらの不要電磁波の放射は、クロック信
号などの高速信号が伝搬する回路パターンが形成された
基板表面からの放射と、電源層とグランド層との間での
共振現象による基板側面からの放射に分けられる。
【0007】電源層とグランド層との間での共振現象に
よる電磁波放射に関しては、回路実装学会第11回回路
実装技術講演大会講演論文集「プリント配線基板の電源
・グランド層に起因する不要輻射低減手法」に記載され
ているように、電源層の両面に絶縁層を介してグランド
層を形成することで抑制できる。
【0008】一方、回路パターンが形成された基板表面
からの不要電磁波の放射は、例えば特開平8−2280
55号公報に記載されているように、回路パターン表面
上にソルダレジストを介して銅ペーストを塗布し、この
銅ペーストをグランドに接続してシールドする方法が知
られている。
【0009】また、特開平9−18099号公報に記載
されているように、信号配線をグランド配線で挟んで対
称には位置し、それぞれの信号配線から誘起される電磁
波を相互にキャンセルすることによって不要電磁波の発
生自体を防ぐ方法も知られている。
【0010】しかしながら、これらの方法には信頼性、
性能の面で以下のような問題があった。すなわち、特開
平8−228055号公報に記載されている銅ペースト
によるシールド方法は、銅ペーストとソルダレジストの
密着力が弱いために剥離を生じ、信頼性上問題がある。
【0011】一方、特開平9−18099号公報に記載
されている信号配線をグランド線で挟んで対称に配置
し、それぞれの信号配線から誘起される電磁波を相互に
キャンセル方法は、放射される電磁波の低減効果が10
%以下と小さく、性能上問題がある。
【0012】
【発明が解決しようとする課題】上述の如く、特開平8
−228055号公報や特開平9−18099号公報に
開示された、回路基板の信号配線から放射される不要電
磁波の抑制技術は、信頼性や性能の面で十分ではないと
いう問題があった。
【0013】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、信頼性の低下を招かず
に不要電磁波の放射の低減化を図れる半導体装置を提供
することにある。
【0014】
【課題を解決するための手段】[構成]上記目的を達成
するために、本発明(請求項1)に係る半導体装置は、
第1の信号配線と、この第1の信号配線の下または上に
形成されたグランド層と、前記第1の信号配線の両側に
沿って形成された1対の第2の信号配線と、前記グラン
ド層に対して前記第1の信号配線よりも上に形成された
フローティング配線とを備え、前記第2の信号配線には
前記第1の信号配線に入力する入力信号の反転信号が入
力され、かつ前記入力信号の振幅をV1、前記反転信号
の振幅をV2とした場合に、0.3V1≦V2≦0.8
V1の関係を満たすことを特徴とする。
【0015】[作用]本発明者の研究によれば、グラン
ド層が形成された基板上に第1の信号配線およびその両
側に沿って第2の信号配線を形成し、グランド層に対し
て第1の信号配線よりも上にフローティング配線を形成
し、さらに第2の信号配線に第1の信号配線に入力する
入力信号の反転信号を入力し、かつ反転信号の振幅を入
力信号の振幅の0.3倍以上0.8倍以下に設定するこ
とにより、不要電磁波の放射を十分に抑制できることが
分かった。
【0016】また、このような不要電磁波の放射抑制技
術であれば、基本的には信号線および信号源の追加だけ
済み、銅ペーストが不要であるので、特開平8−228
055号公報に記載されている銅ペーストによるシール
ド方法とは異なり、銅ペーストとソルダレジストとの剥
離によって信頼性が低下するなどの問題もない。したが
って、本発明によれば、信頼性の低下を招かずに、不要
電磁波の放射の低減化を図れる半導体装置を実現できる
ようになる。
【0017】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態(以下、実施形態という)を説明する。 (第1の実施形態)図1は、本発明の第1の実施形態に
係る配線基板を示す断面図である。
【0018】図中1は、ガラスエポキシ材などの絶縁材
料からなる絶縁基板を示しており、この絶縁基板1上に
はクロック信号等の高速信号が伝搬する第1の信号配線
( 以下、メイン配線という) 2が形成されている。ま
た、絶縁基板1上にはメイン配線2の両側に沿って1対
の第2の信号配線( 以下、サブ配線という) 3が形成さ
れている。
【0019】メイン配線2およびサブ配線3はエポキシ
樹脂からなる保護膜4で覆われている。また、メイン配
線2上には保護膜4を介してフローティング配線5が形
成されている。
【0020】ここで、一般的な高速信号伝送方式とし
て、メイン配線の片側に高速信号の反転信号が伝搬する
サブ配線を形成する方法があるが、本実施形態ではメイ
ン配線2の両側にサブ配線3を形成し、さらにメイン配
線2の上方にフローティング配線5を形成している。
【0021】これはメイン配線2の両側にサブ配線3を
形成し、メイン配線2上にフローティング配線5を形成
した場合、サブ配線3に後述するような反転信号を印加
することにより、メイン配線の片側に形成された1本の
サブ配線に反転信号を印加する場合の2倍以上の不要電
磁波の放射抑制効果が得られるからである。
【0022】また、絶縁基板1内にはグランド層6、電
源層7が形成され、絶縁基板1の裏面には配線層8が形
成されている。本実施形態では、図2に示すように、メ
イン配線2に印加する高速信号と位相が180度ずれ、
かつ電圧振幅が上記高速信号の電圧振幅V1の0.3以
上0.8以下の反転信号をサブ配線3に印加する。
【0023】なお、上述したメイン配線の片側に形成さ
れた1本のサブ配線に反転信号を印加する方式では、高
速信号と位相が180度ずれた反転信号を印加するがそ
の振幅は高速信号と同じである。
【0024】図3には、メイン配線2に印加する高速信
号の電圧振幅を5Vとし、サブ配線3に印加する反転信
号の電圧振幅( 以下、反転信号振幅という) を0.0〜
6.0Vの範囲で変化させた場合の実測結果を示す。
【0025】なお、メイン配線2およびサブ配線3の配
線幅はともに125μmで同じであり、またメイン配線
2とサブ配線3との間隔は125μmとした。図3か
ら、放射ノイズレベルは最初は反転信号振幅の増加に伴
って低下し、そして反転信号振幅がある値を超えると今
度は反転信号振幅の増加に伴って上昇することが分か
る。すなわち、図3から、放射ノイズレベルは反転信号
振幅に関して極小値を持つことが分かる。
【0026】また、配線幅を250μm、375μm、
500μmに変えて同様の測定を行ったところ、図3の
測定結果と同様に、放射ノイズレベルは反転信号振幅に
関して極小値を持つことが確認された。また、各配線幅
における極小値の値(放射ノイズレベル)は従来に比べ
て十分に小さかった。
【0027】そして、どの配線幅についても極小値が得
られるためには、メイン配線2に印加する高速信号の電
圧振幅の0.3以上0.8以下の反転信号をサブ配線3
に印加すれば良いことが分かった。
【0028】このような結果が得られた理由としては、
高速信号と反転信号がそれぞれ発生する磁界が効果的に
相互に打ち消し合ったことと、フローティング配線5が
反射器としてはたらき、不要電磁波が配線基板の外部に
放射されることが効果的に防止されたことが考えられ
る。なお、配線基板の内側に伝搬する不要電磁波は、グ
ランド層6でシールドされるので外部には放射されな
い。
【0029】このように本実施形態によれば、メイン配
線2の両側に沿ってサブ配線3を形成し、メイン配線2
の上方にフローティング配線5を形成し、さらにサブ配
線3にメイン配線2に入力する入力信号の反転信号を入
力し、かつその反転信号の電圧振幅を入力信号の電圧振
幅の0.3倍以上0.8V以下に設定することにより、
不要電磁波の放射を十分に抑制できるようになる。
【0030】しかも、このような不要電磁波の放射抑制
技術であれば、基本的にはサブ配線3および反転信号源
の追加だけ済み、銅ペーストを必要とする従来技術(特
開平8−228055号公報)の場合とは異なり、銅ペ
ーストとソルダレジストとの剥離によって信頼性が低下
するなどの問題もない。
【0031】しかも、本実施形態では、保護膜4の材料
として密着性の高いエポキシ樹脂を用いているので、こ
れによっても信頼性の低下を防止することができる。ま
た、反転信号振幅は高速信号の振幅よりも小さくて済む
ので、消費電力の増加も抑制できるようになる。
【0032】かくして本実施形態によれば、信頼性の低
下や消費電力の増加を招かずに、人体や電子機器に多大
な影響を与える不要電磁波の放射の低減化を図れる配線
基板を実現でき、これにより近年世界的に問題となって
いる環境電磁問題に貢献することができるようになる。 (第2の実施形態)図4は、本発明の第2の実施形態に
係る配線基板を示す断面図である。なお、図1と対応す
る部分には図1と同一符号を付してあり、詳細な説明は
省略する。
【0033】本実施形態が第1の実施形態と異なる点
は、フローティング配線5がグランド層6に対してメイ
ン配線2の下に形成されていることにある。このような
構成にするために、絶縁基板1内にフローティング配線
5を形成し、さらに絶縁基板1内に別のグランド層6a
を形成してある。本実施形態でも第1の実施形態と同様
な効果が得られる。
【0034】なお、本発明は種々の基板に適用でき、例
えば一般的な配線基板であるプリント配線基板の他に
も、マルチチップモジュール用の薄膜基板または膜厚基
板、ビルドアップ型プリント基板、セラミック多層配線
基板、樹脂基板またはセラミック基板で構成される半導
体パッケージなどの基板にも適用できる。
【0035】また、図には各配線の幅や厚さが同じに示
されているが、各配線の幅や厚さが異なっていても本発
明は適用でき、基板の種類や搭載する半導体などの種類
によって、最適化して使用することもできる。その他、
本発明の要旨を逸脱しない範囲で、種々変形して実施で
きる。
【0036】
【発明の効果】以上詳説したように本発明によれば、第
1の信号配線およびその両側に沿って第2の信号配線を
形成し、グランド層に対して前記第1の信号配線よりも
上にフローティング配線第1の信号配線上を形成し、さ
らに第2の信号配線に第1の信号配線に入力する入力信
号の反転信号を入力し、かつ反転信号の振幅を入力信号
の振幅の0.3倍以上0.8以下に設定することによ
り、信頼性の低下を招かずに、不要電磁波の放射の低減
化を図れる半導体装置を実現できるようになる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る配線基板を示す
断面図
【図2】図1の配線基板のメイン配線およびサブ配線3
に印加する電圧信号の波形を示す図
【図3】図1の配線基板のメイン配線の放射ノイズとサ
ブ配線に印加する反転信号の電圧振幅との関係を示す特
性図
【図4】本発明の第2の実施形態に係る配線基板を示す
断面図
【符号の説明】
1…絶縁基板 2…メイン配線(第1の信号配線) 3…サブ配線(第2の信号配線) 4…保護膜 5…フローティング配線 6,6a…グランド層 7…電源層 8…配線層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 土田 勝也 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術研究所内

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】第1の信号配線と、 この第1の信号配線の下または上に形成されたグランド
    層と、 前記第1の信号配線の両側に沿って形成された1対の第
    2の信号配線と、 前記グランド層に対して前記第1の信号配線よりも上に
    形成されたフローティング配線とを具備してなり、 前記第2の信号配線には前記第1の信号配線に入力され
    る入力信号の反転信号が入力され、かつ前記入力信号の
    振幅をV1、前記反転信号の振幅をV2とした場合に、
    0.3V1≦V2≦0.8V1の関係を満たすことを特
    徴とする半導体装置。
JP4941898A 1998-03-02 1998-03-02 半導体装置 Pending JPH11251525A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4941898A JPH11251525A (ja) 1998-03-02 1998-03-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4941898A JPH11251525A (ja) 1998-03-02 1998-03-02 半導体装置

Publications (1)

Publication Number Publication Date
JPH11251525A true JPH11251525A (ja) 1999-09-17

Family

ID=12830534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4941898A Pending JPH11251525A (ja) 1998-03-02 1998-03-02 半導体装置

Country Status (1)

Country Link
JP (1) JPH11251525A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012110231A (ja) * 2012-03-15 2012-06-07 Fuji Electric Co Ltd 電力変換装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012110231A (ja) * 2012-03-15 2012-06-07 Fuji Electric Co Ltd 電力変換装置

Similar Documents

Publication Publication Date Title
US5483101A (en) Multilayer printed circuit board
US7345892B2 (en) Semiconductor device, noise reduction method, and shield cover
JPH098482A (ja) スイッチング素子の放熱方法
US6542380B1 (en) Dielectric coupling of electromagnetic energy to an external current return path
JP2778576B2 (ja) Emi対策回路
JPH05191056A (ja) プリント配線基板
JPH11251525A (ja) 半導体装置
JPS629697A (ja) 配線板
JPH11251779A (ja) 半導体装置
JPH11163480A (ja) 回路基板
JPH09181400A (ja) プリント回路基板およびプリント回路基板の設計方法およびプリント回路基板作製装置
JP3048205B2 (ja) マルチチップモジュール
JPH07221461A (ja) 回路実装方式
JP2004304134A (ja) 配線基板及びその製造方法
JP3368042B2 (ja) プリント配線板
JP2003347692A (ja) プリント配線板、及び該プリント配線板で用いられる電磁波シールド方法
JPH11220056A (ja) 配線基板及び半導体装置並びに電子装置
JPH1012675A (ja) シールド付き表面実装部品
KR100448194B1 (ko) 인쇄회로기판
JPH0536833A (ja) 半導体装置
JP2002185218A (ja) マイクロストリップライン
JPH11251490A (ja) 半導体装置および半導体パッケージ
JP2681425B2 (ja) 半導体集積回路装置
JPH06148669A (ja) Tcpを実装した機器
KR100494679B1 (ko) 플렉서블 프린티드 서킷