JPH11243172A - チップサイズ半導体パッケージ及びその製造方法 - Google Patents

チップサイズ半導体パッケージ及びその製造方法

Info

Publication number
JPH11243172A
JPH11243172A JP35113298A JP35113298A JPH11243172A JP H11243172 A JPH11243172 A JP H11243172A JP 35113298 A JP35113298 A JP 35113298A JP 35113298 A JP35113298 A JP 35113298A JP H11243172 A JPH11243172 A JP H11243172A
Authority
JP
Japan
Prior art keywords
lead
chip
leads
semiconductor package
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP35113298A
Other languages
English (en)
Other versions
JP3684434B2 (ja
Inventor
Fu Ki-Roku
フー キ−ロク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH11243172A publication Critical patent/JPH11243172A/ja
Application granted granted Critical
Publication of JP3684434B2 publication Critical patent/JP3684434B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体パッケージを印刷回路基板に実装する
とき、ソルダー接合の信頼性を向上し、半導体チップか
ら発生される熱を効率的に放出し得る軽薄短小型のCSP
及びその製造方法を提供しようとするものである。 【解決手段】 複数のボンディングパッドを有する半導
体チップ31の上面両方側に複数の第1 リード33を形成
し、第1 部分35a 及び第2 部分35b を有して、第1部分3
5a は前記第1 リード33の上面外側部に付着され、第2
部分35b は前記半導体チップ31の上方側に屈曲される第
2 リード35を形成し、前記複数のボンディングと前記第
1 リード33間を複数の電導性ワイヤ37を介して電気的に
連結させ、前記半導体チップ31の上部の導電性ワイヤ3
7、第1 リード33及び第2 リード35の第1 部分35a を密
封させてCSP を構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、チップサイズ半導
体パッケージ（Chip Size Semiconductor Package
：以下、CSP と称す）及びその製造方法に係るもの
で、詳しくは、ボトムリード半導体パッケージ（Bottom
-leaded Package ：以下、BLP と称す）に関するもの
である。
【０００２】
【従来の技術】一般に、図4 に示したようなThin Smal
l On-Line Package （以下、TSOPと称す）が広用さ
れていたが、該TSOPの外部に突成されたリードフレーム
の欠点を改善したBLP が近来開発され、米国特許5,363,
279 に記載され、図5 に示したようなBLP が広用されて
いる。
【０００３】
【発明が解決しようとする課題】然るに、このようなBL
P 半導体パッケージにおいては、ソルダー接合性が低
く、リードと印刷回路基板間に堅固なソルダー接合部位
が形成されていない場合は、該ソルダー接合部位から界
面分離（Delamination）及び亀裂（Cracking）などが発
生するという不都合な点があった。
【０００４】且つ、半導体チップがモールディング化合
物により完全に密封されているため、半導体チップから
発生される熱を効率的に放出することができないという
不都合な点があった。そこで、本発明は、このような従
来の課題に鑑みてなされたもので、半導体パッケージを
印刷回路基板に実装するとき、ソルダー接合性を向上
し、半導体チップから発生される熱を効率的に放出し得
る軽薄短小型のチップサイズ半導体パッケージ及びその
製造方法を提供しようとするものである。
【０００５】
【課題を解決するための手段】このような目的を達成す
るため、本発明に係るCSP においては、複数のボンディ
ングパッドを有する半導体チップ31と、該半導体チップ
31の上面両側部に、それらボンディングパッドに対応し
て形成された複数の第1 リード33と、該ボンディングパ
ッドと前記第1 リード33間を電気的に連結させる複数の
電導性ワイヤ37と、前記第1 リード33の上面外側部に接
着され、第1 部分35a と該第1 部分35aから上方向に屈
曲形成された第2 部分35b とを有して形成された複数の
第2 リード35と、少なくとも、前記各第2 リード35の第
2 部分35b が露出されるように、前記半導体チップ31の
上部の電導性ワイヤ37、前記各第1 リード33及び各第2
リード35の第1 部分35a を密封して形成された成形部39
と、を備えて構成されている。
【０００６】そして、第1 リード33及び第2 リード35
は、それぞれ接着層41、47と、それらの接着剤41、47の
上面に形成された絶縁層43、48と、それらの絶縁層43、
48の上面に形成された電導層45、49と、からそれぞれ構
成され、前記第1 リード33の接着層41が前記半導体チッ
プ31の上面に接着され、前記第1 リード33の電導層45に
前記第2 リード35の第1 部分35a の電導層49が接着され
ている。
【０００７】且つ、本発明に係るCSP の製造方法におい
ては、複数のボンディングパッドを有する半導体チップ
31を準備する工程と、該半導体チップ31の上面両側部
に、前記複数のボンディングパッドとそれぞれ対応する
ように、第1 リード33をそれぞれ接着する工程と、第1
部分35a 及び第2 部分35b を有し、該第1 部分35a は前
記第1 リード33の上面外側部の上面に接着され、第2 部
分35b は前記半導体チップ31の外方側に突出形成される
ように複数の第2 リード35をそれぞれ形成する工程と、
前記複数のボンディングパッドと前記第1 リード33間を
複数の電導性ワイヤ37を介してそれぞれ電気的に連結さ
せる工程と、少なくとも、前記第2 リード35の第2 部分
35b が露出されるように、前記半導体チップ31の上部の
電導性ワイヤ37、前記第1 リード33及び第2 リード35の
第1 部分35a を密封して成形部39を形成する工程と、前
記第2 リード35の第2 部分35b を屈曲成形する工程と、
を順次行うようになっている。
【０００８】そして、前記第1 リード33は、接着層41を
形成する工程と、該接着層41の上面に絶縁層43を形成す
る工程と、該絶縁層43の上面に電導層45を形成する工程
と、を順次行って形成され、前記第1 リード33は、接着
層41を介して前記半導体チップ31の上面に付着される。
且つ、前記各第2 リード35は、接着層47を形成する工程
と、該接着層47の上面に絶縁層48を形成する工程と、該
絶縁層48の上面に電導層49を形成する工程と、を順次行
って形成され、前記第2 リード35の電導層49は前記第1
リード33の電導層45に付着される。
【０００９】又、前記第2 リード35の第2 部分35b は、
前記第1 部分35a から上方向きに屈曲した後、前記成形
部39の上面内側方向に再び屈曲して、第2 リード35の第
2 部分35b の端部が前記成形部39の上面に当接するよう
に形成した後、接着剤40により前記成形部39の上面に接
着させる。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態に対
し、図面を用いて説明する。図1 は、本発明に係るCSP
を示した図面で、図示したように、複数のボンディング
パッド（図示されず）を有する半導体チップ31が形成さ
れ、該半導体チップ31の上面両方側には前記ボンディン
グパッドに対応して複数の第1 リード33が形成されてい
る。
【００１１】そして、前記第1 リード33においては、図
2(A)に示したように、接着層41と、該接着層41の上面に
形成された絶縁層43と、該絶縁層43の上面に形成された
電導層45と、から構成され、前記第1 リード33の接着層
41が前記半導体チップ31の上面に接着され、前記各第1
リード33の電導層45の上面両側部には複数の第2 リード
35がそれぞれ屈曲形成されている。
【００１２】且つ、それらの各第2 リード35は、前記第
1 リード33の上面外側部に接着された第1 部分35a と、
該第１部分35a から外方側に延長され、上方向きに屈曲
形成された第2 部分35b と、を備えるが、図2(B)に示し
たように、接着層47と、該接着層47の上面に形成された
絶縁層48と、該絶縁層48の上面に形成された電導層49
と、から構成され、該第2 リード35の電導層49が屈曲さ
れた後、前記第1 リード33の電導層45の上面に付着され
る。
【００１３】又、図1 に示したように、前記半導体チッ
プ31のボンディングパッドと前記各第1 リード33の内方
端とは、複数の電導性ワイヤ37により相互電気的に連結
されている。このとき、前記電導性連結部材37は、図示
されたように、電導性ワイヤ37を用いることもできる
し、バンプ（図示されず）を用いることもできる。
【００１４】更に、前記半導体チップ31の上部には、少
なくとも、前記各第2 リード35の第2 部分35b が露出さ
れるように、前記各第1 リード33、各第2 リード35の第
1 部分35a 及び電導性ワイヤ37を密封する成形部39が形
成されている。且つ、前記各第2 リード35の第2 部分35
b の端部は、屈曲された後、前記成形部39の上面に接着
剤40により接着されている。
【００１５】又、このように構成された本発明に係るCS
P を利用するときは、前記第2 リード35の第2 部分35b
を下方に位置させ、半導体チップ31が上方に位置するよ
うに装置する。以下、本発明に係るCSP の製造方法に対
し、図面を用いて説明する。先ず、図3(A)に示したよう
に、複数のボンディングパッドを有する半導体チップ31
を準備し、該半導体チップ31の上面両側部に、前記複数
のボンディングパッドとそれぞれ対応するように、第1
リード33を接着し、図3(B)に示したように、第1 部分35
a 及び第2 部分35b を有し、該第1 部分35a は前記第1
リード33の上面外側部に接着され、第2 部分35b は前記
半導体チップ31の外方側に突出形成されるように前記第
2 リード35を形成する。
【００１６】その後、図2(A)及び図2(B)に示したよう
に、それぞれ接着層41、47を形成し、それらの該接着層
41、47の上面に絶縁層43、48を形成し、それら絶縁層4
3、48の上面に電導層45、49を形成して第1 リード33及
び第2 リード35をそれぞれ構成する。このとき、前記第
1 リード33は、該第1 リード33の接着層41を介して前記
半導体チップ31の上面に接着し、前記第1 リード33の電
導層45の上面に第2 リード35の電導層49を接着する。
【００１７】次いで、図3(C)に示したように、前記半導
体チップ31のボンディングパッド（図示されず）と前記
各第1 リード33の電導層45間を複数の導電性ワイヤ37に
より相互電気的に連結させる。このとき、電気的に連結
するため、前記ワイヤ37を利用する代わりに、バンプ
（図示されず）を介して連結することもできる。その
後、図3(D)に示したように、少なくとも、前記各第2 リ
ード35の第2 部分35b が外部に露出されるように、前記
半導体チップ31の上部に形成された前記複数の第1 リー
ド33、前記各第2 リードの第1 部分35b 及び前記ワイヤ
37をそれぞれ密封して成形部39を形成する。
【００１８】次いで、図3(E)に示したように、前記成形
部39の外部に突成された前記第2 リード35の第2 部分35
b を使用者の所望の形態に屈曲成形する。即ち、前記各
第2 リード35の第2 部分35b を上方向きに1 次屈曲した
後、前記成形部39の中心部側に2 次屈曲させて、前記第
2 部分35b の端部を前記成形部39の上面に当接させる。
【００１９】このとき、前記第2 部分35b の端部は、接
着剤40を介して前記成形部39の上面に接着させ、前記各
第2 リード35は、使用者の都合に合わせて、“Ｊ”字状
などの多用な形状に成形する。
【００２０】
【発明の効果】以上説明したように、請求項1 又は請求
項6 記載の発明によれば、第2 リード35の第2 部分35b
の端部が成形部39の上面から僅かな高さを有して形成さ
れているため、半導体パッケージを印刷回路基板に実装
するとき、従来のBLP よりもソルダー接合性を向上し得
るという効果がある。
【００２１】且つ、半導体チップの上面を除いた面が外
部に露出されるため、半導体チップから発生される熱を
効率的に放出し得るという効果がある。又、請求項2 、
3 、4 、7 、8 及び9 中、何れか一つに記載の発明によ
れば、前記第1 リード33及び第2 リード35の接着層41、
47は接着剤として用いることができ、電導層45、49は電
気的な信号の経路として使用することができるため、リ
ードオンチップ（Lead On Chip）型のCSP に適用し得
るという効果がある。
【００２２】更に、請求項5 記載の発明によれば、第2
リード35を成形部39により固定させ、リードの撓み現象
を防止し得るという効果がある。且つ、請求項10記載の
発明によれば、第2 リード35の電導層49と前記第1 リー
ド33の電導層45とを接着して、電気的な経路を形成し得
るという効果がある。又、請求項11記載の発明によれ
ば、第2 リード35は、半導体チップ31の側面に突出され
ないように成形されるため、パッケージの容積を減ら
し、パッケージの保管又は運搬中に発生する撓み現象な
どを防止し得るという効果があり、各第2リード35の第2
部分35b の端部が成形部39の上面から僅かな高さを有
して形成されているため、半導体パッケージを印刷回路
基板に実装するとき、従来のBLP よりもソルダー接合性
を向上し得るという効果がある。
【００２３】更に、請求項12記載の発明によれば、成形
部39の上面から、各第2 リード35の第2 部分35b までの
高さを、ソルダー接合の信頼性を確保し得る最小の高さ
に形成するようになっているため、パッケージの容積を
最小化し、各第2 リード35を成形部39の上面に接着さ
せ、リードの撓み現象などを防止し得るという効果があ
る。
【図面の簡単な説明】
【図１】 本発明に係るCSP を示した縦断面図である。
【図２】 (A) 及び(B) 、図1 のリードを示した構成図
で、(A) は第1 リードを示した縦断面図で、(B) は第2
リードを示した縦断面図である。
【図３】 (A) 〜(E) 、本発明に係るCSP の製造方法を
示した工程縦断面図である。
【図４】 従来TSOPの構成を示した概略断面図である。
【図５】 従来BLP の構成を示した縦断面図である。
【符号の説明】
31：半導体チップ 33：第1 リード 35：第2 リード（35a ：第1 部分35b ：第2 部分） 37：電導性ワイヤ 39：成形部 40：接着剤 41、47：接着層 43、48：絶縁層 45、49：電導層

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】複数のボンディングパッドを有する半導体
    チップと、 該半導体チップの上面両側部に、それらのボンディング
    パッドに対応して形成された複数の第1 リードと、 それらのボンディングパッドと前記第1 リード間を電気
    的に連結させる複数の電導性ワイヤと、 前記第1 リードの上面外側部に接着され、第1 部分と、
    該第1 部分から上方向に屈曲形成される第2 部分とを有
    して形成された複数の第2 リードと、 少なくとも、前記各第2 リードの第2 部分が露出される
    ように、前記半導体チップの上部の導電性ワイヤ、前記
    各第1 リード及び各第2 リードの第1 部分を密封して形
    成された成形部と、 を備えて構成されたことを特徴とするチップサイズ半導
    体パッケージ。
  2. 【請求項２】前記第1 リード及び第2 リードは、それぞ
    れ接着層と、それらの接着層の上面に形成された絶縁層
    と、それら絶縁層の上面に形成された電導層と、からそ
    れぞれ構成されたことを特徴とする請求項１記載のチッ
    プサイズ半導体パッケージ。
  3. 【請求項３】前記第1 リードの接着層は、前記半導体チ
    ップの上面に接着されることを特徴とする請求項2 記載
    のチップサイズ半導体パッケージ。
  4. 【請求項４】前記第1 リードの電導層上面には、前記第
    2 リードの電導層の第1 部分が接着されたことを特徴と
    する請求項1 〜3 のうちいずれか1 つに記載のチップサ
    イズ半導体パッケージ。
  5. 【請求項５】前記第2 リードの第2 部分の屈曲後の端部
    は、前記成形部の上面に接着剤により接着されることを
    特徴とする請求項1 記載のチップサイズ半導体パッケー
    ジ。
  6. 【請求項６】複数のボンディングパッドを有する半導体
    チップを準備する工程と、 該半導体チップの上面両側部に、前記複数のボンディン
    グパッドとそれぞれ対応するように複数の第1 リードを
    それぞれ接着する工程と、 第1 部分及び第2 部分を有し、該第1 部分は前記第1 リ
    ードの上面外側部に接着され、第2 部分は前記半導体チ
    ップの外方側に突出形成されるように複数の第2 リード
    をそれぞれ形成する工程と、 前記複数のボンディングパッドと前記第1 リード間を複
    数の電導性ワイヤを介してそれぞれ電気的に連結させる
    工程と、 少なくとも、前記第2 リードの第2 部分が露出されるよ
    うに、前記半導体チップの上部の導電性ワイヤ、前記第
    1 リード及び第2 リードの第1 部分をそれぞれ密封して
    成形部を形成する工程と、 前記第2 リードの第2 部分を屈曲形成する工程と、 を順次行うことを特徴とするチップサイズ半導体パッケ
    ージの製造方法。
  7. 【請求項７】前記第1 リードは、 接着層を形成する工程と、 該接着層の上面に絶縁層を形成する工程と、 該絶縁層の上面に電導層を形成する工程と、 を順次行って形成することを特徴とする請求項6 記載の
    チップサイズ半導体パッケージの製造方法。
  8. 【請求項８】前記第1 リードの接着層を前記半導体チッ
    プの上面に接着することを特徴とする請求項6 又は7 記
    載のチップサイズ半導体パッケージの製造方法。
  9. 【請求項９】前記第2 リードは、 接着層を形成する工程と、 該接着層の上面に絶縁層を形成する工程と、 該絶縁層の上面に電導層を形成する工程と、 を順次行って形成することを特徴とする請求項6 記載の
    チップサイズ半導体パッケージの製造方法。
  10. 【請求項１０】前記第2 リードの電導層を前記第1 リー
    ドの電導層に接着することを特徴とする請求項9 記載の
    チップサイズ半導体パッケージの製造方法。
  11. 【請求項１１】前記第2 リードの第2 部分は、該第2 リ
    ードの第1 部分から上方向きに屈曲した後、前記成形部
    の上面内側方向に再び屈曲して成形されることを特徴と
    する請求項6 記載のチップサイズ半導体パッケージの製
    造方法。
  12. 【請求項１２】前記第2 リードの第2 部分は、該第2 部
    分の端部を前記成形部の上面に当接するように屈曲形成
    した後、接着剤により前記成形部の上面に接着させるこ
    とを特徴とする請求項11記載のチップサイズ半導体パッ
    ケージの製造方法。
JP35113298A 1997-12-12 1998-12-10 チップサイズ半導体パッケージ及びその製造方法 Expired - Fee Related JP3684434B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970068007A KR100253376B1 (ko) 1997-12-12 1997-12-12 칩 사이즈 반도체 패키지 및 그의 제조 방법
KR68007/1997 1997-12-12

Publications (2)

Publication Number Publication Date
JPH11243172A true JPH11243172A (ja) 1999-09-07
JP3684434B2 JP3684434B2 (ja) 2005-08-17

Family

ID=19527101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35113298A Expired - Fee Related JP3684434B2 (ja) 1997-12-12 1998-12-10 チップサイズ半導体パッケージ及びその製造方法

Country Status (3)

Country Link
US (1) US6225558B1 (ja)
JP (1) JP3684434B2 (ja)
KR (1) KR100253376B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331738B1 (en) 1998-12-08 2001-12-18 Nec Corporation Semiconductor device having a BGA structure
JP2006201109A (ja) * 2005-01-24 2006-08-03 Nec Tokin Corp 圧電振動ジャイロ

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6387732B1 (en) 1999-06-18 2002-05-14 Micron Technology, Inc. Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
KR100338945B1 (ko) * 1999-12-13 2002-05-31 박종섭 웨이퍼 스케일 패키지 및 그 제조방법
KR20010068590A (ko) * 2000-01-07 2001-07-23 이수남 웨이퍼 레벨 패키지
US7489026B2 (en) * 2006-10-31 2009-02-10 Freescale Semiconductor, Inc. Methods and apparatus for a Quad Flat No-Lead (QFN) package
TWI355068B (en) * 2008-02-18 2011-12-21 Cyntec Co Ltd Electronic package structure
US8824165B2 (en) 2008-02-18 2014-09-02 Cyntec Co. Ltd Electronic package structure
US9824995B2 (en) 2014-09-29 2017-11-21 Nxp Usa, Inc. Flexible circuit leads in packaging for radio frequency devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4890154A (en) * 1988-03-02 1989-12-26 Lsi Logic Corporation Semiconductor package profile
JP2708191B2 (ja) * 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
US5583375A (en) * 1990-06-11 1996-12-10 Hitachi, Ltd. Semiconductor device with lead structure within the planar area of the device
US5053852A (en) * 1990-07-05 1991-10-01 At&T Bell Laboratories Molded hybrid IC package and lead frame therefore
KR940007757Y1 (ko) 1991-11-14 1994-10-24 금성일렉트론 주식회사 반도체 패키지
US6002167A (en) * 1995-09-22 1999-12-14 Hitachi Cable, Ltd. Semiconductor device having lead on chip structure
JPH09260568A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331738B1 (en) 1998-12-08 2001-12-18 Nec Corporation Semiconductor device having a BGA structure
JP2006201109A (ja) * 2005-01-24 2006-08-03 Nec Tokin Corp 圧電振動ジャイロ

Also Published As

Publication number Publication date
KR100253376B1 (ko) 2000-04-15
KR19990049144A (ko) 1999-07-05
US6225558B1 (en) 2001-05-01
JP3684434B2 (ja) 2005-08-17

Similar Documents

Publication Publication Date Title
JP2819284B2 (ja) 半導体パッケージ用基板およびその製造方法と その基板を利用した積層型半導体パッケージ
KR100186309B1 (ko) 적층형 버텀 리드 패키지
US7298032B2 (en) Semiconductor multi-chip package and fabrication method
US5554886A (en) Lead frame and semiconductor package with such lead frame
US6343019B1 (en) Apparatus and method of stacking die on a substrate
JP2992814B2 (ja) 半導体パッケージ
JP2840316B2 (ja) 半導体装置およびその製造方法
JPH11354669A (ja) ボ―ルグリッドアレイ型半導体パッケ―ジ及びその製造方法
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
JPH05109975A (ja) 樹脂封止型半導体装置
JPH09260538A (ja) 樹脂封止型半導体装置及び製造方法とその実装構造
US5994772A (en) Semiconductor package
JP2000101016A (ja) 半導体集積回路装置
JPH0547958A (ja) 樹脂封止型半導体装置
JP2873953B2 (ja) ボトムリード形半導体パッケージ
JPH11243172A (ja) チップサイズ半導体パッケージ及びその製造方法
TW558810B (en) Semiconductor package with lead frame as chip carrier and fabrication method thereof
TWI244173B (en) Semiconductor chip package structure
JP2000124356A (ja) 半導体パッケ―ジ用部材，半導体パッケ―ジ及び半導体パッケ―ジ製造方法
JP3232697B2 (ja) 樹脂封止型半導体装置
KR19990026494A (ko) 듀얼 적층패키지 및 그 제조방법
KR100379092B1 (ko) 반도체패키지 및 그 제조 방법
JP2587722Y2 (ja) 半導体装置
KR20010087444A (ko) 적층형 비엘피 패키지 및 제조방법
KR100631945B1 (ko) 스택 패키지

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050208

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050217

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050413

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050506

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050509

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080610

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090610

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100610

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110610

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120610

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130610

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees