JPH11238756A - 高周波回路装置 - Google Patents
高周波回路装置Info
- Publication number
- JPH11238756A JPH11238756A JP10037161A JP3716198A JPH11238756A JP H11238756 A JPH11238756 A JP H11238756A JP 10037161 A JP10037161 A JP 10037161A JP 3716198 A JP3716198 A JP 3716198A JP H11238756 A JPH11238756 A JP H11238756A
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- bonding pad
- layer metal
- layer
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
ボンディングパッドの低損失化を図る。 【解決手段】 半導体基板9上のボンディングバッドに
おいて、複数の金属配線すなわち第1層金属配線4、第
2層金属配線3、第3層金属配線2を積層してボンディ
ングバッドを形成し、最下層の第1層金属配線4を、ボ
ンディングバッドの面積より小さくなるように、上層の
金属配線3,4の面積より小さい領域に、分割して格子
状に配置する。
Description
高周波回路装置に関するもので、特に高周波回路の損失
の低減に関する。
べる。図16〜図18は、従来の高周波回路装置の構造
の一例を示す図である。図16はシリコン基板上に形成
されたボンディングパッドの平面図、図17は図16の
A−A' 部分を切り出した断面図、図18はこのボンデ
ィングパッドの等価回路を示す図である。これは、例え
ば、J.N.Burghartz, et.al.:" Microwave Inductors an
d Capasitors in Standard Multilevel Interconnect S
ilicon Technology", IEEE Trans. Microwave Theory T
ech., MTT-44, no.1 , pp.100−104 (199
6) に示された例である。
配線、3は第2層金属配線、4は第1層金属配線、5は
第3層金属配線を用いた配線、6はボンディングパッ
ド、7はボンディングワイヤ、8は地導体、10は絶縁
体、11は容量、12は抵抗、13はシリコン基板上に
絶縁体を積層した回路基板、14はシリコン基板であ
る。
に絶縁体10を介して形成したボンディングパッド6
は、第1層金属配線4、第2層金属配線3、第3層金属
配線2を積層して形成している。このボンディングパッ
ド6の平面形状は図16に示したように正方形であり、
ボンディングパッド6を形成している第3層金属配線2
の外形寸法はプロセスの制約により一定値に規定され
る。
る第2層金属配線3、第1層金属配線4の外形寸法は、
第1層金属配線4、第2層金属配線3、第3層金属配線
2の順に積層するために、図16に示したように第3層
金属配線2の外形寸法より、それぞれわずかに小さくな
っている。
路と接続するためのボンディングワイヤ7が、図16に
示したように、ボンディングパッド6を形成する第3層
金属配線2の中央部分に接続され、そのボンディングパ
ッド6を形成する第3層金属配線2とボンディングワイ
ヤ7との接続部分は、ボンディングワイヤ7が接続時に
つぶれるため円形の形状となっている。またボンディン
グパッド6には、ボンディングパッド6と同一基板上に
形成される回路と接続するための第3層金属配線を用い
た配線5が接続されている。
て、高周波信号は第3層金属配線2上に接続されたボン
ディングワイヤ7によりボンディングパッド6に伝わ
る。ボンディングパッド6に入力された高周波信号は、
ボンディングパッド6に接続された第3層金属配線を用
いた配線5へ伝わる。
ィングパッド6と地導体8との間には、容量11と抵抗
12が上記経路に対して並列に存在する。容量11の値
は、地導体8とボンディングパッド6との間の間隔が小
さい場合、またボンディングパッド6の地導体8に対す
る表面積が大きい場合にそれぞれ大きくなる。抵抗12
の値は、シリコン基板14のように基板抵抗率が低い場
合、またボンディングパッド6の地導体8に対する表面
積が大きい場合にそれぞれ小さくなる。
パッド6の構造においては、シリコン基板14のように
基板抵抗率が低い場合に、図18に示した等価回路の容
量11が大きくなり、抵抗12が小さくなるので、高周
波信号が上記経路にて伝わる場合に、ボンディングパッ
ド6の挿入損失が大きくなる。
て、ボンディングワイヤ7を接続する場合には、ボンデ
ィングワイヤ7の張力により剥離する場合がある。下層
の第1層金属配線4にてボンディングパッドを形成した
場合には、上層の第3層金属配線2にてボンディングパ
ッドを形成した場合に比べて、ボンディングパッドは剥
離しにくい。
パッド6においては、第1層金属配線4、第2層金属配
線3、第3層金属配線2を積層して形成しているため、
ボンディングワイヤ7をボンディングパッド6に接続す
る際に、例えば第3層金属配線2のみでボンディングパ
ッド6を形成した場合に比べて、ボンディングワイヤ7
の張力による剥離がしにくい。
以上のように構成されており、シリコン基板のような基
板抵抗率の低い半導体基板上に作成したボンディングパ
ッドにおいては、地導体に対する等価的な抵抗値が小さ
くなり、その結果ボンディングパッドの挿入損失も大き
くなるという課題があった。
減するために、ボンディングパッドの基板に対する容量
が小さくなる、最上層の金属配線のみでボンディングパ
ッドを構成した場合、ボンディングワイヤ接続時にボン
ディングパッドが、接続するボンディングワイヤの張力
により剥離しやすいという課題があった。
ためになされたもので、ボンディングワイヤ接続時にボ
ンディングパッドが剥離しにくく、かつボンディングパ
ッドの挿入損失の低減が可能な高周波回路を得ることを
目的とする。
置は、回路基板上に複数の金属配線層を用いて形成した
高周波回路装置において、上記複数の金属配線層を積層
して形成したボンディングパッド部を備え、かつ上記ボ
ンディングパッド部において最下層の金属配線層の面積
を上記ボンディングパッド部の面積より小さく形成した
ことを特徴とするものである。
ボンディングパッド部において、上記最下層の金属配線
層を分割して分散配置したことを特徴とするものであ
る。
ボンディングパッド部において、上記最下層の金属配線
層を五角形以上の多角形又は円形に形成したことを特徴
とするものである。
基板上に最下層の金属配線層とこの最下層の金属配線層
の上層に配置された複数の金属配線層を用いて形成した
高周波回路装置において、上記上層に配置された複数の
金属配線層を積層してボンディングパッド部を形成した
ことを特徴とするものである。
ボンディングパッド部において、上記ボンディングパッ
ド部における最下層の金属配線層の面積を上記ボンディ
ングパッド部の面積より小さく形成したことを特徴とす
るものである。
ボンディングパッド部において、上記最下層の金属配線
層を分割して分散配置したことを特徴とするものであ
る。
ボンディングパッド部において、上記最下層の金属配線
層を五角形以上の多角形又は円形に形成したことを特徴
とするものである。
の発明の実施の形態1による高周波回路装置の構造を示
す図である。図1はボンディングパッドの平面図、図2
は図1のA−A' 部分を切り出した断面図、図3はボン
ディングパッドの等価回路を示す図である。図1〜図3
において、1は半導体基板上に絶縁体を積層した回路基
板、2は第3層金属配線、3は第2層金属配線、4は第
1層金属配線、5は第3層金属配線を用いた配線、6は
ボンディングパッド、7はボンディングワイヤ、8は地
導体、9は半導体基板、10は絶縁体、11は容量、1
2は抵抗である。
わち裏面に地導体8を有する半導体基板9上に絶縁体1
0を介して形成したボンディングパッド6は、複数の金
属配線、すなわち、第1層金属配線4、第2層金属配線
3、第3層金属配線2を積層して形成している。このボ
ンディングパッド6の平面形状は図1に示したように正
方形であり、ボンディングパッド6を形成している最上
層の第3層金属配線2の外形寸法はプロセスの制約によ
り一定値に規定される。
層金属配線3の外形寸法は、第1層金属配線4、第2層
金属配線3、第3層金属配線2の順に積層するために、
図1に示したように最上層の第3層金属配線2の外形寸
法より、わずかに小さくなっている。
層金属配線3の外形寸法より小さい領域に、分割された
金属配線が格子状に分散配置されている。すなわち、こ
のボンディングパッド6は、回路基板1で用いられる複
数の金属配線層を積層して形成され、かつボンディング
パッド6の部分において、最下層の金属配線層の面積が
最上層の第3層金属配線2の面積より、すなわちボンデ
ィングパッド6の面積より所要の割合に小さくなるよう
に形成されている。
路と接続するためのボンディングワイヤ7が、図1に示
したように、ボンディングパッド6を形成する第3層金
属配線2の中央部分に接続され、そのボンディングパッ
ド6を形成する第3層金属配線2とボンディングワイヤ
7との接続部分は、ボンディングワイヤ7が接続時につ
ぶれるため円形の形状となっている。またボンディング
パッド6には、ボンディングパッド6と同一基板上に形
成される回路と接続するための第3層金属配線を用いた
配線5が接続されている。
て、高周波信号は第3層金属配線2上に接続されたボン
ディングワイヤ7によりボンディングパッド6に伝わ
る。ボンディングパッド6に入力された高周波信号は、
ボンディングパッド6に接続された第3層金属配線を用
いた配線5へ伝わる。
配線4は、ボンディングパッド6の面積、すなわち、最
上層の第3層金属配線2の面積より所要の割合に小さ
く、また、第2層金属配線3の面積より小さい正方形状
の領域内に、格子状の形状に配置されている。これによ
り、最下層の第1層金属配線4を、ボンディングパッド
6の面積と実質的に同じ面積の正方形の形状とした場合
に比べて、第1層金属配線4の半導体基板9に面する部
分の表面積が減少し、図3に示した等価回路の容量11
の値を小さく、抵抗12の値をは大きくすることができ
る。この結果、高周波においてボンディングパッド6の
挿入損失を低減することができる。
なったものの、例えば第3層金属配線2のみでボンディ
ングパッド6を構成した場合に比べて、上記のボンディ
ングパッド6は剥離しにくい。
高周波信号が入力した場合について説明したが、第3層
金属配線で構成した配線5から入力した場合でも、同様
の効果を奏する。また、ここではボンディングパッド6
を形成する第2層金属配線3、第3層金属配線2の平面
形状が正方形の場合について説明したが、第2層金属配
線3、第3層金属配線2の平面形状が正方形以外の任意
の形状の場合でも同様の効果を奏する。
2を示すボンディングパッドの平面図である。図4にお
いて、1は半導体基板上に絶縁体を積層した回路基板、
2は第3層金属配線、3は第2層金属配線、4は第1層
金属配線、5は第3層金属配線を用いた配線、6はボン
ディングパッド、7はボンディングワイヤである。
動作は、基本的に実施の形態1と同様であるが、ボンデ
ィングパッド6を構成する第1層金属配線4の形状のみ
が異なる。図4に示すこの実施の形態のボンディングパ
ッド6は、第1層金属配線4が、第2層金属配線3の面
積より小さい正方形の形状の領域内の四隅のみに配置さ
れている。
体基板9に面する部分の表面積が減少し、地導体8に対
する容量11の値を小さく、抵抗12の値を大きくする
ことができる。この結果、高周波においてボンディング
パッド6の挿入損失を低減することができる。
なったものの、第3層金属配線2のみでボンディングパ
ッド6を構成した場合に比べて、この実施の形態のボン
ディングパッドは剥離しにくい。また、ここではボンデ
ィングパッド6を形成する第2層金属配線3、第3層金
属配線2の平面形状が正方形の場合について説明した
が、第2層金属配線3、第3層金属配線2の平面形状が
正方形以外の任意の形状の場合でも同様の効果を奏す
る。
3を示すボンディングパッドの平面図である。図5にお
いて、1は半導体上に絶縁体を積層した回路基板、2は
第3層金属配線、3は第2層金属配線、4は第1層金属
配線、5は第3層金属配線を用いた配線、6はボンディ
ングパッド、7はボンディングワイヤである。
動作は、基本的に実施の形態1と同様であるが、ボンデ
ィングパッド6を構成する第1層金属配線4の形状のみ
が異なる。図5に示すこの実施の形態のボンディングパ
ッド6は、第1層金属配線4が、第2層金属配線3の面
積より小さい正方形の形状の領域内に、上記領域の面積
より小さい五角形以上の多角形の形状に配置されてい
る。これにより、第1層金属配線4の半導体基板9に面
する部分の表面積が減少し、地導体8に対する容量11
の値は小さく、抵抗12の値は大きくなる。この結果、
高周波においてボンディングパッド6の挿入損失を低減
することができる。
による。すなわち、ボンディングパッド6を形成する第
3層金属配線2とボンディングワイヤ7との接続部分
は、ボンディングワイヤ7が接続時につぶれるため円形
の形状となっている。この円形の形状部分にボンディン
グワイヤ7の引っ張り力が働くので、金属配線の剥離を
防止するように、この部分をカバーするように金属配線
の層を厚くするのがよい。
面積が小さくなったものの、第3層金属配線2のみでボ
ンディングパッド6を構成した場合に比べて、この実施
の形態のボンディングパッド6は剥離しにくい。また、
ここではボンディングパッド6を形成する第2層金属配
線3、第3層金属配線2の平面形状が正方形の場合につ
いて説明したが、第2層金属配線3、第3層金属配線2
の平面形状が正方形以外の任意の形状の場合でも同様の
効果を奏する。
4を示すボンディングパッドの平面図である。図6にお
いて、1は半導体上に絶縁体を積層した回路基板、2は
第3層金属配線、3は第2層金属配線、4は第1層金属
配線、5は第3層金属配線を用いた配線、6はボンディ
ングパッド、7はボンディングワイヤである。
動作は、基本的に実施の形態1と同様であるが、ボンデ
ィングパッド6を構成する第1層金属配線4の形状のみ
が異なる。図6に示すこの実施の形態のボンディングパ
ッド6は、第1層金属配線4が、第2層金属配線3の面
積より小さい正方形の形状の領域内に、上記領域の面積
より小さい円形の形状に配置されている。
板9に面する部分の表面積が減少し、地導体8に対する
容量11の値を小さく、抵抗12の値を大きくすること
ができる。この結果、高周波においてボンディングパッ
ド6の挿入損失を低減することができる。
なったものの、第3層金属配線2のみでボンディングパ
ッド6を構成した場合に比べて、この実施の形態のボン
ディングパッド6は剥離しにくい。また、ここではボン
ディングパッド6を形成する第3層金属配線2の平面形
状が正方形の場合について説明したが、第3層金属配線
2の平面形状が正方形以外の任意の形状の場合でも同様
の効果を奏する。
実施の形態5による高周波回路装置の構造を示す図であ
る。図7はボンディングパッドの平面図、図8は図7の
A−A' 部分を切り出した断面図、図9はボンディング
パッドの等価回路を示す図である。図7〜図9におい
て、1は半導体基板上に絶縁体を積層した回路基板、2
は第3層金属配線、3は第2層金属配線、5は第3層金
属配線を用いた配線、6はボンディングパッド、7はボ
ンディングワイヤ、8は地導体、9は半導体基板、10
は絶縁体、11は容量、12は抵抗である。
ディングパッド6は、半導体基板9上に絶縁体10を介
して、第2層金属配線3、第3層金属配線2を積層して
形成されている。回路基板1に用いられる金属配線が3
層以上の多層である場合でも、このボンディングパッド
6は、少なくとも最下層の金属配線層を用いずに、その
上層の複数の金属配線層を用いて形成されている。
金属配線3の平面形状は、この例では図7に示したよう
に正方形である。ボンディングパッド6には、外部回路
と接続するためのボンディングワイヤ7が、図7に示し
たように、ボンディングパッド6を形成する第3層金属
配線2の中央部分に接続されている。またボンディング
パッド6には、ボンディングパッド6と同一基板上に形
成される回路と接続するための第3層金属配線を用いた
配線5が接続されている。
て、高周波信号は第3層金属配線2上に接続されたボン
ディングワイヤ7によりボンディングパッド6に伝わ
る。ボンディングパッド6に入力された高周波信号は、
ボンディングパッド6に接続された第3層金属配線を用
いた配線5へ伝わる。
いられる最下層の配線層を用いずに、第2層金属配線
3、第3層金属配線2を積層して構成することにより、
このボンディングパッド6の部分では、回路基板1にお
ける最下層の第1層金属配線4を用いる場合に比べて、
半導体基板9上の絶縁体10を厚くすることができる。
したがって、ボンディングパッド6の部分では最下層と
なる第2層金属配線3が、半導体基板9から離れた位置
になるため、図9に示した等価回路の容量11の値を小
さすることができる。この結果、高周波においてボンデ
ィングパッド6の挿入損失を低減することができる。
上層の第3層金属配線2のみでボンディングパッド6を
構成した場合に比べて、この実施の形態のボンディング
パッド6は剥離しにくい。
高周波信号が入力した場合について説明したが、第3層
金属配線で構成した配線5から入力した場合でも、同様
の効果を奏する。また、ここでは上記ボンディングパッ
ド6を形成する第3層金属配線2の平面形状が正方形の
場合について説明したが、第3層金属配線2の平面形状
が正方形以外の任意の形状の場合でも同様の効果を奏す
る。
明の実施の形態6による高周波回路装置の構造を示す図
である。図10はボンディングパッドの平面図、図11
は図10のAA' 部分を切り出した断面図、図12はボ
ンディングパッドの等価回路を示す図である。図10〜
図12において、1は半導体基板上に絶縁体を積層した
回路基板、2は第3層金属配線、3は第2層金属配線、
5は第3層金属配線を用いた配線、6はボンディングパ
ッド、7はボンディングワイヤ、8は地導体、9は半導
体基板、10は絶縁体、11は容量、12は抵抗であ
る。
6は回路基板1上に、すなわち半導体基板9上に絶縁体
10を介して、第2層金属配線3、第3層金属配線2を
積層して形成されている。回路基板1に用いられる金属
配線が3層以上の多層である場合でも、このボンディン
グパッド6は、少なくとも最下層の金属配線層を用いず
に、その上層の複数の金属配線層を積層して形成されて
いる。
したように正方形である。また、下層の第2層金属配線
3は、第3層金属配線2の面積より小さい領域に、格子
状に金属が配置されている。
続するためのボンディングワイヤ7が、図10に示した
ように、ボンディングパッド6を形成する第3層金属配
線2の中央部分に接続されて、そのボンディングパッド
6を形成する第3層金属配線2とボンディングワイヤ7
との接続部分は、ボンディングワイヤ7が接続時につぶ
れるため円形の形状となっている。またボンディングパ
ッド6には、ボンディングパッド6と同一基板上に形成
される回路と接続するための第3層金属配線を用いた配
線5が接続されている。
て、高周波信号は第3層金属配線2上に接続されたボン
ディングワイヤ7によりボンディングパッド6に伝わ
る。このボンディングパッド6に入力された高周波信号
は、ボンディングパッド6に接続された第3層金属配線
を用いた配線5へ伝わる。
面積より小さい正方形状の領域内に、分割されて格子状
の形状に分散配置されている。これにより、ボンディン
グパッド6を構成する第2層金属配線3を、第3層金属
配線2と実質的に差のない正方形の形状とした場合に比
べて、第2層金属配線3の半導体基板9に面する部分の
表面積が減少し、図12に示した等価回路の容量11の
値を小さく、抵抗12の値を大きくすることができる。
この結果、高周波においてボンディングパッド6の挿入
損失を低減することができる。
なったものの、第3層金属配線2のみでボンディングパ
ッド6を構成した場合に比べて、この実施の形態のボン
ディングパッド6は剥離しにくい。なお、ここではボン
ディングワイヤ7から高周波信号が入力した場合につい
て説明したが、第3層金属配線で構成した配線5から入
力した場合でも、同様の効果を奏する。
成する第3層金属配線2の平面形状が正方形の場合につ
いて説明したが、第3層金属配線2の平面形状が正方形
以外の任意の形状の場合でも同様の効果を奏する。
態7を示すボンディングパッドの平面図である。図13
において、1は半導体基板上に絶縁体を積層した回路基
板、2は第3層金属配線、3は第2層金属配線、5は第
3層金属配線を用いた配線、6はボンディングパッド、
7はボンディングワイヤである。
動作は、基本的に実施の形態6と同様であるが、ボンデ
ィングパッド6を構成する第2層金属配線3の形状のみ
が異なる。図13に示したボンディングパッド6は、第
2層金属配線3が分割されて、第3層金属配線2の面積
より小さい正方形の形状の領域内の四隅のみに分離して
配置されている。
板9に面する部分の表面積が減少し、地導体8に対する
容量11の値を小さく、抵抗12の値を大きくすること
ができる。この結果、高周波においてボンディングパッ
ド6の挿入損失を低減することができる。
なったものの、第3層金属配線2のみでボンディングパ
ッド6を構成した場合に比べて、この実施の形態のボン
ディングパッドは剥離しにくい。また、ここではボンデ
ィングパッド6を形成する第3層金属配線2の平面形状
が正方形の場合について説明したが、第3層金属配線2
の平面形状が正方形以外の任意の形状の場合でも同様の
効果を奏する。
態8を示すボンディングパッドの平面図である。図14
において、1は半導体基板上に絶縁体を積層した回路基
板、2は第3層金属配線、3は第2層金属配線、5は第
3層金属配線を用いた配線、6はボンディングパッド、
7はボンディングワイヤである。
動作は、基本的に実施の形態6と同様であるが、ボンデ
ィングパッド6を構成する第2層金属配線3の形状のみ
が異なる。図14に示したボンディングパッド6は、第
2層金属配線3が、第3層金属配線1の面積より小さい
正方形の形状の領域内に、上記領域の面積より小さい五
角形以上の多角形の形状に配置されている。
板9に面する部分の表面積が減少し、地導体8に対する
容量11の値を小さく、抵抗12の値を大きくすること
ができる。この結果、高周波においてボンディングパッ
ド6の挿入損失を低減することができる。
なったものの、第3層金属配線2のみでボンディングパ
ッド6を構成した場合に比べて、この実施の形態のボン
ディングパッド6は剥離しにくい。また、ここではボン
ディングパッド6を形成する第3層金属配線2の平面形
状が正方形の場合について説明したが、第3層金属配線
2の平面形状が正方形以外の任意の形状の場合でも同様
の効果を奏する。
態9を示すボンディングパッドの平面図である。図15
において、1は半導体基板上に絶縁体を積層した回路基
板、2は第3層金属配線、3は第2層金属配線、5は第
3層金属配線を用いた配線、6はボンディングパッド、
7はボンディングワイヤである。
動作は、基本的に実施の形態6と同様であるが、ボンデ
ィングパッド6を構成する第2層金属配線3の形状のみ
が異なる。図15に示したボンディングパッド6は、第
2層金属配線3が、第3層金属配線2の面積より小さい
正方形の形状の領域内に、上記領域の面積より小さい円
形の形状に配置されている。
板9に面する部分の表面積が減少し、地導体8に対する
容量11の値を小さく、抵抗12の値を大きくすること
ができる。この結果、高周波においてボンディングパッ
ド6の挿入損失を低減することができる。
なったものの、第3層金属配線2のみでボンディングパ
ッド6を構成した場合に比べて、ボンディングパッド6
は剥離しにくい。
成する第3層金属配線2の平面形状が正方形の場合につ
いて説明したが、第3層金属配線2の平面形状が正方形
以外の任意の形状の場合でも同様の効果を奏する。
わる発明によれば、回路基板に用いられる複数の金属配
線を用いてこれらの金属配線を積層してボンディングパ
ッド部を形成し、最下層の金属配線の半導体基板に面す
る部分の表面積を減少させ、ボンディングパッドの地導
体に対する容量の値を小さく、地導体に対する抵抗の値
を大きくすることができる。この結果、高周波において
ボンディングパッドの挿入損失を低減することができ、
ボンディングパッドの挿入損失が低減可能な高周波回路
を得ることができる。
よれば、回路基板に用いられる複数の金属配線のうち、
少なくとも最下層の金属配線を除いてその上層の複数の
金属配線を積層してボンディングパッドを形成するの
で、ボンディングパッドの地導体に対する容量の値を小
さく、地導体に対する抵抗の値を大きくすることができ
る。また、ボンディングパッドにおける最下層の金属配
線の半導体基板に面する部分の表面積を減少させ、ボン
ディングパッドの地導体に対する容量の値をさらに小さ
く、地導体に対する抵抗の値をさらに大きくすることが
できる。この結果、高周波においてボンディングパッド
の挿入損失を低減することができ、ボンディングパッド
の挿入損失が低減可能な高周波回路を得ることができ
る。
平面図である。
断面図である。
等価回路である。
平面図である。
平面図である。
平面図である。
平面図である。
断面図である。
等価回路である。
の平面図である。
の断面図である。
の等価回路である。
の平面図である。
の平面図である。
の平面図である。
ある。
ある。
である。
属配線、 4 第1層金属配線、 6 ボンデイングパ
ッド、 7 ボンデイングワイヤ、 8 地導体、 9
半導体基板、 10 絶縁体、 11 容量、 12
抵抗。
Claims (7)
- 【請求項1】 回路基板上に複数の金属配線層を用いて
形成した高周波回路装置において、上記複数の金属配線
層を積層して形成したボンディングパッド部を備え、か
つ上記ボンディングパッド部において最下層の金属配線
層の面積を上記ボンディングパッド部の面積より小さく
形成したことを特徴とする高周波回路装置。 - 【請求項2】 上記ボンディングパッド部において、上
記最下層の金属配線層を分割して分散配置したことを特
徴とする請求項1に記載の高周波回路装置。 - 【請求項3】 上記ボンディングパッド部において、上
記最下層の金属配線層を五角形以上の多角形又は円形に
形成したことを特徴とする請求項1に記載の高周波回路
装置。 - 【請求項4】 回路基板上に最下層の金属配線層とこの
最下層の金属配線層の上層に配置された複数の金属配線
層を用いて形成した高周波回路装置において、上記上層
に配置された複数の金属配線層を積層してボンディング
パッド部を形成したことを特徴とする高周波回路装置。 - 【請求項5】 上記ボンディングパッド部において、上
記ボンディングパッド部における最下層の金属配線層の
面積を上記ボンディングパッド部の面積より小さく形成
したことを特徴とする請求項4に記載の高周波回路装
置。 - 【請求項6】 上記ボンディングパッド部において、上
記最下層の金属配線層を分割して分散配置したことを特
徴とする請求項5に記載の高周波回路装置。 - 【請求項7】 上記ボンディングパッド部において、上
記最下層の金属配線層を五角形以上の多角形又は円形に
形成したことを特徴とする請求項5に記載の高周波回路
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03716198A JP3370922B2 (ja) | 1998-02-19 | 1998-02-19 | 高周波回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03716198A JP3370922B2 (ja) | 1998-02-19 | 1998-02-19 | 高周波回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11238756A true JPH11238756A (ja) | 1999-08-31 |
JP3370922B2 JP3370922B2 (ja) | 2003-01-27 |
Family
ID=12489885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03716198A Expired - Fee Related JP3370922B2 (ja) | 1998-02-19 | 1998-02-19 | 高周波回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3370922B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012239189A (ja) * | 2000-09-15 | 2012-12-06 | Qualcomm Atheros Inc | 集積されたパワー増幅器を有するcmosトランシーバ |
-
1998
- 1998-02-19 JP JP03716198A patent/JP3370922B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012239189A (ja) * | 2000-09-15 | 2012-12-06 | Qualcomm Atheros Inc | 集積されたパワー増幅器を有するcmosトランシーバ |
Also Published As
Publication number | Publication date |
---|---|
JP3370922B2 (ja) | 2003-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001223324A (ja) | 半導体装置 | |
JPWO2011114774A1 (ja) | 半導体素子内蔵基板およびその製造方法 | |
JP4595593B2 (ja) | 半導体ic内蔵基板 | |
JP3512331B2 (ja) | 半導体装置のプラスチックパッケージ | |
JPH06163794A (ja) | メタルコアタイプの多層リードフレーム | |
JP6725095B2 (ja) | 配線基板および半導体装置 | |
JP3878795B2 (ja) | 多層配線基板 | |
JPH11238756A (ja) | 高周波回路装置 | |
JP2007250916A (ja) | 半導体装置およびその製造方法 | |
US20140327157A1 (en) | Semiconductor device and method for manufacturing same | |
JP2755239B2 (ja) | 半導体装置用パッケージ | |
JP3798978B2 (ja) | 多層配線基板 | |
US20060244120A1 (en) | Semiconductor device with a rewiring level and method for producing the same | |
JPS5839030A (ja) | 半導体装置 | |
JP3599975B2 (ja) | 高周波回路 | |
JP3792472B2 (ja) | 多層配線基板 | |
JP2001217345A (ja) | 多層配線基板 | |
JP2001217348A (ja) | 多層配線基板 | |
JP3290754B2 (ja) | 半導体搭載用多層基板 | |
JP3754863B2 (ja) | 多層配線基板 | |
JP3754865B2 (ja) | 多層配線基板 | |
JPH04184962A (ja) | 半導体集積回路装置 | |
US6828643B2 (en) | Bonding pads over input circuits | |
JP3075858B2 (ja) | 半導体集積回路装置 | |
TW200416986A (en) | Structure for bond pad of integrated circuit and the forming method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071115 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091115 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091115 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101115 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121115 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121115 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131115 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |