JPH11237441A - Semiconductor integrated circuit device, its manufacture, and its inspection method - Google Patents

Semiconductor integrated circuit device, its manufacture, and its inspection method

Info

Publication number
JPH11237441A
JPH11237441A JP10039275A JP3927598A JPH11237441A JP H11237441 A JPH11237441 A JP H11237441A JP 10039275 A JP10039275 A JP 10039275A JP 3927598 A JP3927598 A JP 3927598A JP H11237441 A JPH11237441 A JP H11237441A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit device
semiconductor integrated
wiring terminal
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10039275A
Other languages
Japanese (ja)
Inventor
Tetsuo Kazami
哲夫 風見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10039275A priority Critical patent/JPH11237441A/en
Publication of JPH11237441A publication Critical patent/JPH11237441A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor integrated circuit device for electrically, efficiently, and accurately inspecting the open-circuiting of a power supply terminal or the ground of a grounding terminal in a semiconductor integrated circuit device such as an LSI mainly using a flip-chip system. SOLUTION: An inspection judgment means 7 for electrically detecting each connection state between a plurality of wiring terminal parts 2 that are provided at a semiconductor integrated circuit device 1 and other terminal junction parts 6-1 to 6-3 that are provided opposite to each of the wiring terminal parts 2 and for discriminating whether each connection state of the wiring terminal parts 2 is normal or not is built into the semiconductor integrated circuit device 1.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体集積回路装
置、半導体集積回路装置の製造方法及び半導体集積回路
装置に於ける配線端子部の接続不良を検査する検査方法
に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit device, a method for manufacturing a semiconductor integrated circuit device, and an inspection method for inspecting a connection failure of a wiring terminal portion in the semiconductor integrated circuit device.

【0002】[0002]

【従来の技術】従来から、LSI等の半導体集積回路装
置に於いては、当該半導体集積回路装置が製造された後
に当該半導体集積回路装置内の配線状態が正確に接続さ
れているか否かを判断する必要があるが、当該LSI等
の半導体集積回路装置が完成した後では、内部の配線回
路に於ける配線端子部と、それに接続される他の配線端
子との接続状態を外部から観察する事が不可能であるの
で、当該接続不良を容易に検出する事が困難であった。
2. Description of the Related Art Conventionally, in a semiconductor integrated circuit device such as an LSI, after the semiconductor integrated circuit device is manufactured, it is determined whether or not a wiring state in the semiconductor integrated circuit device is correctly connected. After the completion of the semiconductor integrated circuit device such as the LSI, it is necessary to externally observe the connection state between the wiring terminal portion in the internal wiring circuit and other wiring terminals connected thereto. Therefore, it is difficult to easily detect the connection failure.

【0003】当該半導体集積回路装置に於いて、電源端
子或いは接地端子(GND)の一部の配線接続部に接続
不良部が存在しても、回路内部の電源配線経路を通じ
て、他の電源端子から電流が供給される為に回路は動作
を行うが、予め定められた所定の幅で設計されている配
線部に設計値以上の電流が流れると言う所謂エレクトロ
マイグレーションが発生して、当該半導体集積回路装置
を長期間の使用する事が不可能となったり、ノイズが発
生する原因ともなっていた。
In the semiconductor integrated circuit device, even if there is a poor connection at a part of the wiring connection of the power supply terminal or the ground terminal (GND), the power supply terminal or the grounding terminal (GND) is connected to another power supply terminal through a power supply wiring path inside the circuit. Since the current is supplied, the circuit operates, but a so-called electromigration that a current larger than a design value flows in a wiring portion designed with a predetermined width is generated, and the semiconductor integrated circuit is operated. This has made it impossible to use the device for a long period of time and has caused noise.

【0004】又、当該半導体集積回路装置に於ける信号
端子に関しては、所定の信号入力端子に所定の信号を入
力して出力端子に於ける出力信号を検出する事によっ
て、電気的に、信号端子部の接続不良を検出する事が出
来るが、電源端子或いは接地端子に関しては、電気的に
その接続不良を検出する方法が存在していなかった。そ
の為、従来では、完成された当該半導体集積回路装置の
封止樹脂を剥がすか、モールド樹脂を削り取って、内部
を光学的に観察する観察する方法が使用されているが、
効率的ではなく、又危険な作業でもあり、回路配線を破
壊してしまうと言う欠点も有った。
Further, with respect to signal terminals in the semiconductor integrated circuit device, a predetermined signal is input to a predetermined signal input terminal and an output signal at an output terminal is detected, thereby electrically connecting the signal terminal. A connection failure can be detected, but there has been no method for electrically detecting the connection failure of a power supply terminal or a ground terminal. For this reason, conventionally, a method of peeling off the sealing resin of the completed semiconductor integrated circuit device or shaving off the molding resin and optically observing the inside is used.
It was not efficient and was dangerous work, and had the disadvantage of destroying circuit wiring.

【0005】即ち、現在、一般的に使用されているフリ
ップチップ方式によって形成されたLSI等の半導体集
積回路装置に於いて、その電源端子或いはGND端子が
全て接続されているかどうかを電気的にテストする手法
がなく、またその電源端子或いはGND端子が全て接続
されいなくても、当該LSI等の半導体集積回路装置で
あるチップは、一応の動作をするので、信頼性上の問題
が発生してくる。
That is, in a semiconductor integrated circuit device such as an LSI formed by a flip chip method generally used at present, it is electrically tested whether all the power supply terminals or GND terminals are connected. Even if the power supply terminal or the GND terminal is not connected at all, the chip which is a semiconductor integrated circuit device such as the LSI operates tentatively, and a reliability problem occurs. come.

【0006】図3は、従来一般的に使用されている半導
体集積回路装置の構造の一例を示すものであり、周辺部
にのみパッド31が存在するチップ32をパッケージ3
3に実装した際の断面図を示す。図3に於いては、当該
チップ32のパッド部31が、ワイヤボンディング34
を介してパッケージ33の端子部35と接続されている
例が示されている。
FIG. 3 shows an example of the structure of a semiconductor integrated circuit device generally used in the prior art. A chip 32 having pads 31 only in the peripheral portion is packaged in a package 3.
3 shows a cross-sectional view when mounted. In FIG. 3, the pad portion 31 of the chip 32 is
2 shows an example in which the terminal is connected to the terminal unit 35 of the package 33 through the terminal.

【0007】係る周辺部のみにパッドが配置されている
従来のチップでは、当該チップのウェハテストや当該チ
ップをパッケージに組立する際に、信号ピンの接続試験
はテスタ等による電気的試験によって、電源端子ピン或
いはGND端子ピンの接続試験は外観検査による光学的
な方法での試験が可能である。然しながら、図2に示す
様な、チップ1内部にパッドを介して半田バンプ部2が
多数配置されているフリップチップ3ではウェハテスト
時やパッケージ組立時には、チップ全面が上部からプロ
ーブカードやパッケージに覆われてしまう為に、電源端
子或いはGND端子が全て正しく接続されているかを光
学的にテストする事が不可能となる。
In a conventional chip in which pads are arranged only in the peripheral portion, when testing the chip in a wafer or assembling the chip into a package, a connection test of signal pins is performed by an electrical test using a tester or the like. The connection test of the terminal pin or the GND terminal pin can be performed by an optical method based on appearance inspection. However, as shown in FIG. 2, in a flip chip 3 in which a large number of solder bumps 2 are arranged via pads in a chip 1, the entire chip surface is covered with a probe card or package from above during a wafer test or package assembly. Therefore, it is impossible to optically test whether all the power supply terminals or the GND terminals are correctly connected.

【0008】更に、図2に示す様なフリップチップ3で
は、必ずしも当該電源端子或いはGND端子が当該チッ
プの周辺部に位置しているとは限らず、当該チップの中
央部に存在する可能性も多いので、従来の方法では、当
該検査の方法がより複雑化されると言う問題が有った。
又、当該チップ内に於いて、全ての電源端子或いはGN
D端子が正しく接続されていない場合でも、他の電源端
子から電流が供給されることによって、当該チップは動
作をするが、上記した様に、設計で想定した電流経路と
は異なる経路から電流が供給されることになるので、ノ
イズの問題や、長期間の使用に於ける信頼性の低下等の
問題も発生する。
Further, in the flip chip 3 as shown in FIG. 2, the power supply terminal or the GND terminal is not always located at the periphery of the chip, and may be located at the center of the chip. Because of the large number, the conventional method has a problem that the inspection method becomes more complicated.
In the chip, all power supply terminals or GN
Even when the D terminal is not connected correctly, the chip operates by supplying current from another power supply terminal. However, as described above, current flows from a path different from the current path assumed in the design. Since they are supplied, problems such as a noise problem and a decrease in reliability in long-term use also occur.

【0009】その他、特開昭61−161742号公報
には、半導体集積回路装置に於ける配線接続の不良を検
出する方法について記載されており、その具体例として
は、所定の接続バンプ部に近接してダミーバンプ部を設
け、当該配線接続が不良の場合には、当該配線部が当該
ダミーバンプ部と接続する様に構成しておく事によっ
て、ダミーバンプ部の電位を常時測定しておくことによ
って、配線接続の良、不良を判断する様にしたものであ
るが、LSI等の半導体集積回路装置基板内に、配線端
子部の接続状態を検出判定する回路を埋め込んだ半導体
集積回路装置に関しては、記載が見られない。
In addition, Japanese Patent Application Laid-Open No. 61-161742 describes a method of detecting a wiring connection failure in a semiconductor integrated circuit device. In the case where the dummy bump portion is provided and the wiring connection is defective, the wiring portion is connected to the dummy bump portion so that the potential of the dummy bump portion is constantly measured, so that the wiring can be performed. Although the connection is determined to be good or bad, a description is given of a semiconductor integrated circuit device in which a circuit for detecting the connection state of a wiring terminal portion is embedded in a semiconductor integrated circuit device substrate such as an LSI. can not see.

【0010】又、特開平9−264918号公報には、
従来使用されて来ているプローブを使用した配線接続不
良の検出方法を示すに過ぎず、プローブを使用すること
なく、且つ配線端子部の接続状態を検出判定する回路を
半導体装置内部に埋め込んだ半導体集積回路装置に関し
ては記載が見られない。
Japanese Patent Application Laid-Open No. 9-264918 discloses that
This merely shows a method of detecting a wiring connection failure using a conventionally used probe, and a semiconductor in which a circuit for detecting and detecting a connection state of a wiring terminal portion is embedded in a semiconductor device without using a probe. No description is found for the integrated circuit device.

【0011】[0011]

【発明が解決しようとする課題】従って、本発明の目的
は、上記した従来技術の欠点を改良し、フリップチップ
方式を主体とするLSI等の半導体集積回路装置に於い
て、電源端子或いは接地端子GNDのオープンテストを
電気的に且つ効率的に然かも正確に検査する事が可能な
半導体集積回路装置を提供するものであり、更に本発明
に於いては、半導体集積回路装置内部に電源端子或いは
接地端子に於ける接続状態を検出し且つ当該接続状態が
正常であるか異状であるかを判断する検査判定回路を半
導体集積回路装置内部特に基板内部に埋め込んで形成し
た半導体集積回路装置を提供するものである。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to improve the above-mentioned disadvantages of the prior art, and to provide a power supply terminal or a ground terminal in a semiconductor integrated circuit device such as an LSI mainly using a flip chip method. An object of the present invention is to provide a semiconductor integrated circuit device capable of performing an open test of GND electrically and efficiently as well as accurately. Further, in the present invention, a power supply terminal or a power supply terminal is provided inside the semiconductor integrated circuit device. Provided is a semiconductor integrated circuit device formed by embedding a test determination circuit for detecting a connection state at a ground terminal and determining whether the connection state is normal or abnormal inside a semiconductor integrated circuit device, particularly, a substrate. Things.

【0012】[0012]

【課題を解決するための手段】本発明は上記した目的を
達成する為、以下に示す様な基本的な技術構成を採用す
るものである。即ち、本発明に係る第1の態様として
は、半導体集積回路装置に設けられている複数の配線端
子部と当該配線端子部のそれぞれに対向して設けられて
いる他の端子接合部との間に於けるそれぞれの接続状態
を電気的に検出し、当該配線端子部のそれぞれの接続状
態が正常か異状かを判別する検査判定手段が当該半導体
集積回路装置内部にビルトインされている半導体集積回
路装置であり、又本発明に於ける第2の態様としては、
半導体回路に於ける複数の配線端子部のそれぞれの下方
部に対応する部位にスイッチ手段を個別に配置し、当該
各スイッチ手段の一方端部を当該配線端子部に接続する
と共に当該スイッチ手段の他方の端部を所定の定電流源
に接続させ、且つ隣接する2つの配線端子部間の電圧を
検出して、当該電圧を予め定められた基準電圧値と比較
する比較手段を、任意に選択された互いに隣接する2個
の配線端子部間のそれぞれに対応して配置させ、更に、
当該スイッチ手段のスイッチング動作を制御する制御手
段と当該任意に選択された互いに隣接する2個の配線端
子部間に配置された比較手段の比較結果から被検査配線
端子部の接続状態を判別する判断手段とを当該半導体回
路内部に配置する様に構成されている半導体集積回路装
置の製造方法である。
In order to achieve the above-mentioned object, the present invention employs the following basic technical structure. That is, as a first aspect according to the present invention, a plurality of wiring terminal portions provided in a semiconductor integrated circuit device and another terminal joint portion provided opposite to each of the wiring terminal portions are provided. A semiconductor integrated circuit device having a built-in inspection determination means for electrically detecting each connection state in the semiconductor integrated circuit device and determining whether each connection state of the wiring terminal portion is normal or abnormal. In a second aspect of the present invention,
Switch means are individually arranged at portions corresponding to lower portions of the plurality of wiring terminals in the semiconductor circuit, and one end of each switch is connected to the wiring terminal and the other of the switches is connected. Is connected to a predetermined constant current source, a voltage between two adjacent wiring terminals is detected, and a comparing means for comparing the voltage with a predetermined reference voltage value is arbitrarily selected. Are disposed corresponding to each of two adjacent wiring terminal portions.
Judgment for judging the connection state of the wiring terminal to be inspected from the comparison result of the control means for controlling the switching operation of the switch means and the comparison means arranged between the two arbitrarily selected adjacent wiring terminal parts. Means for manufacturing the semiconductor integrated circuit device, wherein the means are arranged inside the semiconductor circuit.

【0013】更に、本発明に係る第3の態様としては、
半導体回路に於ける複数の配線端子部のそれぞれの下方
部に対応する部位にスイッチ手段を個別に配置し、当該
各スイッチ手段の一方端部を当該配線端子部に接続する
と共に当該スイッチ手段の他方の端部を所定の定電流源
に接続させ、且つ隣接する2つの配線端子部間の電圧を
検出して、当該電圧を予め定められた基準電圧値と比較
する比較手段を、任意に選択された互いに隣接する2個
の配線端子部間のそれぞれに対応して配置させ、更に、
当該スイッチ手段のスイッチング動作を制御する制御手
段と当該任意に選択された互いに隣接する2個の配線端
子部間に配置された比較手段の比較結果から被検査配線
端子部の接続状態を判別する判断手段とを当該半導体回
路内部に配置する様に構成されている半導体集積回路装
置に於いて、選択された被検査配線端子部と対応する当
該スイッチ手段をONとすると共に、同時に選択され
た、当該被検査配線端子部の両側に配置された当該配線
端子部と対応するスイッチ手段をOFFとなし、次い
で、当該被検査配線端子部の両側に配置されたそれぞれ
の配線端子部と当該被検査配線端子部との間に形成され
る電圧を検出手段により検出し、当該検出された当該電
圧値を当該比較手段によって、予め定められた所定の基
準電圧値と比較し、当該被検査配線端子部の少なくとも
一方の側に於ける当該比較手段の出力レベルに応じて、
当該配線端子部の他の端子接合部との間に於けるそれぞ
れの接続状態を判断する様に構成されている半導体集積
回路装置の回路に於ける被検査配線端子部の接続状態を
判定する検査方法である。
Further, as a third aspect according to the present invention,
Switch means are individually arranged at portions corresponding to lower portions of the plurality of wiring terminals in the semiconductor circuit, and one end of each switch is connected to the wiring terminal and the other of the switches is connected. Is connected to a predetermined constant current source, a voltage between two adjacent wiring terminals is detected, and a comparing means for comparing the voltage with a predetermined reference voltage value is arbitrarily selected. Are disposed corresponding to each of two adjacent wiring terminal portions.
Judgment for judging the connection state of the wiring terminal to be inspected from the comparison result of the control means for controlling the switching operation of the switch means and the comparison means arranged between the two arbitrarily selected adjacent wiring terminal parts. In the semiconductor integrated circuit device configured to dispose the means inside the semiconductor circuit, the switch means corresponding to the selected wiring terminal part to be inspected is turned on, and the switch means selected at the same time is selected. The switch means corresponding to the wiring terminal portion arranged on both sides of the wiring terminal portion to be inspected is turned off, and then the respective wiring terminal portions arranged on both sides of the wiring terminal portion to be inspected and the wiring terminal to be inspected are turned off. The voltage formed between the first and second parts is detected by the detecting means, and the detected voltage value is compared with a predetermined reference voltage value by the comparing means. In accordance with the output level of at the comparison means on at least one side of the inspected terminal part,
Inspection for determining a connection state of a wiring terminal portion to be inspected in a circuit of a semiconductor integrated circuit device configured to determine a connection state between the wiring terminal portion and another terminal joint portion. Is the way.

【0014】[0014]

【発明の実施の形態】即ち、本発明に係る当該半導体集
積回路装置、半導体集積回路装置の製造方法、並びに、
半導体集積回路装置の検査方法は、上記した様な技術構
成を採用するものであって、当該LSI等の半導体集積
回路チップ内に於いて、全ての電源端子或いはGND端
子が正しく接続されているか否かを、所定の電源を印加
して、所定のプログラムを走らせる事によって、極めて
容易に且つ電気的に然かも効率的に検査する事が可能で
あり、又、その判定結果を簡易な装置を利用する事によ
って、任意の時点で容易に確認する事が出来る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS That is, the semiconductor integrated circuit device according to the present invention, a method for manufacturing the semiconductor integrated circuit device, and
The inspection method of the semiconductor integrated circuit device employs the above-described technical configuration, and in the semiconductor integrated circuit chip such as the LSI, whether all the power supply terminals or the GND terminals are correctly connected or not. By applying a predetermined power and running a predetermined program, it is possible to inspect very easily and electrically and efficiently, and to use a simple device for the determination result. By using it, it can be easily confirmed at any time.

【0015】[0015]

【実施例】以下に、本発明に係る半導体集積回路装置、
半導体集積回路装置の製造方法並びに、当該半導体集積
回路装置の検査方法のそれぞれについて、具体例の構成
を図面を参照しながら詳細に説明する。即ち、図1及び
図2に示す様に、本発明に於ける当該半導体集積回路装
置1は、所定の回路部が内蔵されているチップ部1の一
主面に適宜のパッド5を介して半田を主体とするバンプ
2が配置されており、当該チップ1を所定の配線基板4
にフリップチップ方式により実装接合する事によって最
終的な半導体装置100が形成されるものである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A semiconductor integrated circuit device according to the present invention will be described below.
Each of the method of manufacturing the semiconductor integrated circuit device and the method of inspecting the semiconductor integrated circuit device will be described in detail with reference to the drawings. That is, as shown in FIGS. 1 and 2, the semiconductor integrated circuit device 1 according to the present invention is configured such that soldering is performed via a suitable pad 5 on one main surface of a chip portion 1 in which a predetermined circuit portion is built. The chip 1 is mounted on a predetermined wiring board 4.
The final semiconductor device 100 is formed by mounting and bonding by a flip chip method.

【0016】その際、当該チップ部1のバンプ2と当該
実装基板に於けるそれぞれ対応する接続端子部6との接
続状態が問題となる。本発明に係る半導体集積回路装置
1、つまり図2に例示される構成からなるチップ1は、
半導体集積回路装置1に設けられている複数の配線端子
部2と当該配線端子部2のそれぞれに対向して設けられ
ている他の端子接合部6との間に於けるそれぞれの接続
状態を電気的に検出し、当該配線端子部のそれぞれの接
続状態が正常か異状かを判別する検査判定手段7が当該
半導体集積回路装置1内部にビルトインされている半導
体集積回路装置1である。
At this time, the connection state between the bumps 2 of the chip section 1 and the corresponding connection terminal sections 6 on the mounting board poses a problem. The semiconductor integrated circuit device 1 according to the present invention, that is, the chip 1 having the configuration illustrated in FIG.
The connection state between the plurality of wiring terminal portions 2 provided in the semiconductor integrated circuit device 1 and the other terminal joining portions 6 provided opposite to each of the wiring terminal portions 2 is electrically determined. The semiconductor integrated circuit device 1 is built in the semiconductor integrated circuit device 1 with the inspection determination means 7 for detecting the connection state of each of the wiring terminal portions normally and for determining whether the connection state is normal or abnormal.

【0017】本発明に於ける当該複数の配線端子部8
(8−1、8−2、8−3、・・・・)は、それぞれ当
該半導体集積回路装置であるチップ1に設けられたパッ
ド部5−1、5−2、5−3、・・・と半田を主体に形
成されているバンプ部2−1、2−2、2−3、・・・
・とで構成されている事が望ましい。本発明に於ける当
該配線端子部(8−1、8−2、8−3、・・・・)の
それぞれは、当該基板11の主面に設けられたチップ内
配線12に所定の間隔を介して接続されているものであ
る。
The plurality of wiring terminal portions 8 according to the present invention
(8-1, 8-2, 8-3,...) Represent pad portions 5-1, 5-2, 5-3,... Provided on chip 1, which is the semiconductor integrated circuit device, respectively. .. and bumps 2-1, 2-2, 2-3,... Formed mainly of solder.
・ It is desirable to be composed of In the present invention, each of the wiring terminal portions (8-1, 8-2, 8-3,...) Has a predetermined distance from the wiring 12 in the chip provided on the main surface of the substrate 11. Are connected via

【0018】更に本発明に於いては、当該半導体集積回
路装置1の基板内部11であって、当該各配線端子部8
(8−1、8−2、8−3、・・・・)のそれぞれの下
方部に対応する部位に複数個のスイッチ手段(SW1、
SW2、SW3、・・・・)を個別に配置するものであ
って、当該個々のスイッチ手段(SW1、SW2、SW
3、・・・・)の一方の端部は、当該各配線端子部8
(8−1、8−2、8−3、・・・・)が接続されてい
る当該チップ内配線12の近傍に接続されている。
Further, according to the present invention, each wiring terminal portion 8 is located inside the substrate 11 of the semiconductor integrated circuit device 1.
(8-1, 8-2, 8-3,...), A plurality of switch means (SW1,
SW2, SW3,...) Are individually arranged, and the individual switch means (SW1, SW2, SW
3) are connected to the respective wiring terminal portions 8
(8-1, 8-2, 8-3,...) Are connected in the vicinity of the wiring 12 in the chip.

【0019】更に、本発明に於いては、当該スイッチ手
段(SW1、SW2、SW3、・・・・)は、その他端
部が、所定の定電流源13に接続されている事が望まし
い。一方、本発明に於いては、当該スイッチ手段(SW
1、SW2、SW3、・・・・)には、当該スイッチ手
段(SW1、SW2、SW3、・・・・)のON/OF
Fを制御する制御手段14が設けられており、更に当該
制御手段14は、任意の連続する3個の当該スイッチ手
段(SW1、SW2、SW3)を選択し、その中、被検
査配線端子部8−2に対応する当該スイッチ手段SW2
をONとなし、当該被検査配線端子部8−2に対応する
当該スイッチ手段SW2を除く両側の検査配線端子部8
−1と8−3に対応する当該スイッチ手段SW1とSW
3をOFFとする様に選択制御する機能を有するもので
ある。
Further, in the present invention, it is desirable that the other ends of the switch means (SW1, SW2, SW3,...) Are connected to a predetermined constant current source 13. On the other hand, in the present invention, the switch means (SW
1, SW2, SW3,...) Include ON / OF of the switch means (SW1, SW2, SW3,...).
F is provided, and the control means 14 selects any three continuous switch means (SW1, SW2, SW3), and among them, the wiring terminal section 8 to be inspected. Switch means SW2 corresponding to -2
Is turned ON, and the inspection wiring terminal portions 8 on both sides except for the switch means SW2 corresponding to the inspection wiring terminal portion 8-2.
Switch means SW1 and SW corresponding to -1 and 8-3
3 has a function of performing selection control so that 3 is turned off.

【0020】つまり本発明に係る当該制御手段14は、
複数の当該配線端子部8から任意の隣接する3個の配線
端子部8−1、8−2、8−3を選択し、その真ん中の
配線端子8−2を検査すべき配線端子部と決定し、当該
配線端子部8−2に対応する当該スイッチ手段SW2を
ONとし、残りの検査配線端子部8−1と8−3に対応
する当該スイッチ手段SW1とSW3をOFFとする様
に操作を実行する。
That is, the control means 14 according to the present invention comprises:
Any three adjacent wiring terminal portions 8-1, 8-2, 8-3 are selected from the plurality of wiring terminal portions 8, and the middle wiring terminal 8-2 is determined as the wiring terminal portion to be inspected. Then, the switch SW2 corresponding to the wiring terminal 8-2 is turned ON, and the switches SW1 and SW3 corresponding to the remaining inspection wiring terminals 8-1 and 8-3 are turned OFF. Execute.

【0021】係る操作を半導体集積回路装置1が有する
全ての電源端子或いはGND端子が被検査配線端子部と
なる様に、隣接する3個の配線端子部を同時に選択し
て、上記した様なスイッチ操作を実行する操作を順次繰
り返す事になる。更に、本発明に於いては、当該基板1
1の内部に、当該各配線端子部8(8−1、8−2、8
−3、・・・・)が接続されている当該チップ内配線1
に於ける互いに隣接した3つの配線端子部にそれぞれ発
生する電圧(V1、V2、V3、・・・・)を測定し、
その結果から、任意に選択された2つの配線端子部間、
例えば配線端子部8−1と8−2、或いは配線端子部8
−2と8−3との間のそれぞれの電圧差(V2−V1)
或いは(V3−V2)を測定し、且つ予め定められた所
定の基準電圧値と当該測定された電圧差とを比較する複
数個の比較手段15−1、15−2を設けるものであ
る。
The above operation is performed by simultaneously selecting three adjacent wiring terminal portions so that all the power supply terminals or GND terminals of the semiconductor integrated circuit device 1 are to be inspected wiring terminal portions. The operation for executing the operation is sequentially repeated. Further, in the present invention, the substrate 1
1, each of the wiring terminal portions 8 (8-1, 8-2, 8-8)
-3,...) Are connected to the wiring 1 in the chip.
, The voltages (V1, V2, V3,...) Respectively generated at the three wiring terminals adjacent to each other are measured.
From the result, between two arbitrarily selected wiring terminal parts,
For example, the wiring terminal portions 8-1 and 8-2 or the wiring terminal portion 8
-2 and 8-3, respectively, voltage difference (V2-V1)
Alternatively, a plurality of comparing means 15-1 and 15-2 for measuring (V3-V2) and comparing a predetermined reference voltage value and the measured voltage difference are provided.

【0022】一方、本発明に於いては、更に、当該基板
11の内部に、当該それぞれの比較手段15−1又は1
5─2からの出力若しくは、隣接する2個の比較手段1
5−1及び15─2からの出力から、被検査配線端子部
8−2の接続状態を判別する判断手段16が設けられて
いるものである。つまり本発明に係る当該半導体集積回
路装置1は、チップの内部領域にパッドを配置したフリ
ップチップ構成のLSIに於いて、全ての電源端子の直
下に片側を定電流源回路13に接続され、他方を当該パ
ッド直下の配線12に接続したスイッチ回路SWと隣接
する電源パッド間の電位差を測定する電圧比較回路15
を配置したものであって、その動作は、以下に示す通り
である。
On the other hand, in the present invention, the respective comparing means 15-1 or 15-1 are further provided inside the substrate 11.
Output from 5─2 or two adjacent comparison means 1
A determination means 16 for determining the connection state of the wiring terminal portion 8-2 to be inspected from the outputs from 5-1 and 15 # 2 is provided. That is, in the semiconductor integrated circuit device 1 according to the present invention, in a flip-chip LSI in which pads are arranged in an internal region of a chip, one side is connected to a constant current source circuit 13 immediately below all power supply terminals, and A voltage comparison circuit 15 for measuring a potential difference between a switch circuit SW connected to the wiring 12 immediately below the pad and an adjacent power supply pad.
Are arranged, and the operation is as follows.

【0023】即ち、フリップチップ構成のLSIのウェ
ハテスト時、若しくは基板実装した後に、全ての電源端
子、或いは接地端子が正しく接続されているかどうかを
テストするに際して、先ず、図1に於ける電源端子8−
2をテストする場合に、当該電源端子8−2の直下に配
置してあるスイッチ手段SW2のみをON状態にして定
電流源回路に電流を印加する。
That is, when testing whether all the power terminals or the ground terminals are correctly connected at the time of a wafer test of an LSI having a flip-chip configuration or after mounting on a substrate, first, the power terminals shown in FIG. 8-
In the test of No. 2, only the switch means SW2 disposed immediately below the power supply terminal 8-2 is turned on to apply a current to the constant current source circuit.

【0024】当該電源端子8−2が正しく実装基板4の
所定の端子部6−2と接続されていれば、当該スイッチ
手段SWから当該定電流源13に流れ込む電流の主たる
経路は、図1に示される様に、電流経路1であり、隣接
する配線端子部8−1と8−3からの当該電流経路1に
流れ込む電流の量は微小であるので、当該被検査配線端
子部8−2直下の電位V2と、当該配線端子部8−1と
8−3の直下に於ける電位V1とV3との間の電位差
(V2−V1)と(V2−V3)には、差が生じない。
If the power supply terminal 8-2 is correctly connected to the predetermined terminal portion 6-2 of the mounting board 4, the main path of the current flowing from the switch means SW to the constant current source 13 is shown in FIG. As shown in the figure, the current path 1 is provided, and the amount of current flowing from the adjacent wiring terminal sections 8-1 and 8-3 into the current path 1 is very small. And the potential difference (V2-V1) and (V2-V3) between the potential V2 and the potentials V1 and V3 immediately below the wiring terminal portions 8-1 and 8-3, respectively.

【0025】然かしながら、当該被検査配線端子部8−
2がオープンとなっている場合には、当該スイッチSW
2から当該定電流源13に流れ込む電流は、当該被検査
配線端子部8−2に隣接する配線端子部8−1と8−3
からチップ内の電源配線12を通る電流経路は図1に示
す様に、電流経路2及び又は3となり、当該電流経路2
又は3を通じて電流が流れるので当該電源配線12の配
線抵抗によって、隣接する被検査配線端子部8−2と配
線端子部8−3若しくは、被検査配線端子部8−2と配
線端子部8−1のそれぞれの直下に於ける電位V1、V
2、V3に関して、電位差(V2−V1)と(V2−V
3)が発生し、当該電位差が予め定められた所定の基準
値を設け、当該比較手段15−1と15−2によって、
当該電位差が当該基準値を越えたか否かを判断し、更に
当該比較手段15の出力データに基づいて、当該被検査
配線端子部8−2に於ける接続状態が、正常であるか異
状であるかを判断する判断手段16を設ける事によっ
て、当該電位差が当該所定の基準値を越えた場合には、
当該被検査配線端子部8−2はオープン状態であると判
断する様にしたものである。
However, the inspected wiring terminal portion 8-
2 is open, the switch SW
2 flows into the constant current source 13 from the wiring terminal portions 8-1 and 8-3 adjacent to the wiring terminal portion 8-2 to be inspected.
As shown in FIG. 1, current paths passing through the power supply wiring 12 in the chip from the current paths 2 and / or 3
Or, the current flows through 3, and depending on the wiring resistance of the power supply wiring 12, the wiring terminals 8-2 and 8-3 or the wiring terminals 8-2 and 8-1 adjacent to each other are determined depending on the wiring resistance of the power wiring 12. , V1 and V
2, V3, the potential difference (V2-V1) and (V2-V
3) occurs, the potential difference is set to a predetermined reference value, and the comparing means 15-1 and 15-2 determine
It is determined whether or not the potential difference exceeds the reference value, and further, based on the output data of the comparing means 15, the connection state at the wiring terminal under inspection 8-2 is normal or abnormal. By providing the judging means 16 for judging whether the potential difference exceeds the predetermined reference value,
The wiring terminal section 8-2 to be inspected is determined to be in an open state.

【0026】本発明に於いては、係る操作を全ての電源
端子或いはGND端子に対して実行する様にしたもので
ある。それによって、所定の半導体集積回路装置に於け
る全ての電源端子或いはGND端子が正しく接続されて
いるか否かを容易に電気的に判断する事が可能となる。
In the present invention, such an operation is executed for all power supply terminals or GND terminals. As a result, it is possible to easily and electrically determine whether or not all power supply terminals or GND terminals in a predetermined semiconductor integrated circuit device are correctly connected.

【0027】本発明に於いては、上記した各スイッチ制
御手段14、比較手段15、判断手段16等を所定のプ
ログラムに従って総合的に制御するコンピュータ等から
形成される制御手段17を設けておく事が望ましい。本
発明に於ける特徴は、上記した全ての回路、手段、等が
当該半導体集積回路装置1の基板11内部に配置形成さ
れるものであり、当該配線端子部の接続状態判定回路が
当該半導体集積回路装置1の基板11内に予め埋め込ま
れている構成を取っているものである。
In the present invention, a control means 17 formed of a computer or the like which comprehensively controls the switch control means 14, the comparison means 15, the judgment means 16 and the like according to a predetermined program is provided. Is desirable. A feature of the present invention is that all the circuits, means, and the like described above are arranged and formed inside the substrate 11 of the semiconductor integrated circuit device 1, and the connection state determination circuit of the wiring terminal portion is provided by the semiconductor integrated circuit device. It is configured to be embedded in the substrate 11 of the circuit device 1 in advance.

【0028】例えば、図4に示す様に、半導体集積回路
装置1の所定の回路を構成する基板部11内の、回路が
配置されていない角部を利用して当該スイッチ手段S
W、比較手段15、判断手段16及び制御手段17等を
埋め込む様に構成する事が望ましい。又、本発明に於け
る他の具体例としては、例えば、当該判断手段により判
断された、当該配線端子部毎の個別の判断結果を記憶さ
せておく記憶手段18が当該基板11内部に設けられて
いる事も好ましい。
For example, as shown in FIG. 4, the switch means S is formed by utilizing a corner of the substrate portion 11 constituting a predetermined circuit of the semiconductor integrated circuit device 1 where no circuit is arranged.
It is desirable to embed the W, the comparison means 15, the determination means 16, the control means 17, and the like. Further, as another specific example of the present invention, for example, a storage unit 18 for storing an individual determination result for each wiring terminal unit determined by the determination unit is provided inside the substrate 11. It is also preferable that

【0029】更には、本発明に於いて、当該判断手段1
6の結果を、適宜の通信手段19を介して、当該半導体
集積回路装置1とは別個に設けられた表示手段20に表
示する様に構成されている事も望ましい。本発明に係る
当該半導体集積回路装置11の製造方法としては、例え
ば、半導体回路に於ける複数の配線端子部8のそれぞれ
の下方部に対応する部位にスイッチ手段SWを個別に配
置し、当該各スイッチ手段SWの一方端部を当該配線端
子部8に接続すると共に当該スイッチ手段SWの他方の
端部を所定の定電流源13に接続させ、且つ隣接する2
つの配線端子部間8−2、8─3の電圧を検出して、当
該電圧を予め定められた基準電圧値と比較する比較手段
15を、任意に選択された互いに隣接する2個の配線端
子部間8─1と8−2又は8─2と8−3のそれぞれに
対応して配置させ、更に、当該スイッチ手段SWのスイ
ッチング動作を制御する制御手段14と当該任意に選択
された互いに隣接する2個の配線端子部間に配置された
比較手段15の比較結果から被検査配線端子部の接続状
態を判別する判断手段16とを当該半導体回路1の基板
11の内部に配置形成する様に構成されている半導体集
積回路装置の製造方法である。
Further, in the present invention, the determining means 1
It is also desirable that the result of 6 is displayed on a display means 20 provided separately from the semiconductor integrated circuit device 1 via an appropriate communication means 19. As a method of manufacturing the semiconductor integrated circuit device 11 according to the present invention, for example, the switch means SW is individually arranged at a portion corresponding to a lower portion of each of the plurality of wiring terminal portions 8 in the semiconductor circuit, One end of the switch means SW is connected to the wiring terminal section 8 and the other end of the switch means SW is connected to a predetermined constant current source 13.
The comparing means 15 for detecting the voltage between the two wiring terminal portions 8-2 and 8 端子 3 and comparing the voltage with a predetermined reference voltage value is replaced by two arbitrarily selected two adjacent wiring terminals. The control means 14 for controlling the switching operation of the switch means SW and the arbitrarily selected mutually adjacent ones are arranged corresponding to each of the sections 8 # 1 and 8-2 or 8 # 2 and 8-3. The determination means 16 for determining the connection state of the wiring terminal part to be inspected from the comparison result of the comparison means 15 disposed between the two wiring terminal parts is arranged and formed inside the substrate 11 of the semiconductor circuit 1. This is a method for manufacturing the semiconductor integrated circuit device thus configured.

【0030】又、本発明に於ける当該半導体集積回路装
置1の配線端子部8の接続状態を検査する方法として
は、例えば、半導体集積回路装置に於ける複数の配線端
子部8のそれぞれの下方部に対応する部位にスイッチ手
段SWを個別に配置し、当該各スイッチ手段SWの一方
端部を当該配線端子部8に接続すると共に当該スイッチ
手段SWの他方の端部を所定の定電流源13に接続さ
せ、且つ隣接する2つの配線端子部間の電圧Vを検出し
て、当該電圧Vを予め定められた基準電圧値と比較する
比較手段15を、任意に選択された互いに隣接する2個
の配線端子部間のそれぞれに対応して配置させ、更に、
当該スイッチ手段SWのスイッチング動作を制御する制
御手段14と当該任意に選択された互いに隣接する2個
の配線端子部間に配置された比較手段15の比較結果か
ら被検査配線端子部8−2の接続状態を判別する判断手
段16とを当該半導体回路内部に配置する様に構成され
ている半導体集積回路装置に於いて、選択された被検査
配線端子部8−2と対応する当該スイッチ手段SW2を
ONとすると共に、同時に選択された、当該被検査配線
端子部の両側に配置された当該配線端子部8−1と8−
3と対応するスイッチ手段SW1、SW3をOFFとな
し、次いで、当該被検査配線端子部8−2の両側に配置
されたそれぞれの配線端子部8−1と8−3と当該被検
査配線端子部8−2との間に形成される電圧を適宜の検
出手段(図示せず)により検出し、当該検出された当該
電圧値を当該比較手段15によって、予め定められた所
定の基準電圧値と比較し、当該被検査配線端子部8−2
の少なくとも一方の側に於ける当該比較手段15−2の
出力レベルに応じて、当該配線端子部の他の端子接合部
との間に於けるそれぞれの接続状態を判断する様に構成
されている半導体集積回路装置の回路に於ける被検査配
線端子部の接続状態を判定する検査方法である。
The method of inspecting the connection state of the wiring terminal portions 8 of the semiconductor integrated circuit device 1 according to the present invention includes, for example, a method of inspecting a lower portion of each of the plurality of wiring terminal portions 8 in the semiconductor integrated circuit device. The switch means SW is individually arranged in a portion corresponding to the switch section, one end of each switch means SW is connected to the wiring terminal section 8 and the other end of the switch means SW is connected to a predetermined constant current source 13. And a comparing means 15 for detecting the voltage V between two adjacent wiring terminal portions and comparing the voltage V with a predetermined reference voltage value. Are arranged corresponding to each of the wiring terminal portions of
From the comparison result of the control means 14 for controlling the switching operation of the switch means SW and the comparison means 15 disposed between the two arbitrarily selected adjacent wiring terminal parts, the wiring terminal part 8-2 to be inspected is determined. In a semiconductor integrated circuit device in which the determination means 16 for determining the connection state is arranged inside the semiconductor circuit, the switch means SW2 corresponding to the selected wiring terminal section 8-2 to be inspected is connected. When turned on, the wiring terminal portions 8-1 and 8-
The switch means SW1 and SW3 corresponding to 3 are turned off, and then the respective wiring terminal sections 8-1 and 8-3 arranged on both sides of the wiring terminal section 8-2 and the wiring terminal section under test. 8-2 is detected by a suitable detecting means (not shown), and the detected voltage value is compared with a predetermined reference voltage value by the comparing means 15. Then, the inspected wiring terminal portion 8-2
The connection state between the wiring terminal portion and another terminal junction is determined in accordance with the output level of the comparison means 15-2 on at least one side of the wiring terminal. This is an inspection method for determining a connection state of a wiring terminal portion to be inspected in a circuit of a semiconductor integrated circuit device.

【0031】[0031]

【発明の効果】本発明に係る当該半導体集積回路装置
は、上記した様な技術構成を採用しているので、従来の
半導体集積回路装置の検査システムと比較して、フリッ
プチップ方式を主体とするLSI等の半導体集積回路装
置に於ける、電源端子或いは接地端子GNDのオープン
テストを電気的に且つ効率的に然かも正確に検査する事
が可能となり、更に本発明に於いては、半導体集積回路
装置内部に電源端子或いは接地端子に於ける接続状態を
検出し且つ当該接続状態が正常であるか異状であるかを
判断する検査判定回路を半導体集積回路装置内部特に基
板内部に埋め込んで形成した半導体集積回路装置である
ので、当該接続状態の判断或いは確認を任意の時点で容
易に且つ何処でも実行することが可能である。
Since the semiconductor integrated circuit device according to the present invention employs the above-described technical configuration, it is mainly based on the flip-chip method as compared with the conventional semiconductor integrated circuit device inspection system. In a semiconductor integrated circuit device such as an LSI, an open test of a power supply terminal or a ground terminal GND can be inspected electrically and efficiently as accurately as possible. A semiconductor formed by embedding an inspection determination circuit for detecting a connection state at a power supply terminal or a ground terminal and determining whether the connection state is normal or abnormal inside the semiconductor integrated circuit device, particularly, the substrate inside the device. Since it is an integrated circuit device, the judgment or confirmation of the connection state can be executed easily and at any time at any time.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1は、本発明に係る半導体集積回路装置の一
具体例の構成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of a specific example of a semiconductor integrated circuit device according to the present invention.

【図2】図2は、本発明に係る半導体集積回路装置の外
観の一具体例を示す図である。
FIG. 2 is a diagram showing a specific example of an appearance of a semiconductor integrated circuit device according to the present invention.

【図3】図3は、従来に於ける半導体集積回路装置の一
具体例の構成を示す図である。
FIG. 3 is a diagram showing a configuration of a specific example of a conventional semiconductor integrated circuit device.

【図4】図4は、本発明に係る半導体集積回路装置の構
成の一具体例を示すブロックダイアグラムである。
FIG. 4 is a block diagram showing a specific example of a configuration of a semiconductor integrated circuit device according to the present invention.

【符号の説明】[Explanation of symbols]

1…チップ 2…半田バンプ 4…実装基板 5、5−1、5−2、5−3…パッド部 6、6−1、6−2、6−3…端子接合部 7…接続検査判定手段 8、8−1、8−2、8−3…配線端子部 11…チップ基板 12…チップ内配線 13…定電流源 14…スイッチ制御手段 15…比較手段 16…判断手段 17…制御手段 18…記憶手段 19…通信手段 20…表示手段 31…パッド部 32…チップ 33…パッケージ 34…ワイヤボンディング 35…パッケージ端子部 100…半導体集積回路装置 DESCRIPTION OF SYMBOLS 1 ... Chip 2 ... Solder bump 4 ... Mounting board 5, 5-1, 5-2, 5-3 ... Pad part 6, 6-1, 6-2, 6-3 ... Terminal joint part 7 ... Connection inspection judgment means 8, 8-1, 8-2, 8-3 Wiring terminal portion 11 Chip substrate 12 Wiring in chip 13 Constant current source 14 Switch control means 15 Comparison means 16 Judgment means 17 Control means 18 Storage means 19 Communication means 20 Display means 31 Pad part 32 Chip 33 Package 34 Wire bonding 35 Package terminal part 100 Semiconductor integrated circuit device

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 半導体集積回路装置に設けられている複
数の配線端子部と当該配線端子部のそれぞれに対向して
設けられている他の端子接合部との間に於けるそれぞれ
の接続状態を電気的に検出し、当該配線端子部のそれぞ
れの接続状態が正常か異状かを判別する検査判定手段が
当該半導体集積回路装置内部にビルトインされている事
を特徴とする半導体集積回路装置。
1. A connection state between a plurality of wiring terminal portions provided in a semiconductor integrated circuit device and other terminal joint portions provided opposite to each of the wiring terminal portions. A semiconductor integrated circuit device, wherein inspection determination means for electrically detecting and determining whether each connection state of the wiring terminal portion is normal or abnormal is built in the semiconductor integrated circuit device.
【請求項2】 当該複数の配線端子部は、少なくとも電
源端子若しくは接地端子である事を特徴とする請求項1
記載の半導体集積回路装置。
2. The device according to claim 1, wherein the plurality of wiring terminals are at least a power supply terminal or a ground terminal.
13. The semiconductor integrated circuit device according to claim 1.
【請求項3】 基板内部の当該各配線端子部のそれぞれ
の下方部に対応する部位にスイッチ手段を個別に配置し
た事を特徴とする請求項1又は2に記載の半導体集積回
路装置。
3. The semiconductor integrated circuit device according to claim 1, wherein the switch means is individually arranged at a portion inside the substrate corresponding to a lower portion of each of the wiring terminal portions.
【請求項4】 当該基板内部に、当該各配線端子部に於
ける互いに隣接した2つの配線端子部間の電圧を測定
し、且つ予め定められた所定の基準電圧値と比較する複
数個の比較手段が設けられている事を特徴とする請求項
1乃至3の何れかに記載の半導体集積回路装置。
4. A plurality of comparators for measuring a voltage between two adjacent wiring terminals in each of the wiring terminals and comparing the measured voltage with a predetermined reference voltage value inside the substrate. 4. The semiconductor integrated circuit device according to claim 1, further comprising means.
【請求項5】 当該基板内部に、当該それぞれの比較手
段からの出力若しくは、隣接する2個の比較手段からの
出力から、被検査配線端子部の接続状態を判別する判断
手段が設けられている事を特徴とする請求項1乃至4の
何れかに記載の半導体集積回路装置。
5. A judgment means for judging a connection state of a wiring terminal portion to be inspected from an output from each of said comparison means or an output from two adjacent comparison means inside said substrate. 5. The semiconductor integrated circuit device according to claim 1, wherein:
【請求項6】 当該スイッチ手段は、その他端部が、所
定の定電流源に接続されている事を特徴とする請求項3
記載の半導体集積回路装置。
6. The switch device according to claim 3, wherein the other end is connected to a predetermined constant current source.
13. The semiconductor integrated circuit device according to claim 1.
【請求項7】 当該スイッチ手段のON/OFFを制御
すると共に、任意の連続する3個の当該スイッチ手段を
選択し、その中、被検査配線端子部に対応する当該スイ
ッチ手段をONとなし、当該被検査配線端子部に対応す
る当該スイッチ手段を除く両側の当該スイッチをOFF
となる様に選択制御する制御手段が当該半導体集積回路
装置の内部に設けられている事を特徴とする請求項1乃
至6の何れかに記載の半導体集積回路装置。
7. Controlling ON / OFF of the switch means, selecting any three consecutive switch means, setting the switch means corresponding to the wiring terminal to be inspected to ON, Turn off the switches on both sides except the switch means corresponding to the wiring terminal part to be inspected
7. The semiconductor integrated circuit device according to claim 1, wherein control means for performing selection control is provided inside said semiconductor integrated circuit device.
【請求項8】 当該判断手段により判断された、当該配
線端子部毎の個別の判断結果を記憶させておく記憶手段
が当該基板内部に設けられている事を特徴とする請求項
1乃至7の何れかに記載の半導体集積回路装置。
8. The storage device according to claim 1, wherein storage means for storing an individual determination result for each of said wiring terminal portions determined by said determination means is provided inside said substrate. A semiconductor integrated circuit device according to any one of the above.
【請求項9】 当該判断手段の結果を、適宜の通信手段
を介して、当該半導体集積回路装置とは別個に設けられ
た表示手段に表示する様に構成されている事を特徴とす
る請求項1乃至8に何れかに記載の半導体集積回路装
置。
9. The apparatus according to claim 1, wherein a result of said judging means is displayed on a display means provided separately from said semiconductor integrated circuit device via an appropriate communication means. 9. The semiconductor integrated circuit device according to any one of 1 to 8.
【請求項10】 半導体回路に於ける複数の配線端子部
のそれぞれの下方部に対応する部位にスイッチ手段を個
別に配置し、当該各スイッチ手段の一方端部を当該配線
端子部に接続すると共に当該スイッチ手段の他方の端部
を所定の定電流源に接続させ、且つ隣接する2つの配線
端子部間の電圧を検出して、当該電圧を予め定められた
基準電圧値と比較する比較手段を、任意に選択された互
いに隣接する2個の配線端子部間のそれぞれに対応して
配置させ、更に、当該スイッチ手段のスイッチング動作
を制御する制御手段と当該任意に選択された互いに隣接
する2個の配線端子部間に配置された比較手段の比較結
果から被検査配線端子部の接続状態を判別する判断手段
とを当該半導体回路内部に配置する様に構成されている
事を特徴とする半導体集積回路装置の製造方法。
10. Switching means are individually arranged at positions corresponding to lower portions of a plurality of wiring terminals in a semiconductor circuit, and one end of each switch is connected to the wiring terminals. Comparing means for connecting the other end of the switch means to a predetermined constant current source, detecting a voltage between two adjacent wiring terminals, and comparing the voltage with a predetermined reference voltage value; A control means for controlling the switching operation of the switch means, and a control means for controlling the switching operation of the arbitrarily selected two adjacent wiring terminal parts. And a determining means for determining a connection state of the wiring terminal part to be inspected from a comparison result of the comparing means disposed between the wiring terminal parts of the semiconductor circuit. A method for manufacturing a body integrated circuit device.
【請求項11】 半導体回路に於ける複数の配線端子部
のそれぞれの下方部に対応する部位にスイッチ手段を個
別に配置し、当該各スイッチ手段の一方端部を当該配線
端子部に接続すると共に当該スイッチ手段の他方の端部
を所定の定電流源に接続させ、且つ隣接する2つの配線
端子部間の電圧を検出して、当該電圧を予め定められた
基準電圧値と比較する比較手段を、任意に選択された互
いに隣接する2個の配線端子部間のそれぞれに対応して
配置させ、更に、当該スイッチ手段のスイッチング動作
を制御する制御手段と当該任意に選択された互いに隣接
する2個の配線端子部間に配置された比較手段の比較結
果から被検査配線端子部の接続状態を判別する判断手段
とを当該半導体回路内部に配置する様に構成されている
半導体集積回路装置に於いて、選択された被検査配線端
子部と対応する当該スイッチ手段をONとすると共に、
同時に選択された、当該被検査配線端子部の両側に配置
された当該配線端子部と対応するスイッチ手段をOFF
となし、次いで、当該被検査配線端子部の両側に配置さ
れたそれぞれの配線端子部と当該被検査配線端子部との
間に形成される電圧を検出手段により検出し、当該検出
された当該電圧値を当該比較手段によって、予め定めら
れた所定の基準電圧値と比較し、当該被検査配線端子部
の少なくとも一方の側に於ける当該比較手段の出力レベ
ルに応じて、当該配線端子部の他の端子接合部との間に
於けるそれぞれの接続状態を判断する様に構成されてい
る事を特徴とする半導体集積回路装置の回路に於ける被
検査配線端子部の接続状態を判定する検査方法。
11. Switch means are individually arranged at portions corresponding to lower portions of a plurality of wiring terminals in a semiconductor circuit, and one end of each switch is connected to the wiring terminals. Comparing means for connecting the other end of the switch means to a predetermined constant current source, detecting a voltage between two adjacent wiring terminals, and comparing the voltage with a predetermined reference voltage value; A control means for controlling the switching operation of the switch means, and a control means for controlling the switching operation of the arbitrarily selected two adjacent wiring terminal parts. And a determining means for determining a connection state of the wiring terminal part to be inspected from a comparison result of the comparing means disposed between the wiring terminal parts of the semiconductor integrated circuit device. In the above, while the switch means corresponding to the selected wiring terminal to be inspected is turned ON,
At the same time, the switch means corresponding to the wiring terminal portion arranged on both sides of the wiring terminal portion to be inspected is turned off.
Then, a voltage formed between each of the wiring terminal portions disposed on both sides of the wiring terminal portion to be inspected and the wiring terminal portion to be inspected is detected by the detecting means, and the detected voltage is detected. The value is compared with a predetermined reference voltage value determined in advance by the comparing means, and according to the output level of the comparing means on at least one side of the wiring terminal part to be inspected, the other of the wiring terminal part is checked. An inspection method for judging a connection state of a wiring terminal portion to be inspected in a circuit of a semiconductor integrated circuit device, wherein the inspection method is configured to judge the respective connection states between the semiconductor device and a terminal joint of the semiconductor integrated circuit device. .
JP10039275A 1998-02-20 1998-02-20 Semiconductor integrated circuit device, its manufacture, and its inspection method Pending JPH11237441A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10039275A JPH11237441A (en) 1998-02-20 1998-02-20 Semiconductor integrated circuit device, its manufacture, and its inspection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10039275A JPH11237441A (en) 1998-02-20 1998-02-20 Semiconductor integrated circuit device, its manufacture, and its inspection method

Publications (1)

Publication Number Publication Date
JPH11237441A true JPH11237441A (en) 1999-08-31

Family

ID=12548624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10039275A Pending JPH11237441A (en) 1998-02-20 1998-02-20 Semiconductor integrated circuit device, its manufacture, and its inspection method

Country Status (1)

Country Link
JP (1) JPH11237441A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322768A (en) * 2004-05-10 2005-11-17 Nec Electronics Corp Semiconductor integrated circuit
KR100860214B1 (en) * 2001-05-23 2008-09-24 엔엑스피 비 브이 Test circuit
US7639036B2 (en) 2007-09-11 2009-12-29 Oki Semiconductor Co., Ltd. Semiconductor integrated circuit
JP2012069728A (en) * 2010-09-24 2012-04-05 Fujitsu Semiconductor Ltd Integrated circuit with power supply state determination circuit
US8575978B2 (en) 2011-05-31 2013-11-05 Renesas Electronics Corporation Semiconductor device, electronic device, and method of testing the semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100860214B1 (en) * 2001-05-23 2008-09-24 엔엑스피 비 브이 Test circuit
JP2005322768A (en) * 2004-05-10 2005-11-17 Nec Electronics Corp Semiconductor integrated circuit
US7639036B2 (en) 2007-09-11 2009-12-29 Oki Semiconductor Co., Ltd. Semiconductor integrated circuit
JP2012069728A (en) * 2010-09-24 2012-04-05 Fujitsu Semiconductor Ltd Integrated circuit with power supply state determination circuit
US8575978B2 (en) 2011-05-31 2013-11-05 Renesas Electronics Corporation Semiconductor device, electronic device, and method of testing the semiconductor device

Similar Documents

Publication Publication Date Title
US6727722B2 (en) Process of testing a semiconductor wafer of IC dies
JP3794942B2 (en) Multichip module and connection test method thereof
EP1853931A2 (en) Method and circuit for the detection of solder-joint failures in a digital electronic package
US5909034A (en) Electronic device for testing bonding wire integrity
US6326801B1 (en) Wafer of semiconductor material with dies, probe areas and leads
JP2002176140A (en) Semiconductor integrated-circuit wafer
JPH11237441A (en) Semiconductor integrated circuit device, its manufacture, and its inspection method
JP3624717B2 (en) Multichip module and test method thereof
US6563335B2 (en) Semiconductor device and test method therefor
JP2006310495A (en) Semiconductor integrated circuit wafer, method of testing it and method of manufacturing semiconductor integrated circuit components
JP2002162448A (en) Semiconductor device and its inspection method
JPH07225258A (en) Semiconductor device
US6987382B1 (en) System with functional and selector circuits connected by mode lead
JPH1138079A (en) Testing method for ball grid array type integrated circuit
JP7392533B2 (en) inspection system
JP3979619B2 (en) Method for detecting disconnection of internal wiring of semiconductor device
JP3202669B2 (en) Electrical characteristics measurement method
JPH09211076A (en) Circuit-board inspecting apparatus and semiconductor circuit
JP2002022803A (en) Semiconductor device and test method for semiconductor device
WO2001053845A1 (en) A printed circuit assembly with configurable boundary scan paths
JPH05341014A (en) Semiconductor module mono-body, semiconductor module device, and method for testing
JP3323150B2 (en) Probe card checker
JP2004095802A (en) Semiconductor testing apparatus
JPH0299877A (en) Integrated circuit part and contact inspection thereof
JP2007198930A (en) Semiconductor inspection system and semiconductor device