JPH11233751A - 量子素子及びその作製法 - Google Patents
量子素子及びその作製法Info
- Publication number
- JPH11233751A JPH11233751A JP3596698A JP3596698A JPH11233751A JP H11233751 A JPH11233751 A JP H11233751A JP 3596698 A JP3596698 A JP 3596698A JP 3596698 A JP3596698 A JP 3596698A JP H11233751 A JPH11233751 A JP H11233751A
- Authority
- JP
- Japan
- Prior art keywords
- steps
- substrate material
- terrace
- quantum
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【課題】 短時間で結晶化された精度の良い極微細な線
を精度良く作製することを可能にする。 【解決手段】 基板材料を熱処理して所定の面方位から
傾斜した所定幅のテラスのマルチステップを形成する段
階、マルチステップを形成した前記基板材料を温度制御
し、自己組織化機能により前記ステップに沿って金属を
蒸着成長させる段階からなることを特徴とする。
を精度良く作製することを可能にする。 【解決手段】 基板材料を熱処理して所定の面方位から
傾斜した所定幅のテラスのマルチステップを形成する段
階、マルチステップを形成した前記基板材料を温度制御
し、自己組織化機能により前記ステップに沿って金属を
蒸着成長させる段階からなることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は材料が持つ自己組織
化の機能を利用した量子レベルでのデバイス作製に関す
るものである。
化の機能を利用した量子レベルでのデバイス作製に関す
るものである。
【０００２】
【従来の技術及び発明が解決しようとする課題】近年、
材料はますます薄膜化や微粒子化が図られ、これに伴い
デバイスも微細化が進められてきている。また、最近で
は、走査型トンネル顕微鏡（ＳＴＭ）、原子間力顕微鏡
（ＡＦＭ）等の走査型プローブ顕微鏡（ＳＰＭ）の技術
を使って微細加工する試みが行われており、原子レベル
での極微細線やドットの作製が行われている。また、究
極のデバイスとして、一原子スイッチや一電子スイッチ
等の考え等も提案されている。しかし、従来のＳＰＭ法
では、操作時間として１００ｎｍ／秒程度が一般的であ
り、この程度の速度では実用的なデバイス作製には程遠
いものがある。このため、多くの方法が提案されている
が、量子レベルでのデバイス作製には到達していない。
材料はますます薄膜化や微粒子化が図られ、これに伴い
デバイスも微細化が進められてきている。また、最近で
は、走査型トンネル顕微鏡（ＳＴＭ）、原子間力顕微鏡
（ＡＦＭ）等の走査型プローブ顕微鏡（ＳＰＭ）の技術
を使って微細加工する試みが行われており、原子レベル
での極微細線やドットの作製が行われている。また、究
極のデバイスとして、一原子スイッチや一電子スイッチ
等の考え等も提案されている。しかし、従来のＳＰＭ法
では、操作時間として１００ｎｍ／秒程度が一般的であ
り、この程度の速度では実用的なデバイス作製には程遠
いものがある。このため、多くの方法が提案されている
が、量子レベルでのデバイス作製には到達していない。
【０００３】本発明は係る事情に鑑みてなされたもの
で、短時間で結晶化された精度の良い極微細な線を有す
る量子素子及びその作製法を提供することを目的とす
る。
で、短時間で結晶化された精度の良い極微細な線を有す
る量子素子及びその作製法を提供することを目的とす
る。
【０００４】
【課題を解決するための手段】本発明の量子素子は、所
定の面方位から傾斜した基板材料に形成された所定幅の
テラスのマルチステップに沿って量子細線が形成された
ことを特徴とする。また、本発明の量子素子の作製法
は、基板材料を熱処理して所定の面方位から傾斜した所
定幅のテラスのマルチステップを形成する段階、マルチ
ステップを形成した前記基板材料を温度制御し、自己組
織化機能により前記ステップに沿って金属を蒸着成長さ
せる段階からなることを特徴とする。
定の面方位から傾斜した基板材料に形成された所定幅の
テラスのマルチステップに沿って量子細線が形成された
ことを特徴とする。また、本発明の量子素子の作製法
は、基板材料を熱処理して所定の面方位から傾斜した所
定幅のテラスのマルチステップを形成する段階、マルチ
ステップを形成した前記基板材料を温度制御し、自己組
織化機能により前記ステップに沿って金属を蒸着成長さ
せる段階からなることを特徴とする。
【０００５】
【発明の実施の形態】以下、本発明の実施の形態を説明
する。図１に示すような半導体ウエハは、（１００）
面、（１１１）面等の決まった面方位を持っており、こ
の面に平行にＣ１のようにウエハをカットすると平坦な
面が現れる。これに対して、特定の面方位に対してある
角度を持たせ、例えばＣ２のようにカットすると、その
面には直線状のステップ（段差）が現れる。
する。図１に示すような半導体ウエハは、（１００）
面、（１１１）面等の決まった面方位を持っており、こ
の面に平行にＣ１のようにウエハをカットすると平坦な
面が現れる。これに対して、特定の面方位に対してある
角度を持たせ、例えばＣ２のようにカットすると、その
面には直線状のステップ（段差）が現れる。
【０００６】図２はこのようなステップを説明する図
で、図２（ａ）は断面図、図２（ｂ）は平面図である。
図２において、１はスッテプ、２はテラスと呼ばれるも
ので、それぞれ原子レベルでの高さ、幅を有しており、
テラスの幅は温度制御可能である。このようなステップ
が現れた状態で、金属を蒸着すると、室温の場合には、
金属はステップ１、テラス２のどこにでも不規則に蒸着
して所望の量子細線、量子ドットを得ることはできない
が、試料表面を高温に保ちながら蒸着すると、金属がス
テップに沿って直線的に成長するという現象が現れる。
で、図２（ａ）は断面図、図２（ｂ）は平面図である。
図２において、１はスッテプ、２はテラスと呼ばれるも
ので、それぞれ原子レベルでの高さ、幅を有しており、
テラスの幅は温度制御可能である。このようなステップ
が現れた状態で、金属を蒸着すると、室温の場合には、
金属はステップ１、テラス２のどこにでも不規則に蒸着
して所望の量子細線、量子ドットを得ることはできない
が、試料表面を高温に保ちながら蒸着すると、金属がス
テップに沿って直線的に成長するという現象が現れる。
【０００７】本発明は、基板材料を温度制御しながら、
カットする角度を適切に選んで所定幅のテラスのステッ
プを何段も作製し、温度制御してステップに沿って自己
組織化機能により金属を蒸着して量子細線を作製するも
のである。図３はこのような本発明の概念図であり、あ
る面方位から傾斜した基板材料を熱処理して所定幅のテ
ラスのステップを何段も作製し、高温に温度制御してス
テップに沿って金等の材料を蒸着して量子細線３を成長
させる。図４は図３におけるステップに垂直な断面を示
しており、ステップに量子細線３が形成されることを示
している。
カットする角度を適切に選んで所定幅のテラスのステッ
プを何段も作製し、温度制御してステップに沿って自己
組織化機能により金属を蒸着して量子細線を作製するも
のである。図３はこのような本発明の概念図であり、あ
る面方位から傾斜した基板材料を熱処理して所定幅のテ
ラスのステップを何段も作製し、高温に温度制御してス
テップに沿って金等の材料を蒸着して量子細線３を成長
させる。図４は図３におけるステップに垂直な断面を示
しており、ステップに量子細線３が形成されることを示
している。
【０００８】このような方法により、基板材料表面には
原子レベルでの結晶が成長する。特に、温度を制御する
ことで、ステップ端に沿って数原子列での結晶成長が可
能であり、この方式により結晶の持つ自己組織化の機能
を利用して短時間で細線を作製することができる。
原子レベルでの結晶が成長する。特に、温度を制御する
ことで、ステップ端に沿って数原子列での結晶成長が可
能であり、この方式により結晶の持つ自己組織化の機能
を利用して短時間で細線を作製することができる。
【０００９】例えば、シリコンの基板を高温加熱処理し
て清浄面を出すと共に、所定幅のテラスの直線化したス
テップを作製する。そしてこの基板を６００℃に保持し
たまま金を蒸着すると、金はクラスターとなって試料表
面に到達するが、試料表面が６００℃の高温に保持され
ているために、クラスターから乖離した金原子はシリコ
ン表面を拡散して５（原子）×２（原子）（テラスの幅
５原子、ステップの高さ２原子）の表面構造をとる。
て清浄面を出すと共に、所定幅のテラスの直線化したス
テップを作製する。そしてこの基板を６００℃に保持し
たまま金を蒸着すると、金はクラスターとなって試料表
面に到達するが、試料表面が６００℃の高温に保持され
ているために、クラスターから乖離した金原子はシリコ
ン表面を拡散して５（原子）×２（原子）（テラスの幅
５原子、ステップの高さ２原子）の表面構造をとる。
【００１０】このように、表面にステップが存在する
と、温度制御によりステップに沿って直線状に結晶構造
を成長させることが可能であり、図３に示すようなマル
チステップを形成しておくと、各ステップに沿った原子
列を形成するとができる。
と、温度制御によりステップに沿って直線状に結晶構造
を成長させることが可能であり、図３に示すようなマル
チステップを形成しておくと、各ステップに沿った原子
列を形成するとができる。
【００１１】なお、基板材料としてはシリコンに限定さ
れるものではなく、ゲルマニウム、ガリウム、カーボ
ン、ダイヤモンド等他の材料でも良く、また蒸着する原
子も金に限らず、銀等の他のメタルでも同様の結果を得
ることが可能である。なお、ステップの高さは基板結晶
の面方位に対するオフ・オリエンテーションで決まるの
で、角度の選択によりステップの高さを小さくくするこ
とが可能であるが、上下のテラスで成長した結晶が接触
しないように作製する条件を探す必要がある。また、蒸
着の量を制御することで、原子列の幅を制御可能であ
り、量子化された部分に流す電流の量を調整する事もで
きる。
れるものではなく、ゲルマニウム、ガリウム、カーボ
ン、ダイヤモンド等他の材料でも良く、また蒸着する原
子も金に限らず、銀等の他のメタルでも同様の結果を得
ることが可能である。なお、ステップの高さは基板結晶
の面方位に対するオフ・オリエンテーションで決まるの
で、角度の選択によりステップの高さを小さくくするこ
とが可能であるが、上下のテラスで成長した結晶が接触
しないように作製する条件を探す必要がある。また、蒸
着の量を制御することで、原子列の幅を制御可能であ
り、量子化された部分に流す電流の量を調整する事もで
きる。
【００１２】
【発明の効果】以上のように本発明によれば、基板のス
テップ構造を自己組織化に利用し、ステップをマルチ化
し、基板の温度を適切に制御してテラスの幅を制御し、
また蒸着する材料を選択することにより、極く短時間に
結晶化された精度の良い微細な線を精度良く製作するこ
とが可能となる。
テップ構造を自己組織化に利用し、ステップをマルチ化
し、基板の温度を適切に制御してテラスの幅を制御し、
また蒸着する材料を選択することにより、極く短時間に
結晶化された精度の良い微細な線を精度良く製作するこ
とが可能となる。
【図１】 半導体ウエハのカット面を説明する図であ
る。
る。
【図２】 ステップを説明する図である。
【図３】 本発明の概念図である。
【図４】 ステップに垂直な断面図である。
１…ステップ、２…テラス、３…量子細線。
Claims (2)
- 【請求項１】 所定の面方位から傾斜した基板材料に形
成された所定幅のテラスのマルチステップに沿って量子
細線が形成された量子素子。 - 【請求項２】 基板材料を熱処理して所定の面方位から
傾斜した所定幅のテラスのマルチステップを形成する段
階、マルチステップを形成した前記基板材料を温度制御
し、自己組織化機能により前記ステップに沿って金属を
蒸着成長させる段階からなる量子素子の作製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3596698A JPH11233751A (ja) | 1998-02-18 | 1998-02-18 | 量子素子及びその作製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3596698A JPH11233751A (ja) | 1998-02-18 | 1998-02-18 | 量子素子及びその作製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11233751A true JPH11233751A (ja) | 1999-08-27 |
Family
ID=12456699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3596698A Pending JPH11233751A (ja) | 1998-02-18 | 1998-02-18 | 量子素子及びその作製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11233751A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002074654A (ja) * | 2000-08-23 | 2002-03-15 | Tdk Corp | 機能素子の製造方法および機能素子 |
| JP2006281379A (ja) * | 2005-03-31 | 2006-10-19 | Tokyo Univ Of Science | ナノワイヤの製造方法 |
-
1998
- 1998-02-18 JP JP3596698A patent/JPH11233751A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002074654A (ja) * | 2000-08-23 | 2002-03-15 | Tdk Corp | 機能素子の製造方法および機能素子 |
| JP2006281379A (ja) * | 2005-03-31 | 2006-10-19 | Tokyo Univ Of Science | ナノワイヤの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6413880B1 (en) | Strongly textured atomic ridge and dot fabrication | |
| US9647063B2 (en) | Nanoscale chemical templating with oxygen reactive materials | |
| JP2002293692A (ja) | 単結晶サファイア基板およびその熱処理方法 | |
| JPH11233751A (ja) | 量子素子及びその作製法 | |
| JP2858434B2 (ja) | 結晶の形成方法および結晶物品 | |
| KR100422333B1 (ko) | 단결정 거대 입자로 구성된 금속 박막 제조 방법 및 그 금속 박막 | |
| JPH03290924A (ja) | 結晶性シリコン膜の製造方法および結晶性シリコン半導体の製造方法 | |
| JP2006303131A (ja) | ダイヤモンド半導体の製造方法及びダイヤモンド半導体 | |
| Zhou et al. | Formation and evolution of erbium silicide nanowires on vicinal and flat Si (001) | |
| EP0365166B1 (en) | Crystal article and method for forming same | |
| JP2756320B2 (ja) | 結晶の形成方法 | |
| KR100331687B1 (ko) | 자발형성 양자점과 전류차단층의 자기정렬 성장을 위한반도체 소자 제조방법 | |
| CN1328166C (zh) | 钛酸锶单晶基片上外延生长氧化镁纳米薄膜的方法 | |
| JP2541456B2 (ja) | 微細構造の作製方法 | |
| JP3485355B2 (ja) | 半導体装置の製造方法 | |
| Schmidt | Metallization and Oxidation Templating of Surfaces for Directed Island Assembly | |
| CA2071192C (en) | Method for forming a seed and a semiconductor film using said seed | |
| JP3062603B1 (ja) | 単結晶部材の作製方法 | |
| JPH01294336A (ja) | 電子放出素子の製造方法 | |
| JPH0524113B2 (ja) | ||
| JPS61270295A (ja) | 化合物半導体単結晶膜の形成方法 | |
| JPH07176497A (ja) | 量子細線装置および製法 | |
| Hobart et al. | Atomically sharp features grown by silicon molecular beam epitaxy | |
| Jensen et al. | Zero-and one-dimensional nanostructures on an surface | |
| JPH04216616A (ja) | 分子線エピタキシャル成長薄膜結晶の伝導型制御方法及び当該制御方法を使用する分子線エピタキシャル装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050914 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060208 |