JPH11233373A - セラミック電子部品 - Google Patents

Abstract

(57)【要約】 【課題】 実装状態でのセラミック電子部品が温度変化
により受ける熱衝撃のために破壊されることを防止する
ため、電子部品本体の端子電極に金属板からなる端子部
材が半田付けされた構造のセラミック電子部品におい
て、電子部品本体の形状および寸法の精度を高めるとと
もに、電子部品本体の外形寸法が半田のために増大する
ことを防止する。 【解決手段】 電子部品本体２２上の端子電極３１，３
２を、電子部品本体２２の端面２５，２６上にのみ形成
し、側面２７，２８，２９のいずれ上にも延びないよう
にする。これによって、端子部材２３，２４を取り付け
るための半田３６は、側面２７，２８，２９上には広が
らず、この半田３６によって電子部品本体２２の幅方向
寸法および厚み方向寸法が増大することがない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、セラミック電子
部品に関するもので、特に、たとえば積層セラミックコ
ンデンサのようにチップ状のセラミック電子部品本体を
備えるセラミック電子部品の端子部分の構造に関するも
のである。

【０００２】

【従来の技術】たとえば、熱放散性に優れたアルミニウ
ムからなるベース上に絶縁塗装が施されたアルミニウム
基板上に積層セラミックコンデンサのようなセラミック
電子部品を実装すると、アルミニウム基板とセラミック
電子部品本体との熱膨張の差が大きいため、温度の上昇
および下降を繰り返す温度サイクルにおいて、セラミッ
ク電子部品の破壊等を生じやすい、という問題がある。
特に、電源市場で求められている高容量のＰｂ系セラミ
ック誘電体を用いた積層セラミックコンデンサの場合に
は、その抗折強度が比較的低いため、この問題がより生
じやすい。

【０００３】この問題を解決するため、比較的柔軟な金
属板からなる端子部材をセラミック電子部品の端子電極
上に半田付けにより取り付け、温度変化により基板が膨
張・収縮した場合でも、その応力を端子部材の変形また
は動きにより吸収し、直接、セラミック電子部品本体へ
は加わらないようにすることが行なわれている。

【０００４】

【発明が解決しようとする課題】しかしながら、セラミ
ック電子部品の端子電極が導電性ペーストの塗布および
焼付けによる厚膜をもって電子部品本体の両端部を覆う
ように形成される場合、焼付け工程において、セラミッ
ク電子部品本体と端子電極との界面に比較的大きな歪み
が生じているため、上述したような端子部材を半田付け
するときに及ぼされる熱衝撃により、セラミック電子部
品が破壊される傾向がある。この傾向は、前述したＰｂ
系セラミック誘電体を用いた積層セラミックコンデンサ
の場合、特に顕著に現れる。

【０００５】また、厚膜による端子電極は、その厚みの
ばらつきが比較的大きいため、セラミック電子部品全体
としての外形寸法のばらつきを比較的大きくするばかり
でなく、その厚みが比較的大きいため、セラミック電子
部品全体としての外形寸法を大きくしてしまう。この問
題は、セラミック電子部品本体が小型化されればされる
ほど、より顕著になる。その結果、要求される外形寸法
に適合させるためには、電子部品本体の寸法をより小さ
くしなければならない場合があり、たとえば積層セラミ
ックコンデンサにあっては、取得静電容量を犠牲にしな
がら、内部電極の積層数の減少あるいは内部電極の面積
の減少が強いられる場合がある。

【０００６】これらの厚膜による端子電極がもたらす問
題を解決するため、セラミック電子部品の端子電極を薄
膜によって形成することも提案されている。図８には、
セラミック電子部品本体１の各端部に薄膜をもって形成
された端子電極２および３に端子部材４および５がそれ
ぞれ半田付けにより取り付けられた、セラミック電子部
品６が正面図で示され、図９には、図８に示した電子部
品本体１の外観が斜視図で示されている。

【０００７】図９によく示されているように、端子電極
２および３は、それぞれ、電子部品本体１の端面７およ
び８から４つの側面９、１０、１１および１２上にまで
延びるように形成されている。そのため、薄膜による端
子電極２および３の場合であっても、端子部材４および
５を半田付けするとき、半田１３が端子電極２および３
全体に付くので、結果として、上述した厚膜による端子
電極の場合と同様、セラミック電子部品６全体としての
外形寸法を大きくしてしまうという問題を招いてしま
う。

【０００８】そこで、この発明の目的は、上述したよう
な問題を解決し得る、端子部材を備えるセラミック電子
部品を提供しようとすることである。

【０００９】

【課題を解決するための手段】この発明は、相対向する
２つの端面および２つの端面間を連結する４つの側面を
有し、かつ少なくとも各端面上に端子電極が形成され
た、チップ状のセラミック電子部品本体と、金属板をも
って構成され、かつその一方端部がその基部に対して折
り曲げられて配線基板への接続端子部を形成し、接続端
子部がいずれかの側面に対向して位置するように基部に
おいて各端子電極に半田付けされて取り付けられた、端
子部材とを備える、セラミック電子部品に向けられるも
のであって、上述した技術的課題を解決するため、端子
電極が、各端面から４つの側面のうち相対向する少なく
とも２つの側面上にまでは延びないように形成されてい
ることを特徴としている。

【００１０】この発明において、好ましくは、端子電極
は、電子部品本体の各端面上にのみ形成される。また、
上述のように、端子電極が電子部品本体の各端面上にの
み形成される場合も含むが、端子電極が延びないように
される側面は、接続端子部が対向する側面およびこれに
対向する側面とされたり、接続端子部が対向する側面に
隣接する２つの側面とされたりすることができる。

【００１１】また、この発明に係るセラミック電子部品
は、複数のセラミック電子部品本体を備え、最も端に位
置するセラミック電子部品本体の側面に接続端子部が対
向して位置するように、複数のセラミック電子部品本体
の各々の端子電極に端子部材が共通に取り付けられてい
る構造を有していてもよい。また、この発明は、セラミ
ック電子部品本体が積層セラミックコンデンサのための
電子部品本体を構成するとき、より有利に適用される。

【００１２】

【発明の実施の形態】図１は、この発明の第１の実施形
態によるセラミック電子部品２１を示す正面図である。
セラミック電子部品２１は、チップ状のセラミック電子
部品本体２２と金属板をもって構成された端子部材２３
および２４とを備える。図２には、図１に示した電子部
品本体２２の外観が斜視図で示されている。

【００１３】電子部品本体２２は、たとえば積層セラミ
ックコンデンサのための電子部品本体を構成するもの
で、相対向する２つの端面２５および２６ならびに２つ
の端面２５および２６間を連結する４つの側面２７、２
８、２９および３０を有している。図２によく示されて
いるように、電子部品本体２２の端面２５および２６上
には、端子電極３１および３２が形成されている。この
実施形態では、端子電極３１および３２は、図２におい
てハッチングを施すことによってその形成領域を示すよ
うに、４つの側面２７〜３０上のいずれにも延びないよ
うに形成されていることを特徴としている。端子電極３
１および３２は、たとえば、スパッタリング、蒸着、め
っき等の薄膜形成技術により形成されても、導電性ペー
ストを付与し焼き付ける厚膜形成技術により形成されて
も、さらには、厚膜形成技術により形成された厚膜上に
めっきを施すことによって形成されてもよい。

【００１４】端子部材２３および２４には、それぞれ、
その一方端部がその基部に対して折り曲げられることに
よって配線基板３３（想像線で示す。）への接続端子部
３４および３５が形成される。端子部材２３および２４
は、それぞれ、接続端子部３４および３５が電子部品本
体２２の側面２９に対向して位置するように基部におい
て端子電極３１および３２の各々に半田付けされて取り
付けられる。この半田付けに際しては、たとえば、半田
浸漬法、半田リフロー法等を採用することができる。

【００１５】この半田付けによって付与された半田３６
は、前述したように、端子電極３１および３２が端面２
５および２６上にのみ形成されているので、側面２７〜
３０上にまで広がることはない。したがって、図２に示
す電子部品本体２２の幅方向寸法Ｗおよび厚み方向寸法
Ｔのいずれに関しても、電子部品本体２２の外形寸法が
半田３６によって大きくされることはない。なお、この
ような効果をより有効なものとするためには、端子部材
２３および２４の各幅方向寸法は、上述した電子部品本
体２２の幅方向寸法Ｗより狭くされることが好ましい。

【００１６】したがって、この実施形態によれば、セラ
ミック電子部品２１において要求される外形寸法に適合
させるため、電子部品本体２２の幅方向寸法Ｗおよび厚
み方向寸法Ｔのいずれについても小さくする必要がな
く、電子部品本体２２が積層セラミックコンデンサのた
めのものである場合には、内部電極の積層数や面積の減
少が強いられることがない。

【００１７】図１に示したように、セラミック電子部品
２１は配線基板３３上に実装される。配線基板３３は、
たとえば、アルミニウムからなるベース３７上に絶縁塗
装３８が施されたアルミニウム基板であって、絶縁塗装
３８上には、たとえば銅からなる配線導体３９および４
０が形成されている。端子部材２３および２４の接続端
子部３４および３５が配線導体３９および４０上に位置
され、これらが半田４１によって半田付けされる。この
実装のための半田４１としては、共晶半田が有利に用い
られ、前述した端子部材２３および２４を取り付けるた
めの半田３６としては、高温半田が有利に用いられる。

【００１８】この実施形態では、接続端子部３４および
３５が対向する側面２９には、端子電極３１および３２
が延びず、したがって半田３６も側面２９上にまで延び
ないので、実装のための半田４１が接続端子部３４およ
び３５と側面２９との間にブリッジを形成することを有
利に防止する。このような半田４１によるブリッジが形
成された場合には、端子部材２３および２４の変形また
は動きが阻害され、熱衝撃サイクル特性が劣化する。

【００１９】また、この実施形態によれば、前述したよ
うに、端子電極３１および３２ならびにこれらに接する
半田３６は、端面２５および２６上にしか形成されな
い。したがって、電子部品本体２２が積層セラミックコ
ンデンサを構成する場合、端子電極３１または３２がこ
れと逆極性の内部電極と対向してマイグレーションを引
き起こす可能性のある界面を極めて少なくすることがで
きる。

【００２０】図３は、この発明の第２の実施形態による
セラミック電子部品２１ａを示す正面図である。図３に
おいて、図１に示す要素に相当する要素には同様の参照
符号を付し、重複する説明は省略する。図３に示したセ
ラミック電子部品２１ａは、複数の、たとえば２つのセ
ラミック電子部品本体２２を備えることを特徴としてい
る。これら２つの電子部品本体２２は、同じ方向に向け
られながら上下に積み重ねられ、たとえば接着剤４２に
よって接合されている。

【００２１】これら２つの電子部品本体２２の各々の端
子電極３１および３２に対して、それぞれ、共通に端子
部材２３ａおよび２４ａが取り付けられている。このと
き、最も端に位置する電子部品本体２２の側面２９に接
続端子部３４および３５がそれぞれ対向して位置してい
る。電子部品本体２２が積層セラミックコンデンサを構
成する場合、上述のように積み重ねられた複数の電子部
品本体２２を備えるセラミック電子部品２１ａは、より
高い静電容量を得ることを可能にし、このことを目的と
して開発されたものである。そのため、個々の電子部品
本体２２においても高い静電容量を取得できるようにし
なければならない。前述したように、端子電極３１およ
び３２が電子部品本体２２の端面２５および２６上にの
み形成されることによって、半田３６による電子部品本
体２２の幅方向寸法Ｗおよび厚み方向寸法Ｔの増大を招
かないので、要求される外形寸法に適合させるため、静
電容量の低減につながる内部電極の積層数あるいは面積
の減少を行なう必要がない。したがって、このことは、
高い静電容量を得ることを目的として開発されたセラミ
ック電子部品２１ａにとって、特に有利である。

【００２２】図４は、この発明の第３の実施形態による
セラミック電子部品２１ｂを示す正面図であり、図５
は、図４に示したセラミック電子部品本体２２を示す斜
視図である。図４および図５は、それぞれ、前述した図
１および図２に対応する図であって、図４および図５に
おいて、図１および図２に示した要素に相当する要素に
は同様の参照符号を付し、重複する説明は省略する。

【００２３】この第３の実施形態では、端子電極３１ｂ
および３２ｂの形成態様が第１の実施形態と異なってい
る。より詳細には、端子電極３１ｂおよび３２ｂは、そ
れぞれ、電子部品本体２２の端面２５および２６から相
対向する２つの側面２７および２９上にまでは延びない
ように形成されるが、相対向する２つの側面２８および
３０上にまで延びるように形成されている。したがっ
て、図４に示すように、端子部材２３および２４を取り
付けるための半田３６は、側面２８および３０上にまで
広がるように付与されるが、側面２７および２９上にま
では広がらないように付与されることができる。

【００２４】この第３の実施形態によれば、半田３６の
付与により、電子部品本体２２の幅方向寸法Ｗが増大す
るが、厚み方向寸法Ｔについては増大しない。したがっ
て、電子部品本体２２が積層セラミックコンデンサを構
成する場合であって、その内部電極が側面２７および２
９と平行に形成される場合には、電子部品本体２２にお
いて要求される外形寸法に適合させるため、内部電極の
面積を減少させなければならないこともあるが、内部電
極の積層数についてはこれを維持することができる。

【００２５】また、この第３の実施形態によれば、端子
部材２３および２４の接続端子部３４および３５が対向
する側面２９においては、前述した第１の実施形態の場
合と同様、端子電極３１ｂおよび３２ｂが延びないよう
にされている。したがって、この第３の実施形態によっ
ても、セラミック電子部品２１ｂを配線基板上に実装し
たとき、この実装のための半田が接続端子部３４および
３５と電子部品本体２２との間でブリッジを生じること
を防止できる。

【００２６】図６は、この発明の第４の実施形態による
セラミック電子部品２１ｃを示す正面図である。図７
は、図６に示したセラミック電子部品本体２２を示す斜
視図である。図６および図７は、前述した図１および図
２にそれぞれ対応するもので、図６および図７におい
て、図１および図２に示した要素に相当する要素には同
様の参照符号を付し、重複する説明は省略する。

【００２７】この第４の実施形態においても、電子部品
本体２２上に形成される端子電極３１ｃおよび３２ｃの
形成態様に特徴がある。より詳細には、端子電極３１ｃ
および３２ｃは、端面２５および２６から相対向する２
つの側面２８および３０上にまでは延びないように形成
されるが、相対向する２つの側面２７および２９上にま
で延びるように形成される。したがって、端子部材２３
および２４を取り付けるための半田３６は、図６に示す
ように、側面２８および３０上にまでは広がらないよう
に付与されるが、側面２７および２９上にまで広がるよ
うに付与される。

【００２８】この第４の実施形態によれば、半田３６の
付与により、電子部品本体２２の厚み方向寸法Ｔが増大
されるが、幅方向寸法Ｗについては増大されない。した
がって、電子部品本体２２が積層セラミックコンデンサ
を構成する場合であって、その内部電極が側面２７およ
び２９と平行に形成される場合、電子部品本体２２にお
いて要求される外形寸法に適合させるため、内部電極の
積層数を減少させなければならないときもあるが、内部
電極の面積についてはこれを維持することができる。

【００２９】以下に、この発明の効果を確認するため実
施した実験例について説明する。

【００３０】

【実験例１】以下の要領にて、図１に示すようなセラミ
ック電子部品２１（実施例１）、図６に示すようなセラ
ミック電子部品２１ｃ（実施例２）および図８に示すよ
うなセラミック電子部品６（比較例１）をそれぞれ作製
した。図１において横方向寸法に相当する長手方向寸法
が５．７ｍｍ、幅方向寸法Ｗが５．０ｍｍ、厚み方向寸
法Ｔが２．５ｍｍのＰｂ系セラミック誘電体を用いた積
層セラミックコンデンサ（容量５０μＦ）となるべきセ
ラミック電子部品本体を用意した。これら電子部品本体
に対して、マスクを適宜用いながら、スパッタリングに
より、Ｎｉ７％Ｃｒが０．１μｍ、Ｎｉ３０％Ｃｕが
０．２μｍ、Ａｇが０．６μｍの各厚みを有する多層薄
膜からなる端子電極を形成した。これら端子電極は、実
施例１では、図２に示すように形成し、実施例２では、
図７に示すように形成し、比較例１では、図９に示すよ
うに形成した。なお、実施例２および比較例１におい
て、端子電極が側面にまで延びる寸法は、０．１ｍｍと
した。

【００３１】他方、上述した電子部品本体の幅方向寸法
Ｗより小さい幅方向寸法を有する金属板からなる端子部
材を用意した。これら端子部材を半田浸漬法によって各
端子電極に取り付けた。ここで、各端子部材の接続端子
部とこれに対向する電子部品本体の側面とのギャップ寸
法を０．１ｍｍに設定した。このようにして、実施例
１、実施例２および比較例１となる各試料を作製した。

【００３２】得られた各試料に備える電子部品本体の外
形寸法を評価したところ、幅方向寸法Ｗに関しては、比
較例１が、実施例１および２に比べて約１００μｍ大き
くなっていた。また、厚み方向寸法Ｔに関しては、実施
例２および比較例１は、実施例１に比べて約６０μｍ大
きくなっていた。このことから、電子部品本体の外形寸
法を一定としたとき、実施例１および２の各構造によれ
ば、比較例１の構造に比べて、内部電極の幅方向寸法を
より大きくすることができ、また、実施例１によれば、
実施例２および比較例１に比べて、内部電極の積層数を
増やすことができる。したがって、実施例１および２、
特に実施例１の構造は、より高い静電容量を取得するの
に適している。

【００３３】また、実施例１および２ならびに比較例１
に関して、所定の条件を付与しながら短絡に至る時間を
測定することにより、マイグレーションの生じやすさを
評価した。その結果を相対短絡時間で評価すると、実施
例１の相対短絡時間を１としたとき、実施例２では０．
９７であり、比較例１では０．９５であった。このこと
から、実施例１および２は、比較例１に比べて、マイグ
レーションが生じにくく、特に実施例１によれば、マイ
グレーションが最も生じにくくなっていることがわか
る。

【００３４】また、実施例１および２ならびに比較例１
に係る各セラミック電子部品をアルミニウム基板上にそ
れぞれ実装した。その状態で、せん断破壊応力を測定す
るとともに、熱衝撃サイクル試験を実施した。せん断破
壊応力については、電子部品本体に対して、たとえば図
１紙面に直交する方向の力を加えたときのせん断破壊応
力を測定したもので、実施例１では１３ｋｇｆ、実施例
２では１４ｋｇｆ、比較例１では１３ｋｇｆとなり、こ
れらの間で有意差が認められなかった。

【００３５】他方、熱衝撃サイクル試験としては、−３
０℃の温度条件と１２５℃の温度条件とを交互に５００
サイクル付与する液相熱衝撃サイクル試験を実施し、ク
ラックの発生の有無を評価した。その結果、各々３６個
の試料について、実施例１では０個、実施例２では１
個、比較例１では５個の各試料においてクラックが発生
していた。このようなクラックは、主として、電子部品
本体と接続端子部との間に半田からなるブリッジが形成
されているときに生じ、このような半田ブリッジによっ
て、端子部材の応力緩和のための動きまたは変形が阻害
されたものと考えることができる。

【００３６】なお、実施例２と比較例１とを比較したと
き、両者とも、接続端子部が対向する電子部品本体の側
面上に端子電極が形成され、また、これを覆うように半
田が付与されているにもかかわらず、上述のように、ク
ラック発生率ひいては半田ブリッジの発生率において差
が生じている。このことから、実施例２において、接続
端子部が対向する側面に隣接する２つの側面において端
子電極が形成されないことも、クラック発生率ひいては
半田ブリッジ発生率の低減に寄与しているものと推測す
ることができる。

【００３７】

【実験例２】上述した実験例１で用いたのと同様のＰｂ
系積層セラミックコンデンサとなるべきセラミック電子
部品本体を、この実験例２においても用いながら、端子
電極については、Ａｇを含む導電性ペーストを塗付し焼
き付けることによって形成された厚膜をもって構成し
た。

【００３８】より特定的には、実施例３では、複数の積
層セラミックコンデンサをアレー状に配列した構造のマ
ザーブロックの各端部を導電性ペースト内に浸漬するこ
とによって厚膜からなる端子電極を形成し、その後、個
々の積層セラミックコンデンサごとに切り離して、図７
に示すような相対向する１組の側面上にまでは延びない
ように端子電極が形成された電子部品本体を用いた。

【００３９】他方、比較例２では、個々の積層セラミッ
クコンデンサとなるべき電子部品本体の各端部を導電性
ペースト内に浸漬することによって、図９に示すような
４つの側面上にまで延びるように端子電極を形成した電
子部品本体を用いた。次いで、これら実施例３および比
較例２に係る電子部品本体の各端子電極に半田ペースト
を部分浸漬により塗付した後、各電子部品本体の幅方向
寸法Ｗより幅方向寸法を有する金属板からなる端子部材
を半田リフロー法によって各端子電極上に取り付けた。

【００４０】これら実施例３および比較例２に係る各試
料について、電子部品本体の幅方向寸法Ｗを測定したと
ころ、比較例２は、実施例３に比べて約２００μｍ大き
くなっていた。このことから、電子部品本体の外形寸法
を一定としたとき、実施例３の構造によれば、比較例２
の構造に比べて、内部電極の面積を大きくできることが
わかる。

【００４１】また、実験例１と同様の方法でマイグレー
ションの生じやすさを評価したところ、相対短絡時間
は、実施例３を１としたとき、比較例２は０．９６であ
った。また、実験例１と同様の方法でせん断破壊応力を
測定したところ、実施例３は１４ｋｇｆであるのに対
し、比較例２では１５ｋｇｆとなり、互いの間に有意差
が認められなかった。

【００４２】

【発明の効果】以上のように、この発明によれば、チッ
プ状のセラミック電子部品本体と、この電子部品本体の
相対向する２つの端面上にそれぞれ形成された端子電極
に半田付けされて取り付けられた金属板からなる端子部
材とを備える、セラミック電子部品において、端子電極
は、電子部品本体の各端面から端面間を連結する４つの
側面のうち相対向する少なくとも２つの側面上にまでは
延びないように形成されているので、端子部材を端子電
極に取り付けるために付与される半田は、これら側面上
にまで広がることがなく、したがって、このような半田
の広がりによる電子部品本体の外形寸法の増大が防止さ
れる。その結果、電子部品本体ひいては端子部材をも含
めたセラミック電子部品における形状および寸法に対す
る精度が向上するとともに、セラミック電子部品に対し
て要求される外形寸法に適合させるために電子部品本体
の寸法をより小さくするといった不都合を、少なくとも
端子電極が形成されない２つの側面間の寸法に関して
は、回避することができる。そのため、電子部品本体が
たとえば積層セラミックコンデンサのための電子部品本
体を構成する場合、内部電極の積層数の減少あるいは内
部電極の面積の減少を避けることができる。

【００４３】また、この発明によれば、端子電極が相対
向する少なくとも２つの側面上にまでは延びないように
形成されるので、電子部品本体がたとえば積層セラミッ
クコンデンサのための電子部品本体を構成する場合のよ
うに、内部電極等の内部導体が電子部品本体の内部に存
在する場合、互いに逆極性の内部導体と端子電極とが対
向する界面を減じることができる。その結果、マイグレ
ーションをより生じにくくすることができ、セラミック
電子部品の寿命をより長くすることができる。

【００４４】また、この発明によれば、端子電極が形成
されない側面においては、端子部材を取り付けるための
半田が広がることがないので、余分な半田が電子部品本
体上に付与されることを抑制できる。その結果、このよ
うな余分な半田によって、セラミック電子部品自身の熱
衝撃サイクル信頼性を低下させることを防止できるとと
もに、セラミック電子部品の実装状態において、端子部
材の変形または動きが阻害されることも防止され、実装
状態における熱衝撃サイクル信頼性も向上させることが
できる。

【００４５】この発明によって奏される上述したような
効果は、端子電極が電子部品本体の各端面上にのみ形成
されるときには、電子部品本体のいずれの側面上にも端
子部材を取り付けるための半田が広がることがないの
で、一層顕著に発揮される。特に、上述のように端子電
極が端面上にのみ形成される場合、あるいは、端子部材
に備える接続端子部が対向する側面において端子電極が
延びないようにされる場合には、セラミック電子部品を
配線基板上に実装するために接続端子部に付与される半
田が、この接続端子部と電子部品本体との間でブリッジ
を形成することを確実に防止できる。したがって、この
ような半田ブリッジによって端子部材の変形または動き
が阻害されることを確実に防止できる。

【００４６】この発明が、複数のセラミック電子部品本
体を備え、最も端に位置する電子部品本体の側面に接続
端子部が対向して位置するように、複数の電子部品本体
の各々の端子電極に端子部材が共通に取り付けられてい
る、そのようなセラミック電子部品に適用されると、セ
ラミック電子部品において複数の電子部品本体を備える
ようにした目的がより効果的に達成され、あるいは、複
数の電子部品本体を備えることの意義が損なわれること
はない。

【００４７】より具体的に、電子部品本体が積層セラミ
ックコンデンサのための電子部品本体を構成する場合に
ついて説明すると、複数の電子部品本体を備えるのはよ
り高い静電容量を得ることを目的としている。したがっ
て、複数の電子部品本体を備えているとしても、個々の
電子部品本体が与える静電容量が減じられたのでは、複
数の電子部品本体を備えることの意義が損なわれてしま
う。この発明によれば、前述したように、端子部材を取
り付けるための半田による電子部品本体の外形寸法の増
大を抑制できるので、要求される外形寸法に適合させる
ために静電容量を犠牲にしながら電子部品本体の寸法を
より小さくしなければならない不都合を回避できるの
で、複数の電子部品本体を備えることの意義が損なわれ
ることがなく、このような複数の電子部品本体を備える
セラミック電子部品の目的を効果的に達成することがで
きる。このことから、この発明は、特に、セラミック電
子部品本体が積層セラミックコンデンサのための電子部
品本体を構成するとき、より効果的であると言える。

【図面の簡単な説明】

【図１】この発明の第１の実施形態によるセラミック電
子部品２１の外観を示す正面図であり、併せて配線基板
３３を想像線で示している。

【図２】図１に示したセラミック電子部品本体２２を示
す斜視図である。

【図３】この発明の第２の実施形態によるセラミック電
子部品２１ａの外観を示す正面図である。

【図４】この発明の第３の実施形態によるセラミック電
子部品２１ｂの外観を示す正面図である。

【図５】図４に示したセラミック電子部品本体２２を示
す斜視図である。

【図６】この発明の第４の実施形態によるセラミック電
子部品２１ｃの外観を示す正面図である。

【図７】図６に示したセラミック電子部品本体２２を示
す斜視図である。

【図８】この発明にとって興味ある従来のセラミック電
子部品６の外観を示す正面図である。

【図９】図８に示したセラミック電子部品本体１を示す
斜視図である。

【符号の説明】

２１，２１ａ，２１ｂ，２１ｃ セラミック電子部品 ２２ セラミック電子部品本体 ２３，２４，２３ａ，２４ａ 端子部材 ２５，２６ 端面 ２７，２８，２９，３０ 側面 ３１，３２，３１ｂ，３２ｂ，３１ｃ，３２ｃ 端子電
極 ３３ 配線基板 ３４，３５ 接続端子部 ３６ 半田

Claims (6)

【特許請求の範囲】
1. 【請求項１】 相対向する２つの端面および前記２つの
   端面間を連結する４つの側面を有し、かつ少なくとも各
   前記端面上に端子電極が形成された、チップ状のセラミ
   ック電子部品本体と、 金属板をもって構成され、かつその一方端部がその基部
   に対して折り曲げられて配線基板への接続端子部を形成
   し、前記接続端子部がいずれかの前記側面に対向して位
   置するように前記基部において各前記端子電極に半田付
   けされて取り付けられた、端子部材とを備え、 前記端子電極は、各前記端面から４つの前記側面のうち
   相対向する少なくとも２つの側面上にまでは延びないよ
   うに形成される、セラミック電子部品。
2. 【請求項２】 前記端子電極は、各前記端面上にのみ形
   成される、請求項１に記載のセラミック電子部品。
3. 【請求項３】 前記端子電極が延びないようにされる前
   記側面は、前記接続端子部が対向する側面およびこれに
   対向する側面とされる、請求項１に記載のセラミック電
   子部品。
4. 【請求項４】 前記端子電極が延びないようにされる前
   記側面は、前記接続端子部が対向する側面に隣接する２
   つの側面とされる、請求項１に記載のセラミック電子部
   品。
5. 【請求項５】 複数の前記セラミック電子部品本体を備
   え、最も端に位置する前記セラミック電子部品本体の前
   記側面に前記接続端子部が対向して位置するように、複
   数の前記セラミック電子部品本体の各々の前記端子電極
   に前記端子部材が共通に取り付けられている、請求項１
   ないし４のいずれかに記載のセラミック電子部品。
6. 【請求項６】 前記セラミック電子部品本体は、積層セ
   ラミックコンデンサのための電子部品本体を構成する、
   請求項１ないし５のいずれかに記載のセラミック電子部
   品。