JPH11231281A - 液晶表示素子制御回路 - Google Patents

液晶表示素子制御回路

Info

Publication number
JPH11231281A
JPH11231281A JP3724998A JP3724998A JPH11231281A JP H11231281 A JPH11231281 A JP H11231281A JP 3724998 A JP3724998 A JP 3724998A JP 3724998 A JP3724998 A JP 3724998A JP H11231281 A JPH11231281 A JP H11231281A
Authority
JP
Japan
Prior art keywords
test
node
switch
power supply
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3724998A
Other languages
English (en)
Inventor
Keisuke Wada
啓祐 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3724998A priority Critical patent/JPH11231281A/ja
Publication of JPH11231281A publication Critical patent/JPH11231281A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 高速ファンクションテストを実行する場合、
第1〜第4のノードに接続されたピンを外部から接続可
能なように予め設ける必要があった。 【解決手段】 テスト時には、テスト用スイッチ13,
15,16、第1のテスト用スイッチ14、第3のテス
ト用スイッチ17および第4のテスト用スイッチ18が
オフ状態になり、テスト用スイッチ19、および第5〜
第7のテスト用スイッチ20〜22がオン状態になり、
第1のLCD点灯用信号線11の電位が、テスト時にお
いては常に高圧側電源101の電位に設定され、第2の
LCD点灯用信号線12の電位が、テスト時においては
常に低圧側電源102の電位に設定される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、液晶表示素子に
コモン信号およびセグメント信号の少なくとも一方を出
力して、その液晶表示素子を時分割制御方式で制御する
半導体集積回路としての液晶表示素子制御回路に関する
ものである。
【0002】
【従来の技術】図5は、8時分割で動作する従来の液晶
表示素子制御回路を示す回路図である。図において、3
1は、高圧側電源101に接続された第1のノードであ
り、R1は、第1のノード31と第2のノード32との
間に設けられた第1の抵抗であり、R2〜R4は、第2
のノード32と第3のノード33との間に設けられた第
2の抵抗としての抵抗であり、R5は、第3のノード3
3と第4のノード34との間に設けられた第3の抵抗で
あり、34は、接地電位である低圧側電源102に接続
された第4のノードである。
【0003】1は、第1のノード31と第1のLCD点
灯用信号線11との間に設けられ、LCD(Liquid Cry
stal Display)の基準クロック信号の値に応じてスイッ
チングする第1の動作用スイッチであり、2は、第4の
ノード34と第1のLCD点灯用信号線11との間に設
けられ、LCDの基準クロック信号の値を反転した値に
応じてスイッチングする第2の動作用スイッチであり、
3は、第2のノード32と第2のLCD点灯用信号線1
2との間に設けられ、LCDの基準クロック信号の値に
応じてスイッチングする第3の動作用スイッチであり、
4は、第3のノード33と第2のLCD点灯用信号線1
2との間に設けられ、LCDの基準クロック信号の値を
反転した値に応じてスイッチングする第4の動作用スイ
ッチである。
【0004】5−0〜5−7は、第1のLCD点灯用信
号線11と、コモン信号用出力端子(出力端子)111
−0〜111−7との間にそれぞれ設けられ、所定の動
作信号の値に応じてスイッチングする8個の第1の出力
用スイッチであり、6−0〜6−7は、第2のLCD点
灯用信号線12と、コモン信号用出力端子111−0〜
111−7との間にそれぞれ設けられ、所定の動作信号
の値を反転した値に応じてスイッチングする8個の第2
の出力用スイッチである。
【0005】次に動作について説明する。図6は、図5
に示す従来の液晶表示素子制御回路の動作を説明するタ
イミングチャートであり、図7は、コモン信号用出力端
子111−0からの出力波形を示す図である。
【0006】第2の動作用スイッチ2と第3の動作用ス
イッチ3は、基準クロック信号の値が「H」であるとき
にオン状態になり、基準クロック信号の値が「L」であ
るときにオフ状態になる。一方、第1の動作用スイッチ
1と第4の動作用スイッチ4は、基準クロック信号の値
が「L」であるときにオン状態になり、基準クロック信
号の値が「H」であるときにオフ状態になる。
【0007】したがって、第1のLCD点灯用信号線1
1の電位は、基準クロック信号の値が「H」であるとき
には、第4のノード34の電位VL0であり、基準クロ
ック信号の値が「L」であるときには、第1のノード3
1の電位VL5になる。一方、第2のLCD点灯用信号
線12の電位は、基準クロック信号の値が「H」である
ときには、第2のノード32の電位VL4であり、基準
クロック信号の値が「L」であるときには、第3のノー
ド33の電位VL1になる。
【0008】通常動作時には、このようにして第1のL
CD点灯用信号線11および第2のLCD点灯用信号線
12の電位が設定される。
【0009】そして、まず、状態0においては、第1の
出力用スイッチ5−0、第2の出力用スイッチ6−1〜
6−7がオン状態に制御され、第2の出力用スイッチ6
−0、第1の出力用スイッチ5−1〜5−7がオフ状態
に制御される。したがって、状態0においては、第1の
LCD点灯用信号線11の電圧(点灯時の電圧)が、コ
モン信号用出力端子111−0を介して第1のコモン信
号として出力され、第2のLCD点灯用信号線12の電
圧(非点灯時の電圧)が、コモン信号用出力端子111
−1〜111−7をそれぞれ介して第2〜第8のコモン
信号として出力される。
【0010】次に、状態1においては、第1の出力用ス
イッチ5−1、第2の出力用スイッチ6−0,6−2〜
6−7がオン状態に制御され、第2の出力用スイッチ6
−1、第1の出力用スイッチ5−0,5−2〜5−7が
オフ状態に制御される。したがって、状態1において
は、第1のLCD点灯用信号線11の電圧が、コモン信
号用出力端子111−1を介して第2のコモン信号とし
て出力され、第2のLCD点灯用信号線12の電圧が、
コモン信号用出力端子111−0,111−2〜111
−7をそれぞれ介して第1のコモン信号および第3〜第
8のコモン信号として出力される。
【0011】以下同様に、状態3〜状態7において、第
1のLCD点灯用信号線11の電圧がコモン信号用出力
端子111−2〜111−7を介して第3〜第7のコモ
ン信号として順次出力され、各状態において、第1のL
CD点灯用信号線11の電圧であるコモン信号以外のコ
モン信号の値は、第2のLCD点灯用信号線12の電圧
値になる。
【0012】そして、状態7が終了した後、状態0に戻
り、状態0〜状態7の動作が繰り返される。
【0013】従来の液晶表示素子制御回路はこのように
動作し、コモン信号の値は、VL0、VL1、VL4お
よびVL5の4値のうちのいずれかになる。
【0014】なお、コモン信号を生成する上述の回路と
同様の回路により、同様にセグメント信号を生成するこ
とができる。その場合も、セグメント信号の値は、VL
0、VL1、VL4およびVL5の4値のうちのいずれ
かになる。ただし、セグメント信号を生成する場合、一
般に、これらの液晶表示素子制御回路が設けられるLS
I内部のRAMに書き込まれた値に応じたセグメント信
号が生成される。
【0015】以上のように、従来の液晶表示素子制御回
路は、4つの電圧値VL0,VL1,VL4,VL5
で、コモン信号またはセグメント信号を出力しているの
で、出荷前のテストにおいて、2つの電源電圧VL0,
VL5の他に、それらの中間電圧VL1,VL4を測定
して、この回路が所望のタイミングで上述の電圧値を出
力しているか否かを判定する必要がある。
【0016】しかしながら、それらの中間電圧VL1,
VL4を測定する場合、抵抗R1〜R5と、液晶表示素
子制御回路が設けられているLSI内部の配線容量およ
び中間電位の測定に使用される測定基板の配線容量とに
起因して、信号の電圧値の変化時に図7に示すように遅
延が発生する。例えば、コモン信号出力端子111−0
〜111−7から見た出力インピーダンスが5kΩであ
り、配線容量が100pFである場合、遅延時間は50
0ナノ秒程度になる。
【0017】LCDの動作時は、数100Hz(数ミリ
秒の周期)の基準クロック信号で動作するため、この遅
延は特に問題にはならないが、出荷前のテストにおい
て、基準クロック信号として1MHz以上のクロック信
号を使用する高速ファンクションテストを実施するのが
困難になる。
【0018】そこで、従来、このような液晶表示素子制
御回路をテストするために、第1〜第4のノード31〜
34に電気的に接続されたピンを設け、外部から直接、
第1〜第4のノード31〜34に所定の電源により電位
を与えた状態で、液晶表示素子制御回路を動作させ、そ
のときの出力信号に基づいてテストを実行していた。す
なわち、第1〜第4のノード31〜34に直接電位を与
えるために外部の電源を接続することにより、上述の出
力インピーダンスが低下するので、高速ファンクション
テストを実行することができる。
【0019】
【発明が解決しようとする課題】従来の液晶表示素子制
御回路は以上のように構成されているので、高速ファン
クションテストを実行する場合、第1〜第4のノード3
1〜34に電気的に接続されたピンを外部から接続可能
なように予め設けなければならず、回路の配線が増加す
るとともにICチップのピン数が増加し、回路のコスト
を抑制することが困難であるなどの課題があった。
【0020】この発明は上記のような課題を解決するた
めになされたもので、上述の電圧を印加するためのピン
を設けることなく、高速ファンクションテストを実行す
ることができる液晶表示素子制御回路を得ることを目的
とする。
【0021】なお、本願発明に関連して、特開平7−2
12231号公報、特開平6−258402号公報、特
開平4−120912号公報に記載の発明があるが、こ
れらの発明を利用して上述の課題を解決することは困難
である。
【0022】
【課題を解決するための手段】この発明に係る液晶表示
素子制御回路は、高圧側電源の電圧と低圧側電源の電圧
との差の電圧を分圧する直列に接続された少なくとも3
つの所定の数の抵抗と、所定の数の抵抗の端部の電圧値
から、所定の信号に応じてコモン信号またはセグメント
信号の出力値を選択し、出力する出力回路と、テスト時
に、所定の数の抵抗の端部を高圧側電源または低圧側電
源に接続する接続手段とを備えるものである。
【0023】この発明に係る液晶表示素子制御回路は、
高圧側電源に接続された第1のノードと第2のノードと
の間に設けられ、直列に接続された、テスト時にオフ状
態に設定される第1のテスト用スイッチおよび第1の抵
抗と、第2のノードと第3のノードとの間に設けられ、
直列に接続された、テスト時にオフ状態に設定される第
2のテスト用スイッチおよび第2の抵抗と、第3のノー
ドと第4のノードとの間に設けられ、直列に接続され
た、テスト時にオフ状態に設定される第3のテスト用ス
イッチおよび第3の抵抗と、第4のノードと低圧側電源
との間に設けられ、テスト時にオフ状態に設定される第
4のテスト用スイッチと、第4のノードと高圧側電源と
の間に設けられ、テスト時にオン状態に設定される第5
のテスト用スイッチと、第2のノードと低圧側電源との
間に設けられ、テスト時にオン状態に設定される第6の
テスト用スイッチと、第3のノードと低圧側電源との間
に設けられ、テスト時にオン状態に設定される第7のテ
スト用スイッチと、第1のノードと第1の信号線との間
に設けられ、所定のクロック信号の値に応じてスイッチ
ングする第1の動作用スイッチと、第4のノードと第1
の信号線との間に設けられ、所定のクロック信号の値を
反転した値に応じてスイッチングする第2の動作用スイ
ッチと、第2のノードと第2の信号線との間に設けら
れ、所定のクロック信号の値に応じてスイッチングする
第3の動作用スイッチと、第3のノードと第2の信号線
との間に設けられ、所定のクロック信号の値を反転した
値に応じてスイッチングする第4の動作用スイッチと、
第1の信号線と所定の数の出力端子との間にそれぞれ接
続され、所定の動作信号の値に応じてスイッチングする
所定の数の第1の出力用スイッチと、第2の信号線と所
定の数の出力端子との間にそれぞれ接続され、所定の動
作信号の値を反転した値に応じてスイッチングする所定
の数の第2の出力用スイッチとを備えるものである。
【0024】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態1.図1は、この発明の実施の形態1による
液晶表示素子制御回路の構成を示す回路図である。図に
おいて、13は、高圧側電源101と第1のノード31
との間に設けられたテスト用スイッチであり、R1およ
び14は、第1のノード31と第2のノード32との間
に設けられた第1の抵抗および第1のテスト用スイッチ
である。
【0025】R2は第2のノード32とテスト用スイッ
チ15との間に設けられた第2の抵抗としての抵抗であ
り、15は抵抗R2と抵抗R3との間に設けられた第2
のテスト用スイッチとしてのテスト用スイッチであり、
R3はテスト用スイッチ15とテスト用スイッチ16と
の間に設けられた第2の抵抗としての抵抗であり、16
は抵抗R3と抵抗R4との間に設けられた第2のテスト
用スイッチとしてのテスト用スイッチであり、R4はテ
スト用スイッチ16と第3のノード33に設けられた第
2の抵抗としての抵抗である。
【0026】17およびR5は、第3のノード33と第
4のノード34との間に設けられた第3のテスト用スイ
ッチおよび第3の抵抗であり、18は、第4のノード3
4と、接地電位である低圧側電源102との間に設けら
れた第4のテスト用スイッチである。
【0027】19は、高圧側電源101と第1のノード
31との間に設けられたテスト用スイッチ(接続手段)
であり、20は、高圧側電源101と第4のノード34
との間に設けられた第5のテスト用スイッチ(接続手
段)であり、21は、低圧側電源102と第2のノード
32との間に設けられた第6のテスト用スイッチ(接続
手段)であり、22は、低圧側電源102と第3のノー
ド33との間に設けられた第7のテスト用スイッチ(接
続手段)である。
【0028】1は、第1のノード31と第1のLCD点
灯用信号線(第1の信号線、出力回路)11との間に設
けられ、LCDの基準クロック信号の値に応じてスイッ
チングする第1の動作用スイッチ(出力回路)であり、
2は、第4のノード34と第1のLCD点灯用信号線1
1との間に設けられ、LCDの基準クロック信号の値を
反転した値に応じてスイッチングする第2の動作用スイ
ッチ(出力回路)であり、3は、第2のノード32と第
2のLCD点灯用信号線(第2の信号線、出力回路)1
2との間に設けられ、LCDの基準クロック信号の値に
応じてスイッチングする第3の動作用スイッチ(出力回
路)であり、4は、第3のノード33と第2のLCD点
灯用信号線12との間に設けられ、LCDの基準クロッ
ク信号の値を反転した値に応じてスイッチングする第4
の動作用スイッチ(出力回路)である。
【0029】5−0〜5−7は、第1のLCD点灯用信
号線11と、コモン信号用出力端子111−0〜111
−7との間にそれぞれ設けられ、所定の動作信号の値に
応じてスイッチングする8個の第1の出力用スイッチ
(出力回路)であり、6−0〜6−7は、第2のLCD
点灯用信号線12と、コモン信号用出力端子111−0
〜111−7との間にそれぞれ設けられ、所定の動作信
号の値を反転した値に応じてスイッチングする8個の第
2の出力用スイッチ(出力回路)である。
【0030】なお、これらのテスト用スイッチ13,1
5,16,19、第1のテスト用スイッチ14、第3の
テスト用スイッチ17、第4のテスト用スイッチ18、
第5〜第7のテスト用スイッチ20〜22、第1〜第4
の動作用スイッチ1〜4、第1の出力用スイッチ5−0
〜5−7、および第2の出力用スイッチ6−0〜6−7
は、それぞれ、NチャネルトランジスタまたはPチャネ
ルトランジスタで構成される。
【0031】また、テスト用スイッチ13,15,1
6、第1のテスト用スイッチ14、第3のテスト用スイ
ッチ17および第4のテスト用スイッチ18は、外部か
ら値が設定される1ビットのレジスタ(図示せず)の値
に応じてスイッチングし、テスト用スイッチ19、第5
〜第7のテスト用スイッチ20〜22は、そのレジスタ
の値を反転した値に応じてスイッチングするように構成
されている。すなわち、テスト用スイッチ13,15,
16、第1のテスト用スイッチ14、第3のテスト用ス
イッチ17および第4のテスト用スイッチ18がオン状
態であるとき、テスト用スイッチ19、第5〜第7のテ
スト用スイッチ20〜22はオフ状態であり、前者がオ
フ状態であるとき、後者はオン状態である。
【0032】次に動作について説明する。図2は、図1
に示す液晶表示素子制御回路のテスト時の動作を説明す
るタイミングチャートである。
【0033】まず、通常動作時には、予め、図示せぬレ
ジスタに所定の値(例えば1)を書き込むことにより、
テスト用スイッチ13,15,16、第1のテスト用ス
イッチ14、第3のテスト用スイッチ17および第4の
テスト用スイッチ18がオン状態になり、テスト用スイ
ッチ19および第5〜第7のテスト用スイッチ20〜2
2がオフ状態になり、図1の回路は、図5の回路と電気
的に同一のものになり、同様に動作する。
【0034】次に、テスト時には、予め、図示せぬレジ
スタに所定の値を反転した値(例えば0)を書き込むこ
とにより、テスト用スイッチ13,15,16、第1の
テスト用スイッチ14、第3のテスト用スイッチ17お
よび第4のテスト用スイッチ18がオフ状態になり、テ
スト用スイッチ19および第5〜第7のテスト用スイッ
チ20〜22がオン状態になり、第1のノード31およ
び第4のノード34の電位が高圧側電源101の電位に
設定され、第2のノード32および第3のノード33の
電位が低圧側電源102の電位に設定される。
【0035】そして、第2の動作用スイッチ2に制御信
号として基準クロック信号が供給され、第1の動作用ス
イッチ1に制御信号として基準クロック信号を反転した
信号が供給されるので、常に、第1の動作用スイッチ1
および第2の動作用スイッチ2のいずれかがオン状態に
なる。したがって、第1のLCD点灯用信号線11の電
位は常に高圧側電源101の電位と同一になる。
【0036】また同様に、第3の動作用スイッチ3に制
御信号として基準クロック信号が供給され、第4の動作
用スイッチ4に制御信号として基準クロック信号を反転
した信号が供給されるので、常に、第3の動作用スイッ
チ3および第4の動作用スイッチ4のいずれかがオン状
態になる。したがって、第2のLCD点灯用信号線12
の電位は常に低圧側電源102の電位と同一になる。
【0037】このように、第1のLCD点灯用信号線1
1は、第1の動作スイッチ1または第2の動作スイッチ
2を介して常に高圧側電源101に接続され、第2のL
CD点灯用信号線12は、第3の動作スイッチ3または
第4の動作スイッチ4を介して常に低圧側電源102に
接続された状態になる。
【0038】そして、このような状態で第1の出力用ス
イッチ5−0〜5−7および第2の出力用スイッチ6−
0〜6−7に、図5の回路と同様の動作信号が供給され
ると、図2に示すように、まず、状態0においては、第
1の出力用スイッチ5−0、第2の出力用スイッチ6−
1〜6−7がオン状態に制御され、第2の出力用スイッ
チ6−0、第1の出力用スイッチ5−1〜5−7がオフ
状態に制御される。したがって、状態0においては、第
1のLCD点灯用信号線11の電圧、すなわち高圧側電
源101の電源電圧が、コモン信号用出力端子111−
0を介して第1のコモン信号として出力され、第2のL
CD点灯用信号線12の電圧、すなわち低圧側電源10
2の電源電圧が、コモン信号用出力端子111−1〜1
11−7をそれぞれ介して第2〜第8のコモン信号とし
て出力される。
【0039】次に、状態1においては、第1の出力用ス
イッチ5−1、第2の出力用スイッチ6−0,6−2〜
6−7がオン状態に制御され、第2の出力用スイッチ6
−1、第1の出力用スイッチ5−0,5−2〜5−7が
オフ状態に制御される。したがって、状態1において
は、第1のLCD点灯用信号線11の電圧、すなわち高
圧側電源101の電源電圧が、コモン信号用出力端子1
11−1を介して第2のコモン信号として出力され、第
2のLCD点灯用信号線12の電圧、すなわち低圧側電
源102の電源電圧が、コモン信号用出力端子111−
0,111−2〜111−7をそれぞれ介して第1のコ
モン信号および第3〜第8のコモン信号として出力され
る。
【0040】以下同様に、状態3〜状態7において、第
1のLCD点灯用信号線11の電圧、すなわち高圧側電
源101の電源電圧がコモン信号用出力端子111−2
〜111−7を介して第3〜第7のコモン信号として順
次出力され、各状態において、第1のLCD点灯用信号
線11の電圧値であるコモン信号以外のコモン信号の値
は、第2のLCD点灯用信号線12の電圧値、すなわち
低圧側電源102の電源電圧値になる。
【0041】そして、状態7が終了した後、状態0に戻
り、状態0〜状態7の動作が繰り返される。
【0042】テスト時においては、この液晶表示素子制
御回路はこのように動作し、コモン信号の値は、高圧側
電源101の電源電圧値および低圧側電源102の電源
電圧値の2値のうちのいずれかになる。
【0043】以上のように、この実施の形態1によれ
ば、テスト時には、テスト用スイッチ13〜22を適宜
制御して、第1のLCD点灯用信号線11を、第1の動
作スイッチ1または第2の動作スイッチ2を介して常に
高圧側電源101に接続し、第2のLCD点灯用信号線
12を、第3の動作スイッチ3または第4の動作スイッ
チ4を介して常に低圧側電源102に接続するように構
成したので、コモン信号の値を高圧側電源101の電源
電圧値または低圧側電源102の電源電圧値にすること
ができ、上述のテスト用のピンを設けることなく、高速
なファンクションテストを実行することができるという
効果が得られる。
【0044】実施の形態2.図3は、この発明の実施の
形態2による液晶表示素子制御回路の構成を示す回路図
である。図において、55−0および55−1は、第1
のLCD点灯用信号線11と、セグメント信号用出力端
子(出力端子)121−0,121−1との間にそれぞ
れ設けられ、所定の動作信号の値に応じてスイッチング
する第1の出力用スイッチ(出力回路)であり、56−
0および56−1は、第2のLCD点灯用信号線12
と、セグメント信号用出力端子121−0,121−1
との間にそれぞれ設けられ、所定の動作信号の値を反転
した値に応じてスイッチングする第2の出力用スイッチ
(出力回路)である。
【0045】なお、この液晶表示素子制御回路には、こ
の他、図示せぬ所定の数のセグメント信号出力端子が設
けられており、さらに、第1のLCD点灯用信号線11
と、それらのセグメント信号出力端子との間にそれぞれ
接続された第1の出力用スイッチ、および、第2のLC
D点灯用信号線12と、それらのセグメント信号出力端
子との間にそれぞれ接続された第2の出力用スイッチ
が、第1の出力用スイッチ55−0,55−1および第
2の出力用スイッチ56−0,56−1と同様に設けら
れている。
【0046】なお、その他の構成要素は、図1のものと
同様であるので、その説明を省略する。ただし、この実
施の形態2では、第2のノード32をテスト用スイッチ
15と抵抗R3との間に配置し、第3のノード33をテ
スト用スイッチ16と抵抗R4との間に配置している。
【0047】次に動作について説明する。図4は、図3
に示す液晶表示素子制御回路のテスト時の動作を説明す
るタイミングチャートである。
【0048】通常動作時およびテスト時ともに、テスト
用スイッチ13,15,16,19、第1のテスト用ス
イッチ14、第3のテスト用スイッチ17および第4の
テスト用スイッチ18および第5〜第7のテスト用スイ
ッチ20〜22が、図1の回路と同様に制御される。し
たがって、テスト時には、第1のLCD点灯用信号線1
1は、第1の動作スイッチ1または第2の動作スイッチ
2を介して常に高圧側電源101に接続され、第2のL
CD点灯用信号線12は、第3の動作スイッチ3または
第4の動作スイッチ4を介して常に低圧側電源102に
接続された状態になる。
【0049】そして、テスト時に、状態0および状態2
において、例えば第1の出力用スイッチ5−0がオン状
態に制御される場合、図4に示すように、状態0および
状態2においては、セグメント信号用出力端子121−
0の電圧は、高圧側電源101の電圧と同一になり、そ
の他の状態1,3〜7においては、セグメント信号用出
力端子121−0の電圧は、低圧側電源102の電圧と
同一になる。
【0050】以上のように、この実施の形態2によれ
ば、実施の形態1と同様にして、セグメント信号を出力
する液晶表示素子制御回路においても、上述のテスト用
のピンを設けることなく、高速なファンクションテスト
を実行することができるという効果が得られる。
【0051】
【発明の効果】以上のように、この発明によれば、高圧
側電源の電圧と低圧側電源の電圧との差の電圧を分圧す
る直列に接続された少なくとも3つの所定の数の抵抗
と、所定の数の抵抗の端部の電圧値から、所定の信号に
応じてコモン信号またはセグメント信号の出力値を選択
し、出力する出力回路と、テスト時に、所定の数の抵抗
の端部を高圧側電源または低圧側電源に接続する接続手
段とを備えるように構成したので、コモン信号またはセ
グメント信号の値を高圧側電源の電源電圧値または低圧
側電源の電源電圧値にすることができ、上述のテスト用
のピンを設けることなく、高速なファンクションテスト
を実行することができる効果がある。
【図面の簡単な説明】
【図1】 この発明の実施の形態1による液晶表示素子
制御回路の構成を示す回路図である。
【図2】 図1に示す液晶表示素子制御回路のテスト時
の動作を説明するタイミングチャートである。
【図3】 この発明の実施の形態2による液晶表示素子
制御回路の構成を示す回路図である。
【図4】 図3に示す液晶表示素子制御回路のテスト時
の動作を説明するタイミングチャートである。
【図5】 従来の液晶表示素子制御回路を示す回路図で
ある。
【図6】 従来の液晶表示素子制御回路の動作を説明す
るタイミングチャートである。
【図7】 従来の液晶表示素子制御回路のコモン信号用
出力端子からの出力波形を示す図である。
【符号の説明】
1 第1の動作用スイッチ(出力回路)、2 第2の動
作用スイッチ(出力路)、3 第3の動作用スイッチ
(出力回路)、4 第4の動作用スイッチ(出力回
路)、5−0〜5−7,55−0,55−1 第1の出
力用スイッチ(出力回路)、6−0〜6−7,56−
0,56−1 第2の出力用スイッチ(出力回路)、1
1 第1のLCD点灯用信号線(第1の信号線、出力回
路)、12 第2のLCD点灯用信号線(第2の信号
線、出力回路)、14 第1のテスト用スイッチ、1
5,16 テスト用スイッチ(第2のテスト用スイッ
チ)、17 第3のテスト用スイッチ、18 第4のテ
スト用スイッチ、19 テスト用スイッチ(接続手
段)、20 第5のテスト用スイッチ(接続手段)、2
1 第6のテスト用スイッチ(接続手段)、22 第7
のテスト用スイッチ(接続手段)、31第1のノード、
32 第2のノード、33 第3のノード、34 第4
のノード、101 高圧側電源、102 低圧側電源、
111−0〜111−7 コモン信号用出力端子(出力
端子)、121−0,121−1 セグメント信号用出
力端子(出力端子)、R1 第1の抵抗、R2〜R4
抵抗(第2の抵抗)、R5 第3の抵抗。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 液晶表示素子にコモン信号またはセグメ
    ント信号を出力して、その液晶表示素子をバイアス制御
    に基づいた時分割制御方式で制御する液晶表示素子制御
    回路において、 高圧側電源の電圧と低圧側電源の電圧との差の電圧を分
    圧する直列に接続された少なくとも3つの所定の数の抵
    抗と、 前記所定の数の抵抗の端部の電圧値から、所定の信号に
    応じて前記コモン信号またはセグメント信号の出力値を
    選択し、出力する出力回路と、 テスト時に、前記所定の数の抵抗の端部を前記高圧側電
    源または低圧側電源に接続する接続手段とを備えること
    を特徴とする液晶表示素子制御回路。
  2. 【請求項2】 高圧側電源に接続された第1のノードと
    第2のノードとの間に設けられ、直列に接続された、テ
    スト時にオフ状態に設定される第1のテスト用スイッチ
    および第1の抵抗と、 前記第2のノードと第3のノードとの間に設けられ、直
    列に接続された、テスト時にオフ状態に設定される第2
    のテスト用スイッチおよび第2の抵抗と、 前記第3のノードと第4のノードとの間に設けられ、直
    列に接続された、テスト時にオフ状態に設定される第3
    のテスト用スイッチおよび第3の抵抗と、 前記第4のノードと前記低圧側電源との間に設けられ、
    テスト時にオフ状態に設定される第4のテスト用スイッ
    チと、 前記第4のノードと前記高圧側電源との間に設けられ、
    テスト時にオン状態に設定される第5のテスト用スイッ
    チと、 前記第2のノードと前記低圧側電源との間に設けられ、
    テスト時にオン状態に設定される第6のテスト用スイッ
    チと、 前記第3のノードと前記低圧側電源との間に設けられ、
    テスト時にオン状態に設定される第7のテスト用スイッ
    チと、 前記第1のノードと第1の信号線との間に設けられ、所
    定のクロック信号の値に応じてスイッチングする第1の
    動作用スイッチと、 前記第4のノードと前記第1の信号線との間に設けら
    れ、前記所定のクロック信号の値を反転した値に応じて
    スイッチングする第2の動作用スイッチと、 前記第2のノードと第2の信号線との間に設けられ、前
    記所定のクロック信号の値に応じてスイッチングする第
    3の動作用スイッチと、 前記第3のノードと前記第2の信号線との間に設けら
    れ、前記所定のクロック信号の値を反転した値に応じて
    スイッチングする第4の動作用スイッチと、 前記第1の信号線と所定の数の出力端子との間にそれぞ
    れ接続され、所定の動作信号の値に応じてスイッチング
    する所定の数の第1の出力用スイッチと、 前記第2の信号線と前記所定の数の出力端子との間にそ
    れぞれ接続され、前記所定の動作信号の値を反転した値
    に応じてスイッチングする所定の数の第2の出力用スイ
    ッチとを備えることを特徴とする請求項1記載の液晶表
    示素子制御回路。
JP3724998A 1998-02-19 1998-02-19 液晶表示素子制御回路 Pending JPH11231281A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3724998A JPH11231281A (ja) 1998-02-19 1998-02-19 液晶表示素子制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3724998A JPH11231281A (ja) 1998-02-19 1998-02-19 液晶表示素子制御回路

Publications (1)

Publication Number Publication Date
JPH11231281A true JPH11231281A (ja) 1999-08-27

Family

ID=12492370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3724998A Pending JPH11231281A (ja) 1998-02-19 1998-02-19 液晶表示素子制御回路

Country Status (1)

Country Link
JP (1) JPH11231281A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004061811A1 (ja) * 2002-12-26 2004-07-22 Semiconductor Energy Laboratory Co., Ltd. 半導体装置、半導体装置の駆動方法及び半導体装置の検査方法
US9041640B2 (en) 2011-12-12 2015-05-26 Samsung Electronics Co., Ltd. Display driver and manufacturing method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004061811A1 (ja) * 2002-12-26 2004-07-22 Semiconductor Energy Laboratory Co., Ltd. 半導体装置、半導体装置の駆動方法及び半導体装置の検査方法
US7132842B2 (en) 2002-12-26 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, driving method and inspection method thereof
US7586324B2 (en) 2002-12-26 2009-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, driving method and inspection method thereof
US9041640B2 (en) 2011-12-12 2015-05-26 Samsung Electronics Co., Ltd. Display driver and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US7183791B2 (en) Reliability circuit for applying an AC stress signal or DC measurement to a transistor device
US6275055B1 (en) Semiconductor integrated circuit
JPH11231281A (ja) 液晶表示素子制御回路
US20070132480A1 (en) Power supply noise resistance testing circuit and power supply noise resistance testing method
US4263545A (en) Method of testing pulse delay time
KR20060060969A (ko) 엘시디 구동용 디바이스와, 이를 결합하기 위한 엘시디패널의 도전패턴
KR100702564B1 (ko) 반도체 장치 및 그 시험 방법
JPH08213437A (ja) 半導体集積回路装置
JP3235132B2 (ja) 半導体集積回路
JP3207639B2 (ja) 半導体集積回路
JP3599988B2 (ja) 電子デバイスへの負荷電流出力回路およびicテスタ
JP2001320021A (ja) Asicテスト回路
JPH10213616A (ja) 液晶駆動用集積回路およびそのテスト方法
JP2972515B2 (ja) 入出力バッファテスト回路
JP2896955B2 (ja) 集積回路装置のテスト方法
JP3093685B2 (ja) 集積回路およびその機能試験方法
JPH11327486A (ja) マトリックス型表示パネルの駆動回路とその評価方法
JP2003156528A (ja) 半導体試験装置
JPH05297073A (ja) バイアステスト回路内蔵ic
JPH0792491B2 (ja) 電子デバイス駆動回路
JPH083518B2 (ja) アレイicの試験方法
JPH1164435A (ja) 半導体試験装置
JP2002168917A (ja) 半導体回路
JPH06222327A (ja) 半導体集積回路
JPS61163717A (ja) 集積回路装置