JPH11214901A - 積層フィルタ - Google Patents
積層フィルタInfo
- Publication number
- JPH11214901A JPH11214901A JP2503498A JP2503498A JPH11214901A JP H11214901 A JPH11214901 A JP H11214901A JP 2503498 A JP2503498 A JP 2503498A JP 2503498 A JP2503498 A JP 2503498A JP H11214901 A JPH11214901 A JP H11214901A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layers
- stripline
- dielectric
- conductor
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
(57)【要約】
【課題】 複数のストリップライン導体層を含む積層フ
ィルタにおいて、周波数特性の調整が困難であった。 【解決手段】 誘電体１の中に、第１及び第２のストリ
ップライン導体層と、入出力結合容量導体層４、５と、
グランド導体層とを設ける。誘電体１の外周面上に第１
及び第２のストリップライン外部延長導体層２ａ、３
ａ、外部誘電体層２０、ストリップライン容量結合導体
層８ａ、第１及び第２の波長短縮効果用導体層９ａ、１
０ａを設ける。ストリップライン容量結合導体層８ａ、
又は波長短縮効果用導体層９ａ、１０ａを削除して周波
数特性を調整する。
ィルタにおいて、周波数特性の調整が困難であった。 【解決手段】 誘電体１の中に、第１及び第２のストリ
ップライン導体層と、入出力結合容量導体層４、５と、
グランド導体層とを設ける。誘電体１の外周面上に第１
及び第２のストリップライン外部延長導体層２ａ、３
ａ、外部誘電体層２０、ストリップライン容量結合導体
層８ａ、第１及び第２の波長短縮効果用導体層９ａ、１
０ａを設ける。ストリップライン容量結合導体層８ａ、
又は波長短縮効果用導体層９ａ、１０ａを削除して周波
数特性を調整する。
Description
【０００１】
【産業の属する技術分野】本発明は、移動体通信機等に
使用するための高周波用積層フィルタに関する。
使用するための高周波用積層フィルタに関する。
【０００２】
【従来の技術】従来の積層フィルタは、図１〜図４に示
すように構成されている。即ちこの積層フィルタは、四
角形の平面形状を有する６面体に形成されており、磁器
誘電体１と、この誘電体１に埋設された第１及び第２の
ストリップライン導体層２、３と、第１及び第２の入出
力結合容量導体層４、５と、第１及び第２のグランド導
体層６、７と、ストリップライン容量結合導体層８と、
第１及び第２の波長短縮効果用導体層９、１０と、誘電
体１の外周面に設けられた第１及び第２の入出力端子導
体層１１、１２と、第１及び第２のグランド端子導体層
１３、１４とから成る。なお、図１において導体層１１
〜１４は厚みを省いて示され、他の領域と区別するため
にこれ等の導体層１１〜１４に点々が付されている。
すように構成されている。即ちこの積層フィルタは、四
角形の平面形状を有する６面体に形成されており、磁器
誘電体１と、この誘電体１に埋設された第１及び第２の
ストリップライン導体層２、３と、第１及び第２の入出
力結合容量導体層４、５と、第１及び第２のグランド導
体層６、７と、ストリップライン容量結合導体層８と、
第１及び第２の波長短縮効果用導体層９、１０と、誘電
体１の外周面に設けられた第１及び第２の入出力端子導
体層１１、１２と、第１及び第２のグランド端子導体層
１３、１４とから成る。なお、図１において導体層１１
〜１４は厚みを省いて示され、他の領域と区別するため
にこれ等の導体層１１〜１４に点々が付されている。
【０００３】図５は図１〜図４に示した積層フィルタの
等価回路を示す。この等価回路の入出力結合コンデンサ
Ｃ1 、Ｃ2 は第１及び第２のストリップライン導体層
２、３と第１及び第２の入出力結合容量導体層４、５と
の間の容量に相当する。Ｌ1 、Ｌ2 は第１及び第２のス
トリップライン導体層２、３に基づく共振器を示し、等
価的にコンデンサＣとインダクタンスＬの並列回路で示
されている。第１及び第２のストリップライン導体層
２、３は図４に示すように並置されているので、Ｍで示
すような磁界結合即ち誘導結合され、更に電界結合即ち
容量結合もされている。共振器Ｌ1 、Ｌ2 間の共振器結
合コンデンサＣk1、Ｃk2はストリップライン容量結合導
体層８と第１及び第２のストリップライン導体層２、３
との間の容量に相当する。第１及び第２の波長短縮効果
用コンデンサＣg1、Ｃg2は第１及び第２の波長短縮用導
体層９、１０と第１及び第２のストリップライン導体層
２、３との間の容量に相当している。この波長短縮効果
用コンデンサＣg1、Ｃg2は共振器Ｌ1 、Ｌ2 のコンデン
サＣに並列に接続されるので、共振周波数を低くするよ
うに作用する。従って、ある共振周波数を得る場合に、
コンデンサＣg1、Ｃg2を設けない場合に比べて第１及び
第２のストリップライン導体層２、３の長さを短くして
小型化を図ることができる。第１及び第２の入出力端子
Ｔ1 、Ｔ2 は第１及び第２の入出力端子導体層１１、１
２に対応し、グランドはグランド端子導体層１３、１４
に対応している。なお、第１及び第２の入出力端子Ｔ1
、Ｔ2 とグランドとの間に寄生容量があるが図５では
省略されている。
等価回路を示す。この等価回路の入出力結合コンデンサ
Ｃ1 、Ｃ2 は第１及び第２のストリップライン導体層
２、３と第１及び第２の入出力結合容量導体層４、５と
の間の容量に相当する。Ｌ1 、Ｌ2 は第１及び第２のス
トリップライン導体層２、３に基づく共振器を示し、等
価的にコンデンサＣとインダクタンスＬの並列回路で示
されている。第１及び第２のストリップライン導体層
２、３は図４に示すように並置されているので、Ｍで示
すような磁界結合即ち誘導結合され、更に電界結合即ち
容量結合もされている。共振器Ｌ1 、Ｌ2 間の共振器結
合コンデンサＣk1、Ｃk2はストリップライン容量結合導
体層８と第１及び第２のストリップライン導体層２、３
との間の容量に相当する。第１及び第２の波長短縮効果
用コンデンサＣg1、Ｃg2は第１及び第２の波長短縮用導
体層９、１０と第１及び第２のストリップライン導体層
２、３との間の容量に相当している。この波長短縮効果
用コンデンサＣg1、Ｃg2は共振器Ｌ1 、Ｌ2 のコンデン
サＣに並列に接続されるので、共振周波数を低くするよ
うに作用する。従って、ある共振周波数を得る場合に、
コンデンサＣg1、Ｃg2を設けない場合に比べて第１及び
第２のストリップライン導体層２、３の長さを短くして
小型化を図ることができる。第１及び第２の入出力端子
Ｔ1 、Ｔ2 は第１及び第２の入出力端子導体層１１、１
２に対応し、グランドはグランド端子導体層１３、１４
に対応している。なお、第１及び第２の入出力端子Ｔ1
、Ｔ2 とグランドとの間に寄生容量があるが図５では
省略されている。
【０００４】
【発明が解決しようとする課題】ところで、図１に示す
ように端子導体層１１、１２、１３、１４以外の全ての
導体層２〜１０を誘電体３に埋設した構造にすると積層
フィルタの小型化を図ることができるが、更に小型な積
層フィルタが要求されている。また、図１に示す構造の
積層フィルタでは、フィルタ特性のバラツキが生じても
回路要素が誘電体１に埋設されているので、調整が不可
能又は困難であった。なお、グランド導体層６、７の一
部をレ−ザ−で削除してフィルタの周波数特性を調整す
ることが考えられるが、熱によって誘電体１が劣化し、
Ｑ特性の低下が生じる。
ように端子導体層１１、１２、１３、１４以外の全ての
導体層２〜１０を誘電体３に埋設した構造にすると積層
フィルタの小型化を図ることができるが、更に小型な積
層フィルタが要求されている。また、図１に示す構造の
積層フィルタでは、フィルタ特性のバラツキが生じても
回路要素が誘電体１に埋設されているので、調整が不可
能又は困難であった。なお、グランド導体層６、７の一
部をレ−ザ−で削除してフィルタの周波数特性を調整す
ることが考えられるが、熱によって誘電体１が劣化し、
Ｑ特性の低下が生じる。
【０００５】そこで、本発明の目的は積層フィルタの小
型化を図ることにある。また、本発明の別の目的はフィ
ルタ特性の調整が容易な積層フィルタを提供することに
ある。
型化を図ることにある。また、本発明の別の目的はフィ
ルタ特性の調整が容易な積層フィルタを提供することに
ある。
【０００６】
【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、誘電体に少なくとも複
数のストリップライン導体層と第１及び第２の入出力結
合容量導体層とが埋設され、前記誘電体の外周面上に第
１及び第２の入出力端子導体層とグランド端子導体層と
複数のストリップライン延長導体層とストリップライン
容量結合導体層と外部誘電体層とが設けられ、前記誘電
体の内部又は前記誘電体の外周面に前記複数のストリッ
プライン導体層に対向するようにグランド導体層が設け
られ、前記複数のストリップライン導体層は平面的に見
て互いに並置され且つこれ等の一端は前記グランド端子
導体層に接続され、前記複数のストリップライン導体層
の他端は前記誘電体の外周面に露出するようにそれぞれ
形成され、前記第１の入出力結合容量導体層は互いに並
置された前記複数のストリップライン導体層の内の一方
の端側のストリップライン導体層の一部に対向するよう
に配置され且つ前記第１の入出力端子導体層に接続さ
れ、前記第２の入出力結合容量導体層は互いに並置され
た前記複数のストリップライン導体層の内の他方の端側
のストリップライン導体層の一部に対向するように配置
され且つ前記第２の入出力端子導体層に接続され、前記
複数のストリップライン延長導体層は前記誘電体の外周
面に露出した前記複数のストリップライン導体層の他端
にそれぞれ接続され、前記外部誘電体層は前記複数のス
トリップライン延長導体層の少なくとも一部を覆うよう
に設けられ、前記ストリップライン容量結合導体層は前
記外部誘電体層を介して前記複数のストリップライン延
長導体層に対向するように配置されている積層フィルタ
に係わるものである。なお、請求項２に示すように波長
短縮効果用導体層（低周波化用又は小型化用導体層）を
誘電体の外周面上に設けることができる。また、請求項
３に示すようにストリップライン（共振器）容量結合用
導体層を誘電体に埋設し、波長短縮効果用導体層を誘電
体の外周面上に設けることができる。また、請求項４に
示すようにストリップライン内部延長導体層とストリッ
プライン外部延長導体層との両方を設け、ストリップラ
イン容量結合導体層を誘電体の外周面に設けることがで
きる。また、請求項５に示すように、請求項４の積層フ
ィルタに追加して波長短縮効果用導体層を設けることが
できる。また、請求項６に示すように、請求項５におけ
るストリップライン容量結合導体層に相当するものを誘
電体の内部に設けることができる。また、請求項７に示
すように第１及び第２の入出力結合容量導体層の代りに
入出力端子結合導体層を設け、これによって入力段及び
出力段のストリップライン導体層を第１及び第２の入出
力端子導体層に直接に接続することができる。また、請
求項８に示すように入出力の結合形態、ストリップライ
ン相互間の結合形態に制限されずに、ストリップライン
外周面延長導体層を設けることができる。また、請求項
９に示すようにストリップライン内部延長導体層を設け
ることができる。
目的を達成するための本発明は、誘電体に少なくとも複
数のストリップライン導体層と第１及び第２の入出力結
合容量導体層とが埋設され、前記誘電体の外周面上に第
１及び第２の入出力端子導体層とグランド端子導体層と
複数のストリップライン延長導体層とストリップライン
容量結合導体層と外部誘電体層とが設けられ、前記誘電
体の内部又は前記誘電体の外周面に前記複数のストリッ
プライン導体層に対向するようにグランド導体層が設け
られ、前記複数のストリップライン導体層は平面的に見
て互いに並置され且つこれ等の一端は前記グランド端子
導体層に接続され、前記複数のストリップライン導体層
の他端は前記誘電体の外周面に露出するようにそれぞれ
形成され、前記第１の入出力結合容量導体層は互いに並
置された前記複数のストリップライン導体層の内の一方
の端側のストリップライン導体層の一部に対向するよう
に配置され且つ前記第１の入出力端子導体層に接続さ
れ、前記第２の入出力結合容量導体層は互いに並置され
た前記複数のストリップライン導体層の内の他方の端側
のストリップライン導体層の一部に対向するように配置
され且つ前記第２の入出力端子導体層に接続され、前記
複数のストリップライン延長導体層は前記誘電体の外周
面に露出した前記複数のストリップライン導体層の他端
にそれぞれ接続され、前記外部誘電体層は前記複数のス
トリップライン延長導体層の少なくとも一部を覆うよう
に設けられ、前記ストリップライン容量結合導体層は前
記外部誘電体層を介して前記複数のストリップライン延
長導体層に対向するように配置されている積層フィルタ
に係わるものである。なお、請求項２に示すように波長
短縮効果用導体層（低周波化用又は小型化用導体層）を
誘電体の外周面上に設けることができる。また、請求項
３に示すようにストリップライン（共振器）容量結合用
導体層を誘電体に埋設し、波長短縮効果用導体層を誘電
体の外周面上に設けることができる。また、請求項４に
示すようにストリップライン内部延長導体層とストリッ
プライン外部延長導体層との両方を設け、ストリップラ
イン容量結合導体層を誘電体の外周面に設けることがで
きる。また、請求項５に示すように、請求項４の積層フ
ィルタに追加して波長短縮効果用導体層を設けることが
できる。また、請求項６に示すように、請求項５におけ
るストリップライン容量結合導体層に相当するものを誘
電体の内部に設けることができる。また、請求項７に示
すように第１及び第２の入出力結合容量導体層の代りに
入出力端子結合導体層を設け、これによって入力段及び
出力段のストリップライン導体層を第１及び第２の入出
力端子導体層に直接に接続することができる。また、請
求項８に示すように入出力の結合形態、ストリップライ
ン相互間の結合形態に制限されずに、ストリップライン
外周面延長導体層を設けることができる。また、請求項
９に示すようにストリップライン内部延長導体層を設け
ることができる。
【０００７】
【発明の効果】各請求項の発明によれば、誘電体の外周
面上にストリップライン外部延長導体層を設けるので、
これもストリップラインとして機能し、積層フィルタの
小型化が達成される。また、請求項１〜７の発明によれ
ば、ストリップライン容量結合導体層と波長短縮効果用
導体層とのいずれか一方又は両方が誘電体の外周面上に
設けられるので、誘電体の焼成後において削除可能であ
り、フィルタの周波数特性の調整を容易に行うことが可
能になり、Ｑ特性の低下を防いで目標とする周波数特性
を容易に得ることができる。 また、請求項４、５、６
の発明によれば、ストリップラインの相互の結合容量又
は波長短縮効果用容量を容易に得ることができる。
面上にストリップライン外部延長導体層を設けるので、
これもストリップラインとして機能し、積層フィルタの
小型化が達成される。また、請求項１〜７の発明によれ
ば、ストリップライン容量結合導体層と波長短縮効果用
導体層とのいずれか一方又は両方が誘電体の外周面上に
設けられるので、誘電体の焼成後において削除可能であ
り、フィルタの周波数特性の調整を容易に行うことが可
能になり、Ｑ特性の低下を防いで目標とする周波数特性
を容易に得ることができる。 また、請求項４、５、６
の発明によれば、ストリップラインの相互の結合容量又
は波長短縮効果用容量を容易に得ることができる。
【０００８】
【実施形態及び実施例】次に、図面を参照して本発明の
実施形態及び実施例を説明する。
実施形態及び実施例を説明する。
【０００９】
【第１の実施例】図６〜図１２に示す第１の実施例の積
層フィルタは、図１〜図４に示した従来の積層フィルタ
と同様に、四角形の平面形状を有する６面体に形成され
ており、磁器誘電体１と、この誘電体１に埋設された第
１及び第２のストリップライン導体層２、３、第１及び
第２の入出力結合容量導体層４、５、及び第１及び第２
のグランド導体層６、７と、誘電体１の外周面に設けら
れた第１及び第２の入出力端子導体層１１、１２、及び
グランド端子導体層１３とを備え、更に、本発明に従う
第１及び第２のストリップライン外部延長導体層２ａ、
３ａ、ストリップライン容量結合導体層８ａ、第１及び
第２の波長短縮効果用導体層９ａ、９ｂ、グランド端子
延長導体層１３ａ、及び外部誘電体層２０を備えてい
る。なお、図６において導体層２ａ、３ａ、８ａ、９
ａ、１０ａ、１１、１２、１３、１３ａ及び外部誘電体
層２０は厚みを省いて示され、各導体層には他の領域と
区別するための点々が付されている。
層フィルタは、図１〜図４に示した従来の積層フィルタ
と同様に、四角形の平面形状を有する６面体に形成され
ており、磁器誘電体１と、この誘電体１に埋設された第
１及び第２のストリップライン導体層２、３、第１及び
第２の入出力結合容量導体層４、５、及び第１及び第２
のグランド導体層６、７と、誘電体１の外周面に設けら
れた第１及び第２の入出力端子導体層１１、１２、及び
グランド端子導体層１３とを備え、更に、本発明に従う
第１及び第２のストリップライン外部延長導体層２ａ、
３ａ、ストリップライン容量結合導体層８ａ、第１及び
第２の波長短縮効果用導体層９ａ、９ｂ、グランド端子
延長導体層１３ａ、及び外部誘電体層２０を備えてい
る。なお、図６において導体層２ａ、３ａ、８ａ、９
ａ、１０ａ、１１、１２、１３、１３ａ及び外部誘電体
層２０は厚みを省いて示され、各導体層には他の領域と
区別するための点々が付されている。
【００１０】誘電体１は直方体に形成されており、この
外周面として互いに対向する第１及び第２の主面２１、
２２と、第１、第２、第３及び第４の側面２３、２４、
２５、２６とを有する。なお、第１及び第２の側面２
３、２４は互いに対向し、第３及び第４の側面２５、２
６も互いに対向している。
外周面として互いに対向する第１及び第２の主面２１、
２２と、第１、第２、第３及び第４の側面２３、２４、
２５、２６とを有する。なお、第１及び第２の側面２
３、２４は互いに対向し、第３及び第４の側面２５、２
６も互いに対向している。
【００１１】誘電体１に埋設されている第１及び第２の
ストリップライン導体層２、３は図１０に示すように、
第１の主面２１側から平面的に見て互いに並置され、こ
れ等の一端はグランド端子導体層１３に接続され、これ
等の他端は第４の側面２６に露出している。第１及び第
２の入出力結合容量導体層４、５は図７及び図８に示す
ように平面的に見て第１及び第２のストリップライン導
体層２、３に重なる部分を有するように配置され、これ
等の一端は第１及び第２の側面２３、２４に露出して第
１及び第２の入出力端子導体層１１、１２に接続されて
いる。この積層フィルタは左右対称に形成されているの
で、２つの端子導体層１１、１２のいずれか一方を入力
端子、他方を出力端子として使用することができる。し
かし、一方を入力端子導体層、他方を出力端子導体層と
特定しても差し支えない。第１及び第２のグランド導体
層６、７は平面的に見て第１及び第２のストリップライ
ン導体層２、３に重なる部分を有するように形成され、
第１及び第２のグランド端子導体層１３に接続されてい
る。
ストリップライン導体層２、３は図１０に示すように、
第１の主面２１側から平面的に見て互いに並置され、こ
れ等の一端はグランド端子導体層１３に接続され、これ
等の他端は第４の側面２６に露出している。第１及び第
２の入出力結合容量導体層４、５は図７及び図８に示す
ように平面的に見て第１及び第２のストリップライン導
体層２、３に重なる部分を有するように配置され、これ
等の一端は第１及び第２の側面２３、２４に露出して第
１及び第２の入出力端子導体層１１、１２に接続されて
いる。この積層フィルタは左右対称に形成されているの
で、２つの端子導体層１１、１２のいずれか一方を入力
端子、他方を出力端子として使用することができる。し
かし、一方を入力端子導体層、他方を出力端子導体層と
特定しても差し支えない。第１及び第２のグランド導体
層６、７は平面的に見て第１及び第２のストリップライ
ン導体層２、３に重なる部分を有するように形成され、
第１及び第２のグランド端子導体層１３に接続されてい
る。
【００１２】本発明に従う第１及び第２のストリップラ
イン外部延長導体層２ａ、３ａは第４の側面２６上に垂
直に延びるように配置されている。この第１及び第２の
ストリップライン外部延長導体層２ａ、３ａは焼成後の
誘電体１の第４の側面２６に導電性ペーストを印刷し、
焼付けたものであって、第１及び第２のストリップライ
ン導体層２、３の露出端面に接続されている。外部誘電
体層２０は第１及び第２のストリップライン外部延長導
体層２ａ、３ａを覆うように誘電体１の第４の側面２６
上に設けられている。なお、この外部誘電体層２０は厚
膜誘電体ペーストを印刷し、硬化したものから成る。ス
トリップライン容量結合導体層８ａは外部誘電体層２０
を介して第１及び第２のストリップライン外部延長導体
層２ａ、３ａの一部に対向するように外部誘電体層２０
の上に配置されている。第１及び第２の波長短縮効果用
導体層９ａ、１０ａはこれ等の一部が第１及び第２のス
トリップライン外部延長導体層２ａ、３ａの一部に外部
誘電体層２０を介して対向するように外部誘電体層２０
の上に設けられ且つ第１の主面２１のグランド端子延長
導体層１３ａに接続されている。なお、第１及び第２の
波長短縮効果用導体層９ａ、１０ａはストリップライン
容量結合導体層８ａと共に導電性ペーストを印刷し、焼
付けたものから成る。
イン外部延長導体層２ａ、３ａは第４の側面２６上に垂
直に延びるように配置されている。この第１及び第２の
ストリップライン外部延長導体層２ａ、３ａは焼成後の
誘電体１の第４の側面２６に導電性ペーストを印刷し、
焼付けたものであって、第１及び第２のストリップライ
ン導体層２、３の露出端面に接続されている。外部誘電
体層２０は第１及び第２のストリップライン外部延長導
体層２ａ、３ａを覆うように誘電体１の第４の側面２６
上に設けられている。なお、この外部誘電体層２０は厚
膜誘電体ペーストを印刷し、硬化したものから成る。ス
トリップライン容量結合導体層８ａは外部誘電体層２０
を介して第１及び第２のストリップライン外部延長導体
層２ａ、３ａの一部に対向するように外部誘電体層２０
の上に配置されている。第１及び第２の波長短縮効果用
導体層９ａ、１０ａはこれ等の一部が第１及び第２のス
トリップライン外部延長導体層２ａ、３ａの一部に外部
誘電体層２０を介して対向するように外部誘電体層２０
の上に設けられ且つ第１の主面２１のグランド端子延長
導体層１３ａに接続されている。なお、第１及び第２の
波長短縮効果用導体層９ａ、１０ａはストリップライン
容量結合導体層８ａと共に導電性ペーストを印刷し、焼
付けたものから成る。
【００１３】この積層フィルタを製作する時には、スト
リップライン導体層２、３、入出力結合容量導体層４、
５、グランド導体層６、７を得ることができるように導
電性ペースト（例えば銀ペースト）がそれぞれ印刷され
た複数枚のグリーンシート（磁器生シート）と、導電性
ペーストが印刷されないカバーシート、スペーサシート
とを積層する。なお、グリーンシート積層体はこの１枚
から多数の積層フィルタチップを得るように構成する。
従って、グリーンシート積層体を所定寸法に切断し、し
かる後、焼成する。これにより、図６〜図１２の誘電体
１の外周面から導体層２ａ、３ａ、８ａ、９ａ、１０
ａ、１１、１２、１３、１３ａ、及び外部誘電体層２０
を省いたものが完成する。しかる後、焼結後の誘電体１
の外周面上に、導電性ペーストの印刷及び焼付けによっ
て導体層２ａ、３ａ、８ａ、９ａ、１０ａ、１１、１
２、１３、１３ａを形成し、また誘電体ペーストの印
刷、硬化によって外部誘電体層２０を形成し、積層フィ
ルタを完成させる。
リップライン導体層２、３、入出力結合容量導体層４、
５、グランド導体層６、７を得ることができるように導
電性ペースト（例えば銀ペースト）がそれぞれ印刷され
た複数枚のグリーンシート（磁器生シート）と、導電性
ペーストが印刷されないカバーシート、スペーサシート
とを積層する。なお、グリーンシート積層体はこの１枚
から多数の積層フィルタチップを得るように構成する。
従って、グリーンシート積層体を所定寸法に切断し、し
かる後、焼成する。これにより、図６〜図１２の誘電体
１の外周面から導体層２ａ、３ａ、８ａ、９ａ、１０
ａ、１１、１２、１３、１３ａ、及び外部誘電体層２０
を省いたものが完成する。しかる後、焼結後の誘電体１
の外周面上に、導電性ペーストの印刷及び焼付けによっ
て導体層２ａ、３ａ、８ａ、９ａ、１０ａ、１１、１
２、１３、１３ａを形成し、また誘電体ペーストの印
刷、硬化によって外部誘電体層２０を形成し、積層フィ
ルタを完成させる。
【００１４】第１の実施例の積層フィルタの等価回路を
図５と同一の回路で示すことができる。図５の第１及び
第２の共振器Ｌ1 、Ｌ2 は、第１及び第２のストリップ
ライン導体層２、３と第１及び第２のストリップライン
外部延長導体層２ａ、３ａとの組み合わせで得ることが
できる。第１及び第２のストリップライン外部延長導体
層２ａ、３ａは、内部の第１及び第２のストリップライ
ン導体層２、３に対して直角な方向に延びているので、
誘電体１の第３及び第４の側面２５、２６間の距離を増
大することなしにストリップラインの有効長を増大する
ことができる。この結果、所定の共振周波数の積層フィ
ルタを得る時に、第３及び第４の側面２５、２６間の幅
を従来よりも狭くして小型化を図ることができる。図５
の入出力結合コンデンサＣ1 、Ｃ2 は第１の実施例にお
いても図１〜図４の従来例と同様に第１及び第２の入出
力結合容量導体層４、５に基づいて得られる。共振器相
互結合コンデンサＣk1、Ｃk2は第１及び第２のストリッ
プライン外部延長導体層２ａ、３ａとストリップライン
容量結合導体層８ａとの間の容量で得る。図５の並列コ
ンデンサ即ち波長短縮用コンデンサＣg1、Ｃg2は、第１
及び第２の波長短縮効果用導体層９ａ、１０ａと第１及
び第２のストリップライン外部延長導体層２ａ、３ａと
の間の容量で得る。
図５と同一の回路で示すことができる。図５の第１及び
第２の共振器Ｌ1 、Ｌ2 は、第１及び第２のストリップ
ライン導体層２、３と第１及び第２のストリップライン
外部延長導体層２ａ、３ａとの組み合わせで得ることが
できる。第１及び第２のストリップライン外部延長導体
層２ａ、３ａは、内部の第１及び第２のストリップライ
ン導体層２、３に対して直角な方向に延びているので、
誘電体１の第３及び第４の側面２５、２６間の距離を増
大することなしにストリップラインの有効長を増大する
ことができる。この結果、所定の共振周波数の積層フィ
ルタを得る時に、第３及び第４の側面２５、２６間の幅
を従来よりも狭くして小型化を図ることができる。図５
の入出力結合コンデンサＣ1 、Ｃ2 は第１の実施例にお
いても図１〜図４の従来例と同様に第１及び第２の入出
力結合容量導体層４、５に基づいて得られる。共振器相
互結合コンデンサＣk1、Ｃk2は第１及び第２のストリッ
プライン外部延長導体層２ａ、３ａとストリップライン
容量結合導体層８ａとの間の容量で得る。図５の並列コ
ンデンサ即ち波長短縮用コンデンサＣg1、Ｃg2は、第１
及び第２の波長短縮効果用導体層９ａ、１０ａと第１及
び第２のストリップライン外部延長導体層２ａ、３ａと
の間の容量で得る。
【００１５】第１の実施例の積層フィルタは、図１３に
概略的に示すようなバンドパスフィルタ特性を有す。こ
のフィルタは主共振周波数ｆ0 にピークＰ1 を有する他
にスプリアス共振によるピークＰ2 を有する。スプリア
ス共振によるＰ2 は例えばストリップライン容量結合導
体層８ａの寄生インダクタンスと共振器結合コンデンサ
Ｃk1、Ｃk2との直列共振、又は上記寄生インダクタンス
とストリップライン容量結合導体層８ａとグランドとの
間の寄生容量とに基づく共振等によって生じる。スプリ
アス共振のピークＰ2 が主共振周波数ｆ0 の３倍の周波
数３ｆ0 又はこの近傍に発生すると、ここでの減衰量が
小さくなり、伝送信号の基本波周波数の３倍高調波成分
の阻止が不充分になる。そこで、本実施例では、積層フ
ィルタの特性を測定し、３倍周波数３ｆ0 での減衰量が
少ない時には、ストリップライン容量結合導体層８ａの
例えば図１１で破線で示す中間領域２７を例えばレーザ
ービーム等で削除し、ストリップライン容量結合導体層
８ａの寄生インダクタンス値を調整し、スプリアス共振
のピークをシフトさせる。
概略的に示すようなバンドパスフィルタ特性を有す。こ
のフィルタは主共振周波数ｆ0 にピークＰ1 を有する他
にスプリアス共振によるピークＰ2 を有する。スプリア
ス共振によるＰ2 は例えばストリップライン容量結合導
体層８ａの寄生インダクタンスと共振器結合コンデンサ
Ｃk1、Ｃk2との直列共振、又は上記寄生インダクタンス
とストリップライン容量結合導体層８ａとグランドとの
間の寄生容量とに基づく共振等によって生じる。スプリ
アス共振のピークＰ2 が主共振周波数ｆ0 の３倍の周波
数３ｆ0 又はこの近傍に発生すると、ここでの減衰量が
小さくなり、伝送信号の基本波周波数の３倍高調波成分
の阻止が不充分になる。そこで、本実施例では、積層フ
ィルタの特性を測定し、３倍周波数３ｆ0 での減衰量が
少ない時には、ストリップライン容量結合導体層８ａの
例えば図１１で破線で示す中間領域２７を例えばレーザ
ービーム等で削除し、ストリップライン容量結合導体層
８ａの寄生インダクタンス値を調整し、スプリアス共振
のピークをシフトさせる。
【００１６】この積層フィルタにおいて主共振周波数ｆ
0 が目標値よりも低い時には、第１及び第２の波長短縮
効果用導体層９ａ、１０ａをレーザービーム等で削除
し、共振周波数ｆ0 を高める。この時、誘電体１をレ−
ザ−ビ−ムで削除する必要がないので、レ−ザ−ビ−ム
の投射によって生じる熱による誘電体の劣化が生じな
い。従ってＱ特性の低下を伴わないで周波数特性を調整
することができる。
0 が目標値よりも低い時には、第１及び第２の波長短縮
効果用導体層９ａ、１０ａをレーザービーム等で削除
し、共振周波数ｆ0 を高める。この時、誘電体１をレ−
ザ−ビ−ムで削除する必要がないので、レ−ザ−ビ−ム
の投射によって生じる熱による誘電体の劣化が生じな
い。従ってＱ特性の低下を伴わないで周波数特性を調整
することができる。
【００１７】
【第２の実施例】次に、図１４〜図１８を参照して第２
の実施例の積層フィルタを説明する。但し、図１４〜図
１８及び後述する図１９〜図２９において図６〜図１２
と実質的に同一の部分には同一の符号を付してその説明
を省略する。図１４〜図１８に示す第２の実施例の積層
フィルタは、図６〜図１２に示す第１の実施例の外部の
ストリップライン容量結合導体層８ａを省き、この代り
に図３と同様に誘電体１の内部にストリップライン容量
結合導体層８を設け、この他は図６〜図１２と同様に構
成したものである。この第２の実施例においてもストリ
ップライン外部延長導体層２ａ、３ａ、及び外部の波長
短縮効果用導体層９ａ、１０ａを有するので、これ等の
点において第１の実施例と同一の効果を有する。
の実施例の積層フィルタを説明する。但し、図１４〜図
１８及び後述する図１９〜図２９において図６〜図１２
と実質的に同一の部分には同一の符号を付してその説明
を省略する。図１４〜図１８に示す第２の実施例の積層
フィルタは、図６〜図１２に示す第１の実施例の外部の
ストリップライン容量結合導体層８ａを省き、この代り
に図３と同様に誘電体１の内部にストリップライン容量
結合導体層８を設け、この他は図６〜図１２と同様に構
成したものである。この第２の実施例においてもストリ
ップライン外部延長導体層２ａ、３ａ、及び外部の波長
短縮効果用導体層９ａ、１０ａを有するので、これ等の
点において第１の実施例と同一の効果を有する。
【００１８】
【第３の実施例】図１９〜図２１に示す第３の実施例の
積層フィルタは、ストリップライン外部延長導体層２
ａ、３ａを第４の側面２６のみでなく第１の主面２１に
も設け、ストリップライン容量結合導体層８ａ、第１及
び第２の波長短縮効果用導体層９ａ、１０ａ、及び外部
誘電体層２０を第１の主面２１上に設けた他は、図３〜
図１２の積層フィルタと同一に構成したものである。図
１９〜図２１の積層フィルタを構成する時には、内部の
導体層２、３、４、５、６、７を設けたグリーンシート
の積層体の表面にストリップライン外部延長導体層２
ａ、３ａの第１の主面２１上の部分２ａ´、３ａ´、外
部誘電体層２０、波長短縮効果用導体層９ａ、１０ａ、
グランド端子延長導体層１３ａのための材料の印刷層を
設け、この状態で図２２に示すように切断し、しかる
後、焼成して図２２に示すチップとする。次に、第１及
び第２の入出力端子導体層１１、１２、グランド端子導
体層１３、及び第４の側面のストリップライン外部延長
導体層２ａ、３ａを導電性ペーストの印刷、焼付けによ
って形成する。第３の実施例の積層フィルタは第１の実
施例と同一の作用及び効果を有する他に、比較的広い第
１の主面２１にストリップライン容量結合導体層８ａ、
波長短縮効果用導体層９ａ、１０ａを設けるので、これ
等の形成が容易になるという効果、及びこれ等を削除す
る周波数特性調整の作業が容易になるという効果を有す
る。
積層フィルタは、ストリップライン外部延長導体層２
ａ、３ａを第４の側面２６のみでなく第１の主面２１に
も設け、ストリップライン容量結合導体層８ａ、第１及
び第２の波長短縮効果用導体層９ａ、１０ａ、及び外部
誘電体層２０を第１の主面２１上に設けた他は、図３〜
図１２の積層フィルタと同一に構成したものである。図
１９〜図２１の積層フィルタを構成する時には、内部の
導体層２、３、４、５、６、７を設けたグリーンシート
の積層体の表面にストリップライン外部延長導体層２
ａ、３ａの第１の主面２１上の部分２ａ´、３ａ´、外
部誘電体層２０、波長短縮効果用導体層９ａ、１０ａ、
グランド端子延長導体層１３ａのための材料の印刷層を
設け、この状態で図２２に示すように切断し、しかる
後、焼成して図２２に示すチップとする。次に、第１及
び第２の入出力端子導体層１１、１２、グランド端子導
体層１３、及び第４の側面のストリップライン外部延長
導体層２ａ、３ａを導電性ペーストの印刷、焼付けによ
って形成する。第３の実施例の積層フィルタは第１の実
施例と同一の作用及び効果を有する他に、比較的広い第
１の主面２１にストリップライン容量結合導体層８ａ、
波長短縮効果用導体層９ａ、１０ａを設けるので、これ
等の形成が容易になるという効果、及びこれ等を削除す
る周波数特性調整の作業が容易になるという効果を有す
る。
【００１９】
【第４の実施例】図２３及び図２４に示す第４の実施例
の積層フィルタは、図１９〜図２１に示した第３の実施
例の積層フィルタにおける第１及び第２のストリップラ
イン外部延長導体層２ａ、３ａの第１の主面２１の部分
２ａ´、３ａ´を第１及び第２のストリップライン内部
延長導体層２ｂ、３ｂに変え、また外部誘電体層２０を
誘電体１の内部誘電体層１ａに変えた他は第３の実施例
と同一に構成したものである。図２３及び図２４の第１
及び第２のストリップライン内部延長導体層２ｂ、３ｂ
は第１の主面２１に誘電体層１ａを介して対向するよう
に配置され、平面的に見て第１及び第２のストリップラ
イン導体層２、３に重なるようなパタ−ンに形成され、
これ等の一端は第４の側面２６に露出し、第１及び第２
のストリップライン外部延長導体層２ａ、３ａに接続さ
れている。ストリップライン容量結合導体層８ａ、波長
短縮効果用導体層９ａ、１０ａは誘電体１の第１の主面
２１上に形成されている。第４の実施例の積層フィルタ
は基本的構成において第３の実施例と同一であるので、
第３の実施例と同一の作用効果を有する。
の積層フィルタは、図１９〜図２１に示した第３の実施
例の積層フィルタにおける第１及び第２のストリップラ
イン外部延長導体層２ａ、３ａの第１の主面２１の部分
２ａ´、３ａ´を第１及び第２のストリップライン内部
延長導体層２ｂ、３ｂに変え、また外部誘電体層２０を
誘電体１の内部誘電体層１ａに変えた他は第３の実施例
と同一に構成したものである。図２３及び図２４の第１
及び第２のストリップライン内部延長導体層２ｂ、３ｂ
は第１の主面２１に誘電体層１ａを介して対向するよう
に配置され、平面的に見て第１及び第２のストリップラ
イン導体層２、３に重なるようなパタ−ンに形成され、
これ等の一端は第４の側面２６に露出し、第１及び第２
のストリップライン外部延長導体層２ａ、３ａに接続さ
れている。ストリップライン容量結合導体層８ａ、波長
短縮効果用導体層９ａ、１０ａは誘電体１の第１の主面
２１上に形成されている。第４の実施例の積層フィルタ
は基本的構成において第３の実施例と同一であるので、
第３の実施例と同一の作用効果を有する。
【００２０】
【第５の実施例】図２５及び図２６に示す第５の実施例
の積層フィルタは３段に構成した他は第１の実施例の積
層フィルタと同一に構成されている。即ち、図２５及び
図２６に示す積層フィルタは、第１の実施例の２段の積
層フィルタに第３のストリップライン導体層３０、第３
のストリップライン外部延長導体層３０ａ、第３の波長
短縮効果用導体層３１を追加した他は、第１の実施例と
実質的に同一に構成したものである。なお、外部誘電体
層２０は第３のストリップライン外部延長導体層３０ａ
を覆うように配置され、ストリップライン容量結合導体
層８ａは第３のストリップライン外部延長導体層３０ａ
に外部誘電体層２０を介して対向している。また、第３
の波長短縮効果用導体層３１は外部誘電体層２０を介し
て第３のストリップライン外部延長導体層３０ａに対向
している。また、第２の入出力結合容量導体層５は第３
のストリップライン導体層３０に対向配置されている。
の積層フィルタは３段に構成した他は第１の実施例の積
層フィルタと同一に構成されている。即ち、図２５及び
図２６に示す積層フィルタは、第１の実施例の２段の積
層フィルタに第３のストリップライン導体層３０、第３
のストリップライン外部延長導体層３０ａ、第３の波長
短縮効果用導体層３１を追加した他は、第１の実施例と
実質的に同一に構成したものである。なお、外部誘電体
層２０は第３のストリップライン外部延長導体層３０ａ
を覆うように配置され、ストリップライン容量結合導体
層８ａは第３のストリップライン外部延長導体層３０ａ
に外部誘電体層２０を介して対向している。また、第３
の波長短縮効果用導体層３１は外部誘電体層２０を介し
て第３のストリップライン外部延長導体層３０ａに対向
している。また、第２の入出力結合容量導体層５は第３
のストリップライン導体層３０に対向配置されている。
【００２１】図２７は図２５及び図２６に示した第５の
実施例の積層フィルタの等価回路図であり、図５の回路
に第３の共振器Ｌ3 と、共振器容量結合コンデンサＣk
3、Ｃk4と、第３の波長短縮効果用コンデンサＣg3とを
付加したものに相当する。第３の共振器Ｌ3 は第３のス
トリップライン導体層３０とこの外部延長導体層３０ａ
に基づくものであり、共振器容量結合コンデンサＣk3、
Ｃk4は第２及び第３のストリップライン外部延長導体層
３ａ、３０ａとストリップライン容量結合導体層８ａと
の間の容量に相当し、第３の波長短縮効果用コンデンサ
Ｃg3は第３の波長短縮効果用導体層３１と第３のストリ
ップライン外部延長導体層３０ａとの間の容量に相当す
る。この第３の実施例の３段の積層フィルタにおいても
第１の実施例と同一の作用効果を得ることができる。
実施例の積層フィルタの等価回路図であり、図５の回路
に第３の共振器Ｌ3 と、共振器容量結合コンデンサＣk
3、Ｃk4と、第３の波長短縮効果用コンデンサＣg3とを
付加したものに相当する。第３の共振器Ｌ3 は第３のス
トリップライン導体層３０とこの外部延長導体層３０ａ
に基づくものであり、共振器容量結合コンデンサＣk3、
Ｃk4は第２及び第３のストリップライン外部延長導体層
３ａ、３０ａとストリップライン容量結合導体層８ａと
の間の容量に相当し、第３の波長短縮効果用コンデンサ
Ｃg3は第３の波長短縮効果用導体層３１と第３のストリ
ップライン外部延長導体層３０ａとの間の容量に相当す
る。この第３の実施例の３段の積層フィルタにおいても
第１の実施例と同一の作用効果を得ることができる。
【００２２】
【第６の実施例】第６の実施例の積層フィルタは図２８
に示すように第１及び第２のストリップライン導体層
２、３に対してタップとしての第１及び第２の入出力端
子結合導体層４ａ、５ａの一端を接続し、これ等の他端
を第１及び第２の入出力端子導体層１１、１２に接続し
たものである。即ち、第６の実施例の積層フィルタは、
第１の実施例の図８に示す第１及び第２の入出力結合容
量導体層４、５の代りに第１及び第２の入出力端子結合
導体層４ａ、５ａを設け、この他は第１の実施例と同一
に構成したものである。従って、第６の実施例の積層フ
ィルタの等価回路は図２９に示す通りであり、図５から
コンデンサＣ1 、Ｃ2 を省略したものに相当する。この
第６の実施例でも第１の実施例と同一の効果を得ること
ができる。
に示すように第１及び第２のストリップライン導体層
２、３に対してタップとしての第１及び第２の入出力端
子結合導体層４ａ、５ａの一端を接続し、これ等の他端
を第１及び第２の入出力端子導体層１１、１２に接続し
たものである。即ち、第６の実施例の積層フィルタは、
第１の実施例の図８に示す第１及び第２の入出力結合容
量導体層４、５の代りに第１及び第２の入出力端子結合
導体層４ａ、５ａを設け、この他は第１の実施例と同一
に構成したものである。従って、第６の実施例の積層フ
ィルタの等価回路は図２９に示す通りであり、図５から
コンデンサＣ1 、Ｃ2 を省略したものに相当する。この
第６の実施例でも第１の実施例と同一の効果を得ること
ができる。
【００２３】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 図１９、図２３、図２５、図２８に示す第３、
第４、第５、第６の実施例においても外部のストリップ
ライン容量結合導体層８ａを省き、第２の実施例と同様
に誘電体１の内部にストリップライン容量結合導体層８
を設けることができる。 （２） 第１、第２、第３、第４、第５及び第６の実施
例において、外部の波長短縮効果用導体層９ａ、１０
ａ、３１を省くことができる。また、これ等を誘電体１
の外周面上に設ける代りに図２と同様に誘電体１の内部
に設け、ストリップライン導体層２、３、３０に対向さ
せることができる。 （３） 第２〜第５の実施例の積層フィルタにおいて
も、第６の実施例と同様に第１及び第２の入出力端子結
合導体層４ａ、５ａを設け、第１及び第２のストリップ
ライン導体層２、３又は第１及び第３のストリップライ
ン導体層２、３０に接続することができる。 （４） 波長短縮効果用導体層９ａ、１０ａ、３１を誘
電体１の内部のグランド導体層６に接続することができ
る。 （５） グランド導体層６、７の一方又は両方を誘電体
１の第１及び第２の主面２１、２２の一方又は両方に設
けることができる。 （６） ストリップライン導体層を４個以上にすること
即ち４段以上のフィルタにすることができる。 （７） 第１及び第２の入力端子結合容量導体層４、５
を第１及び第２のストリップライン内部延長導体層２
ｂ、３ｂに対向させることができる。 （８） 第６の実施例の第１及び第２の入出力端子結合
導体層４ａ、５ａを第１及び第２のストリップライン内
部延長導体層２ｂ、３ｂに接続することができる。
く、例えば次の変形が可能なものである。 （１） 図１９、図２３、図２５、図２８に示す第３、
第４、第５、第６の実施例においても外部のストリップ
ライン容量結合導体層８ａを省き、第２の実施例と同様
に誘電体１の内部にストリップライン容量結合導体層８
を設けることができる。 （２） 第１、第２、第３、第４、第５及び第６の実施
例において、外部の波長短縮効果用導体層９ａ、１０
ａ、３１を省くことができる。また、これ等を誘電体１
の外周面上に設ける代りに図２と同様に誘電体１の内部
に設け、ストリップライン導体層２、３、３０に対向さ
せることができる。 （３） 第２〜第５の実施例の積層フィルタにおいて
も、第６の実施例と同様に第１及び第２の入出力端子結
合導体層４ａ、５ａを設け、第１及び第２のストリップ
ライン導体層２、３又は第１及び第３のストリップライ
ン導体層２、３０に接続することができる。 （４） 波長短縮効果用導体層９ａ、１０ａ、３１を誘
電体１の内部のグランド導体層６に接続することができ
る。 （５） グランド導体層６、７の一方又は両方を誘電体
１の第１及び第２の主面２１、２２の一方又は両方に設
けることができる。 （６） ストリップライン導体層を４個以上にすること
即ち４段以上のフィルタにすることができる。 （７） 第１及び第２の入力端子結合容量導体層４、５
を第１及び第２のストリップライン内部延長導体層２
ｂ、３ｂに対向させることができる。 （８） 第６の実施例の第１及び第２の入出力端子結合
導体層４ａ、５ａを第１及び第２のストリップライン内
部延長導体層２ｂ、３ｂに接続することができる。
【図１】従来の積層フィルタを示す斜視図である。
【図２】図１の積層フィルタをこの内部の導体パターン
を伴って示す平面図である。
を伴って示す平面図である。
【図３】図２のＡ−Ａ線断面図である。
【図４】図３のＢ−Ｂ線断面図である。
【図５】従来及び本発明の２段の積層フィルタの等価回
路図である。
路図である。
【図６】本発明の第１の実施例の積層フィルタの斜視図
である。
である。
【図７】図６の積層フィルタの平面図である。
【図８】図７のＣ−Ｃ線断面図である。
【図９】図８のＤ−Ｄ線断面図である。
【図１０】図８のＥ−Ｅ線断面図である。
【図１１】図６の積層フィルタの右側面図である。
【図１２】図１１のＦ−Ｆ線断面図である。
【図１３】図６の積層フィルタの周波数特性図である。
【図１４】第２の実施例の積層フィルタの斜視図であ
る。
る。
【図１５】図１４の積層フィルタ右側面図である。
【図１６】図１４のＧ−Ｇ線断面図である。
【図１７】図１６のＨ−Ｈ線断面図である。
【図１８】図１６のＩ−Ｉ線断面図である。
【図１９】第３の実施例の積層フィルタの斜視図であ
る。
る。
【図２０】図１９のＪ−Ｊ線断面図である。
【図２１】図２０のＫ−Ｋ線断面図である。
【図２２】図２０から第１の入出力端子導体層と第１の
ストリップライン外部延長導体層とを除外したものを示
す断面図である。
ストリップライン外部延長導体層とを除外したものを示
す断面図である。
【図２３】第４の実施例の積層フィルタを示す斜視図で
ある。
ある。
【図２４】図２３のＬ−Ｌ線断面図である。
【図２５】第５の実施例の３段の積層フィルタを示す斜
視図である。
視図である。
【図２６】図２５のＭ−Ｍ線断面図である。
【図２７】図２５の積層フィルタの等価回路図である。
【図２８】第６の実施例の積層フィルタを図１０と同様
に示す断面図である。
に示す断面図である。
【図２９】図２８の積層フィルタの等価回路図である。
１ 誘電体 ２、３ ストリップライン導体層 ２ａ、３ａ ストリップライン外部延長導体層 ４、５ 入出力結合容量導体層 ６、７ グランド導体層 ８ａ ストリップライン容量結合導体層 ９ａ、１０ａ 波長短縮効果用導体層 ２０ 外部誘電体層
Claims (9)
- 【請求項１】 誘電体に少なくとも複数のストリップラ
イン導体層と第１及び第２の入出力結合容量導体層とが
埋設され、 前記誘電体の外周面上に第１及び第２の入出力端子導体
層とグランド端子導体層と複数のストリップライン延長
導体層とストリップライン容量結合導体層と外部誘電体
層とが設けられ、 前記誘電体の内部又は前記誘電体の外周面に前記複数の
ストリップライン導体層に対向するようにグランド導体
層が設けられ、 前記複数のストリップライン導体層は平面的に見て互い
に並置され且つこれ等の一端は前記グランド端子導体層
に接続され、 前記複数のストリップライン導体層の他端は前記誘電体
の外周面に露出するようにそれぞれ形成され、 前記第１の入出力結合容量導体層は互いに並置された前
記複数のストリップライン導体層の内の一方の端側のス
トリップライン導体層の一部に対向するように配置され
且つ前記第１の入出力端子導体層に接続され、 前記第２の入出力結合容量導体層は互いに並置された前
記複数のストリップライン導体層の内の他方の端側のス
トリップライン導体層の一部に対向するように配置され
且つ前記第２の入出力端子導体層に接続され、 前記複数のストリップライン延長導体層は前記誘電体の
外周面に露出した前記複数のストリップライン導体層の
他端にそれぞれ接続され、 前記外部誘電体層は前記複数のストリップライン延長導
体層の少なくとも一部を覆うように設けられ、 前記ストリップライン容量結合導体層は前記外部誘電体
層を介して前記複数のストリップライン延長導体層に対
向するように配置されていることを特徴とする積層フィ
ルタ。 - 【請求項２】 更に、前記誘電体の外周面上に複数の波
長短縮効果用導体層が配置され、 前記複数の波長短縮効果用導体層の一端部は前記外部誘
電体層を介して前記複数のストリップライン延長導体層
にそれぞれ対向し、これ等の他端部は前記グランド端子
導体層に接続されていることを特徴とする請求項１記載
の積層フィルタ。 - 【請求項３】 誘電体に少なくとも複数のストリップラ
イン導体層と第１及び第２の入出力結合容量導体層とス
トリップライン容量結合導体層とが埋設され、 前記誘電体の外周面上に第１及び第２の入出力端子導体
層とグランド端子導体層と複数のストリップライン延長
導体層と外部誘電体層と複数の波長短縮効果用導体層と
が設けられ、 前記誘電体の内部又は前記誘電体の外周面に前記複数の
ストリップライン導体層に対向するようにグランド導体
層が設けられ、 前記複数のストリップライン導体層は平面的に見て互い
に並置され且つこれ等の一端は前記グランド端子導体層
に接続され、 前記複数のストリップライン導体層の他端は前記誘電体
の外周面に露出するようにそれぞれ形成され、 前記第１の入出力結合容量導体層は互いに並置された前
記複数のストリップライン導体層の内の一方の端側のス
トリップライン導体層の一部に対向するように配置され
且つ前記第１の入出力端子導体層に接続され、 前記第２の入出力結合容量導体層は互いに並置された前
記複数のストリップライン導体層の内の他方の端側のス
トリップライン導体層の一部に対向するように配置され
且つ前記第２の入出力端子導体層に接続され、 前記複数のストリップライン延長導体層は前記誘電体の
外周面に露出した前記複数のストリップライン導体層の
他端にそれぞれ接続され、 前記外部誘電体層は前記複数のストリップライン延長導
体層の少なくとも一部を覆うように設けられ、 前記複数の波長短縮効果用導体層の一端部は前記外部誘
電体層を介して前記複数のストリップライン延長導体層
にそれぞれ対向するように配置され且つこれ等の他端部
は前記グランド端子導体層に接続されていることを特徴
とする積層フィルタ。 - 【請求項４】 誘電体に少なくとも複数のストリップラ
イン導体層と複数のストリップライン内部延長導体層と
が埋設され、 前記誘電体の外周面上に第１及び第２の入出力端子導体
層とグランド端子導体層と複数のストリップライン外部
延長導体層とストリップライン容量結合導体層とが設け
られ、 前記誘電体の内部又は前記誘電体の外周面に前記複数の
ストリップライン導体層に対向するようにグランド導体
層が設けられ、 前記複数のストリップライン導体層は平面的に見て互い
に並置され且つこれ等の一端は前記グランド端子導体層
に接続され、 前記複数のストリップライン導体層の他端は前記誘電体
の外周面に露出するようにそれぞれ形成され、 前記複数のストリップライン内部延長導体層は前記誘電
体の外周面に対向するように前記外周面の近くにそれぞ
れ配置され、 前記複数のストリップライン内部延長導体層の一端は前
記誘電体の前記外周面にそれぞれ露出し、 前記第１の入出力結合容量導体層は互いに並置された前
記複数のストリップライン導体層の内の一方の端側のス
トリップライン導体層又は前記複数のストリップライン
内部延長導体層の一部に対向するように配置され且つ前
記第１の入出力端子導体層に接続され、 前記第２の入出力結合容量導体層は互いに並置された前
記複数のストリップライン導体層の内の他方の端側のス
トリップライン導体層又は前記複数のストリップライン
内部延長導体層の一部に対向するように配置され且つ前
記第２の入出力端子導体層に接続され、 前記複数のストリップライン外部延長導体層は前記誘電
体の外周面に露出した前記複数のストリップライン導体
層の他端と前記複数のストリップライン内部延長導体層
の一端とをそれぞれ接続するように前記誘電体の前記外
周面に配置され、 前記ストリップライン容量結合導体層は前記誘電体の前
記外周面の近傍領域を介して前記複数のストリップライ
ン内部延長導体層の一部に対向するように配置されてい
ることを特徴とする積層フィルタ。 - 【請求項５】 更に、前記誘電体の前記外周面上に複数
の波長短縮効果用導体層が配置され、 前記複数の波長短縮効果用導体層の一端部は前記誘電体
の前記外周面の近傍領域を介して前記複数のストリップ
ライン内部延長導体層の一部に対向し、これ等の他端部
は前記グランド端子導体層に接続されていることを特徴
とする請求項４記載の積層フィルタ。 - 【請求項６】 誘電体に少なくとも複数のストリップラ
イン導体層と第１及び第２の入出力結合容量導体層と複
数のストリップライン内部延長導体層とストリップライ
ン容量結合導体層とが埋設され、 前記誘電体の外周面上に第１及び第２の入出力端子導体
層とグランド端子導体層と複数のストリップライン外部
延長導体層と波長短縮効果用導体層とが設けられ、 前記誘電体の内部又は前記誘電体の外周面に前記複数の
ストリップライン導体層に対向するようにグランド導体
層が設けられ、 前記複数のストリップライン導体層は平面的に見て互い
に並置され且つこれ等の一端は前記グランド端子導体層
に接続され、 前記複数のストリップライン導体層の他端は前記誘電体
の外周面に露出するようにそれぞれ形成され、 前記複数のストリップライン内部延長導体層は前記誘電
体の外周面に対向するように前記外周面の近くにそれぞ
れ配置され、 前記複数のストリップライン内部延長導体層の一端は前
記誘電体の外周面に露出し、 前記第１の入出力結合容量導体層は互いに並置された前
記複数のストリップライン導体層の内の一方の端側のス
トリップライン導体層又は前記複数のストリップライン
内部延長導体層の一部に対向するように配置され且つ前
記第１の入出力端子導体層に接続され、 前記第２の入出力結合容量導体層は互いに並置された前
記複数のストリップライン導体層の内の他方の端側のス
トリップライン導体層又は前記複数のストリップライン
内部延長導体層の一部に対向するように配置され且つ前
記第２の入出力端子導体層に接続され、 前記複数のストリップライン外部延長導体層は前記誘電
体の外周面に露出した前記複数のストリップライン導体
層の他端と前記複数のストリップライン内部延長導体層
の一端とをそれぞれ接続するように前記誘電体の前記外
周面にそれぞれ配置され、 前記複数の波長短縮効果用導体層は前記誘電体の外周面
の近傍領域を介して前記複数のストリップライン内部延
長導体層にそれぞれ対向するように配置されていること
を特徴とする積層フィルタ。 - 【請求項７】 前記第１及び第２の入出力結合容量導体
層が省かれ、この代りに第１及び第２の入出力端子結合
導体層が設けられ、 前記第１の入出力端子結合導体層は互いに並置された前
記複数のストリップライン導体層の内の一方の端側のス
トリップライン導体層を前記第１の入出力端子導体層に
接続するように配置され、 前記第２の入出力端子結合導体層は互いに並置された前
記複数のストリップライン導体層の内の他方の端側のス
トリップライン導体層を前記第１の入出力端子導体層に
接続するように配置されていることを特徴とする請求項
１乃至６のいずれかに記載の積層フィルタ。 - 【請求項８】 誘電体に少なくとも複数のストリップラ
イン導体層が埋設され、 前記誘電体の外周面上に第１及び第２の入出力端子導体
層とグランド端子導体層とが設けられ、 前記誘電体の内部又は前記誘電体の外周面に前記複数の
ストリップライン導体層に対向するようにグランド導体
層が設けられ、 前記複数のストリップライン導体層は平面的に見て互い
に並置され且つこれ等の一端は前記グランド端子導体層
に接続され、 互いに並置された前記複数のストリップライン導体層の
内の一方の端側のストリップライン導体層と前記第１の
入出力端子導体層とを容量又は直接に結合するための第
１の結合手段が設けられ、 互いに並置された前記複数のストリップライン導体層の
内の他方の端側のストリップライン導体層と前記第２の
入出力端子導体層とを容量又は直接に結合するための第
２の結合手段が設けられた誘電体フィルタにおいて、 前記複数のストリップライン導体層の他端は前記誘電体
の外周面に露出し、 前記誘電体の外周面上に前記複数のストリップライン導
体層の他端に接続された複数のストリップライン外部延
長導体層が設けられていることを特徴とする積層フィル
タ。 - 【請求項９】 前記グランド導体層が前記誘電体に埋設
されており、前記誘電体の中における前記グランド導体
層を中心にして前記複数のストリップライン導体層の配
置位置とは反対側の領域に複数のストリップライン内部
延長導体層が設けられており、 前記複数のストリップライン内部延長導体層が前記複数
のストリップライン外部延長導体層に接続されているこ
とを特徴とする請求項８記載の積層フィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2503498A JPH11214901A (ja) | 1998-01-21 | 1998-01-21 | 積層フィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2503498A JPH11214901A (ja) | 1998-01-21 | 1998-01-21 | 積層フィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11214901A true JPH11214901A (ja) | 1999-08-06 |
Family
ID=12154637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2503498A Withdrawn JPH11214901A (ja) | 1998-01-21 | 1998-01-21 | 積層フィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11214901A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009060185A (ja) * | 2007-08-29 | 2009-03-19 | Kyocera Corp | アンテナおよびその共振周波数の調整方法、並びにそれを用いた通信機器 |
-
1998
- 1998-01-21 JP JP2503498A patent/JPH11214901A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009060185A (ja) * | 2007-08-29 | 2009-03-19 | Kyocera Corp | アンテナおよびその共振周波数の調整方法、並びにそれを用いた通信機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3115149B2 (ja) | 積層型誘電体フィルタ | |
| JPH1188009A (ja) | 積層誘電体フィルタ | |
| US20030129957A1 (en) | Multilayer LC filter | |
| JPH0697705A (ja) | 誘電体フィルタ | |
| JP4900728B2 (ja) | 積層型電子部品 | |
| JP2721626B2 (ja) | 積層型誘電体フィルタ | |
| JPH11214901A (ja) | 積層フィルタ | |
| JP2710904B2 (ja) | 積層型誘電体フィルタ | |
| JPH06120704A (ja) | 積層型誘電体フィルタ | |
| JPH05283906A (ja) | 積層型誘電体フィルタ | |
| JP3473893B2 (ja) | 高周波積層型回路部品 | |
| JP2008035565A (ja) | 積層型誘電体フィルタ | |
| JPH08288706A (ja) | 積層型誘電体フィルタ | |
| JP4185805B2 (ja) | 積層型誘電体フィルタ | |
| JP4194878B2 (ja) | 積層型誘電体フィルタ | |
| JPH05243812A (ja) | 積層型誘電体フィルタ | |
| JPH11186808A (ja) | 積層フィルタ | |
| JPH10224108A (ja) | 積層誘電体フィルタ | |
| JPH11136001A (ja) | 周波数特性が改善された積層型ストリップライン・フィルタ | |
| JPH05243810A (ja) | 積層型誘電体フィルタ | |
| JPH1141004A (ja) | 積層型誘電体フィルタ | |
| JPH11289205A (ja) | 積層型回路部品及びその製造方法 | |
| JPH11195902A (ja) | 積層フィルタ | |
| JP3936857B2 (ja) | 積層型誘電体フィルタ | |
| JP2003332806A (ja) | 積層型誘電体フィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050405 |