JP3473893B2 - 高周波積層型回路部品 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は積層型ストリップラ
イン共振器、複数のストリップライン共振器を含む積層
フィルタ（誘電体フィルタ）等の高周波積層型回路部品
に関する。 【０００２】 【従来の技術】誘電体にストリップライン導体層が埋設
された構成の高周波積層フィルタは、携帯電話等に使用
されている。 【０００３】 【発明が解決しようとする課題】ところで、共振回路の
Ｑ特性の向上が要求されている。共振回路の無負荷Ｑは
主にストリップラインの導体損失、基体の誘電体損失、
及び輻射損失により決定されるが、導体損失が支配的に
影響する。導体損失を低減するためにストリップライン
を厚くして抵抗値を下げることが考えられるが、マイク
ロ波帯等の高い周波数領域では表皮効果のためにストリ
ップラインを厚く形成してもＱ特性の向上を目的通りに
達成することができない。また、積層部品においてスト
リップライン導体層を十分に厚く形成することは製造上
困難である。 【０００４】そこで、本発明の目的はＱ特性の向上を容
易に達成することができるストリップラインを含む高周
波積層型回路部品を提供することにある。 【０００５】 【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、誘電体の中に少なくと
も１つのストリップライン主導体層とストリップライン
付加導体層とが埋設され、前記ストリップライン主導体
層と前記ストリップライン付加導体層とは誘電体層を介
して互いに対向する部分を有するように前記誘電体の異
なる厚み方向位置に配置され、前記ストリップライン主
導体層と前記ストリップライン付加導体層とを相互に接
続するための接続導体が前記誘電体に埋設され、 前記
ストリップライン主導体層及び前記ストリップライン付
加導体層に対して誘電体層を介して対向する少なくとも
１つのグランド導体層が前記誘電体の内部又は外周面に
設けられ、前記ストリップライン主導体層及び前記スト
リップライン付加導体層の一端が前記グランド導体層に
接続され、前記ストリップライン付加導体層は前記スト
リップライン主導体層よりも短く形成されていることを
特徴とする高周波積層型回路部品に係るものである。 【０００６】 【発明の効果】本発明によれば、ストリップライン主導
体層とストリップライン付加導体層（補強導体層）とが
誘電体層を介して対向し、且つ接続導体によって相互に
接続されているので、ストリップライン主導体層とスト
リップライン付加導体層との組み合せ体の表面積の増大
効果が生じ、Ｑ特性を向上させることができる。なお、
ストリップラインの表面積が増大すると、表皮効果にか
かわらず抵抗値低減効果が得られ、Ｑ特性が向上する。
また、厚いストリップライン導体層を形成するのではな
く、ストリップライン主導体層とストリップライン付加
導体層との組み合せとするので、層間剥離等を防いで主
導体層及び付加導体層を容易に形成することができる。 【０００７】 【実施形態及び実施例】次に、図面を参照して本発明の
実施形態及び実施例を説明する。 【０００８】 【第１の実施例】図１〜図９に示す第１の実施例のスト
リップライン共振器は、四角形の平面形状を有する６面
体に形成された磁器誘電体１を有し、ここにはストリッ
プライン主導体層２、ストリップライン付加導体層３、
接続導体４、第１及び第２の入出力結合容量導体層５、
６、第１及び第２のグランド導体層７、８、波長短縮効
果用導体層９が埋設されている。誘電体１の外周面に
は、第１及び第２の入出力端子導体層１０、１１と第１
及び第２のグランド端子導体層１２、１３とが設けられ
ている。なお、図１において導体層１０〜１３は厚みを
省いて示され、各導体層には他の領域と区別するための
点々が付されている。 【０００９】誘電体１は直方体に形成されており、この
外周面として互いに対向する第１及び第２の主面１４、
１５と、第１、第２、第３及び第４の側面１６、１７、
１８、１９とを有する。なお、第１及び第２の側面１
６、１７は互いに対向し、第３及び第４の側面１８、１
９も互いに対向している。誘電体１は磁器生シート（グ
リーンシート）を積層して焼成したものであり、焼成後
は一体の焼結体となるが、ここでは説明の都合上、第
１、第２、第３、第４及び第５の誘電体層１ａ、１ｂ、
１ｃ、１ｄ、１ｅに分けられている。 【００１０】誘電体１に埋設されているストリップライ
ン主導体層２は第１の主面１４側から平面的に見て帯状
に延びるように第４の誘電体層１ｄの上に形成され、こ
の一端は第１のグランド端子導体層１２に接続され、こ
の他端は開放されている。ストリップライン付加導体層
３は、平面的に見てストリップライン主導体層２に重な
るように第３の誘電体層１ｃの上に形成され、この一端
が第１のグランド端子導体層１２に接続され、他端が開
放されている。ストリップライン付加導体層３の誘電体
１の第３の側面１８側から第４の側面１９側への長さ
は、ストリップライン主導体層２のこの方向の長さより
も短いが、両者を同じ長さにすることもできる。第３の
誘電体層１ｃのストリップライン付加導体層３の両側面
近傍領域の下には複数のヴィアホール即ち貫通孔４ａが
設けられており、図４に示すようにこの中に接続導体４
が充填されている。上述のストリップライン主導体層２
とストリップライン付加導体層３と接続導体４との組み
合せがストリップライン導体として機能する。入出力結
合導体層としての第１及び第２の入出力結合容量導体層
５、６は図８に示すように第３の誘電体層１ｃの上に配
置され、これ等の一端は第１及び第２の側面１６、１７
に露出して第１及び第２の入出力端子導体層１２、１３
に接続されている。この共振器は左右対称に形成されて
いるので、２つの端子導体層１２、１３のいずれか一方
を入力端子、他方を出力端子として使用することができ
る。しかし、一方を入力端子導体層、他方を出力端子導
体層と特定しても差し支えない。 【００１１】第１及び第２のグランド導体層７、８は、
第２及び第５の誘電体層１ｂ、１ｅの上に形成され、誘
電体層を介してストリップライン主導体層２及び、スト
リップライン付加導体層３に対向するように配置され、
第１及び第２のグランド端子導体層１２、１３に接続さ
れている。 【００１２】波長短縮効果用導体層９は第３の誘電体層
１ｃの上に配置され、その一端部がストリップライン主
導体層２に対向し、その他端部が第２のグランド端子導
体層１３に接続されている。 【００１３】第１及び第２の端子導体層１０、１１は主
として第１及び第２の側面１６、１７に設けられ、第１
及び第２のグランド端子導体層１２、１３は主として第
３及び第４の側面１８、１９に設けられている。 【００１４】このストリップライン共振器を製作する時
には、ストリップライン主導体層２、ストリップライン
付加導体層３、接続導体４、入出力結合容量導体層５、
６、第１及び第２のグランド導体層７、８、波長短縮効
果用導体層９を得ることができるように導電性ペースト
（例えば銀ペースト）がそれぞれ印刷された複数枚のグ
リーンシート（磁器生シート）と、導電性ペーストが印
刷されないカバーシート、スペーサシートとを積層す
る。なお、グリーンシート積層体はこの１枚から多数の
積層フィルタチップを得るように構成する。従って、グ
リーンシート積層体を所定寸法に切断し、しかる後、焼
成する。これにより、図１〜図６の誘電体１の外周面か
ら端子導体層１０、１１、１２、１３を省いたものが完
成する。しかる後、焼結後の誘電体１の外周面上に、導
電性ペーストの印刷及び焼付けによって端子導体層１
０、１１、１２、１３を形成する。なお、焼成前の生チ
ップの外周面上に端子導体層１０、１１、１２、１３の
ための導電性ペ−ストを印刷し、これを誘電体と共に焼
成し、しかる後、金属メッキ層を形成して端子導体層１
０〜１３を完成させることもできる。 【００１５】図１０は図１〜図９に示した共振器の等価
回路を示す。この等価回路の入出力結合コンデンサＣ1
、Ｃ2 はストリップライン主導体層２及びストリップ
ライン付加導体層３と第１及び第２の入出力結合容量導
体層５、６との間の容量に相当する。Ｌ1 はストリップ
ライン主導体層２及びストリップライン付加導体層３に
基づく共振器を示し、等価的にコンデンサＣとインダク
タンスＬの並列回路で示されている。波長短縮効果用コ
ンデンサＣg1は波長短縮用導体層９とストリップライン
主導体層２との間の容量に相当している。この波長短縮
効果用コンデンサＣg1は共振器Ｌ1 のコンデンサＣに並
列に接続されるので、共振周波数を低くするように作用
する。従って、ある共振周波数を得る場合に、コンデン
サＣg1を設けない場合に比べてストリップライン主導体
層２の長さを短くして小型化を図ることができる。第１
及び第２の入出力端子Ｔ1 、Ｔ2 は第１及び第２の入出
力端子導体層１０、１１に対応し、グランドはグランド
端子導体層１２、１３に対応している。なお、第１及び
第２の入出力端子Ｔ1 、Ｔ2 とグランドとの間に寄生容
量があるが図１０では省略されている。 【００１６】本実施例によれば、ストリップライン主導
体層２とストリップライン付加導体層３とが垂直方向に
延びる接続導体４で接続され、ストリップライン導体の
表面積が増大する。従って、導体損失が低減し、無負荷
Ｑが向上する。 【００１７】接続導体４の効果を確認するために、図１
１に示すように接続導体４を設けない他は実施例と同一
に構成した共振器Ａ、図１２に示すようにストリップラ
イン付加導体層３の先端の両側に２個の接続導体４を設
けた他は実施例と同一に構成した共振器Ｂ、図１３に示
すようにストリップライン付加導体層３の両側に沿って
それぞれ６個、合計１２個の接続導体４を設けた他は実
施例と同一に構成した共振器Ｃ、図１４に示すようにス
トリップライン付加導体層３の両側に沿ってそれぞれ３
個、中央に３個、合計９個の接続導体４を設けた他は実
施例と同一に構成した共振器Ｄを作り、特性を測定した
ところ、次の様な結果が得られた。なお、接続導体４が
充填されている貫通孔の径はそれぞれ０．１２ｍｍであ
る。 これから明らかなように垂直方向に延びる接続導体４を
設けることによって無負荷ＱとしてのＱL 値が４〜７
（３〜５％）向上する。また、共振器Ｃの構造がより優
れていることが判る。また、本実施例では垂直方向に延
びる接続導体４がストリップライン導体の厚みを増大し
たと等価な効果を有する。ストリップライン導体層を導
電性ペーストの印刷によって厚く形成することが困難で
あることに比べ、本実施例では等価的に厚いストリップ
ライン導体を容易に得ることができる。 【００１８】 【第２の実施例】次に、図１５〜図２１を参照して第２
の実施例の積層フィルタを説明する。但し、図１５〜図
２１及び後述する図２２〜図３３において図１〜図９と
実質的に同一の部分には同一の符号を付してその説明を
省略する。第２の実施例の積層フィルタは、第１の実施
例に示したストリッブライン共振器のストリップライン
導体と同一の構成のストリップライン導体を２個設け、
相互に結合させたものに相当する。即ち、図１５〜図２
０の積層フィルタは、図１〜図９の共振器に第２のスト
リップライン主導体層２０と第２のストリップライン付
加導体層２１と、第２の接続導体２２と、共振器容量結
合導体層２３と、第２の波長短縮効果用導体層２４を付
加した他は図１〜図９と実質的に同一に構成されてい
る。 【００１９】第２のストリップライン共振器Ｌ2 を構成
するための第２のストリップライン主導体層２０、第２
のストリップライン付加導体層２１、第２の接続導体２
２の構造は、第１のストリップライン共振器Ｌ1 を構成
するための第１のストリップライン主導体層２、第１の
ストリップライン付加導体層３、第１の接続導体４と同
一である。第１及び第２のストリップライン主導体層
２、２０は平面的に見て互いに並置され、図１８に示す
ように第１及び第２のグランド導体層７、８間に配置さ
れている。図１７から明らかなように、第１の入出力結
合容量導体層５は誘電体層を介して第１のストリップラ
イン主導体層２に対向し、ここに容量結合され、また第
２の入出力結合容量導体層６は第２のストリップライン
主導体層２０に誘電体層を介して対向し、ここに容量結
合されている。共振器容量結合導体層２３は第１及び第
２のストリップライン主導体層２、２０の両方に誘電体
層を介して対向するように配置されている。第２の波長
短縮効果用導体層２４は第２のストリップライン主導体
層２０の開放端側部分に対向し、第２のグランド端子導
体層１３に接続されている。 【００２０】図２１は図１５〜図２０の積層フィルタの
等価回路を示す。この等価回路は、図１０の等価回路に
第２のストリップライン共振器Ｌ2 と第２の波長短縮効
果用コンデンサＣg2と、共振器結合コンデンサＣk1、Ｃ
k2を追加したものに相当する。第１及び第２のストリッ
プライン共振器Ｌ1 、Ｌ2 はＭで示すように誘導結合さ
れていると共に、コンデンサＣk1、Ｃk2で容量結合され
ている。容量結合コンデンサＣk1、Ｃk2は容量結合導体
層２３と第１及び第２のストリップライン主導体層２、
２０との間の容量に相当する。 【００２１】第２実施例の積層フィルタにおける第１及
び第２のストリップライン共振器Ｌ1 、Ｌ2 のストリッ
プライン導体は第１の実施例のストリップライン導体と
同一構成であるので、第１の実施例と同一の効果を得る
ことができる。 【００２２】 【第３の実施例】図２２〜図２５に示す第３の実施例
は、第１の実施例のストリップライン共振器のストリッ
プライン導体の製造方法を変更したものであり、この他
は第１の実施例と同一である。 【００２３】この第３の実施例では、第１の実施例の第
４の誘電体層１ｄに相当するものを得るための図２２に
示すグリーンシート１ｄ′上に周知の導電性ペースト
（銀ペースト）を所定パターンに印刷し、第１の導電性
ペースト印刷層２′を形成する。次に、第１の実施例の
第３の誘電体層１ｃに相当するものを得るために図２３
及び図２５に示すようにグリーンシート１ｄ′及び第１
の導電性ペースト印刷層２′上に誘電体ペーストを所定
パターンに印刷して誘電体ペースト印刷層１ｃ′を形成
する。なお、この誘電体ペースト印刷層１ｃ′には第１
の導電性ペースト印刷層２′の両側領域を帯状に露出さ
せるための一対の溝４ａ′を設ける。次に、第１の実施
例の図８に示す第２のストリップライン付加導体層３、
第１及び第２の入出力結合容量導体層５、６及び波長短
縮効果用導体層９に相当するものを得るために図２４に
示すようにそれぞれに対応する導電性ペースト印刷層
３′、５′、６′、９′を印刷によって形成する。な
お、この時溝４ａ′に導体４のための導電性ペースト
４′を充填する。次に、図２５に示す印刷層を伴なった
グリーンシート１ｄ′を別のグリーンシート（図示せ
ず）と積層し、焼成し、しかる後、第１の実施例の第１
及び第２の入出力端子導体層１０、１１、第１及び第２
のグランド端子導体層１２、１３に相当するものを形成
し、第１の実施例と本質的に同一構成のストリップライ
ン共振器を完成させる。 【００２４】第３の実施例は、第１の実施例と同一の効
果を有する他に、ストリップライン主導体層を得るため
の導電性ペースト印刷層２′とストリップライン付加導
体層を得るための導電性ペースト印刷層３′との間の誘
電体層を印刷によって形成するので、第１の実施例のグ
リーンシートに貫通孔４ａを設ける工程が不要になると
いう効果も有する。 【００２５】 【第４の実施例】図２６に示す第４の実施例のストリッ
プライン共振器及びその製造方法は、第３の実施例のグ
リーンシート１ｄ′の上に第２の誘電体ペースト印刷層
３０と第３の導電性ペースト印刷層３１とを追加した他
は、第３の実施例と実質的に同一である。但し、第４の
実施例では第１、第２及び第３の導電性ペースト印刷層
２′、３′、３１が接続用導電性ペースト４′、３２に
よって折り重ね状に接続されている。図２６の構造を得
る時には、グリーンシート１ｄ′上に、印刷によって第
１の導電性ペースト印刷層２′、第１の誘電体ペースト
印刷層１ｃ′、第２の導電性ペースト印刷層３′、第２
の誘電体ペースト印刷層３０、及び第３の導電性ペース
ト印刷層３１を順次に形成する。なお、第１及び第２の
誘電体ペースト印刷層１ｃ′、３０の溝４ａ′、３２ａ
にも導電性ペースト４′、３２を充填させる。図２６に
示すものは、図示されていない別のグリーンシートと積
層され、その後に焼成される。これにより、第１の導電
性ペースト印刷層２´は第１の実施例のストリップライ
ン主導体層２に相当するものになり、第２及び第３の導
電性ペースト印刷層３′、３１は第１の実施例のストリ
ップライン付加導体層３に相当するものになる。この第
４の実施例によっても第１及び第３の実施例と同様な効
果を得ることができる。また、更にストリップライン導
体の表面積の増大を図ることができ、Ｑ特性が向上す
る。 【００２６】 【第５の実施例】図２７に示す第５の実施例のストリッ
プライン共振器は、第１の実施例のストリップライン共
振器に第２のストリップライン付加導体層３３と第２の
接続導体３４を追加した他は第１の実施例と同一に構成
したものである。即ち、図２７の共振器では、誘電体１
が第１〜第６の誘電体層１ａ〜１ｆから成り、ストリッ
プライン主導体層２を中心にして第１及び第２のストリ
ップライン付加導体層３、３３が対称に配置され、第１
及び第２のストリップライン付加導体層３、３３は第１
及び第２の接続導体４、３４によってストリップライン
主導体層２に接続されている。この様に構成するとスト
リップライン導体の表面積が更に増大し、Ｑ特性が向上
する。 【００２７】 【第６の実施例】図２８〜図３１に示す第６の実施例の
積層フィルタは３段に構成した他は第２の実施例の積層
フィルタと同一に構成されている。即ち、図２８〜図３
１に示す積層フィルタは、図１５〜図１８に示す第２の
実施例の２段の積層フィルタに第３のストリップライン
主導体層４０と、第３のストリップライン付加導体層４
１と接続導体４２とを追加した他は、第２の実施例と実
質的に同一に構成したものである。なお、共振器容量結
合導体層２３は第２及び第３のストリップライン主導体
層２、４０も相互に容量結合するように形成されてい
る。また、第１、第２及び第３のストリップライン導体
層２、３、４０に対向させて、第１、第２及び第３の波
長短縮効果用導体層（図示せず）が設けられている。ま
た、第２の入出力結合容量導体層６は第３のストリップ
ライン主導体層４０に対向している。 【００２８】図３１は図２８〜図３０に示した第６の実
施例の積層フィルタの等価回路図であり、図２１の回路
に第３の共振器Ｌ3 と、共振器容量結合コンデンサＣk
3、Ｃk4と、第３の波長短縮効果用コンデンサＣg3とを
付加したものに相当する。第３の共振器Ｌ3 は第３のス
トリップライン導体層４０に基づくものであり、共振器
容量結合コンデンサＣk3、Ｃk4は共振器容量結合導体層
２３と第２及び第３のストリップライン主導体層２、４
０との間の容量に相当し、第３の波長短縮効果用コンデ
ンサＣg3は第３の波長短縮効果用導体層と第３のストリ
ップライン主導体層４０との間の容量に相当する。この
第６の実施例の３段の積層フィルタも第２の実施例と同
一の効果を有する。 【００２９】 【第７の実施例】第７の実施例の積層フィルタは図３２
に示すように第１及び第２のストリップライン導体層
２、２０に対してタップとしての第１及び第２の入出力
端子結合導体層５ａ、６ａの一端を接続し、これ等の他
端を第１及び第２の入出力端子導体層１０、１１に接続
したものである。即ち、第７の実施例の積層フィルタ
は、第２の実施例の図１７に示す第１及び第２の入出力
結合容量導体層５、６の代りに第１及び第２の入出力端
子結合導体層５ａ、６ａを設け、この他は第２の実施例
と同一に構成したものである。従って、第７の実施例の
積層フィルタの等価回路は図３３に示す通りであり、図
２１からコンデンサＣ1 、Ｃ2 を省略したものに相当す
る。この第７の実施例でも第２の実施例と同一の効果を
得ることができる。 【００３０】 【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 第２、第６及び第７の実施例において、ストリ
ップライン容量結合導体層２３を省くことができる。 （２） 第１〜第７の実施例において、波長短縮効果用
導体層９、２４を省くことができる。 （３） 第１、第３〜第６の実施例においても、図３２
と同様に第１及び第２の入出力端子結合導体層５ａ、６
ａを設け、これを第１及び第２のストリップライン主導
体層２、２０又は第１及び第３のストリップライン主導
体層２、４０に接続することができる。 （４） ストリップライン主導体層を４個以上にするこ
と即ち４段以上のフィルタにすることができる。 （５） 第２、第６及び第７の実施例においても、第３
及び第４の実施例に示すようにストリップライン導体を
構成することができる。 （６） 各実施例においてストリップライン付加導体層
３、２１、４１の長さ及び幅を変えることができる。例
えば、ストリップライン付加導体層３、２１、４１をス
トリップライン主導体層２、２０、４０と同一形状にす
ることができる。また、ストリップライン主導体層２、
２０、４０とストリップライン付加導体層３、２１、４
１との間隔を種々調整することができる。 （７） ストリップライン主導体層２、２０、４０とス
トリップライン付加導体層３、２１、４１との間に入出
力結合容量導体層５、６、波長短縮効果用導体層９、共
振器容量結合導体層２３の内の一部又は全部を配置する
ことができる。

【図面の簡単な説明】 【図１】本発明の第１の実施例のストリップライン共振
器を示す斜視図である。 【図２】図１のストリップライン共振器をこの内部の導
体パターンを伴って示す平面図である。 【図３】図２のＡ−Ａ線断面図である。 【図４】図２のＢ−Ｂ線断面図である。 【図５】図２のＣ−Ｃ線断面図である。 【図６】図２のＤ−Ｄ線断面図である。 【図７】図３の第２の誘電体層とこの上の導体層とを示
す平面図である。 【図８】図３の第３の誘電体層とこの上の導体層とを示
す平面図である。 【図９】図３の第４の誘電体層とこの上の導体層とを示
す平面図である。 【図１０】図１のストリップライン共振器の等価回路図
である。 【図１１】比較例の共振器の一部を示す平面図である。 【図１２】本発明に従う接続導体を２個とした共振器の
一部を示す図である。 【図１３】本発明に従う接続導体を１２個とした共振器
の一部を示す平面図である。 【図１４】本発明に従う接続導体を９個とした共振器の
一部を示す平面図である。 【図１５】第２の実施例の積層フィルタを示す斜視図で
ある。 【図１６】図１５の積層フィルタの平面図である。 【図１７】図１６のＥ−Ｅ線断面図である。 【図１８】図１６のＦ−Ｆ線断面図である。 【図１９】図１８のＧ−Ｇ線断面図である。 【図２０】図１８のＨ−Ｈ線断面図である。 【図２１】図１５の積層フィルタの等価回路図である。 【図２２】第３の実施例のストリップライン共振器のた
めのグリーンシートとその上の導電性ペースト印刷層と
を示す平面図である。 【図２３】図２２のグリーンシートの上に誘電体ぺ−ス
ト印刷層を設けたものを示す平面図である。 【図２４】図２３の誘電体ペースト印刷層の上に導電性
ペースト印刷層を設けたものを示す平面図である。 【図２５】図２４のＩ−Ｉ線断面図である。 【図２６】第４の実施例のストリップライン共振器を説
明するためのものであって、図２５と同様な部分を示す
断面図である。 【図２７】第５の実施例のストリップライン共振器を図
５と同様な部分を示す断面図である。 【図２８】第６の実施例の３段の積層フィルタを図１９
と同様な切断面で示す断面図である。 【図２９】第６の実施例の３段の積層フィルタを図２０
と同様な切断面で示す断面図である。 【図３０】図２８のＪ−Ｊ線断面図である。 【図３１】第６の実施例の積層フィルタの等価回路図で
ある。 【図３２】第７の実施例の積層フィルタを図１９と同様
な切断面で示す断面図である。 【図３３】図３２の積層フィルタの等価回路図である。 【符号の説明】 １ 誘電体 ２ ストリップライン主導体層 ３ ストリップライン付加導体層 ４接続導体

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01P 1/20 - 1/219 H01P 7/00 - 7/10

Claims (1)

1. (57)【特許請求の範囲】 【請求項１】誘電体の中に少なくとも１つのストリップ
   ライン主導体層とストリップライン付加導体層とが埋設
   され、 前記ストリップライン主導体層と前記ストリップライン
   付加導体層とは誘電体層を介して互いに対向する部分を
   有するように前記誘電体の異なる厚み方向位置に配置さ
   れ、 前記ストリップライン主導体層と前記ストリップライン
   付加導体層とを相互に接続するための接続導体が前記誘
   電体に埋設され、 前記ストリップライン主導体層及び前記ストリップライ
   ン付加導体層に対して誘電体層を介して対向する少なく
   とも１つのグランド導体層が前記誘電体の内部又は外周
   面に設けられ、 前記ストリップライン主導体層及び前記ストリップライ
   ン付加導体層の一端が前記グランド導体層に接続され、 前記ストリップライン付加導体層は前記ストリップライ
   ン主導体層よりも短く形成されていることを特徴とする
   高周波積層型回路部品。