JPH11191544A - 半導体基板およびその製造方法 - Google Patents
半導体基板およびその製造方法Info
- Publication number
- JPH11191544A JPH11191544A JP36036997A JP36036997A JPH11191544A JP H11191544 A JPH11191544 A JP H11191544A JP 36036997 A JP36036997 A JP 36036997A JP 36036997 A JP36036997 A JP 36036997A JP H11191544 A JPH11191544 A JP H11191544A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor substrate
- semiconductor
- epitaxial layer
- mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 その上に積層すべきエピタキシャル層の特性
低下を有効に防止できる半導体基板を提供する。 【解決手段】 半導体基板をコロイダルシリカを含有す
る研磨剤で鏡面研磨した後、アミン系洗浄剤でｐＨ１
０．５〜１４に維持しつつ、該研磨後の基板を洗浄して
前記研磨剤を除去する。
低下を有効に防止できる半導体基板を提供する。 【解決手段】 半導体基板をコロイダルシリカを含有す
る研磨剤で鏡面研磨した後、アミン系洗浄剤でｐＨ１
０．５〜１４に維持しつつ、該研磨後の基板を洗浄して
前記研磨剤を除去する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板、およ
び積層体に関し、より詳しくは、その上に積層すべきエ
ピタキシャル層の特性低下を有効に防止可能な半導体基
板、および該半導体基板上にエピタキシャル層を配置し
てなる積層体に関する。
び積層体に関し、より詳しくは、その上に積層すべきエ
ピタキシャル層の特性低下を有効に防止可能な半導体基
板、および該半導体基板上にエピタキシャル層を配置し
てなる積層体に関する。
【０００２】
【従来の技術】近年、化合物半導体を始めとする半導体
は、その種々の特性を活かして、応用範囲が更に広がっ
て来ている。例えば、高速素子、光通信素子ないしマイ
クロ波素子作製用のエピタキシャル成長の下地基板とし
て、化合物半導体は特に有用である。
は、その種々の特性を活かして、応用範囲が更に広がっ
て来ている。例えば、高速素子、光通信素子ないしマイ
クロ波素子作製用のエピタキシャル成長の下地基板とし
て、化合物半導体は特に有用である。
【０００３】このようなエピタキシャル成長の下地基板
として半導体（化合物半導体を含む）を用いる場合、該
半導体の表面は、ひずみの無い鏡面とする必要がある。
このため、半導体の単結晶インゴットの切断、ラッピン
グ、エッチング等の、いわゆる「前加工」の後に、得ら
れたウエハに対して、通常は鏡面研磨が施されている。
として半導体（化合物半導体を含む）を用いる場合、該
半導体の表面は、ひずみの無い鏡面とする必要がある。
このため、半導体の単結晶インゴットの切断、ラッピン
グ、エッチング等の、いわゆる「前加工」の後に、得ら
れたウエハに対して、通常は鏡面研磨が施されている。
【０００４】この鏡面研磨においては、例えば、コロイ
ダルシリカを含む研磨剤を用いて該半導体ウエハ表面を
研磨（例えば、特開昭６４−８７１４７号公報）した
後、純水洗浄する方法が知られている。
ダルシリカを含む研磨剤を用いて該半導体ウエハ表面を
研磨（例えば、特開昭６４−８７１４７号公報）した
後、純水洗浄する方法が知られている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記に
より得られた半導体基板の上に、エピタキシャル層を配
置してなる積層体を用いて製作したデバイスにおいて
は、良好な歩留まりが得にくいという欠点があったた
め、このような欠点を解消した半導体基板の開発が強く
切望されていた。
より得られた半導体基板の上に、エピタキシャル層を配
置してなる積層体を用いて製作したデバイスにおいて
は、良好な歩留まりが得にくいという欠点があったた
め、このような欠点を解消した半導体基板の開発が強く
切望されていた。
【０００６】本発明の目的は、上記した従来技術の欠点
を解消した半導体基板、ないしはエピタキシャル層／半
導体構造を有する積層体を提供することにある。
を解消した半導体基板、ないしはエピタキシャル層／半
導体構造を有する積層体を提供することにある。
【０００７】本発明の他の目的は、その上に積層すべき
エピタキシャル層の特性低下を有効に防止できる半導体
基板を提供することにある。
エピタキシャル層の特性低下を有効に防止できる半導体
基板を提供することにある。
【０００８】本発明の他の目的は、エピタキシャル層の
特性低下を有効に防止したエピタキシャル層／半導体構
造を有する積層体を提供することにある。
特性低下を有効に防止したエピタキシャル層／半導体構
造を有する積層体を提供することにある。
【０００９】
【課題を解決するための手段】本発明者らは鋭意研究の
結果、エピタキシャル層／半導体単結晶の積層構造を含
むデバイスにおける欠陥の発生は、エピタキシャル層／
半導体基板界面にパイルアップ（蓄積）されたシリコン
に起因することを見出した。
結果、エピタキシャル層／半導体単結晶の積層構造を含
むデバイスにおける欠陥の発生は、エピタキシャル層／
半導体基板界面にパイルアップ（蓄積）されたシリコン
に起因することを見出した。
【００１０】本発明者らは上記した知見に基づいて更に
研究を進めた結果、シリカを含有する研磨剤を用いて研
磨した場合であっても、特定のアミン系洗浄剤を用いて
洗浄することにより、上記したエピタキシャル層／半導
体基板界面へのシリコンのパイルアップを効果的に防止
した半導体基板が作製可能であることを見出した。
研究を進めた結果、シリカを含有する研磨剤を用いて研
磨した場合であっても、特定のアミン系洗浄剤を用いて
洗浄することにより、上記したエピタキシャル層／半導
体基板界面へのシリコンのパイルアップを効果的に防止
した半導体基板が作製可能であることを見出した。
【００１１】本発明の半導体基板は上記知見に基づくも
のであり、より詳しくは、鏡面研磨され、且つ低Ｓｉ濃
度の表面を有する半導体基板であって；且つ、前記低Ｓ
ｉ濃度が、前記鏡面研磨された基板表面上へ半導体エピ
タキシャル層を製膜した際に、該製膜により形成された
エピタキシャル層／基板の界面において８×１０17ｃｍ
-3以下となるＳｉ濃度であることを特徴とするものであ
る。
のであり、より詳しくは、鏡面研磨され、且つ低Ｓｉ濃
度の表面を有する半導体基板であって；且つ、前記低Ｓ
ｉ濃度が、前記鏡面研磨された基板表面上へ半導体エピ
タキシャル層を製膜した際に、該製膜により形成された
エピタキシャル層／基板の界面において８×１０17ｃｍ
-3以下となるＳｉ濃度であることを特徴とするものであ
る。
【００１２】本発明によれば、更に、半導体基板と、該
基板の鏡面研磨された表面上に配置された半導体エピタ
キシャル層とからなる積層体であって、且つ該エピタキ
シャル層／基板界面におけるＳｉ濃度が、８×１０17ｃ
ｍ-3以下である積層体が提供される。
基板の鏡面研磨された表面上に配置された半導体エピタ
キシャル層とからなる積層体であって、且つ該エピタキ
シャル層／基板界面におけるＳｉ濃度が、８×１０17ｃ
ｍ-3以下である積層体が提供される。
【００１３】本発明によれば、更に、半導体基板をコロ
イダルシリカを含有する研磨剤で鏡面研磨する研磨工程
と；アミン系洗浄剤でｐＨ１０．５〜１４に維持しつ
つ、前記研磨剤を洗浄により除去する洗浄工程とを有す
る半導体基板の製造方法が提供される。
イダルシリカを含有する研磨剤で鏡面研磨する研磨工程
と；アミン系洗浄剤でｐＨ１０．５〜１４に維持しつ
つ、前記研磨剤を洗浄により除去する洗浄工程とを有す
る半導体基板の製造方法が提供される。
【００１４】本発明者の知見によれば、本発明において
はコロイダルシリカ含有の研磨剤を除去する際に、特定
のアミン系洗浄剤を用いているため、該シリカのゾルを
アミンが安定化してシリカがゲルを形成し難くする（換
言すれば、シリカ粒子同士を付着・凝集し難くする）も
のと推定される。この結果、本発明によれば、研磨後の
工程に純水洗浄を用いた場合であっても、鏡面化された
基板表面上に存在するシリカが、極めて効果的に除去さ
れて、その後の工程におけるエピタキシャル層／半導体
基板界面へのシリコンのパイルアップが効果的に防止さ
れるものと推定される。
はコロイダルシリカ含有の研磨剤を除去する際に、特定
のアミン系洗浄剤を用いているため、該シリカのゾルを
アミンが安定化してシリカがゲルを形成し難くする（換
言すれば、シリカ粒子同士を付着・凝集し難くする）も
のと推定される。この結果、本発明によれば、研磨後の
工程に純水洗浄を用いた場合であっても、鏡面化された
基板表面上に存在するシリカが、極めて効果的に除去さ
れて、その後の工程におけるエピタキシャル層／半導体
基板界面へのシリコンのパイルアップが効果的に防止さ
れるものと推定される。
【００１５】これに対して、従来法においては、コロイ
ダルシリカを含む研磨剤を使用て半導体を研磨した後、
純水洗浄する際に、該コロイダルシリカが凝集して基板
に付着してしまうため、この工程の後に、いくら純水洗
浄、有機洗浄、ないしはエッチングを行っても、上記に
より付着したシリカを除去することは出来なかった。
ダルシリカを含む研磨剤を使用て半導体を研磨した後、
純水洗浄する際に、該コロイダルシリカが凝集して基板
に付着してしまうため、この工程の後に、いくら純水洗
浄、有機洗浄、ないしはエッチングを行っても、上記に
より付着したシリカを除去することは出来なかった。
【００１６】本発明者の知見によれば、この原因は以下
のように推定される。
のように推定される。
【００１７】すなわち、コロイダルシリカは図１（縦軸
は相対値たる「シリカ安定性」を表す）に示すように、
ｐＨによってその形態が変化する。ウエハ表面の研磨剤
として使用する際のｐＨは、通常、酸と混合することに
よってｐＨ３以下にコントロールされており、このｐＨ
では該シリカはコロイダル状となり液中に安定的に分散
して存在する。
は相対値たる「シリカ安定性」を表す）に示すように、
ｐＨによってその形態が変化する。ウエハ表面の研磨剤
として使用する際のｐＨは、通常、酸と混合することに
よってｐＨ３以下にコントロールされており、このｐＨ
では該シリカはコロイダル状となり液中に安定的に分散
して存在する。
【００１８】しかしながら、（コロイダルシリカ研磨剤
を用いた研磨後に）研磨された半導体表面を純水で洗浄
するとｐＨが中性側に変化して、シリカが凝集してしま
う。研磨後の純水洗浄で凝集する前に、該洗浄によりシ
リカを完全に除去出来れば問題は生じないが、シリカ凝
集反応の速度がシリカ除去速度より大きい傾向があるた
め、不可避的に基板上にシリカが凝集・付着してしまう
こととなる。
を用いた研磨後に）研磨された半導体表面を純水で洗浄
するとｐＨが中性側に変化して、シリカが凝集してしま
う。研磨後の純水洗浄で凝集する前に、該洗浄によりシ
リカを完全に除去出来れば問題は生じないが、シリカ凝
集反応の速度がシリカ除去速度より大きい傾向があるた
め、不可避的に基板上にシリカが凝集・付着してしまう
こととなる。
【００１９】研磨・洗浄後、乾燥加熱された基板が、研
磨用の定盤から剥離されるが、この際にシリカが残存す
ると、剥離された基板に固体状となって付着してしまう
ため、その後に純水洗浄、有機洗浄、酸等によるエッチ
ングを行っても、一旦基板の表面に付着したシリカを除
去することは出来なかったものと推定される。
磨用の定盤から剥離されるが、この際にシリカが残存す
ると、剥離された基板に固体状となって付着してしまう
ため、その後に純水洗浄、有機洗浄、酸等によるエッチ
ングを行っても、一旦基板の表面に付着したシリカを除
去することは出来なかったものと推定される。
【００２０】このようにシリカが表面に付着したウエハ
上に、半導体材料等からなるエピタキシャル層を成長さ
せると、エピタキシャル層／ウエハ界面へのシリコンの
パイルアップにより該界面のシリコン濃度が高くなり、
結果として生じた高濃度のシリコンが、該エピタキシャ
ル層／ウエハ積層体を加工して作成したデバイスの特性
を低下させていたものと推定される。
上に、半導体材料等からなるエピタキシャル層を成長さ
せると、エピタキシャル層／ウエハ界面へのシリコンの
パイルアップにより該界面のシリコン濃度が高くなり、
結果として生じた高濃度のシリコンが、該エピタキシャ
ル層／ウエハ積層体を加工して作成したデバイスの特性
を低下させていたものと推定される。
【００２１】これに対して、本発明によれば、上記のア
ミン系洗浄剤の作用により（研磨剤等に由来する）シリ
カがゲルを形成し難く、しかもシリカ粒子同士が付着・
凝集し難くなっているため、研磨後に純水洗浄した場合
であっても、鏡面化された基板表面上に存在するシリカ
が極めて効果的に除去され、その後の工程におけるエピ
タキシャル層／半導体基板界面へのシリコンのパイルア
ップが効果的に防止されるものと推定される。
ミン系洗浄剤の作用により（研磨剤等に由来する）シリ
カがゲルを形成し難く、しかもシリカ粒子同士が付着・
凝集し難くなっているため、研磨後に純水洗浄した場合
であっても、鏡面化された基板表面上に存在するシリカ
が極めて効果的に除去され、その後の工程におけるエピ
タキシャル層／半導体基板界面へのシリコンのパイルア
ップが効果的に防止されるものと推定される。
【００２２】
【発明の実施の形態】以下、必要に応じて図面を参照し
つつ本発明を更に具体的に説明する。以下の記載におい
て量比を表す「部」および「％」は、特に断らない限り
重量基準とする。
つつ本発明を更に具体的に説明する。以下の記載におい
て量比を表す「部」および「％」は、特に断らない限り
重量基準とする。
【００２３】（基板材料）その表面ないし界面における
微少量のシリコン（Ｓｉ）の存在が重要なファクターな
いし問題点となる材料である限り、特に制限されない。
このような材料としては、例えば、ＧａＡｓ、ＩｎＰ、
ＩｎＳｂ、ＩｎＡｓ、ＧａＰ等の化合物半導体等が挙げ
られる。
微少量のシリコン（Ｓｉ）の存在が重要なファクターな
いし問題点となる材料である限り、特に制限されない。
このような材料としては、例えば、ＧａＡｓ、ＩｎＰ、
ＩｎＳｂ、ＩｎＡｓ、ＧａＰ等の化合物半導体等が挙げ
られる。
【００２４】本発明は、典型的には、種々のデバイスの
構成要素となる（シリコン以外の）半導体材料（Ｇｅ
等）ないしは化合物半導体に好適に応用でき、特に、シ
リコンの存在がシビアな問題となるレーザ素子、ＨＥＭ
Ｔ（高電子移動トランジスタ）素子等の構成要素となる
ＧａＡｓ、ＩｎＰ、ＩｎＳｂ、ＩｎＡｓ、ＧａＰ等の化
合物半導体に好適に応用できる。
構成要素となる（シリコン以外の）半導体材料（Ｇｅ
等）ないしは化合物半導体に好適に応用でき、特に、シ
リコンの存在がシビアな問題となるレーザ素子、ＨＥＭ
Ｔ（高電子移動トランジスタ）素子等の構成要素となる
ＧａＡｓ、ＩｎＰ、ＩｎＳｂ、ＩｎＡｓ、ＧａＰ等の化
合物半導体に好適に応用できる。
【００２５】（基板）本発明の基板の基本的な態様を図
２の模式断面図に示す。図２を参照して、該基板１は鏡
面研磨された表面１ａを有し、且つ該表面１ａには、従
来無かった低レベルのシリコン濃度（Ｓa）を有する基
板である。
２の模式断面図に示す。図２を参照して、該基板１は鏡
面研磨された表面１ａを有し、且つ該表面１ａには、従
来無かった低レベルのシリコン濃度（Ｓa）を有する基
板である。
【００２６】より具体的には、該基板の表面１ａ（シリ
コン濃度＝Ｓa）上へ半導体エピタキシャル層（例え
ば、化合物の一種たるＩｎＰ）を製膜して、図３の態様
の積層体とした際に、形成されるエピタキシャル層／基
板界面１ｂにおけるＳｉ濃度（Ｓb）が、８×１０17ｃ
ｍ-3以下である。該Ｓｉ濃度（Ｓb）は、以下の方法で
好適に測定可能である。
コン濃度＝Ｓa）上へ半導体エピタキシャル層（例え
ば、化合物の一種たるＩｎＰ）を製膜して、図３の態様
の積層体とした際に、形成されるエピタキシャル層／基
板界面１ｂにおけるＳｉ濃度（Ｓb）が、８×１０17ｃ
ｍ-3以下である。該Ｓｉ濃度（Ｓb）は、以下の方法で
好適に測定可能である。
【００２７】＜ Ｓｉ濃度の測定方法＞ＳＩＭＳ（二次
イオン質量分析法）を用いて、以下の条件下で、標準試
料を用いた検量線法で測定する。このＳＩＭＳの詳細に
ついては、例えば文献（日本学術振興会・結晶加工と評
価技術 第１４５委員会編「表面界面の超精密創成・評
価技術」第２６２頁、１９９１年、サイエンスフォーラ
ム社発行）を参照することが可能である。
イオン質量分析法）を用いて、以下の条件下で、標準試
料を用いた検量線法で測定する。このＳＩＭＳの詳細に
ついては、例えば文献（日本学術振興会・結晶加工と評
価技術 第１４５委員会編「表面界面の超精密創成・評
価技術」第２６２頁、１９９１年、サイエンスフォーラ
ム社発行）を参照することが可能である。
【００２８】 ＳＩＭＳ装置：ＩＭＳ−３Ｆ、カメカ社製 一次イオン：Ｃｅ＋ 加速電圧：１０ｋＶ ＜半導体エピタキシャル層の積層＞上記Ｓｉ濃度（Ｓ
b）を測定するために使用する半導体（ＩｎＰ）エピタ
キシャル層は、フロライドＶＰＥ、ハイドライドＶＰ
Ｅ、ＯＭＶＰＥ、ＭＢＥ等の手法を用いて積層する。
b）を測定するために使用する半導体（ＩｎＰ）エピタ
キシャル層は、フロライドＶＰＥ、ハイドライドＶＰ
Ｅ、ＯＭＶＰＥ、ＭＢＥ等の手法を用いて積層する。
【００２９】（積層体）本発明の積層体の基本的な態様
を、図３の模式断面図に示す。図３を参照して、該積層
体３は、半導体基板１と、該基板表面上に配置された半
導体エピタキシャル層２とからなり、該エピタキシャル
層／基板界面１ｂにおけるＳｉ濃度（Ｓｂ）が、８×１
０17ｃｍ-3以下である。
を、図３の模式断面図に示す。図３を参照して、該積層
体３は、半導体基板１と、該基板表面上に配置された半
導体エピタキシャル層２とからなり、該エピタキシャル
層／基板界面１ｂにおけるＳｉ濃度（Ｓｂ）が、８×１
０17ｃｍ-3以下である。
【００３０】（製造方法）上記したＳｉ濃度（Ｓａまた
はＳｂ）を有する限り、本発明の基板１ないし積層体３
の製造方法は特に制限されない。研磨剤を完全に除去す
るためには、研磨すべき基板（例えば、化合物半導体単
結晶ウエハ）をコロイダルシリカを含有する研磨剤で鏡
面研磨した後、その研磨剤を洗浄・除去する工程におい
て、ｐＨ１０．５〜１４に維持可能なアミン系洗浄剤で
洗浄することが好ましい。
はＳｂ）を有する限り、本発明の基板１ないし積層体３
の製造方法は特に制限されない。研磨剤を完全に除去す
るためには、研磨すべき基板（例えば、化合物半導体単
結晶ウエハ）をコロイダルシリカを含有する研磨剤で鏡
面研磨した後、その研磨剤を洗浄・除去する工程におい
て、ｐＨ１０．５〜１４に維持可能なアミン系洗浄剤で
洗浄することが好ましい。
【００３１】（鏡面研磨）本発明においては、鏡面研磨
方法ないし条件は、公知のものを特に制限なく使用する
ことが可能である。
方法ないし条件は、公知のものを特に制限なく使用する
ことが可能である。
【００３２】（研磨剤）本発明においては、基板のフラ
ットネスやラフネス等の表面品質を向上させるために、
（研磨粒子として）コロイダルシリカを含有する研磨剤
が好適に使用される。本発明においては、研磨後のシリ
カ粒子を特定のアミン系洗浄剤で効果的に除去できるた
め、コロイダルシリカ含有の研磨剤を用いた場合であっ
ても、シリコンが基板表面（ないしはエピタキシャル層
／基板界面）に残存する虞はない。
ットネスやラフネス等の表面品質を向上させるために、
（研磨粒子として）コロイダルシリカを含有する研磨剤
が好適に使用される。本発明においては、研磨後のシリ
カ粒子を特定のアミン系洗浄剤で効果的に除去できるた
め、コロイダルシリカ含有の研磨剤を用いた場合であっ
ても、シリコンが基板表面（ないしはエピタキシャル層
／基板界面）に残存する虞はない。
【００３３】（洗浄方法）従来の研磨方法においては、
鏡面研磨終了後に、通常は該研磨表面を純水で洗浄して
いた。しかしながら、本発明の基板製造方法において
は、（純水による洗浄に先だって）鏡面研磨工程終了直
後に、（純水ではなく）ｐＨ１０．５〜１４のアミン系
洗浄剤を用いた洗浄を行うことが特徴である。このｐＨ
１０．５〜１４の領域においては、コロイダルシリカは
ゾル状のまま溶解するため、ｐＨ６付近で発生するシリ
カ凝固反応（ゲル化）は生じない。
鏡面研磨終了後に、通常は該研磨表面を純水で洗浄して
いた。しかしながら、本発明の基板製造方法において
は、（純水による洗浄に先だって）鏡面研磨工程終了直
後に、（純水ではなく）ｐＨ１０．５〜１４のアミン系
洗浄剤を用いた洗浄を行うことが特徴である。このｐＨ
１０．５〜１４の領域においては、コロイダルシリカは
ゾル状のまま溶解するため、ｐＨ６付近で発生するシリ
カ凝固反応（ゲル化）は生じない。
【００３４】本発明においては、このアミン系洗浄剤に
よる洗浄の後、純水洗浄により洗浄液を完全に除去し乾
燥することによって、ウエハ表面へのシリカの凝集・付
着を抑制することができ、その結果清浄度の高いウエハ
を製造することが出来る。
よる洗浄の後、純水洗浄により洗浄液を完全に除去し乾
燥することによって、ウエハ表面へのシリカの凝集・付
着を抑制することができ、その結果清浄度の高いウエハ
を製造することが出来る。
【００３５】上記した研磨直後の洗浄工程で純水洗浄を
用いた場合には、前述した図１のグラフに示したよう
に、（洗浄によるシリカの除去より優先して）コロイダ
ルシリカのゲル化反応が生じてシリカが凝集してしま
う。このため、該純水洗浄によりウエハ上にシリカが凝
集・付着して、その後の洗浄でも該凝集・付着したシリ
カを完全に除去することができない。これに対して、本
発明におけるように、研磨終了直後にｐＨｌ０．５〜１
４のアミン系洗浄剤で洗浄することにより、シリカをゲ
ル化させることなく溶解することが出来るため、ウエハ
表面にシリカが凝集・付着させることなく、シリカ濃度
の低いウエハ表面を作成することができる。
用いた場合には、前述した図１のグラフに示したよう
に、（洗浄によるシリカの除去より優先して）コロイダ
ルシリカのゲル化反応が生じてシリカが凝集してしま
う。このため、該純水洗浄によりウエハ上にシリカが凝
集・付着して、その後の洗浄でも該凝集・付着したシリ
カを完全に除去することができない。これに対して、本
発明におけるように、研磨終了直後にｐＨｌ０．５〜１
４のアミン系洗浄剤で洗浄することにより、シリカをゲ
ル化させることなく溶解することが出来るため、ウエハ
表面にシリカが凝集・付着させることなく、シリカ濃度
の低いウエハ表面を作成することができる。
【００３６】（アミン系洗浄剤）本発明においては、上
記した１０．５〜１４のｐＨを与えることが可能である
限り、用いるアミン系洗浄剤は特に制限されない。本発
明においては、より具体的には、下記のアミン系洗浄剤
が好適に使用可能である。
記した１０．５〜１４のｐＨを与えることが可能である
限り、用いるアミン系洗浄剤は特に制限されない。本発
明においては、より具体的には、下記のアミン系洗浄剤
が好適に使用可能である。
【００３７】 エチルヒドロキシルアミン Ｃ2Ｈ5ＯＮＨ2 ２−エトキシエチルアアミン Ｃ2Ｈ5ＯＣＨ2ＮＨ2 ジエタノールアミン（ＨＯＣＨ2ＣＨ2）3Ｎ ジエタノールアミン（ＨＯＣＨ2ＣＨ2）2ＮＨ エチルアミン Ｃ2Ｈ5ＮＨ2 トリメチルアミン（ＣＨ3）3Ｎ ジエチルアミン（Ｃ2Ｈ5）2ＮＨ エタノールアミン ＨＯＣＨ2ＣＨ2ＮＨ2 トリメチル（２−ヒドロキシメチル）アンモニウムヒド
ロキシド（ＣＨ3）3Ｎ+ＣＨ2ＣＨ2ＯＨ・ＯＨ- チトラエチルアンモニウムヒドロキシド （Ｃ2Ｈ5）4
Ｎ+・ＯＨ- テトラメチルアンモニウムヒドロキシド （ＣＨ3）4Ｎ
+・ＯＨ- （洗浄方法）洗浄剤による洗浄工程において用いるべき
洗浄方法は、特に制限されない。すなわち、例えば、該
洗浄剤を入れた洗浄漕に、洗浄すべき基板を浸漬し（漬
け込んで）もよく、また該洗浄剤を含む洗浄液を流水化
（スプレーないし霧状でウエハ表面に付与することを含
む）して、これをウエハ表面にかける方法を用いてもよ
い。
ロキシド（ＣＨ3）3Ｎ+ＣＨ2ＣＨ2ＯＨ・ＯＨ- チトラエチルアンモニウムヒドロキシド （Ｃ2Ｈ5）4
Ｎ+・ＯＨ- テトラメチルアンモニウムヒドロキシド （ＣＨ3）4Ｎ
+・ＯＨ- （洗浄方法）洗浄剤による洗浄工程において用いるべき
洗浄方法は、特に制限されない。すなわち、例えば、該
洗浄剤を入れた洗浄漕に、洗浄すべき基板を浸漬し（漬
け込んで）もよく、また該洗浄剤を含む洗浄液を流水化
（スプレーないし霧状でウエハ表面に付与することを含
む）して、これをウエハ表面にかける方法を用いてもよ
い。
【００３８】（超音波）この洗浄の際に、超音波を印加
すると、更に洗浄効果を向上させることができる。この
ような目的に使用する超音波は、研磨剤の除去能力の
点、および基板へのダメージを抑制する点からは、下記
のような条件で印加することが好ましい。
すると、更に洗浄効果を向上させることができる。この
ような目的に使用する超音波は、研磨剤の除去能力の
点、および基板へのダメージを抑制する点からは、下記
のような条件で印加することが好ましい。
【００３９】 周波数：１００ｋＨｚ以上（更には ２００〜２０００
ｋＨｚ） 出力： ５ｗ以上（更には１０〜４００ｗ） 印加時間：６０秒以上（更には１〜６０分） 以下、実施例により本発明を更に具体的に説明する。
ｋＨｚ） 出力： ５ｗ以上（更には１０〜４００ｗ） 印加時間：６０秒以上（更には１〜６０分） 以下、実施例により本発明を更に具体的に説明する。
【００４０】
【実施例】実施例１ 公知の方法（ＬＥＣ法）により作製した直径２インチ、
長さが約２５ｃｍのＺｎドープＩｎＰ単結晶インゴット
をスライスして、厚さ４００μｍの２インチ−Ｚｎドー
プ１ｎＰウエハを得た。
長さが約２５ｃｍのＺｎドープＩｎＰ単結晶インゴット
をスライスして、厚さ４００μｍの２インチ−Ｚｎドー
プ１ｎＰウエハを得た。
【００４１】このウエハを、公知の鏡面研磨方法により
研磨した。より具体的には、回転定盤に発泡ポリウレタ
ン系の人工皮革ないしは軟質クロスを、ワックス系接着
剤を用いて貼り付け、該回転定盤を３０〜６０ｒｐｍで
回転させ、２０〜１５０ｋｇ／ｃｍ2の圧力下で、コロ
イダルシリカを含有する研磨剤（塩素系酸化剤（有効塩
素０．０５ｗｔ.％）＋コロイダルシリカ１０ｗｔ.％）
を２〜１５リッター／ｈｒの割合で供給しながら、予め
接着用ワックスでプレート上に貼り付けた上記ウエハの
表面を鏡面研磨した。
研磨した。より具体的には、回転定盤に発泡ポリウレタ
ン系の人工皮革ないしは軟質クロスを、ワックス系接着
剤を用いて貼り付け、該回転定盤を３０〜６０ｒｐｍで
回転させ、２０〜１５０ｋｇ／ｃｍ2の圧力下で、コロ
イダルシリカを含有する研磨剤（塩素系酸化剤（有効塩
素０．０５ｗｔ.％）＋コロイダルシリカ１０ｗｔ.％）
を２〜１５リッター／ｈｒの割合で供給しながら、予め
接着用ワックスでプレート上に貼り付けた上記ウエハの
表面を鏡面研磨した。
【００４２】研磨終了後、直ちに、１％濃度のテトラメ
チルアンモニウムヒドロキシド水溶液（ｐＨ＝１２）中
に、２０℃で２０分浸漬した。次いで、常法に従って純
水（抵抗率：１８ＭΩ）で洗浄した後、窒素ガスを用い
て乾燥した。上記の接着用ワックスを１００℃で溶解さ
せて上記ウエハをプレートから剥離し、次いで常法に従
ってアルコ−ル、アセトン等で洗浄して、低Ｓｉ濃度表
面を有するウエハを得た。
チルアンモニウムヒドロキシド水溶液（ｐＨ＝１２）中
に、２０℃で２０分浸漬した。次いで、常法に従って純
水（抵抗率：１８ＭΩ）で洗浄した後、窒素ガスを用い
て乾燥した。上記の接着用ワックスを１００℃で溶解さ
せて上記ウエハをプレートから剥離し、次いで常法に従
ってアルコ−ル、アセトン等で洗浄して、低Ｓｉ濃度表
面を有するウエハを得た。
【００４３】実施例２ 研磨直後に１％濃度のテトラメチルアンモニウムヒドロ
キシド水溶液に浸漬する工程で１０００ｋＨｚ、１５０
ｗの超音波振動を洗浄剤に印加した以外は、すべて実施
例１と同様の条件を用いて低Ｓｉ濃度表面を有するウエ
ハを得た。
キシド水溶液に浸漬する工程で１０００ｋＨｚ、１５０
ｗの超音波振動を洗浄剤に印加した以外は、すべて実施
例１と同様の条件を用いて低Ｓｉ濃度表面を有するウエ
ハを得た。
【００４４】比較例 研磨直後に１％濃度のテトラメチルアンモニウムヒドロ
キシド水溶液に浸漬せず（該水溶液への浸漬なし）に、
直ぐに純水洗浄した以外は、すべて実施例１と同様の条
件を用いてウエハを得た。
キシド水溶液に浸漬せず（該水溶液への浸漬なし）に、
直ぐに純水洗浄した以外は、すべて実施例１と同様の条
件を用いてウエハを得た。
【００４５】上記実施例・比較例で得られたウエハ（３
種類）上に、ＯＭＶＰＥ（有機金属気相成長）法を用い
て、ＩｎＰエピタキシャル層（厚さ２μｍ）を成長させ
た。この際に用いたＯＭＶＰＥ条件は、以下の通りであ
った。
種類）上に、ＯＭＶＰＥ（有機金属気相成長）法を用い
て、ＩｎＰエピタキシャル層（厚さ２μｍ）を成長させ
た。この際に用いたＯＭＶＰＥ条件は、以下の通りであ
った。
【００４６】＜ ＯＭＶＰＥ条件＞ 成長温度：６５０℃ 成長圧力：６０ｔｏｒｒ 成長速度：２μｍ／Ｈ Ｖ／IV比：２５０ 上記により得られたウエハ表面の深さ方向のＳｉ濃度分
布をＳＩＭＳ法を用いてエピタキシャル層／ウエハ界面
のＳｉ濃度として、以下の数値が得られた。
布をＳＩＭＳ法を用いてエピタキシャル層／ウエハ界面
のＳｉ濃度として、以下の数値が得られた。
【００４７】＜エピタキシャル層／ウエハ界面のＳｉ濃
度＞ 実施例１ ８×１０17ｃｍ-3 実施例２ ６×１０17ｃｍ-3 比較例 ８０×１０17ｃｍ-3
度＞ 実施例１ ８×１０17ｃｍ-3 実施例２ ６×１０17ｃｍ-3 比較例 ８０×１０17ｃｍ-3
【００４８】
【発明の効果】上述したように本発明によれば、鏡面研
磨され、且つ低Ｓｉ濃度の表面を有する半導体基板であ
って；且つ、前記低Ｓｉ濃度が、前記鏡面研磨された基
板表面上へ半導体エピタキシャル層を製膜した際に、該
製膜により形成されたエピタキシャル層／基板の界面に
おいて８×１０17ｃｍ-3以下となるＳｉ濃度である半導
体基板が提供される。
磨され、且つ低Ｓｉ濃度の表面を有する半導体基板であ
って；且つ、前記低Ｓｉ濃度が、前記鏡面研磨された基
板表面上へ半導体エピタキシャル層を製膜した際に、該
製膜により形成されたエピタキシャル層／基板の界面に
おいて８×１０17ｃｍ-3以下となるＳｉ濃度である半導
体基板が提供される。
【００４９】本発明によれば、更に、半導体基板と、該
基板の鏡面研磨された表面上に配置された半導体エピタ
キシャル層とからなる積層体であって、且つ該エピタキ
シャル層／基板界面におけるＳｉ濃度が、８×１０17ｃ
ｍ-3以下である積層体が提供される。
基板の鏡面研磨された表面上に配置された半導体エピタ
キシャル層とからなる積層体であって、且つ該エピタキ
シャル層／基板界面におけるＳｉ濃度が、８×１０17ｃ
ｍ-3以下である積層体が提供される。
【００５０】本発明によれば、更に、半導体基板をコロ
イダルシリカを含有する研磨剤で鏡面研磨する研磨工程
と；アミン系洗浄剤でｐＨ１０．５〜１４に維持しつ
つ、前記研磨剤を洗浄により除去する洗浄工程とを有す
る半導体基板の製造方法が提供される。
イダルシリカを含有する研磨剤で鏡面研磨する研磨工程
と；アミン系洗浄剤でｐＨ１０．５〜１４に維持しつ
つ、前記研磨剤を洗浄により除去する洗浄工程とを有す
る半導体基板の製造方法が提供される。
【００５１】本発明によれば、その上に積層すべきエピ
タキシャル層の特性低下を有効に防止することが可能な
半導体基板、ないしはエピタキシャル層の特性低下を有
効に防止したエピタキシャル層／半導体構造を有する積
層体が提供される。
タキシャル層の特性低下を有効に防止することが可能な
半導体基板、ないしはエピタキシャル層の特性低下を有
効に防止したエピタキシャル層／半導体構造を有する積
層体が提供される。
【００５２】本発明の基板ないし積層体の用途は特に制
限されないが、その低Ｓｉ濃度特性を活かして、レーザ
素子（大電流が流れ、裏の基板にも電流流れる）や、Ｈ
ＥＭＴ（表面側に素子を作製するため、裏側は完全に絶
縁である必要あり；該裏側にＳｉが存在すると、電流が
流れて隣接する素子に影響し、ノイズとなる）に、特に
好適に使用可能である。
限されないが、その低Ｓｉ濃度特性を活かして、レーザ
素子（大電流が流れ、裏の基板にも電流流れる）や、Ｈ
ＥＭＴ（表面側に素子を作製するため、裏側は完全に絶
縁である必要あり；該裏側にＳｉが存在すると、電流が
流れて隣接する素子に影響し、ノイズとなる）に、特に
好適に使用可能である。
【図１】コロイダルシリカ含有の研磨剤に対するｐＨの
影響を示すグラフである。
影響を示すグラフである。
【図２】本発明の低Ｓｉ濃度表面を有する基板の基本的
な態様を示す模式断面図である。
な態様を示す模式断面図である。
【図３】本発明の低Ｓｉ濃度のエピタキシャル層／基板
界面を有する積層体の基本的な態様を示す模式断面図で
ある。
界面を有する積層体の基本的な態様を示す模式断面図で
ある。
【図４】実施例により得られたエピタキシャル層／基板
界面を有する積層体の深さ方向のＳＩＭＳ分析結果（Ｓ
ｉ濃度分布）を示すグラフである。
界面を有する積層体の深さ方向のＳＩＭＳ分析結果（Ｓ
ｉ濃度分布）を示すグラフである。
【図５】比較例により得られたエピタキシャル層／基板
界面を有する積層体の深さ方向のＳＩＭＳ分析結果（Ｓ
ｉ濃度分布）を示すグラフである。
界面を有する積層体の深さ方向のＳＩＭＳ分析結果（Ｓ
ｉ濃度分布）を示すグラフである。
１…基材、１ａ…低Ｓｉ濃度表面、１ｂ…低Ｓｉ濃度の
エピタキシャル層／基板界面、２…エピタキシャル層、
３…積層体。
エピタキシャル層／基板界面、２…エピタキシャル層、
３…積層体。
Claims (7)
- 【請求項１】 鏡面研磨され、且つ低Ｓｉ濃度の表面を
有する半導体基板であって；且つ、 前記低Ｓｉ濃度が、前記鏡面研磨された基板表面上へ半
導体エピタキシャル層を製膜した際に、該製膜により形
成されたエピタキシャル層／基板の界面において８×１
０17ｃｍ-3以下となるＳｉ濃度であることを特徴とする
半導体基板。 - 【請求項２】 前記基板表面が、コロイダルシリカを含
有する研磨剤で鏡面研磨されている請求項１記載の半導
体基板。 - 【請求項３】 前記半導体が、化合物半導体である請求
項１記載の半導体基板。 - 【請求項４】 半導体基板と、該基板の鏡面研磨された
表面上に配置された半導体エピタキシャル層とからなる
積層体であって、且つ該エピタキシャル層／基板界面に
おけるＳｉ濃度が、８×１０17ｃｍ-3以下であることを
特徴とする積層体。 - 【請求項５】 半導体基板をコロイダルシリカを含有す
る研磨剤で鏡面研磨する研磨工程と；アミン系洗浄剤で
ｐＨ１０．５〜１４に維持しつつ、前記研磨剤を洗浄に
より除去する洗浄工程とを有することを特徴とする半導
体基板の製造方法。 - 【請求項６】 前記洗浄工程において、鏡面研磨された
表面を、純水以外の洗浄液で洗浄する請求項５記載の半
導体基板の製造方法。 - 【請求項７】 前記洗浄工程において、１００ｋＨｚ以
上の超音波を印加しつつ該洗浄を行う請求項５または６
記載の半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36036997A JP3183335B2 (ja) | 1997-12-26 | 1997-12-26 | 積層体及び半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36036997A JP3183335B2 (ja) | 1997-12-26 | 1997-12-26 | 積層体及び半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11191544A true JPH11191544A (ja) | 1999-07-13 |
| JP3183335B2 JP3183335B2 (ja) | 2001-07-09 |
Family
ID=18469117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36036997A Expired - Lifetime JP3183335B2 (ja) | 1997-12-26 | 1997-12-26 | 積層体及び半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3183335B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001259548A (ja) * | 2000-03-23 | 2001-09-25 | Honda Motor Co Ltd | ガラス基板の表面処理方法 |
| JP2009021362A (ja) * | 2007-07-11 | 2009-01-29 | Sumitomo Electric Ind Ltd | Ｉｉｉ族窒化物電子デバイス、ｉｉｉ族窒化物電子デバイスのための積層体ウエハ、およびｉｉｉ族窒化物電子デバイスを作製する方法 |
| JP2010170615A (ja) * | 2009-01-22 | 2010-08-05 | Kao Corp | ハードディスク用基板用の洗浄剤組成物 |
| US7901960B2 (en) | 2006-10-19 | 2011-03-08 | Sumitomo Electric Industries, Ltd. | Group III nitride substrate, epitaxial layer-provided substrate, methods of manufacturing the same, and method of manufacturing semiconductor device |
| US8283694B2 (en) | 2006-10-19 | 2012-10-09 | Sumitomo Electric Industries, Ltd. | GaN substrate, epitaxial layer-provided substrate, methods of manufacturing the same, and method of manufacturing semiconductor device |
| JP2012248247A (ja) * | 2011-05-26 | 2012-12-13 | Kao Corp | ハードディスク製造方法 |
| JP2019220536A (ja) * | 2018-06-18 | 2019-12-26 | 国立研究開発法人情報通信研究機構 | 半導体基板及びその製造方法、結晶積層構造体及びその製造方法、並びに半導体デバイス |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4333820B1 (ja) | 2009-01-19 | 2009-09-16 | 住友電気工業株式会社 | 化合物半導体基板 |
| JP4513927B1 (ja) | 2009-09-30 | 2010-07-28 | 住友電気工業株式会社 | Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス |
| JP5365454B2 (ja) | 2009-09-30 | 2013-12-11 | 住友電気工業株式会社 | Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス |
-
1997
- 1997-12-26 JP JP36036997A patent/JP3183335B2/ja not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001259548A (ja) * | 2000-03-23 | 2001-09-25 | Honda Motor Co Ltd | ガラス基板の表面処理方法 |
| US7901960B2 (en) | 2006-10-19 | 2011-03-08 | Sumitomo Electric Industries, Ltd. | Group III nitride substrate, epitaxial layer-provided substrate, methods of manufacturing the same, and method of manufacturing semiconductor device |
| US8101968B2 (en) | 2006-10-19 | 2012-01-24 | Sumitomo Electric Industries, Ltd. | Group III nitride substrate, epitaxial layer-provided substrate, methods of manufacturing the same, and method of manufacturing semiconductor device |
| US8283694B2 (en) | 2006-10-19 | 2012-10-09 | Sumitomo Electric Industries, Ltd. | GaN substrate, epitaxial layer-provided substrate, methods of manufacturing the same, and method of manufacturing semiconductor device |
| JP2009021362A (ja) * | 2007-07-11 | 2009-01-29 | Sumitomo Electric Ind Ltd | Ｉｉｉ族窒化物電子デバイス、ｉｉｉ族窒化物電子デバイスのための積層体ウエハ、およびｉｉｉ族窒化物電子デバイスを作製する方法 |
| JP2010170615A (ja) * | 2009-01-22 | 2010-08-05 | Kao Corp | ハードディスク用基板用の洗浄剤組成物 |
| JP2012248247A (ja) * | 2011-05-26 | 2012-12-13 | Kao Corp | ハードディスク製造方法 |
| JP2019220536A (ja) * | 2018-06-18 | 2019-12-26 | 国立研究開発法人情報通信研究機構 | 半導体基板及びその製造方法、結晶積層構造体及びその製造方法、並びに半導体デバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3183335B2 (ja) | 2001-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5628224B2 (ja) | 基板表面を研磨するための方法 | |
| US6899762B2 (en) | Epitaxially coated semiconductor wafer and process for producing it | |
| KR100448423B1 (ko) | 반도체부재의 제조방법 | |
| US7019339B2 (en) | Method of using a germanium layer transfer to Si for photovoltaic applications and heterostructure made thereby | |
| JP6637515B2 (ja) | 半導体オン・インシュレータ構造の製造において使用するための熱的に安定した電荷トラップ層 | |
| US6180497B1 (en) | Method for producing semiconductor base members | |
| US7569493B2 (en) | Nitride-based compound semiconductor, method of cleaning a compound semiconductor, method of producing the same, and substrate | |
| JP2019153797A (ja) | 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法 | |
| EP0961312A2 (en) | SOI Substrate formed by bonding | |
| JP5557506B2 (ja) | 半導体ウェーハの両面をポリッシングする方法 | |
| US6613676B1 (en) | Process of reclamation of SOI substrate and reproduced substrate | |
| JP2006222453A (ja) | シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ | |
| JP2002134375A (ja) | 半導体基体とその作製方法、および貼り合わせ基体の表面形状測定方法 | |
| EP0603849B1 (en) | Method for producing a semiconducteur substrate by using a bonding process | |
| JPH09331049A (ja) | 貼り合わせｓｏｉ基板の作製方法及びｓｏｉ基板 | |
| EP1830397A2 (en) | Surface treatment method of compound semiconductor substrate, fabrication method of compound semiconductor, compound semiconductor substrate, and semiconductor wafer | |
| JP3183335B2 (ja) | 積層体及び半導体基板の製造方法 | |
| JP3828176B2 (ja) | 半導体ウェハの製造方法 | |
| WO2006035864A1 (ja) | Ｓｏｉウエーハの洗浄方法 | |
| JP3066750B2 (ja) | 半導体ウェーハの製造方法 | |
| JPH0917984A (ja) | 貼り合わせｓｏｉ基板の製造方法 | |
| JPH11288858A (ja) | Ｓｏｉ基板の再生方法及び再生基板 | |
| JP4370862B2 (ja) | 積層基板の洗浄方法および基板の貼り合わせ方法 | |
| JP2005537685A (ja) | 緩衝層を含むウェハから層を取り除いた後のウェハの機械的リサイクル | |
| CN111508838B (zh) | 一种基于硅衬底外延GaN的工艺改进方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090427 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090427 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100427 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100427 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140427 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |