JPH11183930A - 表示装置用アレイ基板及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 液晶表示装置等の平面表示装置に用いられ
る表示装置用アレイ基板及びその製造方法において、製
造工程数を減少させても、コンタクトホール部を形成す
るための面積とコンタクトホール部における抵抗とをほ
とんど増大させず、この抵抗による表示不良を発生させ
ることがないものを提供する。 【解決手段】 下層配線部(111)の上面を露出させる第
１コンタクトホール(164)を、上層配線部(125b)の上面
を露出させる第２コンタクトホール(163)が形成される
領域中に形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置等の
平面表示装置に用いられる表示装置用アレイ基板に関す
る。

【０００２】

【従来の技術】近年、ＣＲＴディスプレイに代わる平面
型の表示装置が盛んに開発されており、中でも液晶表示
装置は軽量、薄型、低消費電力等の利点から特に注目を
集めている。

【０００３】各表示画素毎にスイッチ素子が配置された
光透過型のアクティブマトリクス型の液晶表示装置を例
にとり説明する。アクティブマトリクス型液晶表示装置
は、アレイ基板と対向基板との間に配向膜を介して液晶
層が保持されて成っている。アレイ基板は、ガラスや石
英等の透明絶縁基板上に複数本の信号線と走査線とが格
子状に配置され、各交点部分にアモルファスシリコン
（以下、ａ−Ｓｉ：Ｈと略称する。）等の半導体薄膜を
用いた薄膜トランジスタ（以下、ＴＦＴと略称する。）
が接続されている。そしてＴＦＴのゲート電極は走査線
に、ドレイン電極は信号線にそれぞれ電気的に接続さ
れ、さらにソース電極は画素電極を構成する透明導電材
料、例えばＩＴＯ(Indium-Tin-Oxide)に電気的に接続さ
れている。

【０００４】対向基板は、ガラス等の透明絶縁基板上に
ＩＴＯから成る対向電極が配置され、またカラー表示を
実現するのであればカラーフィルタ層が配置されて構成
されている。

【０００５】ＴＦＴ部は、透明絶縁基板上に走査線自体
の一部をゲート電極とした逆スタガ構造をなしており、
このゲート電極上に酸化シリコン、窒化シリコン等から
なる第１絶縁膜が、さらにこの上にはアモルファスシリ
コン薄膜等からなる第１半導体層が形成される。そし
て、第１半導体層の上の略中央部には窒化シリコン等か
らなる半導体層保護膜が島状に形成されており、この半
導体層保護膜の島の左右両側には、ｎ⁺型アモルファス
シリコン等の低抵抗の第２半導体層からなるコンタクト
層が形成されている。

【０００６】このコンタクト層の上には、モリブデン
（Ｍｏ）−タングステン（Ｗ）の合金等からなるソース
電極、ドレイン電極、及び、ドレイン電極から導出され
る信号線が形成されている。

【０００７】上記のアレイ基板においては、走査線を含
む第１層の金属配線パターンと、信号線を含む第２層の
金属配線パターンとが、第１の絶縁層を介して積層され
ており、第２層の金属配線パターンは第２の絶縁層によ
って被覆されている。第１層の金属配線パターンと第２
層の金属配線パターンとは所定個所においてコンタクト
部によって導通される。

【０００８】従来の技術のアレイ基板におけるコンタク
ト部について図９に示す。

【０００９】図に示すように、第１層の金属配線パター
ン１１と第１の絶縁層１５とが形成された後、この第１
の絶縁層１５にコンタクトホール１６が開けられ、次い
で、第２層の金属配線パターン２５が形成される。した
がって、このコンタクトホール１６において第１層及び
第２層の金属配線１１，２５が直接接触して導通され
る。

【００１０】しかし、このような従来の技術のアレイ基
板であると、成膜及びパターニングの工程数が多く、そ
のため、製造コストが増大するとともに、製品歩留まり
の低下の原因ともなっていた。

【００１１】このような問題点に対処すべく特願平７−
２５８６１５においては、上記成膜及びパターニングの
回数を少なくできるアレイ基板が提案されている。

【００１２】ところが、提案された方法によると、パタ
ーニングの回数を減少させたために、第２層の金属配線
パターンを形成する前にコンタクトホールを設ける工程
を設けることができず、したがって、第１層及び第２層
の金属配線を直接に接触させるコンタクト部を設けるこ
とができない。

【００１３】そこで、図１０〜１２に示すように、第２
層の金属配線パターン(125b)を形成した後に第１層の金
属配線(111b)の上面を露出させる第１コンタクトホール
(164),(166)を形成し、第２の絶縁層を形成した後に第
２層の金属配線(125b)の上面を露出させる第２コンタク
トホール(163),(165)を形成し、これらをパッチ状のＩ
ＴＯ層(131)によって接続していた。このパッチ状のＩ
ＴＯ層(131)は、第１コンタクトホール(164),(166)と第
２コンタクトホール(163),(165)とを橋掛けするように
配されるものであり、画素電極と同時に形成される。

【００１４】

【発明が解決しようとする課題】ところが、このような
方法であると、コンタクトホールの形成に必要な面積が
大きくなり、また、高抵抗導電材料であるＩＴＯからな
る配線経路を介して接続されるためにコンタクト部にお
ける抵抗が大きくなる。この抵抗が液晶表示装置の表示
品位に影響を及ぼし、場合によっては、クロストークと
いった表示不良が発生する。このような問題を防止する
ためには、対をなす二つのコンタクトホールの間の距離
を近づけることが考えられる。しかし、パターニングの
際のパターン変換差等を考慮すると最短で１４μｍ程度
までしか近づけることができない。

【００１５】そこで、本発明は、表示装置用アレイ基板
及びその製造方法において、製造工程数を減少させて
も、コンタクトホール部を形成するための面積とコンタ
クトホール部における抵抗とをほとんど増大させないも
のを提供する。

【００１６】

【課題を解決するための手段】本発明は、基板上に配置
される走査線と、この上に配置される走査線被覆絶縁
膜、この上に配置される第１半導体膜、前記第１半導体
膜に電気的に接続されるソース電極及びドレイン電極と
を含む薄膜トランジスタと、前記ドレイン電極から導出
されて前記走査線と略直交する信号線と、前記ソース電
極と電気的に接続される画素電極とを備えた表示装置用
アレイ基板の製造方法であって、前記走査線を含む第１
導電層と前記信号線を含む第２導電層との間に、前記走
査線被覆絶縁膜を含む第１絶縁層が配され、この第２導
電層の上には第２絶縁層が配され、前記第１導電層を露
出させる第１コンタクトホールと、前記第１コンタクト
ホールの外端縁の前記第２絶縁層を取り除いて前記第２
導電層を露出させる第２コンタクトホールと、前記第１
コンタクトホールによって露出している前記第１導電層
と、前記第２コンタクトホールによって露出している前
記第２導電層とを接続する第３導電層を有することを特
徴とする表示装置用アレイ基板である。

【００１７】以上のような構成により、コンタクトホー
ル部における抵抗を小さくできるとともに、コンタクト
ホール部を形成するための面積を小さくできる。

【００１８】請求項２の表示装置用アレイ基板において
は、請求項１記載の表示装置用アレイ基板において、前
記第２のコンタクトホールが、前記第１のコンタクトホ
ールを四周から取り囲む領域に形成されることを特徴と
する。

【００１９】以上のような構成により、コンタクトホー
ル部を形成するための面積を最小限にすることができ
る。また、クロストークといった表示不良の原因となる
コンタクトホール部における抵抗を充分に小さくでき
る。

【００２０】請求項３の表示装置用アレイ基板において
は、請求項１記載の表示装置用アレイ基板において、前
記画素電極を含む前記第３導電層がＩＴＯからなること
を特徴とする。

【００２１】請求項４の表示装置用アレイ基板の製造方
法においては、基板上に配置される走査線と、この上に
配置される走査線被覆絶縁膜、この上に配置される第１
半導体膜、前記第１半導体膜に電気的に接続されるソー
ス電極及びドレイン電極とを含む薄膜トランジスタと、
前記ドレイン電極から導出されて前記走査線と略直交す
る信号線と、前記ソース電極と電気的に接続される画素
電極とを備えた表示装置用アレイ基板の製造方法であっ
て、前記走査線を含む配線パターンを第１導電層にて形
成する工程と、この第１導電層の上に、前記走査線被覆
絶縁膜を含む第１絶縁層を形成する工程と、この第１絶
縁層の上に、前記信号線を含む配線パターンを第２導電
層にて形成する工程と、この第２導電層の上に第２絶縁
層を形成する工程と、前記第１導電層を露出させる第１
コンタクトホールを形成する工程と、前記第１コンタク
トホールの外端縁の前記第２絶縁層を取り除いて前記第
２導電層を露出させる第２コンタクトホールを形成する
工程と、前記第１コンタクトホールによって露出してい
る前記第１導電層と、前記第２コンタクトホールによっ
て露出している前記第２導電層とを接続する第３導電層
を形成する工程とを備えたことを特徴とする。

【００２２】

【発明の実施の形態】以下、本発明の実施例の液晶表示
装置について図１から図８に基づいて説明する。

【００２３】この液晶表示装置は、カラー表示が可能な
光透過型であって、図２に示すように、アレイ基板(10
0)と対向基板(200)との間にポリイミド樹脂から成り、
互いに直交する方向に配向処理が成された配向膜(141),
(241)を介して、ツイスト・ネマチック（ＴＮ）液晶が
保持されている。また、アレイ基板(100)と対向基板(20
0)との外表面には、それぞれ偏光板(311)(313)が貼り付
けられて構成されている。

【００２４】図１は、アレイ基板(100)の概略平面図を
示すものであり、図中の下側が液晶表示装置(1)の画面
上側に位置するものであって、図中下側から上側に向か
って走査線が順次選択されるものである。

【００２５】アレイ基板(100)は、ガラス基板(101)上に
配置される４８０本の走査線(111)を含み、各走査線(11
1)の一端は、ガラス基板(101)の一端辺(101a)側に引き
出され、斜め配線部(150)を経て走査線パッド(152)に電
気的に接続される。

【００２６】アレイ基板(100)は、ガラス基板(101)上に
走査線(111)と略直交する１９２０本の信号線(110)を含
み、各信号線(110)はガラス基板(101)の他の一端辺(101
b)側に引き出され、斜め配線部(160)を経て信号線パッ
ド(162)に電気的に接続される。

【００２７】この走査線(111)と信号線(110)との交点部
分近傍には、ＴＦＴ(112)が配置されている。また、こ
のＴＦＴ(112)に接続されるＩＴＯから成る画素電極(13
1)が、走査線(111)及び信号線(110)上に層間絶縁膜(12
7)を介して配置されている。この層間絶縁膜(127)とし
ては、窒化シリコン膜や酸化シリコン膜等の無機絶縁膜
あるいはアクリル系等の有機樹脂被膜で構成することが
できるが、これら無機絶縁膜と有機樹脂被膜との多層膜
で構成することにより、表面平滑性並びに層間絶縁性は
より一層向上される。

【００２８】各走査線(111)は、隣り合う画素電極(131)
の信号線(110)に沿う端辺(131a),(131b)と重複するよう
に細線状に延在される延在領域（113)を含む。これによ
り補助容量（Ｃｓ）が構成される。

【００２９】このアレイ基板(100)に対向する対向基板
(200)は、ガラス基板(201)上に配置され、ＴＦＴ(121)
領域、信号線(110)及び走査線(111)と画素電極(131)と
の間隙を遮光するマトリクス状の樹脂性の遮光膜(211)
を含む。また、画素電極(131)に対応する領域には、そ
れぞれ赤（Ｒ）、緑（Ｇ）及び青（Ｂ）のカラーフィル
タ(221)が配置され、この上に透明電極材料から成る対
向電極(231)が配置されて構成される。

【００３０】（信号線の外周部付近の構造）信号線(11
0)の外周部付近の構造について、図１及び図３〜４に基
づいて説明する。

【００３１】走査線(111)と同一工程にて同一材料で形
成される下層配線部(111b)が、各信号線(110)に対応し
てガラス基板(101)の一端辺(101b)側の信号線(110)の斜
め配線部(160)及び信号線パッド(162)に配置されてい
る。

【００３２】斜め配線部(160)においては、下層配線部
(111b)の上には、２層の絶縁膜(115),(117)が配置され
ている。また、この２層の絶縁膜(115),(117)の上に、
半導体被膜(119)、低抵抗半導体被膜(123)及び信号線(1
10)から延在される上層配線部(125b)が積層され、この
上層配線部(125b)上には層間絶縁膜(127)が配置されて
いる。

【００３３】斜め配線部(160)においては、信号線(110)
から延在される上層配線部(125b)と、走査線(111)と同
一工程にて同一材料で形成される下層配線部(111b)とが
積層配置され、この２層によって、斜め配線部(160)の
基部と信号線パッド(162)とを電気的に接続している。

【００３４】そのため、斜め配線部(160)において、上
層配線部(125b)または下層配線部(111b)の一方が断線し
ても、他方が接続されているため、斜め配線部(160)に
断線不良が生じることが軽減される。

【００３５】この斜め配線部(160)の基部、及び、信号
線パッド(162)においては、それぞれ、第２コンタクト
ホール(163)及び(165)が形成された領域中に第１コンタ
クトホール(164)及び(166)が形成されている。そして、
これらコンタクトホールの領域に、画素電極(131)と同
一工程にて同一材料のＩＴＯから形成される信号線接続
層(131)が配されることによって、信号線(110)から延在
される上層配線部(125b)と下層配線部(111b)とが電気的
に接続されている。なお、第１コンタクトホール(164)
及び(166)は、下層配線部(111b)の主表面の一部を露出
するように２層の絶縁膜(115),(117)、半導体被膜(11
9)、低抵抗半導体被膜(123)及び上層配線部(125b)を貫
通する開口であって、第２コンタクトホール(163)及び
(165)は上層配線部(125b)の主表面の一部を露出するよ
うに層間絶縁膜(127)を貫通する開口である。

【００３６】図４に示すように、第２コンタクトホール
(163)の底面(163b)がドーナツ状をなし、第１コンタク
トホール(164)の外端縁(164b)は、同時に、ドーナツ状
の底面(163b)の内縁となっている。

【００３７】このように、第２コンタクトホールの形成
された領域中に第１コンタクトホールが配されるため、
コンタクトホール形成のための面積は、両コンタクトホ
ールを接続層(131)により接続したものにおいての最小
面積とすることができる。

【００３８】また、接続層(131)はＩＴＯからなるため
抵抗率が高いものの、第１コンタクトホールの底面にて
下層配線部(111b)を覆う接続層(131)部分と、第２コン
タクトホールの底面にて上層配線部(125b)を覆う接続層
(131)部分とは、単に第１コンタクトホールの段差面上
の接続層(131)部分だけを介して結合されている。した
がって、接続層(131)部分の配線長は最小限となる。し
かも、第１コンタクトホールの外縁の全周にわたってこ
のような接続が行われている。したがって、接続層(13
1)部分の抵抗によってクロストークといった表示不良が
引き起こされることがない。

【００３９】上述した構成によれば、ＴＣＰ（テープ・
キャリア・パッケージ）の電極等を信号線パッド(162)
及び走査線パッド(152)にＡＣＦ（異方性導電膜）等の
接続層を介して電気的に接続する場合に、信号線パッド
(162)及び走査線パッド(152)の構成が実質的に同一であ
るため、信号線パッド(162)及び走査線パッド(152)の接
続条件を等しくしても接続層に印加される熱や圧力等が
略等しくでき、これにより同一条件での製造が可能とな
る。

【００４０】なお、走査線付近の外周部の構造は、上記
に説明した信号線付近の外周部の構造と同様である。

【００４１】（アレイ基板の製造工程）次に、このアレ
イ基板(100)の製造工程について、図５から図８を参照
して詳細に説明する。下記の説明において、走査線付近
の外周部の製造工程は、信号線付近の外周部の製造工程
と全く同じであるので、省略する。

【００４２】（１）第１工程 ガラス基板(101)に、スパッタ法により、Ａｌ−Ｎｄ膜
（２原子％Ｎｄ）を３００ｎｍの膜厚、Ｍｏ膜を５０ｎ
ｍの膜厚に堆積させる。

【００４３】この積層膜上に、フォトリソグラフィを用
いて走査線パターンと補助容量配線の一部を形成し、リ
ン酸、酢酸、硝酸の混酸を用いてテーパー形状にエッチ
ングし、走査線と補助容量配線パターンを完成させる。

【００４４】これにより、ガラス基板(101)上に４８０
本の走査線(111)を作製すると共に、その一端辺(101a)
側において走査線(111)の斜め配線部(150)及び走査線パ
ッド(152)を構成する下層配線部(111a)、一端辺(101b)
において信号線(110)の斜め配線部(160)及び信号線パッ
ド(162)を構成する下層配線部(111b)をそれぞれ同時に
作製する。

【００４５】さらに、ＴＦＴ領域では走査線(111)と一
体で走査線(111)と直交する方向に導出されるゲート電
極を作製する。

【００４６】（２）第２工程 第１工程の後、ガラス基板(101)を３００℃以上に加熱
した後、常圧プラズマＣＶＤ法により１５０ｎｍ厚の酸
化シリコン膜（ＳｉＯｘ膜）から成る第１ゲート絶縁膜
(115)を堆積した後、さらに減圧プラズマＣＶＤ法によ
り１５０ｎｍ厚の窒化シリコン膜から成る第２ゲート絶
縁膜(117)、５０ｎｍ厚のａ−Ｓｉ：Ｈから成る半導体
被膜(119)及び２００ｎｍ厚の窒化シリコン膜から成る
チャネル保護被膜(121)を連続的に大気にさらすことな
く成膜する。

【００４７】（３）第３工程 第２工程の後、走査線(111)をマスクとした裏面露光技
術により走査線(111)に自己整合的にチャネル保護被膜
(121)をパターニングし、さらにＴＦＴ領域に対応する
ように第２のマスクパターンを用いて露光し、現像、パ
ターニング（第２のパターニング）を経て、島状のチャ
ネル保護膜(122)を作製する。

【００４８】（４）第４工程 第３工程の後、図５に示すように、良好なオーミックコ
ンタクトが得られるように露出する半導体被膜(119)表
面を弗酸（ＨＦ）系溶液で処理し、プラズマＣＶＤ法に
より不純物としてリンを含む３０ｎｍ厚のｎ⁺ａ−Ｓ
ｉ：Ｈから成る低抵抗半導体被膜(123)を堆積する。

【００４９】さらに、Ｍｏを主成分とする第１金属膜
と、Ａｌを主成分とする第２金属膜と、Ｍｏを主成分と
する第３金属膜の三層構造となる３００ｎｍ厚の三層積
層金属膜(125)をスパッターにより堆積する。

【００５０】（５）第５工程 第４工程の後、図６に示すように、第３のマスクパター
ンを用いてソース電極(126b)、ドレイン電極(126a)及び
１９２０本の信号線(110)のパターンを露光、現像した
後、硝酸、塩酸及びリン酸の混合溶液を用いたエッチン
グにより三層積層金属膜(125)からなるこれらソース電
極(126b)等のパターンを形成する。続いて、ＴＦＴのコ
ンタクト層をなす低抵抗半導体被膜(123)及び半導体被
膜(119)をＳＦ₆、塩化水素、及びヘリウムの混合ガスを
用いたＲＩＥ法によりパターン形成する。この際、窒化
シリコン膜から成る第１ゲート絶縁膜(115)あるいは第
２ゲート絶縁膜(117)とチャネル保護膜(122)とのエッチ
ング選択比を制御することで、これらの層(125),(123),
(119)が一括してパターニングされる。（第３のパター
ニング） これにより、ＴＦＴ領域においては、低抵抗半導体膜(1
24a)とソース電極(126b)とを一体に作製し、低抵抗半導
体膜(124b)及び信号線(110)と一体にドレイン電極(126
a)を作製する。

【００５１】信号線パッド(162)及び斜め配線部(160)の
基部においては、下層配線部(111b)上に沿って三層積層
金属膜(125)をパターニングして信号線(110)から延在さ
れる上層配線部（125b）を形成すると共に、上層配線部
(125b)に沿って低抵抗半導体被膜(123)及び半導体被膜
(119)を一括してパターニングする。

【００５２】これと同時に、上述した第１コンタクトホ
ール(164),(166)に対応する領域の上層配線部(125b)、
低抵抗半導体被膜(123)及び半導体被膜(119)を貫通する
開口(164a),(166a)を作製する。

【００５３】ここでは、三層積層金属膜(125)、低抵抗
半導体被膜(123)及び半導体被膜(119)のパターニング
は、ウェットエッチングとこれに続くドライエッチング
との連続工程により行ったが、ドライエッチングのみ、
又は、ウェットエッチングのみにより行うこともでき
る。

【００５４】（６）第６工程 第５工程の後、この上に２００ｎｍ厚の窒化シリコン膜
から成る層間絶縁膜(127)を堆積する。

【００５５】そして、図７に示すように、第４のマスク
パターンを用いて露光、現像し、ソース電極(126b)に対
応する領域の一部の層間絶縁膜(127)を除去してドライ
エッチングによりコンタクトホール(129a)を形成する。

【００５６】信号線パッド(162)及び斜め配線部(160)の
基部においては、開口(164a),(166a)に対応する第１及
び第２ゲート絶縁膜(115),(117)と共に層間絶縁膜(127)
を一括して除去して第１コンタクトホール(164),(166)
を形成する（第４のパターニング）。これと同時に、第
１コンタクトホール(164),(166)を取り囲む領域の層間
絶縁膜(127)を除去して第２コンタクトホール(163),(16
5)を作製する。

【００５７】（７）第７工程 第６工程の後、図８に示すように、この上に１００ｎｍ
厚のＩＴＯ膜をスパッターにより堆積し、第５のマスク
パターンを用いて露光、現像、ドライエッチングによる
パターニング（第５のパターニング）を経て、画素電極
(131)を作製する。ＩＴＯ膜のパターニングも、ドライ
エッチングに代えてウェットエッチングであってもかま
わない。

【００５８】同時に、信号線パッド(162)及び斜め配線
部(160)の基部においては、第２コンタクトホール(16
3),(165)及び第１コンタクトホール(164),(166)の領域
を覆うようにパッチ状の接続層(131)を形成する。これ
により信号線(110)と信号線接続パッド(162)とは、下層
配線部(111b)と上層配線部(125b)の２層構造の斜め配線
部(160)により電気的に接続される。

【００５９】（実施例の効果）以上のように、この実施
例のアレイ基板によれば、基本構成を５枚のマスクによ
り、アレイ基板を作製することができる。即ち、画素電
極を最上層に配置し、これに伴い信号線、ソース、ドレ
イン電極と共に、半導体被膜等を同一のマスクパターン
に基づいて一括してパターニングすると共に、ソース電
極と画素電極との接続用のコンタクトホールの作製と共
に、信号線や走査線の接続端を露出するためのコンタク
トホールの作製を同時に行うことで、少ないマスク数で
生産性を向上でき、しかも製造歩留まりを低下させるこ
ともない。

【００６０】本実施例のアレイ基板によれば、下層配線
部の上面を露出させる第１コンタクトホールが、上層配
線部の上面を露出させる第２コンタクトホールに囲まれ
た領域中に配されるため、コンタクトホール部を形成す
るための面積を最小限とすることができる。

【００６１】また、コンタクトホール部において上下配
線層が抵抗率の高いＩＴＯからなる接続層によって接続
されているものの、ＩＴＯによる配線の距離はほとんど
ないに等しい。したがって、接続層(131)の抵抗によっ
てクロストークといった表示不良が引き起こされること
がない。

【００６２】

【発明の効果】以上に述べたように本発明によれば、表
示装置用アレイ基板の製造工程数を減少させても、コン
タクトホール部を形成するための面積とコンタクトホー
ル部における抵抗をほとんど増大させず、この抵抗によ
る表示不良を発生させることがない。

【図面の簡単な説明】

【図１】本発明の一実施例のアレイ基板の一部概略平面
図である。

【図２】図１におけるＡ−Ａ’線に沿って切断した液晶
表示装置の概略断面図である。

【図３】図１におけるＣ−Ｃ’線に沿って切断した液晶
表示装置の概略断面図である。

【図４】コンタクトホール部を示す縦断面斜視図であ
る。

【図５】図１におけるアレイ基板を製造する第４工程を
説明するための図である。

【図６】図１におけるアレイ基板を製造する第５工程を
説明するための図である。

【図７】図１におけるアレイ基板を製造する第６工程を
説明するための図である。

【図８】図１におけるアレイ基板を製造する第７工程を
説明するための図である。

【図９】従来の技術におけるコンタクトホール部を示す
縦断面図である。

【図１０】パターニングの回数を減少させた従来技術に
おけるアレイ基板の製造工程を説明するための、図６に
対応する縦断面図である。

【図１１】パターニングの回数を減少させた従来技術に
おけるアレイ基板の製造工程を説明するための、図７に
対応する縦断面図である。

【図１２】パターニングの回数を減少させた従来技術に
おけるアレイ基板の製造工程を説明するための、図８に
対応する縦断面図である。

【符号の説明】

１１０ 信号線 １１１ 走査線 １１１ｂ 下層配線部 １１２ 薄膜トランジスタ １１３ 延在領域 １１５ 第１ゲート絶縁膜 １１７ 第２ゲート絶縁膜 １２０ 半導体膜 １２５ 三層積層金属膜 １２５ｂ 上層配線部 １２６ａ ドレイン電極 １２６ｂ ソース電極 １３１ 画素電極 １３２ ＩＴＯ接続層 １１１ 信号線 １６４，１６６ 第１コンタクトホール １６３，１６５ 第２コンタクトホール １６４ｂ 第１コンタクトホールの外端縁 １６３ｂ 第２コンタクトホールの底面

Claims (4)

【特許請求の範囲】
1. 【請求項１】基板上に配置される走査線と、 この上に配置される走査線被覆絶縁膜、この上に配置さ
   れる第１半導体膜、前記第１半導体膜に電気的に接続さ
   れるソース電極及びドレイン電極とを含む薄膜トランジ
   スタと、 前記ドレイン電極から導出されて前記走査線と略直交す
   る信号線と、 前記ソース電極と電気的に接続される画素電極とを備え
   た表示装置用アレイ基板であって、 前記走査線を含む第１導電層と前記信号線を含む第２導
   電層との間に、前記走査線被覆絶縁膜を含む第１絶縁層
   が配され、この第２導電層の上には第２絶縁層が配さ
   れ、 前記第１導電層を露出させる第１コンタクトホールと、 前記第１コンタクトホールの外端縁の前記第２絶縁層を
   取り除いて前記第２導電層を露出させる第２コンタクト
   ホールと、 前記第１コンタクトホールによって露出している前記第
   １導電層と、前記第２コンタクトホールによって露出し
   ている前記第２導電層とを接続する第３導電層を有する
   ことを特徴とする表示装置用アレイ基板。
2. 【請求項２】前記第２コンタクトホールが、前記第１コ
   ンタクトホールを四周から取り囲む領域に形成されるこ
   とを特徴とする請求項１記載の表示装置用アレイ基板。
3. 【請求項３】前記画素電極を含む前記第３導電層がＩＴ
   Ｏからなることを特徴とする請求項１記載の表示装置用
   アレイ基板。
4. 【請求項４】基板上に配置される走査線と、 この上に配置される走査線被覆絶縁膜、この上に配置さ
   れる第１半導体膜、前記第１半導体膜に電気的に接続さ
   れるソース電極及びドレイン電極とを含む薄膜トランジ
   スタと、 前記ドレイン電極から導出されて前記走査線と略直交す
   る信号線と、 前記ソース電極と電気的に接続される画素電極とを備え
   た表示装置用アレイ基板の製造方法であって、 前記走査線を含む配線パターンを第１導電層にて形成す
   る工程と、 この第１導電層の上に、前記走査線被覆絶縁膜を含む第
   １絶縁層を形成する工程と、 この第１絶縁層の上に、前記信号線を含む配線パターン
   を第２導電層にて形成する工程と、 この第２導電層の上に第２絶縁層を形成する工程と、 前記第１導電層を露出させる第１コンタクトホールを形
   成する工程と、 前記第１コンタクトホールの外端縁の前記第２絶縁層を
   取り除いて前記第２導電層を露出させる第２コンタクト
   ホールを形成する工程と、 前記第１コンタクトホールによって露出している前記第
   １導電層と、前記第２コンタクトホールによって露出し
   ている前記第２導電層とを接続する第３導電層を形成す
   る工程とを備えたことを特徴とする表示装置用アレイ基
   板の製造方法。