JPH11176749A - 露光方法およびデバイス製造方法 - Google Patents
露光方法およびデバイス製造方法Info
- Publication number
- JPH11176749A JPH11176749A JP10257652A JP25765298A JPH11176749A JP H11176749 A JPH11176749 A JP H11176749A JP 10257652 A JP10257652 A JP 10257652A JP 25765298 A JP25765298 A JP 25765298A JP H11176749 A JPH11176749 A JP H11176749A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- strain
- wafer
- distortion
- exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/70508—Data handling in all parts of the microlithographic apparatus, e.g. handling pattern data for addressable masks or data transfer to or from different components within the exposure apparatus
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70216—Mask projection systems
- G03F7/70358—Scanning exposure, i.e. relative movement of patterned beam and workpiece during imaging
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/7045—Hybrid exposures, i.e. multiple exposures of the same area using different types of exposure apparatus, e.g. combining projection, proximity, direct write, interferometric, UV, x-ray or particle beam
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/317—Processing objects on a microscale
- H01J2237/3175—Lithography
- H01J2237/31752—Lithography using particular beams or near-field effects, e.g. STM-like techniques
- H01J2237/31757—Lithography using particular beams or near-field effects, e.g. STM-like techniques hybrid, i.e. charged particles and light, X-rays, plasma
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 ミックスアンドマッチ法において、歪み補正
マップのメモリサイズの増加を抑制しつつ、重ね合わせ
精度の向上を図る。 【解決手段】 縮小投影露光装置により露光して試料上
に形成される第１のパターンと整合するように第２のパ
ターンをスキャナで描画するために、試料上に格子を設
定し、第１のパターン上の各格子点に対応する点の理想
位置からのずれを示す歪み補正マップを作成し、第２の
パターンの描画情報を該マップに示されたずれ情報に基
づき補正しながら前記スキャナで描画する際、前記格子
を、前記ずれの大きな部分では小さく、小さな部分では
大きく設定する。
マップのメモリサイズの増加を抑制しつつ、重ね合わせ
精度の向上を図る。 【解決手段】 縮小投影露光装置により露光して試料上
に形成される第１のパターンと整合するように第２のパ
ターンをスキャナで描画するために、試料上に格子を設
定し、第１のパターン上の各格子点に対応する点の理想
位置からのずれを示す歪み補正マップを作成し、第２の
パターンの描画情報を該マップに示されたずれ情報に基
づき補正しながら前記スキャナで描画する際、前記格子
を、前記ずれの大きな部分では小さく、小さな部分では
大きく設定する。
Description
【０００１】
【発明の属する技術分野】本発明は、ステッパに代表さ
れる光縮小投影露光装置と電子ビーム描画装置に代表さ
れるスキャナとを併用して半導体デバイス等の微細パタ
ーンを形成する露光方法およびデバイス製造方法に関す
る。
れる光縮小投影露光装置と電子ビーム描画装置に代表さ
れるスキャナとを併用して半導体デバイス等の微細パタ
ーンを形成する露光方法およびデバイス製造方法に関す
る。
【０００２】
【従来の技術】近年、半導体集積回路に対する高密度
化、高集積度化に対する要求はますます高まっている。
特に線幅０．１５μｍ以下の高集積度を目指すとなる
と、従来の光（Ｘ線を含む）を用いる露光装置では対応
できず、電子ビームやイオンビームを用いて描画するこ
とになる。しかし、このようなスキャナは光露光装置に
比べてスループットが極めて低いという問題がある。そ
こで、比較的低い解像度が許されるレイヤの露光には光
露光装置を用い、高解像度または高精度を要するレイヤ
のみをスキャナで露光する、ミックスアンドマッチ（ま
たはハイブリッド露光）と呼ばれる方法が提案されてい
る（特許第２６２５１２４号、特開昭６２−５８６２１
号、特開昭６２−１４９１２７号等）。
化、高集積度化に対する要求はますます高まっている。
特に線幅０．１５μｍ以下の高集積度を目指すとなる
と、従来の光（Ｘ線を含む）を用いる露光装置では対応
できず、電子ビームやイオンビームを用いて描画するこ
とになる。しかし、このようなスキャナは光露光装置に
比べてスループットが極めて低いという問題がある。そ
こで、比較的低い解像度が許されるレイヤの露光には光
露光装置を用い、高解像度または高精度を要するレイヤ
のみをスキャナで露光する、ミックスアンドマッチ（ま
たはハイブリッド露光）と呼ばれる方法が提案されてい
る（特許第２６２５１２４号、特開昭６２−５８６２１
号、特開昭６２−１４９１２７号等）。
【０００３】
【発明が解決しようとする課題】このようなミックスア
ンドマッチ法において、光縮小投影露光装置では、レチ
クルのパターンを試料であるウエハ上に結像する投影光
学系の癖（主に収差）により露光されたパターンの歪み
を生じる。一方、スキャナはそのビームの照射位置を比
較的自由に制御することができる。そこで、例えば前記
特開昭６２−５８６２１号においては、ミックスアンド
マッチに用いる光縮小投影露光装置を用い、ウエハのほ
ぼ中央部の、その露光装置の最大露光領域に相当する正
方形のエリア内に露光歪み測定用マークをマトリックス
状に多数形成し、このマーク位置を実測して、前記エリ
ア内の例えば２５０μｍ□の補正フィールド（補正格
子）ごとに露光歪み量を求め、この露光歪み量のマップ
を荷電ビーム描画装置のメモリに記憶させ、荷電ビーム
描画装置では、この露光歪みにしたがって描画データを
補正して描画する。このように、前記光縮小投影露光装
置で露光して形成されたパターンの、該露光装置の投影
光学系の収差等に起因する歪みに合わせて描画パターン
を歪ませることにより、該露光パターン上に高精度に整
合させたパターンを描画するようにしている。この場
合、格子は図８に示されるように、等間隔に設定されて
いる。図８（ａ）は理想格子、図８（ｂ）は図８（ａ）
の理想格子を前記光縮小投影露光装置でウエハ上に焼き
つけたものと仮定した場合の、投影光学系の収差などに
より歪んだ状態の格子を示す。
ンドマッチ法において、光縮小投影露光装置では、レチ
クルのパターンを試料であるウエハ上に結像する投影光
学系の癖（主に収差）により露光されたパターンの歪み
を生じる。一方、スキャナはそのビームの照射位置を比
較的自由に制御することができる。そこで、例えば前記
特開昭６２−５８６２１号においては、ミックスアンド
マッチに用いる光縮小投影露光装置を用い、ウエハのほ
ぼ中央部の、その露光装置の最大露光領域に相当する正
方形のエリア内に露光歪み測定用マークをマトリックス
状に多数形成し、このマーク位置を実測して、前記エリ
ア内の例えば２５０μｍ□の補正フィールド（補正格
子）ごとに露光歪み量を求め、この露光歪み量のマップ
を荷電ビーム描画装置のメモリに記憶させ、荷電ビーム
描画装置では、この露光歪みにしたがって描画データを
補正して描画する。このように、前記光縮小投影露光装
置で露光して形成されたパターンの、該露光装置の投影
光学系の収差等に起因する歪みに合わせて描画パターン
を歪ませることにより、該露光パターン上に高精度に整
合させたパターンを描画するようにしている。この場
合、格子は図８に示されるように、等間隔に設定されて
いる。図８（ａ）は理想格子、図８（ｂ）は図８（ａ）
の理想格子を前記光縮小投影露光装置でウエハ上に焼き
つけたものと仮定した場合の、投影光学系の収差などに
より歪んだ状態の格子を示す。
【０００４】ところで、スキャナの描画による重ね合わ
せ精度を上げるために、上記従来例に示されるような等
間隔格子でマップの精度を上げるには格子間隔を狭くす
る必要がある。例えば格子間隔を１／２にすると、縦と
横の格子の交点（以下、格子点という）、すなわち歪み
データの数は４倍になる。つまり縦横の格子の数の２乗
に比例して格子点の数が増え、それに伴ってデータ量が
急激に増えてしまうという問題がある。
せ精度を上げるために、上記従来例に示されるような等
間隔格子でマップの精度を上げるには格子間隔を狭くす
る必要がある。例えば格子間隔を１／２にすると、縦と
横の格子の交点（以下、格子点という）、すなわち歪み
データの数は４倍になる。つまり縦横の格子の数の２乗
に比例して格子点の数が増え、それに伴ってデータ量が
急激に増えてしまうという問題がある。
【０００５】本発明は、上述の従来例における問題点に
鑑みてなされたもので、ミックスアンドマッチ法におい
て、歪み補正マップのメモリサイズの増加を抑制しつ
つ、重ね合わせ精度の向上を図ることを目的とする。
鑑みてなされたもので、ミックスアンドマッチ法におい
て、歪み補正マップのメモリサイズの増加を抑制しつ
つ、重ね合わせ精度の向上を図ることを目的とする。
【０００６】
【課題を解決するための手段および作用】上記の目的を
達成するため本発明では、縮小投影露光装置により露光
して試料上に形成される第１のパターンと整合するよう
に第２のパターンをスキャナで描画露光する露光方法で
あって、試料上に格子を設定し、第１のパターン上の各
格子点に対応する点の理想位置からのずれを示す歪み補
正マップを作成し、第２のパターンの描画情報を該マッ
プに示されたずれ情報に基づき補正しながら前記スキャ
ナで描画する際、前記格子を、前記ずれの大きな部分で
は小さく、小さな部分では大きく設定することを特徴と
する。さらに前記格子の大きさを決定する際に、当該パ
ターンの要求オーバレイ精度に基づいて前記格子の大き
さを調整してもよい。ここで、前記スキャナは例えば電
子ビーム描画装置である。
達成するため本発明では、縮小投影露光装置により露光
して試料上に形成される第１のパターンと整合するよう
に第２のパターンをスキャナで描画露光する露光方法で
あって、試料上に格子を設定し、第１のパターン上の各
格子点に対応する点の理想位置からのずれを示す歪み補
正マップを作成し、第２のパターンの描画情報を該マッ
プに示されたずれ情報に基づき補正しながら前記スキャ
ナで描画する際、前記格子を、前記ずれの大きな部分で
は小さく、小さな部分では大きく設定することを特徴と
する。さらに前記格子の大きさを決定する際に、当該パ
ターンの要求オーバレイ精度に基づいて前記格子の大き
さを調整してもよい。ここで、前記スキャナは例えば電
子ビーム描画装置である。
【０００７】上記の従来例において、スキャナによる描
画は、縮小投影露光装置により露光して形成されたパタ
ーンの上に行なうが、本発明の描画は縮小投影露光装置
によるパターン形成の前であってもよい。前記ずれの大
きな部分の格子のサイズは、好ましくは２０μｍ〜２５
０μｍ□である。
画は、縮小投影露光装置により露光して形成されたパタ
ーンの上に行なうが、本発明の描画は縮小投影露光装置
によるパターン形成の前であってもよい。前記ずれの大
きな部分の格子のサイズは、好ましくは２０μｍ〜２５
０μｍ□である。
【０００８】上記構成によれば、ずれ（歪み）の大きな
部分では格子サイズを小さくしたため、歪み補正精度を
向上させ、重ね合わせ精度を向上させることができる。
一方、歪みの小さい部分では歪み量の変化分も小さいた
め、格子サイズを小さくしても補正精度の向上は顕著で
はない。したがって、歪みの小さい部分の格子サイズを
大きくしても補正精度は殆ど変化せず、補正マップのメ
モリサイズが減少する効果が顕著である。例えば歪みの
大きな部分では格子サイズを５０μｍ□、小さな部分で
は２５０μｍ□とし、格子サイズが５０μｍ□の部分が
最大露光エリア内の１／４である場合、歪み補正マップ
のメモリサイズは、全体を５０μｍ□の格子で区分する
場合の７／２５となる。実際にはチップ中央部の比較的
広い部分でずれは比較的小さく、この部分の格子サイズ
をさらに大きく設定すれば、メモリサイズはさらに小さ
くなる。またさらに、高いオーバレイ精度が要求される
場合には格子サイズをより小さくし、そうでない場合に
は格子サイズをより大きくするように、当該パターンに
要求されるオーバレイ精度に基づいて格子サイズを調整
することで、歪み補正マップのメモリサイズを最小かつ
最適にすることができる。
部分では格子サイズを小さくしたため、歪み補正精度を
向上させ、重ね合わせ精度を向上させることができる。
一方、歪みの小さい部分では歪み量の変化分も小さいた
め、格子サイズを小さくしても補正精度の向上は顕著で
はない。したがって、歪みの小さい部分の格子サイズを
大きくしても補正精度は殆ど変化せず、補正マップのメ
モリサイズが減少する効果が顕著である。例えば歪みの
大きな部分では格子サイズを５０μｍ□、小さな部分で
は２５０μｍ□とし、格子サイズが５０μｍ□の部分が
最大露光エリア内の１／４である場合、歪み補正マップ
のメモリサイズは、全体を５０μｍ□の格子で区分する
場合の７／２５となる。実際にはチップ中央部の比較的
広い部分でずれは比較的小さく、この部分の格子サイズ
をさらに大きく設定すれば、メモリサイズはさらに小さ
くなる。またさらに、高いオーバレイ精度が要求される
場合には格子サイズをより小さくし、そうでない場合に
は格子サイズをより大きくするように、当該パターンに
要求されるオーバレイ精度に基づいて格子サイズを調整
することで、歪み補正マップのメモリサイズを最小かつ
最適にすることができる。
【０００９】このように歪み補正マップのマトリックス
を均一にせず、歪みの大きなところは細かく、小さなと
ころは粗くすることによって、重ね合わせ精度の向上を
図る際のデータ量を抑制することができる。
を均一にせず、歪みの大きなところは細かく、小さなと
ころは粗くすることによって、重ね合わせ精度の向上を
図る際のデータ量を抑制することができる。
【００１０】
【発明の実施の形態】以下、図面を用いて本発明の実施
例を説明する。 （第１の実施形態）図１は本発明の一実施例に係わるミ
ックスアンドマッチシステムの構成を示す。同図におい
て、１は縮小投影露光装置（ステッパ）等の光露光装
置、２は光露光装置１で露光された試料であるウエハｎ
に対して現像や蒸着等の処理を施す別工程、３は別工程
２で形成されたパターンを理想パターン（設計上のパタ
ーン）と比較観察してウエハｎ上のチップ（又は光露光
装置１の露光エリア）ごとにパターン歪みを測定する歪
み測定装置、４はウエハｎ上に光露光装置１および別工
程２により形成されたパターンに、所定の描画パターン
を整合して描画する電子ビーム（ＥＢ）露光装置であ
る。
例を説明する。 （第１の実施形態）図１は本発明の一実施例に係わるミ
ックスアンドマッチシステムの構成を示す。同図におい
て、１は縮小投影露光装置（ステッパ）等の光露光装
置、２は光露光装置１で露光された試料であるウエハｎ
に対して現像や蒸着等の処理を施す別工程、３は別工程
２で形成されたパターンを理想パターン（設計上のパタ
ーン）と比較観察してウエハｎ上のチップ（又は光露光
装置１の露光エリア）ごとにパターン歪みを測定する歪
み測定装置、４はウエハｎ上に光露光装置１および別工
程２により形成されたパターンに、所定の描画パターン
を整合して描画する電子ビーム（ＥＢ）露光装置であ
る。
【００１１】図２は図１のシステムの動作説明図であ
る。歪み測定装置３においては、光露光装置１および別
工程２でパターンを形成されたウエハｎがＥＢ露光装置
４に供給される前に、そのウエハｎに形成されたパター
ンの歪みを測定し（ステップ３１）、測定結果をデータ
処理し（ステップ３２）、処理されたデータを記憶部３
４に記憶させる（ステップ３３）。一般に、歪みはチッ
プの四隅に近い部分では大きく、チップの中央部分では
小さい。そこで、本実施例では、予め図３で示すよう
に、チップを縦に４等分、横に４等分してエリアＡ１１
〜Ａ４４の１６個の補正エリアを設定し、チップの四隅
のエリアＡ１１、Ａ１４、Ａ４４およびＡ４１は縦横５
０μｍピッチ（格子サイズ５０μｍ□）で理想格子から
のずれ量である歪みを測定する。またチップの各辺にあ
るＡ１２、Ａ１３、Ａ２４、Ａ３４、Ａ４３、Ａ４２、
Ａ３１およびＡ２１の８つのエリアは縦横２５０μｍピ
ッチ（格子サイズ２５０μｍ□）で歪みを測定し、チッ
プ中央部のＡ２２、Ａ２３、Ａ３３およびＡ３２の４つ
のエリアでは１０００μｍピッチ（格子サイズ１０００
μｍ□）で歪みを測定する。図３（ａ）は本実施例に係
わる理想格子、図３（ｂ）はそれが歪んでウエハ上に転
写された場合の格子例を示す。
る。歪み測定装置３においては、光露光装置１および別
工程２でパターンを形成されたウエハｎがＥＢ露光装置
４に供給される前に、そのウエハｎに形成されたパター
ンの歪みを測定し（ステップ３１）、測定結果をデータ
処理し（ステップ３２）、処理されたデータを記憶部３
４に記憶させる（ステップ３３）。一般に、歪みはチッ
プの四隅に近い部分では大きく、チップの中央部分では
小さい。そこで、本実施例では、予め図３で示すよう
に、チップを縦に４等分、横に４等分してエリアＡ１１
〜Ａ４４の１６個の補正エリアを設定し、チップの四隅
のエリアＡ１１、Ａ１４、Ａ４４およびＡ４１は縦横５
０μｍピッチ（格子サイズ５０μｍ□）で理想格子から
のずれ量である歪みを測定する。またチップの各辺にあ
るＡ１２、Ａ１３、Ａ２４、Ａ３４、Ａ４３、Ａ４２、
Ａ３１およびＡ２１の８つのエリアは縦横２５０μｍピ
ッチ（格子サイズ２５０μｍ□）で歪みを測定し、チッ
プ中央部のＡ２２、Ａ２３、Ａ３３およびＡ３２の４つ
のエリアでは１０００μｍピッチ（格子サイズ１０００
μｍ□）で歪みを測定する。図３（ａ）は本実施例に係
わる理想格子、図３（ｂ）はそれが歪んでウエハ上に転
写された場合の格子例を示す。
【００１２】歪みを計測する場合、必ずしも所望のポイ
ントの歪みを計測することはできない。その場合には歪
みを計測可能なポイントで計測を行い、それらの計測結
果から、歪みの状態を高次の多項式で近似して所望のポ
イントの歪みを算出する。ステップ３２のデータ処理で
はこのような歪みの算出や計測ポイント情報、格子サイ
ズ情報の付加などを行うことができる。
ントの歪みを計測することはできない。その場合には歪
みを計測可能なポイントで計測を行い、それらの計測結
果から、歪みの状態を高次の多項式で近似して所望のポ
イントの歪みを算出する。ステップ３２のデータ処理で
はこのような歪みの算出や計測ポイント情報、格子サイ
ズ情報の付加などを行うことができる。
【００１３】ＥＢ露光装置４においては、ウエハｎが搬
入されると、ＥＢ露光処理を開始する（ステップ４
１）。続いて、ウエハｎの歪みデータ要求を歪み測定装
置３に送信する（ステップ４２）。歪み測定装置３にお
いては、歪みデータ要求を受信する（ステップ３５）
と、記憶部３４からウエハｎの歪みデータを読み出して
（ステップ３６）、ＥＢ露光装置４に送信する（ステッ
プ３７）。ＥＢ露光装置４においては、歪み測定装置３
からウエハｎの歪みデータを受信する（ステップ４３）
と、その歪みデータに基づいて描画パターンデータを補
正して描画を行う（ステップ４４）。
入されると、ＥＢ露光処理を開始する（ステップ４
１）。続いて、ウエハｎの歪みデータ要求を歪み測定装
置３に送信する（ステップ４２）。歪み測定装置３にお
いては、歪みデータ要求を受信する（ステップ３５）
と、記憶部３４からウエハｎの歪みデータを読み出して
（ステップ３６）、ＥＢ露光装置４に送信する（ステッ
プ３７）。ＥＢ露光装置４においては、歪み測定装置３
からウエハｎの歪みデータを受信する（ステップ４３）
と、その歪みデータに基づいて描画パターンデータを補
正して描画を行う（ステップ４４）。
【００１４】なお、上述においては、格子サイズが大中
小のエリアおよび各エリアの格子サイズをそれぞれ固定
としたが、サイズ小の格子間隔で歪み計測または算出を
行い、隣接する格子点の歪みの差に応じてデータを間引
きすることにより、または逆にサイズ大の格子間隔で歪
み計測または算出を行い、隣接する格子点の歪みの差に
応じてデータ計測または算出を行うポイントを追加する
ことにより、格子サイズの設定を行うようにしてもよ
い。
小のエリアおよび各エリアの格子サイズをそれぞれ固定
としたが、サイズ小の格子間隔で歪み計測または算出を
行い、隣接する格子点の歪みの差に応じてデータを間引
きすることにより、または逆にサイズ大の格子間隔で歪
み計測または算出を行い、隣接する格子点の歪みの差に
応じてデータ計測または算出を行うポイントを追加する
ことにより、格子サイズの設定を行うようにしてもよ
い。
【００１５】さらに、当該パターンに要求されるオーバ
レイ精度に基づいて各格子サイズを調整するようにして
もよい。高いオーバレイ精度が要求される場合には格子
間隔を狭くして、隣接する格子点の歪みの差が要求オー
バレイ精度を満足するようにより小さく設定し、要求オ
ーバレイ精度が低ければ逆に、隣接する格子点の歪みの
差が、その精度を満足する限界までより大きく設定する
ようにしてもよい。
レイ精度に基づいて各格子サイズを調整するようにして
もよい。高いオーバレイ精度が要求される場合には格子
間隔を狭くして、隣接する格子点の歪みの差が要求オー
バレイ精度を満足するようにより小さく設定し、要求オ
ーバレイ精度が低ければ逆に、隣接する格子点の歪みの
差が、その精度を満足する限界までより大きく設定する
ようにしてもよい。
【００１６】さらにこれら格子サイズの設定方法を混用
してもよい。たとえば大きい格子サイズはシステムが保
証する固定値とし、小さい格子サイズは要求オーバレイ
精度によって設定すればよい。
してもよい。たとえば大きい格子サイズはシステムが保
証する固定値とし、小さい格子サイズは要求オーバレイ
精度によって設定すればよい。
【００１７】上述においては、実素子パターンを観察し
て歪みを計測したが、前記特開昭６２−５８６２１号に
おけるように、露光歪み測定用のウエハを作成し、この
マークを計測した結果に基づいて各格子点の歪みを求め
るようにしてもよい。この場合、ＥＢ露光装置４による
描画の前に光露光装置１によるパターンが形成されてい
る必要は特になく、ＥＢ露光装置４の描画によるパター
ンの層をアンダーレイヤとしてこの上に光露光装置１に
よるパターン露光を行うこともできる。また、ウエハ上
の一部のチップの計測値で全チップの歪みを求める場
合、使用する光露光装置のステージ移動の癖等のパラメ
ータが既に分かっていれば、計測したチップの歪みを該
パラメータを用いて各チップごとに補正した値を記憶部
３４に記憶させることが好ましい。
て歪みを計測したが、前記特開昭６２−５８６２１号に
おけるように、露光歪み測定用のウエハを作成し、この
マークを計測した結果に基づいて各格子点の歪みを求め
るようにしてもよい。この場合、ＥＢ露光装置４による
描画の前に光露光装置１によるパターンが形成されてい
る必要は特になく、ＥＢ露光装置４の描画によるパター
ンの層をアンダーレイヤとしてこの上に光露光装置１に
よるパターン露光を行うこともできる。また、ウエハ上
の一部のチップの計測値で全チップの歪みを求める場
合、使用する光露光装置のステージ移動の癖等のパラメ
ータが既に分かっていれば、計測したチップの歪みを該
パラメータを用いて各チップごとに補正した値を記憶部
３４に記憶させることが好ましい。
【００１８】（第２の実施形態）図４は本発明の第２の
実施例に係るミックスアンドマッチシステムの構成を示
す。同図において、１は縮小投影露光装置（ステッパ）
等の光露光装置、２は光露光装置１で露光されたウエハ
ｎに対して現像や蒸着等の処理を施す別工程、４はウエ
ハｎ上に光露光装置１および別工程２により形成された
パターンに、所定の描画パターンを整合して描画する電
子ビーム（ＥＢ）露光装置、５は光露光装置１の制御部
５から送信されたデータを記憶する記憶装置である。図
４においては、光露光装置１のレンズディストーション
に関するパラメータが予め計測されて、制御部１５に入
力してあり、ウエハｎを処理したときのパターンデータ
やウエハ処理パラメータ、およびレンズディストーショ
ンパラメータ等に基づいてウエハｎ処理時のレンズディ
ストーションデータが算出され、図３に示すような歪み
補正マップとして記憶装置５に記憶される。
実施例に係るミックスアンドマッチシステムの構成を示
す。同図において、１は縮小投影露光装置（ステッパ）
等の光露光装置、２は光露光装置１で露光されたウエハ
ｎに対して現像や蒸着等の処理を施す別工程、４はウエ
ハｎ上に光露光装置１および別工程２により形成された
パターンに、所定の描画パターンを整合して描画する電
子ビーム（ＥＢ）露光装置、５は光露光装置１の制御部
５から送信されたデータを記憶する記憶装置である。図
４においては、光露光装置１のレンズディストーション
に関するパラメータが予め計測されて、制御部１５に入
力してあり、ウエハｎを処理したときのパターンデータ
やウエハ処理パラメータ、およびレンズディストーショ
ンパラメータ等に基づいてウエハｎ処理時のレンズディ
ストーションデータが算出され、図３に示すような歪み
補正マップとして記憶装置５に記憶される。
【００１９】図５は図４のシステムの動作説明図であ
る。光露光装置１においては、ウエハｎの処理時にアラ
イメントマークの計測値やフォーカス計測値、前記レン
ズディストーションパラメータ等に基づいて、歪みデー
タが算出され（ステップ１１および１２）、記憶装置５
に送出される（ステップ１３）。記憶装置５は光露光装
置１から送出されたデータを受信する（ステップ５１）
と、そのデータを記憶部５３に書き込む（ステップ５
２）。
る。光露光装置１においては、ウエハｎの処理時にアラ
イメントマークの計測値やフォーカス計測値、前記レン
ズディストーションパラメータ等に基づいて、歪みデー
タが算出され（ステップ１１および１２）、記憶装置５
に送出される（ステップ１３）。記憶装置５は光露光装
置１から送出されたデータを受信する（ステップ５１）
と、そのデータを記憶部５３に書き込む（ステップ５
２）。
【００２０】ＥＢ露光装置４においては、光露光装置１
および別工程２でパターンを形成されたウエハｎが搬入
されると、ＥＢ露光処理を開始する（ステップ４１）。
続いて、ウエハｎの歪みデータ要求を記憶装置５に送信
する（ステップ４２）。記憶装置５においては、歪みデ
ータ要求を受信する（ステップ５４）と、記憶部５３か
らウエハｎの歪みデータを読み出して（ステップ５
５）、ＥＢ露光装置４に送信する（ステップ５６）。Ｅ
Ｂ露光装置４においては、記憶装置５からウエハｎの歪
みデータを受信する（ステップ４３）と、その歪みデー
タに基づいて描画パターンデータを補正して描画を行な
う（ステップ４４）。
および別工程２でパターンを形成されたウエハｎが搬入
されると、ＥＢ露光処理を開始する（ステップ４１）。
続いて、ウエハｎの歪みデータ要求を記憶装置５に送信
する（ステップ４２）。記憶装置５においては、歪みデ
ータ要求を受信する（ステップ５４）と、記憶部５３か
らウエハｎの歪みデータを読み出して（ステップ５
５）、ＥＢ露光装置４に送信する（ステップ５６）。Ｅ
Ｂ露光装置４においては、記憶装置５からウエハｎの歪
みデータを受信する（ステップ４３）と、その歪みデー
タに基づいて描画パターンデータを補正して描画を行な
う（ステップ４４）。
【００２１】［デバイス生産方法の実施例］次に上記説
明した露光装置または露光方法を利用したデバイスの製
造方法の実施例を説明する。図６は微小デバイス（ＩＣ
やＬＳＩ等の半導体チップ、液晶パネル、ＣＣＤ、薄膜
磁気ヘッド、マイクロマシン等）の製造のフローを示
す。ステップ１（回路設計）ではデバイスのパターン設
計を行なう。ステップ２（マスク製作）では設計したパ
ターンを形成したマスクを製作する。一方、ステップ３
（ウエハ製造）ではシリコンやガラス等の材料を用いて
ウエハを製造する。ステップ４（ウエハプロセス）は前
工程と呼ばれ、上記用意したマスクとウエハを用いて、
リソグラフィ技術によってウエハ上に実際の回路を形成
する。次のステップ５（組み立て）は後工程と呼ばれ、
ステップ４によって作製されたウエハを用いて半導体チ
ップ化する工程であり、アッセンブリ工程（ダイシン
グ、ボンディング）、パッケージング工程（チップ封
入）等の工程を含む。ステップ６（検査）ではステップ
５で作製された半導体デバイスの動作確認テスト、耐久
性テスト等の検査を行なう。こうした工程を経て半導体
デバイスが完成し、これが出荷（ステップ７）される。
明した露光装置または露光方法を利用したデバイスの製
造方法の実施例を説明する。図６は微小デバイス（ＩＣ
やＬＳＩ等の半導体チップ、液晶パネル、ＣＣＤ、薄膜
磁気ヘッド、マイクロマシン等）の製造のフローを示
す。ステップ１（回路設計）ではデバイスのパターン設
計を行なう。ステップ２（マスク製作）では設計したパ
ターンを形成したマスクを製作する。一方、ステップ３
（ウエハ製造）ではシリコンやガラス等の材料を用いて
ウエハを製造する。ステップ４（ウエハプロセス）は前
工程と呼ばれ、上記用意したマスクとウエハを用いて、
リソグラフィ技術によってウエハ上に実際の回路を形成
する。次のステップ５（組み立て）は後工程と呼ばれ、
ステップ４によって作製されたウエハを用いて半導体チ
ップ化する工程であり、アッセンブリ工程（ダイシン
グ、ボンディング）、パッケージング工程（チップ封
入）等の工程を含む。ステップ６（検査）ではステップ
５で作製された半導体デバイスの動作確認テスト、耐久
性テスト等の検査を行なう。こうした工程を経て半導体
デバイスが完成し、これが出荷（ステップ７）される。
【００２２】図７は上記ウエハプロセスの詳細なフロー
を示す。ステップ１１（酸化）ではウエハの表面を酸化
させる。ステップ１２（ＣＶＤ）ではウエハ表面に絶縁
膜を形成する。ステップ１３（電極形成）ではウエハ上
に電極を蒸着によって形成する。ステップ１４（イオン
打込み）ではウエハにイオンを打ち込む。ステップ１５
（レジスト処理）ではウエハに感光剤を塗布する。ステ
ップ１６（露光）では上記説明したアライメント装置を
有する露光装置によってマスクの回路パターンをウエハ
に焼付露光する。ステップ１７（現像）では露光したウ
エハを現像する。ステップ１８（エッチング）では現像
したレジスト像以外の部分を削り取る。ステップ１９
（レジスト剥離）ではエッチングが済んで不要となった
レジストを取り除く。これらのステップを繰り返し行な
うことによって、ウエハ上に多重に回路パターンが形成
される。本実施例の生産方法を用いれば、従来は製造が
難しかった高集積度のデバイスを低コストに製造するこ
とができる。
を示す。ステップ１１（酸化）ではウエハの表面を酸化
させる。ステップ１２（ＣＶＤ）ではウエハ表面に絶縁
膜を形成する。ステップ１３（電極形成）ではウエハ上
に電極を蒸着によって形成する。ステップ１４（イオン
打込み）ではウエハにイオンを打ち込む。ステップ１５
（レジスト処理）ではウエハに感光剤を塗布する。ステ
ップ１６（露光）では上記説明したアライメント装置を
有する露光装置によってマスクの回路パターンをウエハ
に焼付露光する。ステップ１７（現像）では露光したウ
エハを現像する。ステップ１８（エッチング）では現像
したレジスト像以外の部分を削り取る。ステップ１９
（レジスト剥離）ではエッチングが済んで不要となった
レジストを取り除く。これらのステップを繰り返し行な
うことによって、ウエハ上に多重に回路パターンが形成
される。本実施例の生産方法を用いれば、従来は製造が
難しかった高集積度のデバイスを低コストに製造するこ
とができる。
【００２３】
【発明の効果】本発明によれば、歪み計測のための格子
が、歪みの大きい部分であるいは、高いオーバレイ精度
が要求される場合のみ小さくなるようにしたため、メモ
リサイズの増加を抑えつつ歪みの大きい部分における補
正の精度を向上させることができる。
が、歪みの大きい部分であるいは、高いオーバレイ精度
が要求される場合のみ小さくなるようにしたため、メモ
リサイズの増加を抑えつつ歪みの大きい部分における補
正の精度を向上させることができる。
【図１】 本発明の一実施例に係るミックスアンドマッ
チシステムの構成を示す図である。
チシステムの構成を示す図である。
【図２】 図１のシステムの動作説明図である。
【図３】 本発明の一実施例に係る歪み補正マップ計測
用の格子を示す説明図である。
用の格子を示す説明図である。
【図４】 本発明の他の実施例に係るミックスアンドマ
ッチシステムの構成を示す図である。
ッチシステムの構成を示す図である。
【図５】 図４のシステムの動作説明図である。
【図６】 デバイスの製造フローの説明図である。
【図７】 ウエハプロセスの詳細なフローの説明図であ
る。
る。
【図８】 従来の歪み補正マップ計測用の格子を示す説
明図である。
明図である。
１：光露光装置、１１：制御部、２：別工程、３：歪み
測定装置、３４：記憶部、４：ＥＢ露光装置、５：記憶
装置、５３：記憶部。
測定装置、３４：記憶部、４：ＥＢ露光装置、５：記憶
装置、５３：記憶部。
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/30 ５４１Ｊ
Claims (6)
- 【請求項１】 縮小投影露光装置により露光して試料上
に形成される第１のパターンと整合するように第２のパ
ターンをスキャナで描画露光する露光方法であって、試
料上に格子を設定し、第１のパターン上の各格子点に対
応する点の理想位置からのずれを示す歪み補正マップを
作成し、第２のパターンの描画情報を該マップに示され
たずれ情報に基づき補正しながら前記スキャナで描画す
る際、前記格子を、前記ずれの大きな部分では小さく、
小さな部分では大きく設定することを特徴とする露光方
法。 - 【請求項２】 前記格子を、前記第１のパターン上に前
記第２のパターンを描画する際に要求されるオーバレイ
精度に基づいて設定することを特徴とする、請求項１に
記載の露光方法。 - 【請求項３】 前記第２のパターンを前記第１のパター
ンより先に描画することを特徴とする、請求項１または
２に記載の露光方法。 - 【請求項４】 前記ずれの大きな部分の格子のサイズが
５０μｍ〜１０００μｍ□であることを特徴とする請求
項１または３に記載の露光方法。 - 【請求項５】 前記スキャナが電子ビーム描画装置であ
ることを特徴とする請求項１〜４のいずれか１項に記載
の露光方法。 - 【請求項６】 請求項１〜５のいずれか記載の露光方法
で露光を行う工程を含む製造工程でデバイスを製造する
ことを特徴とするデバイス製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10257652A JPH11176749A (ja) | 1997-10-09 | 1998-08-28 | 露光方法およびデバイス製造方法 |
| US09/166,595 US6741732B2 (en) | 1997-10-09 | 1998-10-06 | Exposure method and device manufacturing method using this exposure method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29181197 | 1997-10-09 | ||
| JP9-291811 | 1997-10-09 | ||
| JP10257652A JPH11176749A (ja) | 1997-10-09 | 1998-08-28 | 露光方法およびデバイス製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11176749A true JPH11176749A (ja) | 1999-07-02 |
Family
ID=26543318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10257652A Pending JPH11176749A (ja) | 1997-10-09 | 1998-08-28 | 露光方法およびデバイス製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6741732B2 (ja) |
| JP (1) | JPH11176749A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11782411B2 (en) | 2021-07-28 | 2023-10-10 | Kla Corporation | System and method for mitigating overlay distortion patterns caused by a wafer bonding tool |
| US11829077B2 (en) | 2020-12-11 | 2023-11-28 | Kla Corporation | System and method for determining post bonding overlay |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001301232A (ja) * | 2000-02-18 | 2001-10-30 | Minolta Co Ltd | 画像形成装置 |
| US6807289B2 (en) * | 2001-08-10 | 2004-10-19 | Gerber Technology, Inc. | Method to compensate for pattern distortion on sheet-type work material spread onto a support surface |
| US20050106476A1 (en) * | 2002-04-16 | 2005-05-19 | Jens Hassmann | Method for producing a mask adapted to an exposure apparatus |
| DE10248224B4 (de) * | 2002-10-16 | 2005-08-04 | Infineon Technologies Ag | Verfahren zur Justage und zur Belichtung eines Halbleiterwafers |
| JP5194791B2 (ja) * | 2005-05-25 | 2013-05-08 | 株式会社ニコン | 露光方法及びリソグラフィシステム |
| JP4738114B2 (ja) * | 2005-09-16 | 2011-08-03 | 株式会社東芝 | マスク欠陥検査方法 |
| JP2009169601A (ja) * | 2008-01-15 | 2009-07-30 | Ricoh Co Ltd | 画像処理システム及びこの画像処理システムを有するカメラ |
| JP5200602B2 (ja) * | 2008-03-18 | 2013-06-05 | 富士通セミコンダクター株式会社 | 露光用データ作成方法及びフォトマスク製造方法 |
| US8446433B1 (en) * | 2009-06-12 | 2013-05-21 | Lucasfilm Entertainment Company Ltd. | Interactive visual distortion processing |
| DE102010030758B4 (de) * | 2010-06-30 | 2018-07-19 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Steuerung kritischer Abmessungen in optischen Abbildungsprozessen für die Halbleiterherstellung durch Extraktion von Abbildungsfehlern auf der Grundlage abbildungsanlagenspezifischer Intensitätsmessungen und Simulationen |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0121412B1 (en) * | 1983-03-29 | 1991-11-27 | Kabushiki Kaisha Toshiba | Method of forming by projection an integrated circuit pattern on a semiconductor wafer |
| JPS6258621A (ja) | 1985-09-09 | 1987-03-14 | Toshiba Corp | 微細パタ−ン形成方法 |
| JPS62149127A (ja) | 1985-12-24 | 1987-07-03 | Toshiba Corp | 荷電ビ−ム露光装置 |
| US4812661A (en) * | 1986-08-20 | 1989-03-14 | Hewlett-Packard Company | Method and apparatus for hybrid I.C. lithography |
| GB2256989B (en) * | 1991-06-21 | 1995-02-08 | Sony Broadcast & Communication | Video image capture apparatus |
| JP3093869B2 (ja) * | 1992-04-28 | 2000-10-03 | オリンパス光学工業株式会社 | 画像取り込み装置 |
| US5308991A (en) * | 1992-06-02 | 1994-05-03 | National Semiconductor Corporation | Method and apparatus for making a predistorted reticle to compensate for lens distortions |
| US5825483A (en) * | 1995-12-19 | 1998-10-20 | Cognex Corporation | Multiple field of view calibration plate having a reqular array of features for use in semiconductor manufacturing |
| US5773836A (en) * | 1996-10-28 | 1998-06-30 | International Business Machines Corporation | Method for correcting placement errors in a lithography system |
-
1998
- 1998-08-28 JP JP10257652A patent/JPH11176749A/ja active Pending
- 1998-10-06 US US09/166,595 patent/US6741732B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11829077B2 (en) | 2020-12-11 | 2023-11-28 | Kla Corporation | System and method for determining post bonding overlay |
| US11782411B2 (en) | 2021-07-28 | 2023-10-10 | Kla Corporation | System and method for mitigating overlay distortion patterns caused by a wafer bonding tool |
Also Published As
| Publication number | Publication date |
|---|---|
| US6741732B2 (en) | 2004-05-25 |
| US20040071336A1 (en) | 2004-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7673281B2 (en) | Pattern evaluation method and evaluation apparatus and pattern evaluation program | |
| US7244623B2 (en) | Method of manufacturing semiconductor device and apparatus of automatically adjusting semiconductor pattern | |
| JP2001022051A (ja) | レチクル及び半導体装置の製造方法 | |
| JPH07321012A (ja) | 位置合わせ方法及びそれを用いた素子の製造方法 | |
| JPH11176749A (ja) | 露光方法およびデバイス製造方法 | |
| US6342703B1 (en) | Exposure apparatus, exposure method, and device manufacturing method employing the exposure method | |
| JP3352354B2 (ja) | 露光装置およびデバイス製造方法 | |
| JP2000353657A (ja) | 露光方法、露光装置およびその露光装置を用いて製造された半導体装置 | |
| JP3094927B2 (ja) | 電子線露光装置及びその露光方法 | |
| US7251016B2 (en) | Method for correcting structure-size-dependent positioning errors in photolithography | |
| EP3396457A1 (en) | Device manufacturing method | |
| US6455211B1 (en) | Pattern transfer method and apparatus, and device manufacturing method | |
| EP1145081A1 (en) | Method for determining rotational error portion of total misalignment error in a stepper | |
| JP3526385B2 (ja) | パターン形成装置 | |
| US7222327B2 (en) | Photo mask, method of manufacturing photo mask, and method of generating mask data | |
| JP2002134397A (ja) | フォトマスク、半導体装置、半導体チップパターンの露光方法、チップアライメント精度検査装置 | |
| JP3350400B2 (ja) | 投影露光装置 | |
| JP2000040649A (ja) | 露光方法および位置合わせマーク | |
| EP1145080A1 (en) | Reticle, wafer, measuring stepper and methods for preventative maintenance | |
| JP2000323372A (ja) | 近接効果補正方法及びそれを用いた半導体素子製造方法 | |
| JP2964978B2 (ja) | 半導体製造方法と半導体製造システムおよびそれらにより製造された半導体デバイス | |
| JPH1174190A (ja) | Ｘ線露光装置 | |
| KR19980019015A (ko) | 전자빔 노광 보정 방법(Method for compensating electron beam exposure) | |
| JP2003037038A (ja) | 投影露光方法 | |
| JP3395695B2 (ja) | マスク描画方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041104 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041222 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070131 |