JPH11163297A - 半導体メモリ - Google Patents

半導体メモリ

Info

Publication number
JPH11163297A
JPH11163297A JP10270081A JP27008198A JPH11163297A JP H11163297 A JPH11163297 A JP H11163297A JP 10270081 A JP10270081 A JP 10270081A JP 27008198 A JP27008198 A JP 27008198A JP H11163297 A JPH11163297 A JP H11163297A
Authority
JP
Japan
Prior art keywords
driver
sense amplifier
type
area
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10270081A
Other languages
English (en)
Inventor
Gerhard Mueller
ミュラー ゲルハルト
Toshiaki Kirihata
外志昭 桐畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
International Business Machines Corp
Original Assignee
Siemens AG
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, International Business Machines Corp filed Critical Siemens AG
Publication of JPH11163297A publication Critical patent/JPH11163297A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

(57)【要約】 【課題】 センスアンプバンクが行に対して平行に長さ
を有し、各センスアンプは関連のある列のセンスアンプ
領域に配置され、ドライバによって駆動される複数の増
幅器を備えた、行および列に配置されている複数のメモ
リセルを有している半導体メモリにおいて、ＭＤＱスイ
ッチを使用可能な空間に配置して空間効率の一層良いレ
イアウトを実現して、チップのサイズ全体に大きく作用
することになるビット線の著しい迂回配置をしないです
むようにする。 【解決手段】 少なくとも１つのドライバがセンスアン
プ領域内に位置し、列方向を横断する方向に延在して、
ＭＤＱスイッチはセンスアンプ領域内に位置し、少なく
とも１つのドライバに対する対応する行毎の空間を占有
している。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、大容量のダイナミ
ックランダムアクセスメモリ（ＤＲＡＭ）のような半導
体メモリに関する。特に、本発明は、（マスターデータ
線＝master dataline）ＭＤＱスイッチをセンスアンプ
領域に配置することによって空間効率のよいレイアウト
を有している半導体メモリに関する。
【０００２】
【従来の技術】大容量のメモリは通例、メモリセルアレ
イ間にセンスアンプバンクを含んでいる。この種のセン
スアンプバンクは、チップの表面上に空間を占有してい
る。一層大容量のメモリチップに対する需要があるた
め、使用可能な表面領域を出来るだけ効率よく確保しか
つ使用することの重要性がますます大きくなっている。
メモリチップは複数の行および列に配置されている。例
えば、列のサイズの低減はチップのサイズに対して決定
的な影響を及ぼすことになる。
【０００３】図１には、通例のメモリアレイ１０が示さ
れている。センスアンプバンク１２はメモリセル１８の
列１６に対して複数のセンスアンプ１４を含んでいる。
メモリセル１８の各列１６は一対の相補的なビット線２
０を含んでいる。演算の期間中、センスアンプ１４は、
相補的なビット線対２０の間の差電圧を「センシングす
る」。差電圧をセンシングする期間に、センスアンプ１
４は、差電圧を増幅して対の一方のビット線に高電圧を
加えかつ他方のビット線はアースされている。要求通り
にいずれかの線をハイ（ビット線ハイ）またはロー（グ
ラウンド）に駆動することができる。このようにして、
この列におけるメモリセルは要求通りにハイビットまた
はロービットを記憶することができる。３つのセンスア
ンプ１４とメモリセルが配置されていないスティッチ領
域２３とを含んでいる領域２２が示されている。更に、
セグメント化されたワード線アーキテクチャにおいて、
相応の空いた領域に局所的ワード線ドライバを配置する
ようにしてもよい。
【０００４】図２に示されているように、センスアンプ
１４は通例、センスアンプ１４の２つの別個の半部を駆
動するために使用される大きトランジスタを含んでい
る。センスアンプ１４の２つの別個の半部はＰ形増幅器
２４とＮ形増幅器２６とを有している。スティッチ領域
２３は一般に、列１６に隣接して延在しており、かつス
ティッチ領域２３は列１６と同じ基本配向を有してい
る。スティッチ領域２３は断続的な空間であって、ビッ
ト線２０はないので、必要な構成要素を配置するために
好都合である空間が形成される。アイソレーショントラ
ンジスタを含んでいるマルチプレクス回路に対する領域
は、ＭＵＸ領域２８および３０に位置している。等化ト
ランジスタを含んでいるビット線等化回路は、ＥＱ領域
３２および３４に配置されている。ＭＵＸ領域２８と３
０との間に１つのＥＱが配置されているとき、ＥＱ領域
３２および３４を共有することができる。ＭＵＸ領域も
ＥＱ領域もセンスアンプバンク１２の端部に向かって配
置されている（図１）。
【０００５】Ｐ形増幅器２４はＰ形増幅器領域３６に配
置されておりかつＮ形増幅器２６はＮ形増幅器領域３８
に配置されている。スティッチ領域２３に配置されてい
るトランジスタは、ＰＳＥＴトランジスタ（ＰＳＥＴ）
ドライバ４０およびＮＳＥＴトランジスタ（ＮＳＥＴ）
ドライバ４２を含んでいる。既述のように、センスアン
プ１４は、Ｎ形増幅器３８およびＰ形増幅器３６を含ん
でいる。Ｎ形増幅器３８は、ＮＳＥＴドライバ４２によ
って駆動される信号ＮＳＥＴによって制御され、かつＰ
形増幅器３６は、ＰＳＥＴドライバ４０によって駆動さ
れる信号ＰＳＥＴによって制御される。ＰＳＥＴドライ
バ４０およびＮＳＥＴドライバ４２は通例、そうである
場合には、複数のＰ形増幅器またはＮ形増幅器を駆動す
るために使用される。ＰＳＥＴドライバ４０およびＮＳ
ＥＴドライバ４２は、比較的大きくなる傾向がある。Ｐ
ＳＥＴドライバ４０およびＮＳＥＴドライバ４２に対す
る共通の配置場所は、この種の配置に対する空間がある
という理由で、スティッチ領域２３内にある。しかし、
要求が高まってくると、この空間は、これらのデバイス
の配置に対して不適当になる。更に、ＰＳＥＴドライバ
４０はＮ形ウェルの上に配置される必要があり、一方Ｎ
ＳＥＴドライバ４２はＰ形ウェルの上に配置される必要
がある。これにより更に、ＰＳＥＴドライバ４０をステ
ィッチ領域２３内の、Ｐ形増幅器領域２４、ＥＱ領域３
２およびＭＵＸ領域２８に隣接する領域に配置すること
や、ＮＳＥＴドライバ４２をスティッチ領域２３内に、
Ｎ形増幅器領域２６，ＥＱ領域３４またはＭＵＸ領域３
０に隣接して配置することが制限される。
【０００６】ＰＳＥＴドライバ４０およびＮＳＥＴドラ
イバ４２をより効果的に収容するために、ＰＳＥＴドラ
イバ４０およびＮＳＥＴドライバ４２の部分をそれぞ
れ、領域２４および２６に配置できるようにすると有利
である。ドライバ４０および４２がそれぞれの増幅器内
にあれば、ＲＣ時間遅延は低減されるようになる。しか
しこのように配置した場合、ＰＳＥＴドライバ４０およ
びＮＳＥＴドライバ４２のソース、ゲートおよびドレイ
ンに対する要求されるコンタクトのために、ビット線を
迂回配置しなければならないことになる。
【０００７】図３には、コンタクト４６，４８および５
０の周りに通っているビット線２０が図示されている。
コンタクト４６および５０は、ビット線２０が位置して
いる層である層Ｍ０を通って能動領域ＡＡに向かって下
方向に延在している。金属線５４および５６は、ＮＳＥ
Ｔドライバ４２のソース５８およびドレイン６０を接続
するために使用される。Ｎ形増幅器２６は略示されてい
る。ＮＳＥＴドライバ４２のコンタクト４８に対して
も、ビット線２０は回避して通っていなければならな
い。ビット線２０をこのように迂回して配置することで
使用可能なチップ領域が低減され、チップレイアウトの
空間効率が低減される。このことは、チップサイズを低
減するという要望にまさに反するものである。
【０００８】図４には、コンタクト４６′，４８′およ
び５０′の周りに通っているビット線２０が図示されて
いる。コンタクト４６′および５０′は、ビット線２０
が配置されている層である層Ｍ０を通って能動領域ＡＡ
に向かって下方向に延在している。金属線５４′および
５６′は、ＰＳＥＴドライバ４０のソース５８′および
ドレイン６０′を接続するために使用される。Ｐ形増幅
器２４は略示されている。ＰＳＥＴドライバ４０のコン
タクト４８′に対しても、ビット線２０は回避して通っ
ていなければならない。ビット線２０をこのように迂回
して配置することで使用可能なチップ領域が低減され、
チップレイアウトの空間効率が低減される。このこと
は、チップサイズを低減するという要望にまさに反する
ものである。
【０００９】空間効率を考えたレイアウトでは、全体の
チップレイアウトエリアを低減するために、マスターデ
ータ線スイッチ（ＭＤＱスイッチ）のようなデバイスを
センスアンプバンクに隣接して配置することを試みてい
る。ＭＤＱスイッチは一般に、チップ上に疎らに配置さ
れている。それ故に、半導体メモリチップ上のレイアウ
トエリアを確保するためにこの種のデバイスを使用可能
な空いた空間に配置することが望まれる。
【００１０】
【発明が解決しようとする課題】それ故に、ＭＤＱスイ
ッチを使用可能な空間に配置して空間効率の一層良いレ
イアウトを実現して、チップのサイズ全体に大きく作用
することになるビット線の著しい迂回配置をしないです
むようにしたいという要求が生じる。
【００１１】
【課題を解決するための手段】行および列に配置されて
いる複数のメモリセルを有している半導体メモリでは、
第１の通例は矩形の領域に配置されているセンスアンプ
のバンクを備え、該バンクは前記行に対して平行に長さ
を有しており、前記バンク内の各センスアンプは関連の
ある列のセンスアンプ領域に配置されており、少なくと
も１つのドライバによって駆動される複数の増幅器を備
え、該複数の増幅器のそれぞれは相補ビット線の対の間
に配置されておりかつ前記センスアンプ領域内に位置し
ており、前記少なくとも１つのドライバは、センスアン
プ領域内に位置しておりかつ前記列方向を横断する方向
に延在している。ＭＤＱスイッチはセンスアンプ領域内
に位置しておりかつ前記少なくとも１つのドライバに対
する対応する行毎の空間を占有していて、半導体メモリ
の空間効率のよい配置を実現している。
【００１２】
【実施例】次に本発明を図示の実施例につき図面を用い
て詳細に説明する。
【００１３】ダイナミックＲＡＭ（ＤＲＡＭ）、同期Ｄ
ＲＡＭ（ＳＤＲＡＭ）または組み合わせＤＲＡＭ論理チ
ップ（組み込み形ＤＲＡＭ）のようなランダム・アクセ
ス・メモリ（ＤＲＡＭ）は、数多くのセンスアンプバン
クを含んでいる。チップのサイズを低減すると同時にチ
ップ上のパターン密度を高めたいという飽くなき要求の
ために、テクノロジーはチップレイアウトエリアの有効
利用の方向に向かっている。矩形のスティッチ領域は通
例、大きなＰＳＥＴドライバとＮＳＥＴドライバを収容
するために使用される。時間遅延を低減しかつ一層大き
なサイズのＰＳＥＴドライバおよびＮＳＥＴドライバを
配置するために、ＰＳＥＴドライバとＮＳＥＴドライバ
の全部または一部をレイアウト領域の別の部分の間に分
布させることができれば好都合である。しかし、これら
のドライバをセンスアンプ領域内に配置する場合、ビッ
ト線を各ドライバのソース、ドレインおよびゲートに対
するコンタクトを迂回して配置することが必要になる。
ビット線を通っているコンタクトの数を低減することに
よって、金属層Ｍ０，ＰＳＥＴドライバおよびＮＳＥＴ
ドライバをセンスアンプ領域内に配置することができし
かもビット線の本来の配置が可能であるかまたはコンタ
クトの周りの迂回配置の量が低減される。この結果レイ
アウトの効率は一層良くなる。
【００１４】図５には、従来の形式のセンスアンプ１４
が略示されている。バス線２０は、センスアンプ１４が
配置されている列１６を形作るように配置されている。
ＰＳＥＴドライバ４０およびＮＳＥＴドライバ４２は列
１６の外部に示されておりかつ例えば、行デコーダ（図
示されていない）に配置されている。等化器回路３２お
よび３４も示されている。ＭＵＸ領域２８および３０に
おけるＭＵＸアイソレーションスイッチも示されてい
る。Ｎ形増幅器領域２６は２つのＮ形トランジスタ２６
ａおよび２６ｂを含んでいる。Ｎ形トランジスタ２６ａ
および２６ｂは、一方のソースが他方のドレインにノー
ドＮ１で接続されているように接続されている。ＮＳＥ
Ｔドライバ４２はドレインが同様にＮ１に接続されてい
る。Ｐ形増幅器領域２４は２つのＰ形トランジスタ２４
ａおよび２４ｂを含んでいる。Ｐ形トランジスタ２４ａ
および２４ｂは、一方のソースが他方のドレインにノー
ドＮ２で接続されているように接続されている。ＰＳＥ
Ｔドライバ４０はドレインが同様にＮ２に接続されてい
る。ＰＳＥＴドライバ４０もＮＳＥＴドライバ４２もセ
ンスアンプ１４の境界の外部に配置されている。説明の
ために単一の列が示されているが、ＰＳＥＴドライバお
よびＮＳＥＴドライバは複数のセンスアンプを駆動する
ことも多い。例えば、各ドライバは５１２個のセンスア
ンプを駆動する。
【００１５】図６には、センスアンプ領域に移されてい
るＰＳＥＴドライバ１４０およびＮＳＥＴドライバ１４
２を有しているセンスアンプ１１４が略示されている。
ビット線１２０は、センスアンプ１１が配置されている
列１１６を形作るように配置されている。ＰＳＥＴドラ
イバ１４０およびＮＳＥＴドライバ１４２はそれぞれに
対応する増幅器領域内に示されている。例えば、ＮＳＥ
Ｔドライバ１４２はＮ形増幅器領域１２６内に配置され
ておりかつＰＳＥＴドライバ１４０はＰ形増幅器領域１
２４内に配置されている。等化器回路１３２および１３
４、同様にＭＵＸ領域１２８および１３４におけるＭＵ
Ｘアイソレーションスイッチも示されている。Ｎ形増幅
器領域１２６は２つのＮ形トランジスタ１２６ａおよび
１２６ｂ並びにＮＳＥＴドライバ１４２を含んでいる。
Ｎ形トランジスタ１２６ａおよび１２６ｂは一方のソー
スがノードＮ３で他方のドレインであるように接続され
ている。ＮＳＥＴドライバは同様に、Ｎ３に接続されて
いるドレインを有している。Ｐ形増幅器領域１２４は２
つのＰ形トランジスタ１２４ａおよび１２４ｂ並びにＰ
ＳＥＴドライバ１４０を含んでいる。Ｐ形トランジスタ
１２４ａおよび１２４ｂは一方のソースがノードＮ４で
他方のドレインであるように接続されている。ＰＳＥＴ
ドライバは同様に、Ｎ４に接続されているドレインを有
している。Ｎ形ドライバ１４２もＰ形ドライバ１４０も
センスアンプ１１４の境界内に配置されている。このよ
うにして、ドライバとアンプとの間の距離を低減したこ
とで、ＲＣ遅延が低減される。
【００１６】ドライバ１４０および１４２をセンスアン
プ領域内に配置する利点を実現するために、図４に基づ
いて説明したように、ソース、ゲートおよびドレインコ
ンタクトの周りにビット線を迂回配置する問題に対処す
ることが必要である。この問題は、ビット線１２０がバ
イパスしなければならないコンタクトの数を低減するこ
とで対処される。
【００１７】図７には、本発明の概略が示されている。
図３のコンタクト４６，４８および５０に代わってコン
タクト１４６，１４８および１５０が使用されている。
従来の形式の複数のセンスアンプコンタクト４６，４８
および５０がコンタクト１４６，１４８および１５０に
置換されているので、コンタクトの総数を著しく低減す
ることができる。Ｎ形増幅器１２６は、ビット線１２０
の間に配置されているＮ形トランジスタ１２６ａおよび
１２６ｂを有している。第１の拡散領域１５４はＮＳＥ
Ｔドライバ１４２によって所有されている。複数のＮＳ
ＥＴドライバ１４２を領域１５４に接続することができ
る。この場合この領域は、例えばそこに接続されている
すべてのＮＳＥＴドライバ１４２に対するドレインであ
る。第１の拡散領域１５４は能動領域（ＡＡ）内に配置
されている。ＡＡはチップ層の最も低いレベルを表して
いる。次のレベルアップはゲートコンダクタ（ＧＣ）、
Ｍ０であり、次はＭ１であり、以下に続く。ビット線１
２０は、レベルＡＡを通過する、従って領域１５４を通
過するレベルＭ０上にある。第２の拡散領域１５６もレ
ベルＡＡ上に配置されている。複数のＮＳＥＴドライバ
１４２を領域１５６に接続することができる。この場合
この領域は、例えばそこに接続されているすべてのＮＳ
ＥＴドライバ１４２に対するソースである。
【００１８】領域１５４は、より高いレベル、例えばＭ
１上に配置されている大域的（グローバル）金属線１５
２にコンタクト１４６によって接続されている。コンタ
クト１４６は複数のＮＳＥＴドライバ１４２のドレイン
を唯一のコンタクト１４６を介して接続する。ＮＳＥＴ
ドライバ１４２が拡散領域１５４をＮ３でＮ形増幅器１
２６と共有しているならば、大域的金属線１５２は不要
である。これにより、それぞれのセンスアンプ列に対し
て１つのコンタクト、例えば図３のコンタクト４６を持
っていた前以て要求される複数のコンタクトが置換され
ることになる。多数の従来の形式のコンタクト、例えば
５１２個のコンタクトに代わってコンタクト１４６が使
用される。コンタクト１４６は使用のレイアウト領域を
表し、一方コネクション１６８は大域的金属線１５２に
対して形成されている。１つの実施例において、大域的
金属線１５２は直接領域１５４上にある（図９参照）。
【００１９】コンタクト１５０は複数の、ＮＳＥＴドラ
イバ１４２のソースを相互に接続する。これにより、そ
れぞれのトランジスタソースに対して１つのコンタク
ト、例えば図３のコンタクト５０を持っていた前以て要
求される複数のコンタクトが置換されることになる。コ
ンタクト１５０は、多数の従来の形式のコンタクト、例
えば５１２個のコンタクトに取って代わることができ
る。コンタクト１５０は、大域的グラウンド金属線１６
０を領域１５６に接続する。コンタクト１５０は大域的
グラウンド金属線１６０に対して形成されているコネク
ション１６４によって表されている。１つの実施例にお
いて、大域的グラウンド金属線１６０は直接領域１５６
上にある（図９参照）。
【００２０】コンタクト１４８は複数の、ＮＳＥＴドラ
イバ１４２のゲートを相互に接続する。これにより、そ
れぞれのトランジスタゲートに対して１つのコンタク
ト、例えば図３のコンタクト４８を持っていた前以て要
求される複数のコンタクトが置換されることになる。コ
ンタクト１４８は、多数の従来の形式のコンタクト、例
えば５１２個のコンタクトに取って代わることができ
る。コンタクト１４８は、ゲートコンダクタ１５８を大
域的ゲートコネクション金属線１６２に接続する。１つ
の実施例において、ゲートコンダクタ１５８は、大域的
ゲートコネクション金属線１６２に対する要求が不要に
なるように、複数のＮＳＥＴドライバ１４２のゲートを
接続するのに十分なものとすればよく、これによりコン
タクトの数が一層低減される（図９参照）。ゲートコン
ダクタ１５８における抵抗が十分に低ければ、大域的ゲ
ートコネクション金属線１６２の省略を実現することが
できる。コンタクト１４８は使用のレイアウトエリアを
表し、一方コネクション１６６は大域的ゲートコネクシ
ョン金属線１６０に対して形成されている。１つの実施
例において、大域的ゲートコネクション金属線１６０は
直接ゲートコンダクタ１５８上にある（図９参照）。別
の実施例において、ゲートコンダクタ１５８は列に対し
て垂直に配向されておりかつ数多くのデバイス、例えば
回転形ドライバデバイスによって共有される。
【００２１】図８において、Ｐ形増幅器１２４は、ビッ
ト線１２０の間に配置されているＰ形増幅器トランジス
タ１２４ａおよび１２４ｂを有している。第１の拡散領
域１７２はＰＳＥＴドライバ１４０によって共有されて
いる。複数のＰＳＥＴドライバ１４０を領域１７２に接
続することができ、その場合この領域は例えば、これに
接続されているすべてのＰＳＥＴドライバ１４２に対す
るドレインである。第１の拡散領域１７２は能動領域
（ＡＡ）内に配置されている。ＡＡはチップレイアウト
内の最も低いレベルを表している。次のレベルアップは
ゲートコンダクタレベル（ＧＣ）、Ｍ０、次はＭ１およ
びこのようにしてに続く。ビット線１２０はレベルＡＡ
を通過し、従って領域１７２を通過するレベルＭ０上に
ある。第２の拡散領域１７４もレベルＡＡ内に配置され
ている。複数のＰＳＥＴドライバ１４０を領域１４に接
続することができ、この場合この領域は、例えばそこに
接続されているすべてのＰＳＥＴドライバ１４０に対す
るソースである。
【００２２】領域１７２は、より高いレベルに配置され
ている大域的金属線１７０に、例えばコネクション１８
８によって接続されている。ＰＳＥＴドライバ１４０が
拡散領域１７２をＰ増幅器１２４とＮ４において共有し
ているならば、大域的金属線１７０は不要である。コン
タクト１８２は、複数の、ＰＳＥＴドライバ１４０のド
レインを唯一のコンタクト１８２を介して接続する。こ
れが、それぞれのセンスアンプ列に対して１つのコンタ
クト、例えば図４のコンタクト４６を有していた、前以
て要求される複数のコンタクトに置換される。コンタク
ト１８２は多数の従来形式のコンタクト、例えば５１２
個のコンタクトに置換することができる。コンタクト１
８２は使用のレイアウトエリアであり、一方コネクショ
ン１８８が大域的金属線１７０に対して形成されてい
る。有利な実施例において、大域的金属線１７０は領域
１７２上に直接ある（図９参照）。
【００２３】コンタクト１８４は、複数の、ＰＳＥＴド
ライバ１４０のソースを相互接続する。これが、それぞ
れのトランジスタソースに対して１つのコンタクト、例
えば図４のコンタクト５０′を有していた、前以て要求
される複数のコンタクトに置換される。コンタクト１８
４は多数の従来形式のコンタクト、例えば５１２個のコ
ンタクトに置換することができる。コンタクト１８４は
使用のレイアウト領域であり、一方コネクション１９０
が大域的ビット線ハイ金属線１７８に対して形成されて
いる。１つの実施例において、大域的ビット線ハイ金属
線１７８は領域１７４上に直接ある（図９参照）。
【００２４】コンタクト１８６は、複数の、ＰＳＥＴド
ライバ１４０のゲートを相互接続する。これが、それぞ
れのトランジスタゲートに対して１つのコンタクト、例
えば図４のコンタクト４８′を有していた、前以て要求
される複数のコンタクトに置換される。コンタクト１８
６は多数の従来形式のコンタクト、例えば５１２個のコ
ンタクトに置換することができる。コンタクト１８６は
局所的（ローカル）ゲートコネクション線１７６を大域
的ゲートコネクション金属線１８０に接続する。１つの
実施例において、大域的ゲートコネクション金属線１８
０に対する要求が不要になるように、ゲートコンダクタ
１７６を、複数のＰＳＥＴドライバ１４０のゲートに接
続するために十分であるようにすればよく、これにより
コンタクトの数が低減される（図１０参照）。ゲートコ
ンダクタ１７６における抵抗が十分に低ければ、大域的
ゲートコネクション金属線１８０の省略を実現すること
ができる。コンタクト１８６は使用のレイアウトを表し
ており、一方コネクション１９２が大域的ゲートコネク
ション金属線１８０に対して形成されている。１つの実
施例において、大域的ゲートコネクション金属線１８０
はゲートコンダクタ１７６上に直接ある（図９参照）。
別の実施例において、ゲートコンダクタ１７６は列に対
して垂直方向に配向されておりかつ数多くのデバイス、
例えば回転形ドライバデバイスによって共有されてい
る。
【００２５】図７および図８に示されているように、コ
ンタクト１４６，１４８，１５０，１８２，１８４およ
び１８６は、ＰＳＥＴドライバ１４０およびＮＳＥＴド
ライバ１４２をセンスアンプ１１４内に配置するために
必要とされるコンタクトの数を著しく低減する。コンタ
クトの数が低減されるので、コンタクト領域の周りを迂
回するビット線は低減されるかまたはビット線が迂回さ
れるのを可能にする。結果として、チップに対して一層
空間効率のよいレイアウトが実現される。１つの実施例
において、コンタクト１４６，１４８，１５０，１８
２，１８４および１８６がビット線１２０の間に適合さ
れるようにコンタクトが形成され、これによりビット線
１２０をさして迂回する必要がない。
【００２６】図９には、ＮＳＥＴドライバ１４２の拡散
領域１５６の上方に直接配置されている大域的金属線１
６０を有している１つの実施例の断面図が示されてい
る。コンタクト１５０が大域的金属線１６０を拡散領域
１５６に接続する。ＮＳＥＴドライバ１４２は、拡散領
域１５４と拡散領域１５６との間に配置されているゲー
トコンダクタ１５８を有している。１つの実施例におい
て、拡散領域１５４は、使用可能な空間を一層効率よく
使用するために、拡散領域１５６に対して横断する方向
に、有利には垂直方向に延在している。複数のＮＳＥＴ
ドライバ１４２が拡散領域１５６を共有するようにして
もよい。択一的な実施例において、拡散領域１５６はＮ
形増幅器１２６と共有されている。
【００２７】図９に示されているのは、金属線１５２お
よび１６２およびコンタクト１４６および１４８が省略
されているセンスアンプバンク１２のＮ形増幅器領域３
８（図２）の断面図である。ＰウェルがＮ形増幅器領域
３８（図２）に配置されている。拡散領域１５４および
１５６はＮドーピングされている。有利な実施例におい
て、拡散領域１５４は、Ｎ形増幅器トランジスタ１２６
ａまたは１２６ｂによって使用され、これにより拡散領
域１５４を例えば、Ｎ形増幅器トランジスタ１２６ａま
たは１２６ｂおよびＮＳＥＴドライバ１４２と共有する
ことが可能になる。これによりコンタクトの数が更に低
減されかつセンスアンプ領域にわたる大域的金属線の数
が低減される。
【００２８】Ｐウェル２００は拡散領域１５４および１
５６と共にレベルＡＡに位置している。ゲートコンダク
タ１５８はＧＣ上に位置している。ビット線１２０は、
ＧＣとＭ１との間のレベルＭ０（図示されていない）に
位置している。大域的金属線１６０はレベルＭ１，Ｍ２
等にあってよい。
【００２９】図１０には、ＰＳＥＴドライバ１４０の拡
散領域１７４の上方に直接配置されている大域的金属線
１７８を有している１つの実施例の断面図が示されてい
る。コンタクト１８４が大域的金属線１７８を拡散領域
１７４に接続する。ＰＳＥＴドライバ１４０は、拡散領
域１７２と拡散領域１７４との間に配置されているゲー
トコンダクタ１７６を有している。１つの実施例におい
て、拡散領域１７４は、使用可能な空間を一層効率よく
使用するために、拡散領域１７２に対して横断する方向
に、有利には垂直方向に延在している。複数のＰＳＥＴ
ドライバ１４０が拡散領域１７４を共有するようにして
もよい。択一的な実施例において、拡散領域１７４はＰ
形増幅器１２４と共有されている。
【００３０】図１０に示されているのは、大域的金属線
１７０および１８０およびコンタクト１８２および１８
６が省略されているセンスアンプバンク１２のＰ形増幅
器領域３６（図２）の断面図である。ＮウェルがＰ形増
幅器領域３６（図２）に配置されている。拡散領域１７
２および１７４はＰドーピングされている。１つの実施
例において、拡散領域１７２は、Ｎ形増幅器トランジス
タ１２４ａまたは１２４ｂによって使用され、これによ
り拡散領域１７２を例えば、Ｐ形増幅器トランジスタ１
２４ａまたは１２４ｂおよびＰＳＥＴドライバ１４０と
共有することが可能になる。これによりコンタクトの数
が更に低減されかつセンスアンプ領域にわたる大域的金
属線の数が低減される。
【００３１】Ｎウェル２１０は拡散領域１７２および１
７４と共にレベルＡＡに位置している。ゲートコンダク
タ１７６はＧＣ上に位置している。ビット線１２０は、
ＧＣとＭ１との間のレベルＭ０（図示されていない）に
位置している。大域的金属線１７８はレベルＭ１，Ｍ２
等にあってよい。
【００３２】図１１には、ドライバ２２２がセンスアン
プバンクに分布されている。ドライバ２２は例えば、Ｎ
ＳＥＴドライバまたはＰＳＥＴドライバであってよい。
ドライバの第１部分２２２ａはスティッチ領域または局
所的ワード線２２８に対して形成されている空いている
空間に位置しておりかつ第２の部分２２２ｂは増幅器領
域２２４、例えば使用のドライバに依存してＮ形増幅器
領域またはＰ形増幅器領域に位置している。第２の部分
２２２ｂはセグメント化された部分を有していてよい。
ＰＳＥＴドライバまたはＮＳＥＴドライバのいずれかの
セグメント化された部分の間の領域２２６はマスターデ
ータ線（ＭＤＱ）スイッチ２３０またはＭＤＱの部分が
占めていることができる。ＭＤＱスイッチ２３０は、そ
のアレイを選択するかを決定するためにアドレスバッフ
ァから行アドレスを受信する適当な論理回路を含んでい
る。ＭＤＱスイッチ配置については、“A 286mm２256Mb
DRAM with X32 Both-Ends DQ”というタイトルの論文
（IEEE Jounal of Solid-State Circuits，Vol. ３１，
Ｎｏ４，１９９６年４月、Watanabeetal）に記載されて
いる。ここでこれを参照するものとする。ＭＤＱスイッ
チをセグメント化された部分間に配置すると好適であり
かつ有利である。
【００３３】ここに説明した実施例は、説明したスティ
ッチワード線アーキテクチャとは別のレイアウトアーキ
テクチャに適用可能である。例えば、本発明はセグメン
ト化されたワード線レイアウトアーキテクチャに適用さ
れる。更に、ここに説明した矩形の形状の領域に加えて
種々の形状の拡散領域も可能である。
【００３４】空間効率のよいＭＤＱスイッチ配置の実施
例について説明してきたが（これらは説明に供されるた
めのものであって、限定するものではない）、当業者に
はここまで説明してきた思想によって種々の修正および
変形が可能であることは言うまでもない。従って、特許
請求の範囲に記載された本発明の範囲および精神内であ
れば、ここに説明した特別の実施例の変更が可能である
ことは勿論である。
【図面の簡単な説明】
【図１】半導体メモリに対する従来のセンスアンプの平
面略図である。
【図２】センスアンプバンクにおけるスティッチ領域お
よび数個の列を示している、図１の従来の領域２２の分
解された平面略図である。
【図３】Ｎ形増幅器およびＮ形増幅器に配置されたＮＳ
ＥＴドライバをそれぞれのＮＳＥＴドライバに対するそ
れぞれのソース、ドレインおよびゲートに対するコンタ
クト共に示しかつ迂回配置されたビット線を示している
従来技術の略図である。
【図４】Ｐ形増幅器およびＰ形増幅器に配置されたＰＳ
ＥＴドライバをそれぞれのＰＳＥＴドライバに対するそ
れぞれのソース、ドレインおよびゲートに対するコンタ
クト共に示しかつ迂回配置されたビット線を示している
従来技術の略図である。
【図５】センスアンプの増幅器領域の外部にＰＳＥＴド
ライバおよびＮＳＥＴドライバを有しているセンスアン
プ回路を示している１つの列の従来の形式の略図であ
る。
【図６】センスアンプの増幅器領域の内部にＰＳＥＴド
ライバおよびＮＳＥＴドライバを有しているセンスアン
プ回路を示している１つの列の略図である。
【図７】複数のＮＳＥＴドライバを大域的金属線に接続
するためのコンタクトが低減されているＮ増幅器領域を
示しかつ迂回配置が最小化されたビット線も示している
略図である。
【図８】複数のＰＳＥＴドライバを大域的金属線に接続
するためのコンタクトが低減されているＰ増幅器領域を
示しかつ迂回配置が最小化されたビット線も示している
略図である。
【図９】ＮＳＥＴドライバおよびＮ形増幅器が共有して
いる拡散領域を示している、ビット線の相補対に平行に
またはそれらの間に位置しているＮ形増幅器の断面略図
である。
【図１０】ＰＳＥＴドライバおよびＮ形増幅器が共有し
ている拡散領域を示している、ビット線の相補対に平行
にまたはそれらの間に位置しているＰ形増幅器の断面略
図である。
【図１１】増幅器領域に分布しているドライバを示しか
つドライバのセグメントの間に分布しているＭＤＱスイ
ッチを示しているセンスアンプバンクの平面略図であ
る。
【符号の説明】
１１４ センスアンプ、 １２０ ビット線、 １２４
Ｐ形増幅器、 １２６ Ｎ形増幅器、 １４０ ＰＳ
ＥＴドライバ、 １４２ ＮＳＥＴドライバ、１４６，
１４８，１５０，１８２，１８４，１８６ コンタク
ト、 １５２，１７０ 金属線、 １５４，１５６ Ｎ
形拡散領域、 １５８，１７６ ゲートコンダクタ、
１６０，１７８ 大域的グラウンド金属線、 １６２，
１８０大域的ゲート接続線、 １７２，１７４ Ｐ形拡
散領域、 ２００ Ｐウェル、２１０ Ｎウェル、 ２
２２，２２２ａ，２２２ｂ ドライバ、 ２３０ ＭＤ
Ｑスイッチ、 ２２６ 局所的ワード線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ゲルハルト ミュラー アメリカ合衆国 ニューヨーク ワッピン ガーズ フォールズ タウン ヴュー ド ライヴ 168 (72)発明者 桐畑 外志昭 アメリカ合衆国 ニューヨーク ポウキー プスィー ミスティー リッジ サークル 10

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 行および列に配置されている複数のメモ
    リセルを有している半導体メモリにおいて、第１の通例
    は矩形の領域に配置されているセンスアンプのバンクを
    備え、該バンクは前記行に対して平行に長さを有してお
    り、前記バンク内の各センスアンプは関連のある列のセ
    ンスアンプ領域に配置されており、少なくとも１つのド
    ライバによって駆動される複数の増幅器を備え、該複数
    の増幅器のそれぞれは相補ビット線の対の間に配置され
    ておりかつ前記センスアンプ領域内に位置しており、前
    記少なくとも１つのドライバは、センスアンプ領域内に
    位置しておりかつ前記列方向を横断する方向に延在して
    おり、かつＭＤＱスイッチはセンスアンプ領域内に位置
    しておりかつ前記少なくとも１つのドライバに対する対
    応する行毎の空間を占有していることを特徴とする半導
    体メモリ。
  2. 【請求項２】 前記少なくとも１つのドライバは第１の
    部分と第２の部分に分割されており、該第１の部分は第
    １の領域に位置しており、第２の部分はセンスアンプ領
    域に位置している請求項１記載の半導体メモリ。
  3. 【請求項３】 前記第２の部分はビット線の相補対の間
    でセグメント化されている請求項１記載の半導体メモ
    リ。
  4. 【請求項４】 前記ＭＤＱスイッチは、セグメント化さ
    れておりかつ前記第２の部分のセグメント化された部分
    の間に配置されている請求項３記載の半導体メモリ。
  5. 【請求項５】 前記ドライバはＮＳＥＴドライバであり
    かつ前記ＭＤＱスイッチはＮ形増幅器領域内に配置され
    ている請求項１記載の半導体メモリ。
  6. 【請求項６】 前記ドライバはＰＳＥＴドライバであり
    かつ前記ＭＤＱスイッチはＰ形増幅器領域内に配置され
    ている請求項１記載の半導体メモリ。
  7. 【請求項７】 行および列に配置されている複数のメモ
    リセルを有している半導体メモリにおいて、第１の通例
    は矩形の領域に配置されているセンスアンプのバンクを
    備え、該バンクは前記行に対して平行に長さを有してお
    り、前記バンク内の各センスアンプは関連のある列のセ
    ンスアンプ領域に配置されており、少なくとも１つのＰ
    ＳＥＴドライバによって駆動される複数のＰ形増幅器を
    備え、該複数のＰ形増幅器のそれぞれは相補ビット線の
    対の間に配置されておりかつ前記センスアンプ領域内に
    位置しており、前記少なくとも１つのＰＳＥＴドライバ
    は、前記センスアンプ領域内に位置しておりかつ前記列
    方向を横断する方向に延在しており、該ＰＳＥＴドライ
    バは、前記ビット線の相補対の間に配置されているセグ
    メント化された部分を有しており、かつＭＤＱスイッチ
    は、前記Ｐ形増幅器に、前記セグメント化された部分の
    間の前記ＰＳＥＴドライバに対して対応する行毎の空間
    において位置していることを特徴とする半導体メモリ。
  8. 【請求項８】 前記複数のＰ形増幅器は、Ｎ形増幅器領
    域内に位置している少なくとも１つのＮＳＥＴドライバ
    によって駆動される複数のＮ形増幅器でありかつ前記Ｍ
    ＤＱスイッチは、前記Ｎ形増幅器に、前記セグメント化
    された部分の間の前記ＮＳＥＴドライバに対して対応す
    る行毎の空間において位置している請求項７記載の半導
    体メモリ。
JP10270081A 1997-09-26 1998-09-24 半導体メモリ Pending JPH11163297A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/938,073 US5877994A (en) 1997-09-26 1997-09-26 Space-efficient MDQ switch placement
US08/938073 1997-09-26

Publications (1)

Publication Number Publication Date
JPH11163297A true JPH11163297A (ja) 1999-06-18

Family

ID=25470827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10270081A Pending JPH11163297A (ja) 1997-09-26 1998-09-24 半導体メモリ

Country Status (7)

Country Link
US (1) US5877994A (ja)
EP (1) EP0913831B1 (ja)
JP (1) JPH11163297A (ja)
KR (1) KR100657683B1 (ja)
CN (1) CN1134788C (ja)
DE (1) DE69833415T2 (ja)
TW (1) TW408479B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5909388A (en) * 1998-03-31 1999-06-01 Siemens Aktiengesellschaft Dynamic random access memory circuit and methods therefor
CN1661721B (zh) * 2004-02-26 2010-09-15 钰创科技股份有限公司 高阶区域效能的资料线路结构
KR100895389B1 (ko) * 2007-09-06 2009-04-30 주식회사 하이닉스반도체 상 변화 메모리 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5280450A (en) * 1990-05-14 1994-01-18 Hitachi, Ltd. High-speed semicondustor memory integrated circuit arrangement having power and signal lines with reduced resistance
JP3549602B2 (ja) * 1995-01-12 2004-08-04 株式会社ルネサステクノロジ 半導体記憶装置
US5636158A (en) * 1995-03-13 1997-06-03 Kabushiki Kaisha Toshiba Irregular pitch layout for a semiconductor memory device
US5546349A (en) * 1995-03-13 1996-08-13 Kabushiki Kaisha Toshiba Exchangeable hierarchical data line structure

Also Published As

Publication number Publication date
KR19990030081A (ko) 1999-04-26
EP0913831A2 (en) 1999-05-06
CN1213141A (zh) 1999-04-07
DE69833415D1 (de) 2006-04-20
DE69833415T2 (de) 2006-09-21
TW408479B (en) 2000-10-11
KR100657683B1 (ko) 2007-06-04
US5877994A (en) 1999-03-02
EP0913831B1 (en) 2006-02-08
EP0913831A3 (en) 1999-10-06
CN1134788C (zh) 2004-01-14

Similar Documents

Publication Publication Date Title
KR100574242B1 (ko) 계층형칼럼선택라인구조를갖는공간효율적반도체메모리
US4791607A (en) Gate array integrated circuit device and method thereof for providing various bit/word constructions
JP3135795B2 (ja) ダイナミック型メモリ
JP3202580B2 (ja) 半導体メモリ装置
US5097440A (en) Semiconductor memory device comprising a plurality of memory arrays with improved peripheral circuit location and interconnection arrangement
US8477556B2 (en) Memory architecture having multiple partial wordline drivers and contacted and feed-through bitlines
JPH11163299A (ja) 半導体メモリ
JPH02166690A (ja) 半導体記憶装置
RU2170955C2 (ru) Устройство полупроводниковой памяти для достижения высокой производительности и способ расположения в нем сигнальных шин
JP3190624B2 (ja) 半導体メモリ
JP2004508654A (ja) 隠れリフレッシュをサポートするデュアルポートセルを有する半導体メモリ
JP3213639B2 (ja) アドレス信号デコーダ
US5184321A (en) Semiconductor memory device comprising a plurality of memory arrays with improved peripheral circuit location and interconnection arrangement
JPH11163297A (ja) 半導体メモリ
US20030218900A1 (en) Semiconductor memory
JPH0834296B2 (ja) 半導体記憶装置
KR100328374B1 (ko) 반도체메모리및그구동방법
JP2005503663A (ja) オープンディジットアレイ用のセンスアンプおよびアーキテクチャ
JP2003007852A (ja) 半導体記憶装置
JP2000123567A (ja) 半導体装置
JPH0828475B2 (ja) 多ビット構成半導体メモリ
KR19980016790A (ko) 반도체 메모리 장치의 어레이 구성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090513

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091016