JPH11150128A - 半導体装置、その製造方法および検査方法 - Google Patents

半導体装置、その製造方法および検査方法

Info

Publication number
JPH11150128A
JPH11150128A JP31860897A JP31860897A JPH11150128A JP H11150128 A JPH11150128 A JP H11150128A JP 31860897 A JP31860897 A JP 31860897A JP 31860897 A JP31860897 A JP 31860897A JP H11150128 A JPH11150128 A JP H11150128A
Authority
JP
Japan
Prior art keywords
source
electrode
terminal
semiconductor device
connection pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31860897A
Other languages
English (en)
Other versions
JP3161518B2 (ja
Inventor
Tomoaki Kimura
伴昭 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP31860897A priority Critical patent/JP3161518B2/ja
Publication of JPH11150128A publication Critical patent/JPH11150128A/ja
Application granted granted Critical
Publication of JP3161518B2 publication Critical patent/JP3161518B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【課題】 ソースインピーダンス低減のためにソース電
極にソース端子を複数のボンディングワイヤで結線する
半導体装置において、複数のボンディングワイヤが一本
でも断線したことを検査できるようにする。 【解決手段】 複数に分割したソース電極１０５，１０
６の各々にボンディングワイヤ２０〜２３を複数ずつ結
線するが、同一のソース電極１０５，１０６に結線され
たボンディングワイヤ２０〜２３は個々に相違するソー
ス端子１５〜１７に結線する。これで複数のソース電極
１０５，１０６の一個と複数のソース端子１５〜１７の
一個が複数のボンディングワイヤ２０〜２３の一本で結
線されるので、同一のソース電極１０５，１０６に結線
されている複数のソース端子１５〜１７の一対の導通状
態を測定すれば、そのボンディングワイヤ２０〜２３の
断線の有無を検査できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置、その
製造方法および検査方法に関する。
【０００２】
【従来の技術】従来、各種の電子機器に半導体装置が利
用されており、このような半導体装置は必要により各種
の構造に形成されている。例えば、Ｃ〜Ｋｕ帯のマイク
ロ波を低雑音に増幅するＦＥＴ(Ｆield Ｅffect Ｔra
nsistor)素子には、インピーダンスを低減するためにソ
ース電極の接続パッドとソース端子とを複数のボンディ
ングワイヤで結線した製品がある。
【０００３】上述のような半導体装置の第一の従来例を
図１０および図１１を参照して以下に説明する。なお、
図１０は半導体装置であるＦＥＴ素子の全体を示す平面
図、図１１は半導体トランジスタが形成された半導体基
板を示す平面図である。
【０００４】ここで半導体装置として例示するＦＥＴ素
子１は、図１０に示すように、ペレットとなる半導体基
板３を具備している。この半導体基板３上にはＦＥＴか
らなる半導体トランジスタ４が形成されており、この半
導体トランジスタ４は、ソース電極５とドレイン電極６
とゲート電極７とを具備している。
【０００５】同図および図１１に示すように、ソース電
極５は、Ｅ字状に形成されており、二つの接続パッド
８，９と三つの動作部１０とが一体に形成されている。
ドレイン電極６は、Ｕ字状に形成されており、一つの接
続パッド１１と二つの動作部１２とが一体に形成されて
いる。
【０００６】ゲート電極７は、一つの接続パッド１３と
四つの動作部１４とが一体に形成されており、これら四
つの動作部１４が一つの接続パッド１３から櫛歯状に突
出している。ソース電極５とドレイン電極６との四つの
動作部１０，１２はゲート電極７の四つの動作部１４を
介して対向しているので、ここに前述の半導体トランジ
スタ４が形成されている。
【０００７】この半導体トランジスタ４が形成された半
導体基板３は、アース端子を兼用した大型のソース端子
１５上に搭載されており、このソース端子１５の周囲に
は、二個のソース端子１６，１７と一個のドレイン端子
１８と一個のゲート端子１９とが配置されている。
【０００８】そして、ソース電極５の一方の接続パッド
８には、二個のソース端子１５，１６に一本ずつ結線さ
れた二本のボンディングワイヤ２０，２１が共通に結線
されており、他方の接続パッド９にも、二個のソース端
子１５，１７に一本ずつ結線された二本のボンディング
ワイヤ２２，２３が共通に結線されている。
【０００９】ドレイン電極６の一個の接続パッド１１に
は、一本のボンディングワイヤ２４で一個のドレイン端
子１８が結線されており、ゲート電極７の一個の接続パ
ッド１３には、一本のボンディングワイヤ２５で一個の
ゲート端子１９が結線されている。
【００１０】ＦＥＴ素子１では、上述のように半導体ト
ランジスタ４が形成された半導体基板３がボンディング
ワイヤ２０〜２５や各種端子１５〜１９の内側部分とと
もに一個の樹脂パッケージ２６に封止されており、この
樹脂パッケージ２６の両側から各種端子１５〜１９の外
側部分が突出している。
【００１１】上述のような構造のＦＥＴ素子１は、ゲー
ト電極７に印加する電圧でソース電極５からドレイン電
極６に通電される電流を制御することができるので、例
えば、Ｃ〜Ｋｕ帯のマイクロ波の増幅などに利用され
る。そして、この増幅を低雑音に実行するため、上述の
構造のＦＥＴ素子１では、ソース電極５の接続パッド
８，９とソース端子１５〜１７とを各々複数として複数
のボンディングワイヤ２０〜２３で結線し、半導体トラ
ンジスタ４のソースインピーダンスを低減している。
【００１２】さらに、同様な半導体装置の第二の従来例
を図１２および図１３を参照して以下に説明する。な
お、図１２は半導体装置であるＦＥＴ素子の全体を示す
平面図、図１３は半導体トランジスタが形成された半導
体基板を示す平面図である。
【００１３】ここで半導体装置として例示するＦＥＴ素
子３１も、図１２に示すように、ペレットとなる半導体
基板３３上にＦＥＴからなる半導体トランジスタ３４が
形成されており、この半導体トランジスタ３４が、ソー
ス電極３５とドレイン電極３６とゲート電極３７とを具
備している。
【００１４】同図および図１３に示すように、ソース電
極３５は、変形したＥ字状に形成されており、二つの接
続パッド３８，３９と三つの動作部４０とが一体に形成
されている。ドレイン電極３６は、変形したＵ字状に形
成されており、一つの接続パッド４１と二つの動作部４
２とが一体に形成されている。ゲート電極３７は、一つ
の接続パッド４３と四つの動作部４４とが一体に形成さ
れており、これら四つの動作部４４が一つの接続パッド
４３から櫛歯状に突出している。
【００１５】この半導体トランジスタ３４が形成された
半導体基板３３は、アース端子を兼用した大型のソース
端子４５上に搭載されており、このソース端子４５の周
囲には、一個のドレイン端子４６と一個のゲート端子４
７とが配置されている。
【００１６】そして、ソース電極３５の二つの接続パッ
ド３８，３９には、二本のボンディングワイヤ４８，４
９が一本ずつ結線されており、これら二本のボンディン
グワイヤ４８，４９が一個のソース端子４５に共通に結
線されている。ドレイン電極３６の一個の接続パッド４
１には、一本のボンディングワイヤ５０で一個のドレイ
ン端子４６が結線されており、ゲート電極３７の一個の
接続パッド４３には、一本のボンディングワイヤ５１で
一個のゲート端子４７が結線されている。
【００１７】なお、この第二の従来例のＦＥＴ素子３１
でも、上述のように半導体トランジスタ３４が形成され
た半導体基板３３がボンディングワイヤ４８〜５１や各
種端子４５〜４７の内側部分とともに一個の樹脂パッケ
ージ５２に封止されており、この樹脂パッケージ２６の
両側から各種端子４５〜４７の外側部分が突出してい
る。
【００１８】上述した第二の従来例のＦＥＴ素子３１
も、Ｃ〜Ｋｕ帯のマイクロ波の増幅などを低雑音に実行
するため、ソース電極３５の複数の接続パッド３８，３
９を複数のボンディングワイヤ４８，４９でソース端子
４５に結線し、半導体トランジスタ３４…のソースイン
ピーダンスを低減している。
【００１９】
【発明が解決しようとする課題】上述のようなＦＥＴ素
子１，３１では、半導体トランジスタ４，３４のソース
インピーダンスを低減するため、ソース電極５，３５の
複数の接続パッド８…を複数のボンディングワイヤ２０
…でソース端子１５…に結線している。
【００２０】上述のようなＦＥＴ素子１，３１を製造す
る場合、例えば、樹脂パッケージ２６，５２の成型工程
でボンディングワイヤ２０…が断線することがある。そ
こで、ＦＥＴ素子１，３１を製造した場合、各種方法で
ボンディングワイヤ２０…の断線の有無を検査してい
る。
【００２１】例えば、上述したＦＥＴ素子１，３１で
は、各々一個のドレイン電極６，３６やゲート電極７，
３７は、各々一本のボンディングワイヤ２４…で各々一
個のドレイン端子１８，４６やゲート端子１９，４７に
結線されている。従って、そのボンディングワイヤ２４
…が一本でも断線していれば半導体トランジスタ４，３
４は正常に動作しないので、この半導体トランジスタ
４，３４直流特性を測定することで製品不良を発見する
ことができる。
【００２２】しかし、第一の従来例のＦＥＴ素子１で
は、ソース電極５の二つの接続パッド８，９と一個のソ
ース端子１５とが二本のボンディングワイヤ２０，２２
で結線されているので、これらのボンディングワイヤ２
０，２２の一方が断線しても半導体トランジスタ４は正
常に動作する。
【００２３】同様に、第二の従来例のＦＥＴ素子３１で
も、ソース電極３５の二つの接続パッド３８，３９と一
個のソース端子４５とが二本のボンディングワイヤ４
８，４９で結線されているので、これらのボンディング
ワイヤ４８，４９の一方が断線しても半導体トランジス
タ３４は正常に動作する。
【００２４】しかし、上述のように本来なら結線されて
いるボンディングワイヤ２０…が断線していると、ソー
スインピーダンスが本来の数値まで低減されないので、
マイクロ波の増幅時に必要な性能が期待できないことに
なり、製品ごとに性能も一定しないことになる。
【００２５】なお、ボンディングワイヤ２０…の断線の
有無は、マイクロ波帯でＦＥＴ素子１…等の特性を想定
すれば判定できる。しかし、これには高価なテスターが
必要であり、測定の所用時間も長大である。また、治具
や工具の管理も煩雑なので、ＦＥＴ素子１…等の生産性
が低下することになる。
【００２６】本発明は上述のような課題に鑑みてなされ
たものであり、ソースインピーダンスを低減するために
ソース電極とソース端子とを複数のボンディングワイヤ
で結線した半導体装置において、そのボンディングワイ
ヤの断線の有無を簡単に検査できる半導体装置、その製
造方法および検査方法を提供することを目的とする。
【００２７】
【課題を解決するための手段】本発明の一の半導体装置
は、一体に形成された接続パッドと動作部とをソース電
極とドレイン電極とゲート電極とが各々具備しており、
前記ソース電極と前記ドレイン電極との動作部が前記ゲ
ート電極の動作部を介して対向した半導体トランジスタ
が半導体基板上に形成されており、前記ソース電極の接
続パッドにソース端子がボンディングワイヤで結線され
ており、前記ドレイン電極の接続パッドにドレイン端子
がボンディングワイヤで結線されており、前記ゲート電
極の接続パッドにゲート端子がボンディングワイヤで結
線されている半導体装置において、前記ソース電極が複
数に分割されており、前記ソース端子が複数に分割され
ており、複数の前記ソース電極の接続パッドの各々に前
記ボンディングワイヤが複数ずつ結線されており、同一
の前記ソース電極の接続パッドに結線された前記ボンデ
ィングワイヤが個々に相違する前記ソース端子に結線さ
れている。
【００２８】従って、本発明の半導体装置は、半導体基
板上に形成された半導体トランジスタのソース電極とド
レイン電極との動作部がゲート電極の動作部を介して対
向しており、ソース電極とドレイン電極とゲート電極と
の各々の接続パッドがソース端子とドレイン端子とゲー
ト端子との各々にボンディングワイヤで個々に結線され
ているので、ソース端子からドレイン端子に通電される
電流がゲート端子に印加される電圧で制御される。そし
て、複数のソース電極と複数のソース端子とが複数のボ
ンディングワイヤで結線されているので、半導体トラン
ジスタのソースインピーダンスが低減されており、例え
ば、マイクロ波の増幅を低雑音に実行できる。
【００２９】本発明の半導体装置は、複数のソース電極
の接続パッドの各々に複数のボンディングワイヤが結線
されており、複数のソース端子の各々にも複数のボンデ
ィングワイヤが結線されている。しかし、同一の接続パ
ッドに結線された複数のボンディングワイヤは個々に相
違するソース端子に結線されているので、一個の接続パ
ッドと一個のソース端子とは一本のボンディングワイヤ
で結線されていることになる。従って、同一の接続パッ
ドに結線されている複数のソース端子の一対の導通状態
を測定すれば、そのボンディングワイヤの断線の有無が
検査される。
【００３０】本発明の他の半導体装置は、一体に形成さ
れた接続パッドと動作部とをソース電極とドレイン電極
とゲート電極とが各々具備しており、前記ソース電極と
前記ドレイン電極との動作部が前記ゲート電極の動作部
を介して対向した半導体トランジスタが半導体基板上に
形成されており、前記ソース電極の接続パッドにソース
端子がボンディングワイヤで結線されており、前記ドレ
イン電極の接続パッドにドレイン端子がボンディングワ
イヤで結線されており、前記ゲート電極の接続パッドに
ゲート端子がボンディングワイヤで結線されている半導
体装置において、前記ソース電極が複数に分割されてお
り、複数の前記ソース電極の接続パッドに複数の前記ボ
ンディングワイヤが一本ずつ結線されており、複数の前
記ソース電極の接続パッドに一本ずつ結線された複数の
前記ボンディングワイヤが一個の前記ソース端子に共通
に結線されている。
【００３１】従って、本発明の半導体装置は、半導体基
板上に形成された半導体トランジスタのソース電極とド
レイン電極との動作部がゲート電極の動作部を介して対
向しており、ソース電極とドレイン電極とゲート電極と
の各々の接続パッドがソース端子とドレイン端子とゲー
ト端子との各々にボンディングワイヤで個々に結線され
ているので、ソース端子からドレイン端子に通電される
電流がゲート端子に印加される電圧で制御される。そし
て、複数のソース電極と一個のソース端子とが複数のボ
ンディングワイヤで結線されているので、半導体トラン
ジスタのソースインピーダンスが低減されており、例え
ば、マイクロ波の増幅を低雑音に実行できる。
【００３２】本発明の半導体装置は、一個のソース端子
に共通に結線された複数のボンディングワイヤが複数の
ソース電極の接続パッドの各々に一本ずつ結線されてい
るので、複数のボンディングワイヤの一本が断線すると
複数のソース電極の一個に電流が供給されないことにな
る。従って、半導体トランジスタの直流特性を測定すれ
ば、複数のソース電極と一個のソース端子とを結線した
複数のボンディングワイヤの断線の有無が検査される。
【００３３】上述のような半導体装置における他の発明
としては、前記半導体基板が一個のアース端子上に搭載
されており、複数の前記ソース端子の一個が前記アース
端子で形成されている。従って、半導体トランジスタが
ソース接地されているので、例えば、半導体装置をマイ
クロ波の増幅に利用することが容易である。
【００３４】上述のような半導体装置における他の発明
としては、前記半導体基板が一個のアース端子上に搭載
されており、該アース端子で前記ソース端子が形成され
ている。従って、半導体トランジスタがソース接地され
ているので、例えば、半導体装置をマイクロ波の増幅に
利用することが容易である。
【００３５】上述のような半導体装置における他の発明
としては、複数の前記ソース電極の動作部が相互に対称
な形状に形成されている。従って、一個の半導体トラン
ジスタとして機能するソース電極の動作部が複数に分割
されていても、この複数の動作部が同等に機能する。
【００３６】本発明の一の半導体装置の製造方法は、一
体に形成された接続パッドと動作部とをソース電極とド
レイン電極とゲート電極とが各々具備しており、前記ソ
ース電極と前記ドレイン電極との動作部が前記ゲート電
極の動作部を介して対向した半導体トランジスタが一個
の半導体基板上に形成されており、前記ソース電極の接
続パッドにソース端子がボンディングワイヤで結線され
ており、前記ドレイン電極の接続パッドにドレイン端子
がボンディングワイヤで結線されており、前記ゲート電
極の接続パッドにゲート端子がボンディングワイヤで結
線されている半導体装置の製造方法において、前記ソー
ス電極を複数に分割された形状に形成し、前記ソース端
子を複数に分割された形状に形成し、複数の前記ソース
電極の接続パッドの各々に前記ボンディングワイヤを複
数ずつ結線し、同一の前記ソース電極の接続パッドに結
線する前記ボンディングワイヤを個々に相違する前記ソ
ース端子に結線するようにした。
【００３７】従って、本発明の製造方法によれば、複数
のソース電極の接続パッドの各々にボンディングワイヤ
が複数ずつ結線され、同一のソース電極の接続パッドに
結線されたボンディングワイヤが個々に相違するソース
端子に結線された構造に半導体装置が製造される。この
ように製造された半導体装置は、複数のソース電極と複
数のソース端子とが複数のボンディングワイヤで結線さ
れているので、半導体トランジスタのソースインピーダ
ンスが低減されており、例えば、マイクロ波の増幅を低
雑音に実行できる。
【００３８】上述のように製造された半導体装置は、複
数のソース電極の接続パッドの各々に複数のボンディン
グワイヤが結線されており、複数のソース端子の各々に
も複数のボンディングワイヤが結線されている。しか
し、同一の接続パッドに結線された複数のボンディング
ワイヤは個々に相違するソース端子に結線されているの
で、一個の接続パッドと一個のソース端子とは一本のボ
ンディングワイヤで結線されていることになる。従っ
て、同一の接続パッドに結線されている複数のソース端
子の一対の導通状態を測定すれば、そのボンディングワ
イヤの断線の有無が検査される。
【００３９】本発明の他の半導体装置の製造方法は、一
体に形成された接続パッドと動作部とをソース電極とド
レイン電極とゲート電極とが各々具備しており、前記ソ
ース電極と前記ドレイン電極との動作部が前記ゲート電
極の動作部を介して対向した半導体トランジスタが一個
の半導体基板上に形成されており、前記ソース電極の接
続パッドにソース端子がボンディングワイヤで結線され
ており、前記ドレイン電極の接続パッドにドレイン端子
がボンディングワイヤで結線されており、前記ゲート電
極の接続パッドにゲート端子がボンディングワイヤで結
線されている半導体装置の製造方法において、前記ソー
ス電極を複数に分割された形状に形成し、複数の前記ソ
ース電極の接続パッドに複数の前記ボンディングワイヤ
を一本ずつ結線し、複数の前記ソース電極の接続パッド
に一本ずつ結線される複数の前記ボンディングワイヤを
一個の前記ソース端子に共通に結線するようにした。
【００４０】従って、本発明の製造方法によれば、複数
のソース電極の接続パッドに複数のボンディングワイヤ
が一本ずつ結線され、複数のソース電極の接続パッドに
一本ずつ結線された複数のボンディングワイヤが一個の
ソース端子に共通に結線された構造に半導体装置が製造
される。このように製造された半導体装置は、複数のソ
ース電極と一個のソース端子とが複数のボンディングワ
イヤで結線されているので、半導体トランジスタのソー
スインピーダンスが低減されており、例えば、マイクロ
波の増幅を低雑音に実行できる。
【００４１】上述のように製造された半導体装置は、一
個のソース端子に共通に結線された複数のボンディング
ワイヤが複数のソース電極の接続パッドの各々に一本ず
つ結線されているので、複数のボンディングワイヤの一
本が断線すると複数のソース電極の一個に電流が供給さ
れないことになる。従って、半導体トランジスタの直流
特性を測定すれば、複数のソース電極と一個のソース端
子とを結線した複数のボンディングワイヤの断線の有無
が検査される。
【００４２】本発明の一の半導体装置の検査方法は、同
一の前記ソース電極の接続パッドに複数の前記ボンディ
ングワイヤで結線されている複数の前記ソース端子の一
対の導通状態を測定し、前記ボンディングワイヤの断線
の有無を検査するようにした。
【００４３】従って、本発明の一の半導体装置は、複数
のソース電極の接続パッドの各々に複数のボンディング
ワイヤが結線されており、複数のソース端子の各々にも
複数のボンディングワイヤが結線されている。しかし、
同一の接続パッドに結線された複数のボンディングワイ
ヤは個々に相違するソース端子に結線されているので、
一個の接続パッドと一個のソース端子とは一本のボンデ
ィングワイヤで結線されていることになる。そこで、同
一の接続パッドに結線されている複数のソース端子の一
対の導通状態を測定すれば、そのボンディングワイヤの
断線の有無が検査される。
【００４４】本発明の他の半導体装置の検査方法は、前
記半導体トランジスタの直流特性を測定し、一個の前記
ソース端子に複数の前記ソース電極の接続パッドを個々
に結線している複数の前記ボンディングワイヤの断線の
有無を検査するようにした。
【００４５】従って、本発明の他の半導体装置は、一個
のソース端子に共通に結線された複数のボンディングワ
イヤが複数のソース電極の接続パッドの各々に一本ずつ
結線されているので、複数のボンディングワイヤの一本
が断線すると複数のソース電極の一個に電流が供給され
ないことになる。そこで、半導体トランジスタの直流特
性を測定すれば、複数のソース電極と一個のソース端子
とを結線した複数のボンディングワイヤの断線の有無が
検査される。なお、このように測定される半導体トラン
ジスタの直流特性としては、例えば、飽和ドレイン電流
値やトランスコンダクタンス値などを許容する。
【００４６】
【発明の実施の形態】本発明の実施の第一の形態を図１
ないし図３を参照して以下に説明する。なお、この実施
の第一の形態に関して前述した第一の従来例と同一の部
分は、同一の名称および符号を使用して詳細な説明は省
略する。図１は本実施の形態の半導体装置の全体を示す
平面図、図２は半導体トランジスタが形成された半導体
基板を示す平面図、図３は図２の半導体トランジスタお
よび半導体基板をＡＡ線の位置で切断した状態を示す縦
断正面図である。
【００４７】まず、図１に示すように、本実施の形態の
半導体装置であるＦＥＴ素子１０１も、前述した第一の
従来例のＦＥＴ素子１と同様に、ペレットとなる半導体
基板１０３上にＦＥＴからなる半導体トランジスタ１０
４が形成されており、この半導体トランジスタ１０４
が、ソース電極１０５，１０６とドレイン電極１０７と
ゲート電極１０８とを具備している。
【００４８】しかし、本実施の形態のＦＥＴ素子１０１
のソース電極１０５，１０６は、前述したＦＥＴ素子１
のソース電極５を二個の対称な形状に分割した構造に形
成されている。より詳細には、これらのソース電極１０
５，１０６は、同図および図１２に示すように、各々Ｕ
字状に形成されており、一体に形成された一つの接続パ
ッド１０９，１１０と二つの動作部１１１，１１２とを
各々具備している。
【００４９】ドレイン電極１０７やゲート電極１０８
は、前述したＦＥＴ素子１と同一の構造に形成されてお
り、二個のソース電極１０５，１０６の合計四つの動作
部１１１，１１２とドレイン電極１０７の二つの動作部
１２とがゲート電極１０８の四つの動作部１４を介して
対向している。
【００５０】上述のように半導体トランジスタ１０４が
形成された半導体基板１０３は、アース端子を兼用した
大型のソース端子１５上に搭載されており、このソース
端子１５の周囲には、二個のソース端子１６，１７と一
個のドレイン端子１８と一個のゲート端子１９とが配置
されている。
【００５１】そして、本実施の形態のＦＥＴ素子１で
は、複数のソース電極１０５，１０６の接続パッド１０
９，１１０の各々にボンディングワイヤ２０〜２３が複
数ずつ結線されているが、同一のソース電極１０５，１
０６の接続パッド１０９，１１０に結線された複数のボ
ンディングワイヤ２０〜２３は個々に相違するソース端
子１５〜１７に結線されている。
【００５２】より詳細には、一方のソース電極１０５の
接続パッド１０９には二本のボンディングワイヤ２０，
２１が共通に結線されているが、これら二本のボンディ
ングワイヤ２０，２１は二個のソース端子１５，１６に
一本ずつ結線されている。同様に、他方のソース電極１
０６の接続パッド１１０にも二本のボンディングワイヤ
２２，２３が共通に結線されているが、これら二本のボ
ンディングワイヤ２２，２３は二個のソース端子１５，
１７に一本ずつ結線されている。
【００５３】なお、本実施の形態のＦＥＴ素子１０１
も、ドレイン電極１０７やゲート電極１０８の結線構造
などは前述した第一の従来例のＦＥＴ素子１と同一なの
で、ここでは説明を省略する。ここで、本実施の形態の
ＦＥＴ素子１０１の半導体トランジスタ１０４および半
導体基板１０３の内部構造を図３を参照して以下に簡単
に説明する。
【００５４】まず、ＧａＡｓ製の半導体基板１０３にｎ
層１２０やｎ+層１２１が形成されており、このｎ+層１
２１上にオーミック層１２２を介してソース電極１０
５，１０６とドレイン電極１０７とが形成されている。
ゲート電極１０８の動作部１４はｎ層１２０に到達する
深度に形成されているので、これでソース電極１０５，
１０６の動作部１１１，１１２とドレイン電極１０７の
動作部１２とがゲート電極１０８の動作部１４を介して
対向している。
【００５５】そして、二個のソース電極１０５，１０６
の間には各層１２０〜１２１を完全に分離する深度まで
メサ段１２３が形成されており、このメサ段１２３によ
りソース電極１０５，１０６が二個に分割されている。
なお、上述のような各種層１２０〜１２１の表面には保
護膜１２４が被覆されている。
【００５６】本実施の形態のＦＥＴ素子１０１を製造す
る場合には、半導体トランジスタ１０４の各層の拡散や
成膜は従来と同様に実行し、上述のようにメサ段１２３
でソース電極１０５，１０６を対称に分割された形状に
形成する。そして、これらのソース電極１０５，１０６
とソース端子１５〜１７とを結線するときは、同一のソ
ース電極１０５，１０６の接続パッド１０９，１１０に
結線された複数のボンディングワイヤ２０〜２３を個々
に相違するソース端子１５〜１７に結線する。
【００５７】上述のような構成において、本実施の形態
のＦＥＴ素子１０１も、前述した一従来例のＦＥＴ素子
１と同様に、ソース電極１０５，１０６の接続パッド１
０９，１１０とソース端子１５〜１７とが複数のボンデ
ィングワイヤ２０〜２３で結線されているので、半導体
トランジスタ１０４のソースインピーダンスが低減され
ており、例えば、Ｃ〜Ｋｕ帯のマイクロ波の低雑音の増
幅などに利用することができる。
【００５８】本実施の形態のＦＥＴ素子１０１を製造す
る場合も、やはり樹脂パッケージ２６の成型工程でボン
ディングワイヤ２０…が断線することがあるので、この
断線の有無を検査する必要がある。本実施の形態のＦＥ
Ｔ素子１０１は、前述したＦＥＴ素子１と同様に、ソー
スインピーダンスを低減するためにソース用のボンディ
ングワイヤ２０〜２３が複数とされているが、同一のソ
ース電極１０５，１０６の接続パッド１０９，１１０に
結線されたボンディングワイヤ２０〜２３は個々に相違
するソース端子１５〜１７に結線されている。
【００５９】つまり、接続パッド１０５，１０６の一個
とソース端子１５〜１７の一個とを結線しているボンデ
ィングワイヤ２０〜２３は一本なので、同一の接続パッ
ド１０５，１０６に結線されている複数のソース端子１
５〜１７の一対の導通状態を測定すれば、そのボンディ
ングワイヤ２０〜２３の断線の有無を検査することがで
きる。
【００６０】例えば、ボンディングワイヤ２０，２１が
一方でも断線している場合、ソース端子１５，１６の導
通状態を測定すれば断線の存在を発見することができ
る。同様に、ボンディングワイヤ２２，２３が一方でも
断線している場合、ソース端子１５，１７の導通状態を
測定すれば断線の存在を発見することができる。なお、
この断線の検査は製品不良の発見を目的とするため、ボ
ンディングワイヤ２０〜２３の何れが断線しているかを
発見する必要はない。
【００６１】本実施の形態のＦＥＴ素子１０１は、上述
のようにソース電極１０５，１０６とソース端子１５〜
１７とが複数のボンディングワイヤ２０〜２３で結線さ
れているので、ソースインピーダンスが低減されており
低雑音の増幅などに利用することができる。
【００６２】しかし、ソース電極１０５，１０６が二個
に分割されており、同一のソース電極１０５，１０６の
接続パッド１０９，１１０に結線された複数のボンディ
ングワイヤ２０〜２３が個々に相違するソース端子１５
〜１７に結線されているので、これらのソース端子１５
〜１７の一対の導通状態でボンディングワイヤ２０〜２
３の断線の有無を確実に検査することができる。
【００６３】さらに、二個のソース電極１０５，１０６
が対称な形状に形成されているので、半導体トランジス
タ１０４のＲＦ(Ｒadio Ｆrequency)特性などは従来と
同等である。ソース電極１０５，１０６に結線されたソ
ース端子１５〜１７の一個がアース端子からなるので、
本実施の形態のＦＥＴ素子１０１はマイクロ波の増幅に
利用することが容易である。
【００６４】なお、本発明は上記形態に限定されるもの
ではなく、その要旨を逸脱しない範囲で各種の変形を許
容する。例えば、上記形態ではメサ段１２３により各層
１２０〜１２２を物理的に分離してソース電極１０５，
１０６を分割することを例示したが、各層１２０〜１２
２にＢ＋Ｉ／ＩやＨ＋Ｉ／Ｉを注入してソース電極１０
５，１０６を分割することも可能であり、このような注
入やメサ段を併用することも可能である。
【００６５】また、上記形態ではソース端子１５〜１７
の一対の導通状態を測定することでボンディングワイヤ
２０〜２３の断線の有無を検査することを例示したが、
半導体トランジスタ１０４の直流特性の測定でボンディ
ングワイヤ２０〜２３の断線の有無を検査することも可
能である。
【００６６】例えば、ソース端子１５は接地することな
くソース端子１６，１７を接地し、この状態で半導体ト
ランジスタ１０４を動作させて飽和ドレイン電流値やト
ランスコンダクタンス値など測定する。この場合、二個
のソース電極１０５，１０６は各々一本のボンディング
ワイヤ２１，２３で接地されるので、その一方でも断線
しているとソース電極１０５，１０６の動作部１１１，
１１２は一方しか機能しないことになり、飽和ドレイン
電流値やトランスコンダクタンス値は本来の半分程度と
なる。
【００６７】つぎに、ソース端子１６，１７は接地する
ことなくソース端子１５を接地して同様に半導体トラン
ジスタ１０４の直流特性を測定すれば、ボンディングワ
イヤ２０，２２の断線の有無を検査することができるの
で、これでソース電極１０５，１０６に結線されたボン
ディングワイヤ２０〜２３の全部を検査できることにな
る。
【００６８】上述のように半導体トランジスタ１０４の
直流特性の測定でボンディングワイヤ２０〜２３の断線
の有無を検査した場合、その所用時間は従来のマイクロ
波帯での特性測定の十分の一以下となる。また、高価な
テスタも必要でなく、治具や工具の管理も容易なので、
ＦＥＴ素子１０１の生産性を向上させることができる。
【００６９】つぎに、本発明の実施の第二の形態を図４
および図５を参照して以下に説明する。なお、この実施
の第二の形態に関して上述した第一の形態および前述し
た第二の従来例と同一の部分は、同一の名称および符号
を使用して詳細な説明は省略する。図４は半導体装置で
あるＦＥＴ素子の全体を示す平面図、図５は半導体トラ
ンジスタが形成された半導体基板を示す平面図である。
【００７０】本実施の形態の半導体装置であるＦＥＴ素
子１３１も、前述したＦＥＴ素子３１と同様に、図４に
示すように、ペレットとなる半導体基板１３３上にＦＥ
Ｔからなる半導体トランジスタ１３４が形成されてお
り、この半導体トランジスタ１３４が、ソース電極１３
５，１３６とドレイン電極１３７とゲート電極１３８と
を具備している。
【００７１】つまり、本実施の形態のＦＥＴ素子１３１
も、前述した第一の形態のＦＥＴ素子１０１と同様に、
ソース電極１３５，１３６が前述したＦＥＴ素子３１の
ソース電極３５を二個の対称な形状に分割した構造に形
成されているので、これらのソース電極１３５，１３６
は、同図および図５に示すように、一体に形成された一
つの接続パッド１３９，１４０と二つの動作部１４１，
１４２とを各々具備している。
【００７２】そして、二個のソース電極１３５，１３７
の接続パッド１３９，１４０には、二本のボンディング
ワイヤ４８，４９が一本ずつ結線されており、これら二
本のボンディングワイヤ４８，４９が一個のソース端子
４５に共通に結線されている。なお、この他の構造は前
述したＦＥＴ素子３１と同様なので説明を省略する。
【００７３】上述のような構成において、本実施の形態
のＦＥＴ素子１３１も、前述した一従来例のＦＥＴ素子
３１と同様に、ソース電極１３５，１３６の接続パッド
１３９，１４０とソース端子１５〜１７とが複数のボン
ディングワイヤ４８，４９で結線されているので、半導
体トランジスタ１３４のソースインピーダンスが低減さ
れている。
【００７４】本実施の形態のＦＥＴ素子１３１は、前述
したＦＥＴ素子３１と同様に、ソースインピーダンスを
低減するためにソース用のボンディングワイヤ４８，４
９が複数とされているが、二個のソース電極１３５，１
３６の接続パッド１３９，１４０にはボンディングワイ
ヤ４８，４９は一本ずつ結線されているので、半導体ト
ランジスタ１３４の直流特性を測定すればボンディング
ワイヤ４８，４９の断線の有無を検査することができ
る。
【００７５】つまり、一個のソース端子４５に二個のソ
ース電極１３５，１３６が二本のボンディングワイヤ４
８，４９で個々に結線されているので、その一方でも断
線しているとソース電極１３５，１３６の動作部１４
１，１４２は一方しか機能しないことになる。この場
合、飽和ドレイン電流値やトランスコンダクタンス値は
本来の半分程度となるので、これでソース電極１３５，
１３６に結線されたボンディングワイヤ４８，４９の断
線の有無を検査することができる。
【００７６】上述のように半導体トランジスタ１３４の
直流特性の測定でボンディングワイヤ４８，４９の断線
の有無を検査した場合も、その所用時間は従来のマイク
ロ波帯での特性測定の十分の一以下となる。また、高価
なテスタも必要でなく、治具や工具の管理も容易なの
で、ＦＥＴ素子１３１の生産性を向上させることができ
る。
【００７７】つぎに、本発明の実施の第三の形態を図６
および図７を参照して以下に説明する。なお、この実施
の第三の形態に関して上述した第二の形態と同一の部分
は、同一の名称および符号を使用して詳細な説明は省略
する。図６は半導体装置であるＦＥＴ素子の全体を示す
横断平面図、図７は半導体トランジスタが形成された半
導体基板を示す平面図である。
【００７８】ここで半導体装置として例示するＦＥＴ素
子１５１も、前述したＦＥＴ素子１３１と同様に、ペレ
ットとなる半導体基板１５３上にＦＥＴからなる半導体
トランジスタ１５４が形成されており、この半導体トラ
ンジスタ１５４が、ソース電極１５５，１５６とドレイ
ン電極１５７，１５８とゲート電極１５９とを具備して
いる。
【００７９】つまり、本実施の形態のＦＥＴ素子１５１
では、ソース電極１５５，１５６とドレイン電極１５
７，１５８との各々が、二個の対称な形状に分割されて
いる。同図および図７に示すように、ソース電極１５
５，１５６は、Ｕ字状に形成されており、一体に形成さ
れた一つの接続パッド１６０，１４０と二つの動作部１
６２，１６３とを各々具備している。
【００８０】ドレイン電極１５７，１５８は、長方形に
形成されており、その中央部からなる一つの接続パッド
１６４，１６５と両側縁部からなる二つの動作部１６
６，１６７とを各々具備している。ゲート電極１５９
は、一つの接続パッド１６８から四つの動作部１６９が
突出した櫛歯状に形成されており、これらの動作部１６
９を介してソース電極１５５，１５６の動作部１６２，
１６３とドレイン電極１５７，１５８の動作部１６６，
１６７とが対向している。
【００８１】本実施の形態のＦＥＴ素子１５１では、円
筒形の本体ケース１７０を貫通するように一個のソース
端子１７１が組み込まれており、このソース端子１７１
上に半導体基板１５３が搭載されている。ソース端子１
７１の両側にはドレイン端子１７２とゲート端子１７３
とが個々に配置されており、これらの端子１７２，１７
４も本体ケース１７０の内部から外部に突出している。
【００８２】二個のソース電極１５５，１５６の接続パ
ッド１６０，１６１には、二本のボンディングワイヤ１
７４，１７５が一本ずつ結線されており、これら二本の
ボンディングワイヤ１７４，１７５が一個のソース端子
１７１に共通に結線されている。
【００８３】また、ドレイン端子１７２と二個のドレイ
ン電極１５７，１５８の接続パッド１６４，１６５とは
二本のボンディングワイヤ１７６，１７７で結線されて
おり、一個のゲート端子１７３と一個のゲート電極１５
９の接続パッド１６８とは一本のボンディングワイヤ１
７８で結線されている。
【００８４】上述のような構成において、本実施の形態
のＦＥＴ素子１５１も、前述した第二の形態のＦＥＴ素
子１３１と同様に、ソース電極１５５，１５６の接続パ
ッド１６０，１６１とソース端子１５〜１７とが複数の
ボンディングワイヤ１７４，１７５で結線されているの
で、半導体トランジスタ１５４のソースインピーダンス
が低減されている。
【００８５】本実施の形態のＦＥＴ素子１５１は、前述
したＦＥＴ素子１３１と同様に、ソースインピーダンス
を低減するためにソース用のボンディングワイヤ１７
４，１７５が複数とされているが、二個のソース電極１
５５，１５６の接続パッド１６０，１６１にはボンディ
ングワイヤ１７４，１７５は一本ずつ結線されているの
で、半導体トランジスタ１５４の直流特性を測定すれば
ボンディングワイヤ１７４，１７５の断線の有無を検査
することができる。
【００８６】上述のように半導体トランジスタ１５４の
直流特性の測定でボンディングワイヤ１７４，１７５の
断線の有無を検査した場合、その所用時間は従来のマイ
クロ波帯での特性測定の十分の一以下となる。また、高
価なテスタも必要でなく、治具や工具の管理も容易なの
で、ＦＥＴ素子１５１の生産性を向上させることができ
る。
【００８７】なお、本発明は上記形態に限定されるもの
でもなく、その要旨を逸脱しない範囲で各種の変形を許
容する。例えば、その半導体トランジスタとしては図８
や図９のような構造も可能である。図８に例示する半導
体トランジスタ１８１では、Ｕ字状の二個のソース電極
１８２，１８３、Ｕ字状の一個のドレイン電極１８４、
Ｕ字状の二個のゲート電極１８５，１８６が組み合され
ている。図９に例示する半導体トランジスタ１９１で
は、Ｕ字状の二個のソース電極１９２，１９３、直線状
の一個のドレイン電極１９４、Ｔ字状の二個のゲート電
極１９５，１９６が組み合されている。
【００８８】つまり、本発明の半導体装置では、ソース
電極が複数に分割されており、その複数の動作部がドレ
イン電極の動作部にゲート電極の動作部を介して対向し
ていれば良く、各電極の形状や動作部の個数などは各種
に設定することが可能である。
【００８９】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載するような効果を奏する。
【００９０】本発明の半導体装置は、一体に形成された
接続パッドと動作部とをソース電極とドレイン電極とゲ
ート電極とが各々具備しており、前記ソース電極と前記
ドレイン電極との動作部が前記ゲート電極の動作部を介
して対向した半導体トランジスタが半導体基板上に形成
されており、前記ソース電極の接続パッドにソース端子
がボンディングワイヤで結線されており、前記ドレイン
電極の接続パッドにドレイン端子がボンディングワイヤ
で結線されており、前記ゲート電極の接続パッドにゲー
ト端子がボンディングワイヤで結線されている半導体装
置において、請求項１記載の発明では、前記ソース電極
が複数に分割されており、前記ソース端子が複数に分割
されており、複数の前記ソース電極の接続パッドの各々
に前記ボンディングワイヤが複数ずつ結線されており、
同一の前記ソース電極の接続パッドに結線された前記ボ
ンディングワイヤが個々に相違する前記ソース端子に結
線されていることにより、半導体トランジスタのソース
インピーダンスが低減されているので、例えば、マイク
ロ波の増幅を低雑音に実行することができ、複数のソー
ス電極の接続パッドの各々に複数のボンディングワイヤ
が結線されているが、一個の接続パッドと一個のソース
端子とは一本のボンディングワイヤで結線されているの
で、例えば、同一の接続パッドに結線されている複数の
ソース端子の一対の導通状態を測定することで、そのボ
ンディングワイヤの断線の有無を容易に検査することが
できる。
【００９１】請求項２記載の発明では、前記ソース電極
が複数に分割されており、複数の前記ソース電極の接続
パッドに複数の前記ボンディングワイヤが一本ずつ結線
されており、複数の前記ソース電極の接続パッドに一本
ずつ結線された複数の前記ボンディングワイヤが一個の
前記ソース端子に共通に結線されていることにより、半
導体トランジスタのソースインピーダンスが低減されて
いるので、例えば、マイクロ波の増幅を低雑音に実行す
ることができ、複数のソース電極の接続パッドの各々に
複数のボンディングワイヤが結線されているが、一個の
接続パッドと一個のソース端子とは一本のボンディング
ワイヤで結線されているので、例えば、半導体トランジ
スタの直流特性を測定することで、そのボンディングワ
イヤの断線の有無を容易に検査することができ、半導体
装置の生産性を向上させることができる。
【００９２】請求項３記載の発明は、請求項１記載の半
導体装置であって、前記半導体基板が一個のアース端子
上に搭載されており、複数の前記ソース端子の一個が前
記アース端子で形成されていることにより、半導体トラ
ンジスタがソース接地されているので、例えば、半導体
装置をマイクロ波の増幅に利用することが容易である。
【００９３】請求項４記載の発明は、請求項２記載の半
導体装置であって、前記半導体基板が一個のアース端子
上に搭載されており、該アース端子で前記ソース端子が
形成されていることにより、半導体トランジスタがソー
ス接地されているので、例えば、半導体装置をマイクロ
波の増幅に利用することが容易である。
【００９４】請求項５記載の発明は、請求項１ないし４
の何れか一記載の半導体装置であって、複数の前記ソー
ス電極の動作部が相互に対称な形状に形成されているこ
とにより、一個の半導体トランジスタとして機能する複
数のソース電極の動作部を同等に機能させることができ
るので、従来と同等なＲＦ特性を確保することができ
る。
【００９５】本発明の半導体装置の製造方法は、一体に
形成された接続パッドと動作部とをソース電極とドレイ
ン電極とゲート電極とが各々具備しており、前記ソース
電極と前記ドレイン電極との動作部が前記ゲート電極の
動作部を介して対向した半導体トランジスタが一個の半
導体基板上に形成されており、前記ソース電極の接続パ
ッドにソース端子がボンディングワイヤで結線されてお
り、前記ドレイン電極の接続パッドにドレイン端子がボ
ンディングワイヤで結線されており、前記ゲート電極の
接続パッドにゲート端子がボンディングワイヤで結線さ
れている半導体装置の製造方法において、請求項６記載
の発明では、前記ソース電極を複数に分割された形状に
形成し、前記ソース端子を複数に分割された形状に形成
し、複数の前記ソース電極の接続パッドの各々に前記ボ
ンディングワイヤを複数ずつ結線し、同一の前記ソース
電極の接続パッドに結線する前記ボンディングワイヤを
個々に相違する前記ソース端子に結線するようにしたこ
とにより、半導体トランジスタのソースインピーダンス
が低減された構造に半導体装置を製造することができ、
かつ、複数のソース電極の接続パッドの各々に結線され
た複数のボンディングワイヤの断線の有無を容易に検査
できる構造に半導体装置を製造することができる。
【００９６】請求項７記載の発明では、前記ソース電極
を複数に分割された形状に形成し、複数の前記ソース電
極の接続パッドに複数の前記ボンディングワイヤを一本
ずつ結線し、複数の前記ソース電極の接続パッドに一本
ずつ結線される複数の前記ボンディングワイヤを一個の
前記ソース端子に共通に結線するようにしたことによ
り、半導体トランジスタのソースインピーダンスが低減
された構造に半導体装置を製造することができ、かつ、
複数のソース電極の接続パッドの一本ずつ結線された複
数のボンディングワイヤの断線の有無を容易に検査でき
る構造に半導体装置を製造することができる。
【００９７】請求項８記載の発明は、請求項１記載の発
明の半導体装置の検査方法であって、同一の前記ソース
電極の接続パッドに複数の前記ボンディングワイヤで結
線されている複数の前記ソース端子の一対の導通状態を
測定し、前記ボンディングワイヤの断線の有無を検査す
るようにしたことにより、請求項１記載の発明の半導体
装置のソース電極に結線されているボンディングワイヤ
の断線の有無を容易に検査することができる。
【００９８】請求項９記載の発明は、請求項２記載の発
明の半導体装置の検査方法であって、前記半導体トラン
ジスタの直流特性を測定し、一個の前記ソース端子に複
数の前記ソース電極の接続パッドを個々に結線している
複数の前記ボンディングワイヤの断線の有無を検査する
ようにしたことにより、請求項２記載の発明の半導体装
置のソース電極に結線されているボンディングワイヤの
断線の有無を容易に検査することができ、半導体装置の
生産性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の実施の第一の形態である
ＦＥＴ素子を示す平面図である。
【図２】半導体トランジスタが形成された半導体基板を
示す平面図である。
【図３】図２の半導体トランジスタおよび半導体基板を
ＡＡ線の位置で切断した状態を示す断面図である。
【図４】本発明の半導体装置の実施の第二の形態である
ＦＥＴ素子を示す平面図である。
【図５】半導体トランジスタが形成された半導体基板を
示す平面図である。
【図６】本発明の半導体装置の実施の第三の形態である
ＦＥＴ素子を示す横断平面図である。
【図７】半導体トランジスタが形成された半導体基板を
示す平面図である。
【図８】半導体トランジスタの第一の変形例を示す平面
図である。
【図９】半導体トランジスタの第二の変形例を示す平面
図である。
【図１０】半導体装置の第一の従来例であるＦＥＴ素子
を示す平面図である。
【図１１】半導体トランジスタが形成された半導体基板
を示す平面図である。
【図１２】半導体装置の第二の従来例であるＦＥＴ素子
を示す平面図である。
【図１３】半導体トランジスタが形成された半導体基板
を示す平面図である。
【符号の説明】
１１，１３，４１，４３，１０９，１１０，１３９，１
４０，１６０，１６１，１６４，１６５，１６８ 接
続パッド １２，１４，１１１，１１２，１４１，１４２，１６
２，１６３，１６６，１６７，１６９ 動作部 １５〜１７，４５，１７１ ソース端子 １８，４６，１７２ ドレイン端子 １９，４７，１７３ ゲート端子 ２０〜２５，４８〜５１，１７４〜１７８ ボンディ
ングワイヤ １０１，１３１，１５１ 半導体装置であるＦＥＴ素
子 １０３，１３３，１５３ 半導体基板 １０４，１３４，１５４，１８１，１９１ 半導体ト
ランジスタ １０５，１０６，１３５，１３６，１５５，１５６，１
８２，１８３，１９２，１９３ ソース電極 １０７，１３７，１５７，１５８，１８４，１９４
ドレイン電極 １０８，１３８，１５９，１８５，１８６，１９５，１
９６ ゲート電極

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 一体に形成された接続パッドと動作部と
    をソース電極とドレイン電極とゲート電極とが各々具備
    しており、前記ソース電極と前記ドレイン電極との動作
    部が前記ゲート電極の動作部を介して対向した半導体ト
    ランジスタが半導体基板上に形成されており、前記ソー
    ス電極の接続パッドにソース端子がボンディングワイヤ
    で結線されており、前記ドレイン電極の接続パッドにド
    レイン端子がボンディングワイヤで結線されており、前
    記ゲート電極の接続パッドにゲート端子がボンディング
    ワイヤで結線されている半導体装置において、 前記ソース電極が複数に分割されており、 前記ソース端子が複数に分割されており、 複数の前記ソース電極の接続パッドの各々に前記ボンデ
    ィングワイヤが複数ずつ結線されており、 同一の前記ソース電極の接続パッドに結線された前記ボ
    ンディングワイヤが個々に相違する前記ソース端子に結
    線されていることを特徴とする半導体装置。
  2. 【請求項２】 一体に形成された接続パッドと動作部と
    をソース電極とドレイン電極とゲート電極とが各々具備
    しており、前記ソース電極と前記ドレイン電極との動作
    部が前記ゲート電極の動作部を介して対向した半導体ト
    ランジスタが半導体基板上に形成されており、前記ソー
    ス電極の接続パッドにソース端子がボンディングワイヤ
    で結線されており、前記ドレイン電極の接続パッドにド
    レイン端子がボンディングワイヤで結線されており、前
    記ゲート電極の接続パッドにゲート端子がボンディング
    ワイヤで結線されている半導体装置において、 前記ソース電極が複数に分割されており、 複数の前記ソース電極の接続パッドに複数の前記ボンデ
    ィングワイヤが一本ずつ結線されており、 複数の前記ソース電極の接続パッドに一本ずつ結線され
    た複数の前記ボンディングワイヤが一個の前記ソース端
    子に共通に結線されていることを特徴とする半導体装
    置。
  3. 【請求項３】 前記半導体基板が一個のアース端子上に
    搭載されており、複数の前記ソース端子の一個が前記ア
    ース端子で形成されている請求項１記載の半導体装置。
  4. 【請求項４】 前記半導体基板が一個のアース端子上に
    搭載されており、該アース端子で前記ソース端子が形成
    されている請求項２記載の半導体装置。
  5. 【請求項５】 複数の前記ソース電極の動作部が相互に
    対称な形状に形成されている請求項１ないし４の何れか
    一記載の半導体装置。
  6. 【請求項６】 一体に形成された接続パッドと動作部と
    をソース電極とドレイン電極とゲート電極とが各々具備
    しており、前記ソース電極と前記ドレイン電極との動作
    部が前記ゲート電極の動作部を介して対向した半導体ト
    ランジスタが一個の半導体基板上に形成されており、前
    記ソース電極の接続パッドにソース端子がボンディング
    ワイヤで結線されており、前記ドレイン電極の接続パッ
    ドにドレイン端子がボンディングワイヤで結線されてお
    り、前記ゲート電極の接続パッドにゲート端子がボンデ
    ィングワイヤで結線されている半導体装置の製造方法に
    おいて、 前記ソース電極を複数に分割された形状に形成し、 前記ソース端子を複数に分割された形状に形成し、 複数の前記ソース電極の接続パッドの各々に前記ボンデ
    ィングワイヤを複数ずつ結線し、 同一の前記ソース電極の接続パッドに結線する前記ボン
    ディングワイヤを個々に相違する前記ソース端子に結線
    するようにしたことを特徴とする半導体装置の製造方
    法。
  7. 【請求項７】 一体に形成された接続パッドと動作部と
    をソース電極とドレイン電極とゲート電極とが各々具備
    しており、前記ソース電極と前記ドレイン電極との動作
    部が前記ゲート電極の動作部を介して対向した半導体ト
    ランジスタが一個の半導体基板上に形成されており、前
    記ソース電極の接続パッドにソース端子がボンディング
    ワイヤで結線されており、前記ドレイン電極の接続パッ
    ドにドレイン端子がボンディングワイヤで結線されてお
    り、前記ゲート電極の接続パッドにゲート端子がボンデ
    ィングワイヤで結線されている半導体装置の製造方法に
    おいて、 前記ソース電極を複数に分割された形状に形成し、 複数の前記ソース電極の接続パッドに複数の前記ボンデ
    ィングワイヤを一本ずつ結線し、 複数の前記ソース電極の接続パッドに一本ずつ結線され
    る複数の前記ボンディングワイヤを一個の前記ソース端
    子に共通に結線するようにしたことを特徴とする半導体
    装置の製造方法。
  8. 【請求項８】 請求項１記載の発明の半導体装置の検査
    方法であって、 同一の前記ソース電極の接続パッドに複数の前記ボンデ
    ィングワイヤで結線されている複数の前記ソース端子の
    一対の導通状態を測定し、前記ボンディングワイヤの断
    線の有無を検査するようにしたことを特徴とする半導体
    装置の検査方法。
  9. 【請求項９】 請求項２記載の発明の半導体装置の検査
    方法であって、 前記半導体トランジスタの直流特性を測定し、一個の前
    記ソース端子に複数の前記ソース電極の接続パッドを個
    々に結線している複数の前記ボンディングワイヤの断線
    の有無を検査するようにしたことを特徴とする半導体装
    置の検査方法。
JP31860897A 1997-11-19 1997-11-19 半導体装置、その製造方法および検査方法 Expired - Fee Related JP3161518B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31860897A JP3161518B2 (ja) 1997-11-19 1997-11-19 半導体装置、その製造方法および検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31860897A JP3161518B2 (ja) 1997-11-19 1997-11-19 半導体装置、その製造方法および検査方法

Publications (2)

Publication Number Publication Date
JPH11150128A true JPH11150128A (ja) 1999-06-02
JP3161518B2 JP3161518B2 (ja) 2001-04-25

Family

ID=18101046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31860897A Expired - Fee Related JP3161518B2 (ja) 1997-11-19 1997-11-19 半導体装置、その製造方法および検査方法

Country Status (1)

Country Link
JP (1) JP3161518B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7488972B2 (en) 2002-04-26 2009-02-10 Sanyo Electric Co., Ltd. Organic luminescent display device having a semiconductor with an amorphous silicon layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7488972B2 (en) 2002-04-26 2009-02-10 Sanyo Electric Co., Ltd. Organic luminescent display device having a semiconductor with an amorphous silicon layer

Also Published As

Publication number Publication date
JP3161518B2 (ja) 2001-04-25

Similar Documents

Publication Publication Date Title
US4853627A (en) Wafer probes
US5025212A (en) Circuit for measuring the dynamic characteristics of a package for high-speed integrated circuits and a method for measuring said dynamic characteristics
JPS6157715B2 (ja)
EP0230766A1 (en) Wafer probes
KR970013167A (ko) 절연 게이트 전계 효과 트랜지스터의 평가 소자와 그를 이용한 평가 회로 및 평가방법
JP3161518B2 (ja) 半導体装置、その製造方法および検査方法
IL107971A (en) Elaborate monolithic circuit test for microwave
JPH06295949A (ja) 検査装置、検査方法及び半導体装置
JPH0227746A (ja) マイクロ波集積回路およびその製造方法
US5254941A (en) Structure and method for determining isolation of integrated circuit
JPS62115783A (ja) 半導体装置
JPH0335542A (ja) 電界効果型トランジスタ及びその製造方法
JP2978883B1 (ja) 半導体装置
Vaitkus et al. A two-tier deembedding technique for packaged transistors
US20220244305A1 (en) Semiconductor device and inspection method
JPH08306709A (ja) 高周波半導体装置
JPH0821719B2 (ja) 半導体装置
JP2004198197A (ja) スイッチ回路装置およびその検査方法
JPH05218413A (ja) 電界効果型トランジスタ
JPH04336441A (ja) マイクロ波帯プローブヘッド
JP3427578B2 (ja) マイクロ波集積回路装置の製造方法
Shackle An experimental study of distributed effects in a microwave bipolar transistor
JPH0262064A (ja) セラミックパッケージ
JP2000031499A (ja) 高周波半導体装置の製造方法
JPH04150504A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees