JPH05218413A - 電界効果型トランジスタ - Google Patents
電界効果型トランジスタInfo
- Publication number
- JPH05218413A JPH05218413A JP4015695A JP1569592A JPH05218413A JP H05218413 A JPH05218413 A JP H05218413A JP 4015695 A JP4015695 A JP 4015695A JP 1569592 A JP1569592 A JP 1569592A JP H05218413 A JPH05218413 A JP H05218413A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- gate
- gate electrode
- electrodes
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 ＦＥＴについて外観顕微鏡検査で十分には検
査できない微細な多数ストライプ状のゲート電極の欠陥
を検出することを容易にする。 【構成】 交互に対向させて複数配置されたいずれもス
トライプ状のソース電極３、ドレイン電極４、およびゲ
ート電極５と、前記各電極の一端側に電極毎に共通に接
続し形成された各給電用電極１３，１４，１５と、前記
ゲート電極５の前記給電用電極接続側と反対側端を共通
に接続し形成された配線パターン３５と、前記配線に接
続し設けられたプローブ用パターン２５を具備した電界
効果型トランジスタ。
査できない微細な多数ストライプ状のゲート電極の欠陥
を検出することを容易にする。 【構成】 交互に対向させて複数配置されたいずれもス
トライプ状のソース電極３、ドレイン電極４、およびゲ
ート電極５と、前記各電極の一端側に電極毎に共通に接
続し形成された各給電用電極１３，１４，１５と、前記
ゲート電極５の前記給電用電極接続側と反対側端を共通
に接続し形成された配線パターン３５と、前記配線に接
続し設けられたプローブ用パターン２５を具備した電界
効果型トランジスタ。
Description
【０００１】
【産業上の利用分野】本発明は電界効果型トランジスタ
に係り、特に高信頼性が要求されるマイクロ波電力増幅
用電界効果型トランジスタの構造に関する。
に係り、特に高信頼性が要求されるマイクロ波電力増幅
用電界効果型トランジスタの構造に関する。
【０００２】
【従来の技術】マイクロ波の増幅を行う装置として、電
力増幅用ＧａＡｓ電界効果型トランジスタ（ＧａＡｓＦ
ＥＴ）は、従来から使用されてきた進行波管型増幅器に
代わって広く利用されている。ＧａＡｓＦＥＴの主な用
途としては、マイクロ波通信システムに用いられる電力
増幅器、あるいは航空管制レーダまたは航空機誘導シス
テムに用いられる送信機等がある。こられのシステムや
機器は、その使用目的上非常に高い信頼性を持つことが
必要である。このため、これらのシステムや機器のキー
デバイスであるＧａＡｓＦＥＴには非常に高い信頼性が
要求される。またこれらのシステムが放送衛星といった
ように電力増幅器が宇宙空間で用いられる場合にはさら
に高信頼性が要求される。
力増幅用ＧａＡｓ電界効果型トランジスタ（ＧａＡｓＦ
ＥＴ）は、従来から使用されてきた進行波管型増幅器に
代わって広く利用されている。ＧａＡｓＦＥＴの主な用
途としては、マイクロ波通信システムに用いられる電力
増幅器、あるいは航空管制レーダまたは航空機誘導シス
テムに用いられる送信機等がある。こられのシステムや
機器は、その使用目的上非常に高い信頼性を持つことが
必要である。このため、これらのシステムや機器のキー
デバイスであるＧａＡｓＦＥＴには非常に高い信頼性が
要求される。またこれらのシステムが放送衛星といった
ように電力増幅器が宇宙空間で用いられる場合にはさら
に高信頼性が要求される。
【０００３】従来例の電力増幅用ＧａＡｓＦＥＴの構造
を図３に示す。図３に示したＧａＡｓＦＥＴチップはい
わゆる櫛形構造ＦＥＴと呼ばれているもので、多数スト
ライプ状ソース電極３，多数ストライプ状のドレイン電
極４およびこれらの電極に挟まれた多数ストライプ状の
ゲート電極５がＧａＡｓ半導体基板１表面に形成された
Ｎ型能動層２上に設けられている。そして、これらの多
数の電極はそれぞれまとめられて給電用ソース電極１
３、給電用ドレイン電極１４，給電用ゲート１５へと接
続されている。通常これらのＧａＡｓＦＥＴチップは外
囲器に収められ、種々の電気的検査、機械的強度検査を
経て使用に供される。より高信頼性が要求される場合に
は、ＧａＡｓＦＥＴチップが外囲器に収められる際に十
分に外観性が顕微鏡検査される。そしてエージングと呼
ばれている通電試験を行い通電試験前後の電気的特性の
変動量の大きい素子を取り除く（スクリーニング）工程
を導入することにより、信頼性の高い素子を選別してい
る。さらにこれらの素子から抜き取りでさらに長時間の
通電試験（信頼性確認試験）を実施し、問題がない場合
に使用に供される。
を図３に示す。図３に示したＧａＡｓＦＥＴチップはい
わゆる櫛形構造ＦＥＴと呼ばれているもので、多数スト
ライプ状ソース電極３，多数ストライプ状のドレイン電
極４およびこれらの電極に挟まれた多数ストライプ状の
ゲート電極５がＧａＡｓ半導体基板１表面に形成された
Ｎ型能動層２上に設けられている。そして、これらの多
数の電極はそれぞれまとめられて給電用ソース電極１
３、給電用ドレイン電極１４，給電用ゲート１５へと接
続されている。通常これらのＧａＡｓＦＥＴチップは外
囲器に収められ、種々の電気的検査、機械的強度検査を
経て使用に供される。より高信頼性が要求される場合に
は、ＧａＡｓＦＥＴチップが外囲器に収められる際に十
分に外観性が顕微鏡検査される。そしてエージングと呼
ばれている通電試験を行い通電試験前後の電気的特性の
変動量の大きい素子を取り除く（スクリーニング）工程
を導入することにより、信頼性の高い素子を選別してい
る。さらにこれらの素子から抜き取りでさらに長時間の
通電試験（信頼性確認試験）を実施し、問題がない場合
に使用に供される。
【０００４】
【発明が解決しようとする課題】上記工程を経て製造さ
れるＧａＡｓＦＥＴは高い信頼性を有したものと考えら
れるが、１００％完全というわけにはいかず、フィール
ドで故障が発生し、社会全体に多大の影響を与える場合
がある。これはスクリーニング試験が素子にダメージを
与えないように弱い条件で行われるために、多少の欠陥
のあるＧａＡｓＦＥＴでも良品と判定されること、また
いかに外観顕微鏡検査を行っても非常に微細なストライ
プ状のゲート電極は十分に検査しきれないことによる。
れるＧａＡｓＦＥＴは高い信頼性を有したものと考えら
れるが、１００％完全というわけにはいかず、フィール
ドで故障が発生し、社会全体に多大の影響を与える場合
がある。これはスクリーニング試験が素子にダメージを
与えないように弱い条件で行われるために、多少の欠陥
のあるＧａＡｓＦＥＴでも良品と判定されること、また
いかに外観顕微鏡検査を行っても非常に微細なストライ
プ状のゲート電極は十分に検査しきれないことによる。
【０００５】本発明は上記外観顕微鏡検査で十分には検
査できない微細なストライプ状のゲート電極の欠陥を検
出することを容易にするためになされたもので、高信頼
性のＧａＡｓＦＥＴを提供することを目的としている。
査できない微細なストライプ状のゲート電極の欠陥を検
出することを容易にするためになされたもので、高信頼
性のＧａＡｓＦＥＴを提供することを目的としている。
【０００６】
【課題を解決するための手段】本発明に係る電界効果型
トランジスタは、交互に対向させて複数配置されたいず
れもストライプ状のソース電極、ドレイン電極、および
ゲート電極と、前記各電極の一端側に電極毎に共通に接
続し形成された各給電用電極と、前記ゲート電極の前記
給電用電極接続側と反対側端を共通に接続し形成された
配線パターンと、前記配線に接続し設けられたプローブ
用パターンを具備してなるものである。
トランジスタは、交互に対向させて複数配置されたいず
れもストライプ状のソース電極、ドレイン電極、および
ゲート電極と、前記各電極の一端側に電極毎に共通に接
続し形成された各給電用電極と、前記ゲート電極の前記
給電用電極接続側と反対側端を共通に接続し形成された
配線パターンと、前記配線に接続し設けられたプローブ
用パターンを具備してなるものである。
【０００７】
【作用】本発明によるＧａＡｓＦＥＴでは、複数のスト
ライプ状のゲート電極の両側にそれぞれ接続される配線
が設けられているために微細なストライプ状のゲート電
極の検査が外観顕微鏡検査のみならず、ゲート電極の抵
抗値といった電気的検査までも行うことができる。
ライプ状のゲート電極の両側にそれぞれ接続される配線
が設けられているために微細なストライプ状のゲート電
極の検査が外観顕微鏡検査のみならず、ゲート電極の抵
抗値といった電気的検査までも行うことができる。
【０００８】
【実施例】以下、本発明の実施例を図を参照して説明す
る。図１は本発明の一実施例にかかるＧａＡｓＦＥＴの
電極構造を示す図である。従来例で示したように、多数
ストライプ状のソース電極３，多数ストライプ状のドレ
イン電極４およびこれらの電極に挟まれた多数ストライ
プ状のゲート電極５がＧａＡｓ半導体基板１表面に形成
されたＮ型能動層２上に設けられている。そして、これ
らの多数の電極はそれぞれ配線パターンによりまとめら
れて給電用ソース電極１３、給電用ドレイン電極１４，
給電用ゲート電極１５へ夫々接続されている。さらに本
発明によるＧａＡｓＦＥＴにおいては、多数のストライ
プ状ゲート電極１５の給電用ゲート電極と反対側部が配
線パターンにより接続されている。このゲート配線パタ
ーン３５はその配置上の構成によりドレイン電極１４の
配線パターン３４と交差する（図中に交差部４５を打点
を施して示す）が、ここではいわゆるオーバーレイ構造
となって前記ゲート配線パターン３５とドレイン電極の
配線パターン３４は電気的に分離されている。そしてこ
の配線パターン３５は、さらに１００μｍ×１００μｍ
程度の大きさを有したプローブ用パターン２５に接続さ
れている。この様な本発明によるＧａＡｓＦＥＴは外囲
器に実装する前に、従来例と同様に十分外観検査された
後、さらに給電用ゲート電極１５とプローブ用パターン
２５にプローブが当てられストライプ状のゲート電極の
抵抗値を測定する。この抵抗値はゲート長のばらつき、
ゲートメタルの厚さのばらつきによりばらつくが、この
抵抗値の小さいチップを選ぶことでゲート長、ゲートメ
タル厚の異常なものを除くことが可能となる。このため
従来の外観検査だけでは不十分であったゲート電極異常
チップの除去が、より確かなものとなり、高信頼のＧａ
ＡｓＦＥＴが製造できるようになった。図２には本発明
に係るＧａＡｓＦＥＴを用いて上記の選別作業を施した
もの「Ａグループ」と、従来の選別のみを行ったＧａＡ
ｓＦＥＴ「Ｂグループ」をそれぞれＲＦ通電したときの
寿命分布であるが、これから分かるように、本発明に因
るＧａＡｓＦＥＴを用いて上記の選別作業を施したＦＥ
Ｔ「Ａグループ」の方が寿命の分散の小さい高信頼のＧ
ａＡｓＦＥＴが選別できていることが分かる。
る。図１は本発明の一実施例にかかるＧａＡｓＦＥＴの
電極構造を示す図である。従来例で示したように、多数
ストライプ状のソース電極３，多数ストライプ状のドレ
イン電極４およびこれらの電極に挟まれた多数ストライ
プ状のゲート電極５がＧａＡｓ半導体基板１表面に形成
されたＮ型能動層２上に設けられている。そして、これ
らの多数の電極はそれぞれ配線パターンによりまとめら
れて給電用ソース電極１３、給電用ドレイン電極１４，
給電用ゲート電極１５へ夫々接続されている。さらに本
発明によるＧａＡｓＦＥＴにおいては、多数のストライ
プ状ゲート電極１５の給電用ゲート電極と反対側部が配
線パターンにより接続されている。このゲート配線パタ
ーン３５はその配置上の構成によりドレイン電極１４の
配線パターン３４と交差する（図中に交差部４５を打点
を施して示す）が、ここではいわゆるオーバーレイ構造
となって前記ゲート配線パターン３５とドレイン電極の
配線パターン３４は電気的に分離されている。そしてこ
の配線パターン３５は、さらに１００μｍ×１００μｍ
程度の大きさを有したプローブ用パターン２５に接続さ
れている。この様な本発明によるＧａＡｓＦＥＴは外囲
器に実装する前に、従来例と同様に十分外観検査された
後、さらに給電用ゲート電極１５とプローブ用パターン
２５にプローブが当てられストライプ状のゲート電極の
抵抗値を測定する。この抵抗値はゲート長のばらつき、
ゲートメタルの厚さのばらつきによりばらつくが、この
抵抗値の小さいチップを選ぶことでゲート長、ゲートメ
タル厚の異常なものを除くことが可能となる。このため
従来の外観検査だけでは不十分であったゲート電極異常
チップの除去が、より確かなものとなり、高信頼のＧａ
ＡｓＦＥＴが製造できるようになった。図２には本発明
に係るＧａＡｓＦＥＴを用いて上記の選別作業を施した
もの「Ａグループ」と、従来の選別のみを行ったＧａＡ
ｓＦＥＴ「Ｂグループ」をそれぞれＲＦ通電したときの
寿命分布であるが、これから分かるように、本発明に因
るＧａＡｓＦＥＴを用いて上記の選別作業を施したＦＥ
Ｔ「Ａグループ」の方が寿命の分散の小さい高信頼のＧ
ａＡｓＦＥＴが選別できていることが分かる。
【０００９】
【発明の効果】以上述べたように本発明によるＧａＡｓ
ＦＥＴに因れば、微細なゲート電極の抵抗値を直接測る
ことができ、ゲート長、ゲートメタル厚の異常なものを
除去できるため信頼性の高いチップだけを選別すること
が可能となる。従って本発明によるＧａＡｓＦＥＴを用
いた増幅器、送信機の信頼性を向上させることができ
る。
ＦＥＴに因れば、微細なゲート電極の抵抗値を直接測る
ことができ、ゲート長、ゲートメタル厚の異常なものを
除去できるため信頼性の高いチップだけを選別すること
が可能となる。従って本発明によるＧａＡｓＦＥＴを用
いた増幅器、送信機の信頼性を向上させることができ
る。
【図１】本発明に係る一実施例のＧａＡｓＦＥＴの電極
部を示す上面図、
部を示す上面図、
【図２】本発明に係る一実施例のＧａＡｓＦＥＴと従来
のＧａＡｓＦＥＴとの信頼性試験結果を比較して示す線
図、
のＧａＡｓＦＥＴとの信頼性試験結果を比較して示す線
図、
【図３】従来のＧａＡｓＦＥＴの電極部を示す上面図。
１ ＧａＡｓ半導体基板 ２ Ｎ型能動層 ３ ソース電極 ４ ドレイン電極 ５ ゲート電極 １３ 給電用ソース電極 １４ 給電用ドレイン電極 １５ 給電用ゲート電極 ２５ プローブ用パターン ３５ （ゲート）配線パターン
Claims (1)
- 【請求項１】 交互に対向させて複数配置されたいずれ
もストライプ状のソース電極、ドレイン電極、およびゲ
ート電極と、前記各電極の一端側に電極毎に共通に接続
し形成された各給電用電極と、前記ゲート電極の前記給
電用電極接続側と反対側端を共通に接続し形成された配
線パターンと、前記配線に接続し設けられたプローブ用
パターンを具備した電界効果型トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4015695A JPH05218413A (ja) | 1992-01-31 | 1992-01-31 | 電界効果型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4015695A JPH05218413A (ja) | 1992-01-31 | 1992-01-31 | 電界効果型トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218413A true JPH05218413A (ja) | 1993-08-27 |
Family
ID=11895909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4015695A Pending JPH05218413A (ja) | 1992-01-31 | 1992-01-31 | 電界効果型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218413A (ja) |
-
1992
- 1992-01-31 JP JP4015695A patent/JPH05218413A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7688088B2 (en) | Inspection method and inspection apparatus for inspecting electrical characteristics of inspection object | |
| US6320201B1 (en) | Semiconductor reliability test chip | |
| US5219765A (en) | Method for manufacturing a semiconductor device including wafer aging, probe inspection, and feeding back the results of the inspection to the device fabrication process | |
| US7948249B2 (en) | Semiconductor chip having a crack test circuit and method of testing a crack of a semiconductor chip using the same | |
| JPS5918863B2 (ja) | 半導体ウェハのための欠陥モニタ構造体 | |
| US6649986B1 (en) | Semiconductor device with structure for die or dice crack detection | |
| US4894690A (en) | Thin film transistor array incorporating a shorted circuit bypass technique | |
| JPH07169807A (ja) | 半導体ウェハ | |
| US4658279A (en) | Velocity saturated strain sensitive semiconductor devices | |
| US7358527B1 (en) | Systems and methods for testing germanium devices | |
| JP3356056B2 (ja) | 配線不良検出回路、配線不良検出用半導体ウェハ及びこれらを用いた配線不良検出方法 | |
| JP3443011B2 (ja) | フィルムキャリアテープおよびそのテスト方法 | |
| JPH05267415A (ja) | 半導体装置 | |
| JPH05218413A (ja) | 電界効果型トランジスタ | |
| JP4290316B2 (ja) | 配線ショート箇所の検査方法及び検査装置 | |
| US7344899B2 (en) | Die assembly and method for forming a die on a wafer | |
| US20080122446A1 (en) | Test pattern | |
| JPH01318245A (ja) | プローブカード検査用治具 | |
| CN115513084B (zh) | 用于电迁移测试的虚置结构 | |
| JPH05206383A (ja) | 半導体ウエハー及びその検査方法 | |
| US6677608B2 (en) | Semiconductor device for detecting gate defects | |
| JPH11150128A (ja) | 半導体装置、その製造方法および検査方法 | |
| JPH11345851A (ja) | 半導体装置およびそれを用いた半導体装置の検査方法 | |
| JPS62115783A (ja) | 半導体装置 | |
| JP2585556B2 (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080708 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |